JPH1124784A - デジタル回路 - Google Patents

Abstract

(57)【要約】 【課題】 クロックドライバにおいて余剰ラインが生じ
た場合においても電磁界放出を抑制すること。 【解決手段】 クロックドライバ１の余剰ラインを終端
回路７を介して接地する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロックドライバ
の終端回路に関し、特に、空きピンの接地に関する。

【０００２】

【従来の技術】通常、デジタル回路において、複数のＩ
Ｃを同期させて動作させるためには、同期させる必要の
ある全てのＩＣに入力されるクロック信号の位相を同タ
イミングで発生させなければならない。

【０００３】このため、クロックが用いられるデジタル
回路においては、一つの発振器から出力される一つのク
ロック信号が入力され、入力されたクロック信号に基づ
いて、複数の位相同期がとれたクロックを発生させるこ
とができるＩＣ（以下、クロックドライバと称する）が
使われている。

【０００４】図３は、従来のクロックドライバが用いら
れたデジタル回路の一構成例を示す図である。

【０００５】本従来例は図３に示すように、ＩＣ２ａ〜
２ｃがクロック出力ライン３ａ〜３ｃをそれぞれ介して
クロックドライバ１に接続されて構成されており、クロ
ックドライバ１から出力されるクロックがクロック出力
ライン３ａ〜３ｃをそれぞれ介してＩＣ２ａ〜２ｃに入
力され、ＩＣ２ａ〜２ｃにおいて、入力されたクロック
に基づいた動作が行われている。

【０００６】なお、クロックドライバを使用する場合、
クロックドライバが有するクロック出力ライン本数がそ
れに接続されるＩＣの数より多くなり、クロックドライ
バのクロック出力ラインの本数に余剰が生ずることがあ
るが、その場合、図３に示すように、この余剰ライン
（以下、空きピンと称する）は開放して放置されてい
た。

【０００７】

【発明が解決しようとする課題】上述したようにクロッ
クドライバの余剰ラインが開放された場合、その空きピ
ンにおいては、クロックドライバに接続されていること
となるため、内部のクロック信号の干渉を受けて高周波
電流が流れる。ここで、空きピンの片端は開放された状
態であるため、片端開放の微少ダイポールアンテナとし
て空きピンの開放端から電磁界が放出されてしまう。

【０００８】この電磁界放出は、ＥＭＩ（Electromagne
tic interference）と呼ばれ、他の無線機器に対して電
磁影響を与える虞れがある。

【０００９】また、このような干渉を抑制する目的でＥ
ＭＩ規格と呼ばれる電界放出の制限規格が制定されてい
るが、この電磁界放出が原因で、ＥＭＩ規格に適合でき
ない機器があった。

【００１０】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、クロックド
ライバにおいて余剰ラインが生じた場合においても電磁
界放出を抑制することができるデジタル回路を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に本発明は、複数のＩＣと、該ＩＣに接続され、外部か
ら入力されるクロック信号に基づいて、互いに同期がと
れた複数のクロックを発生させるクロックドライバとを
有し、該クロックドライバにて発生したクロックに基づ
いて前記ＩＣが動作するデジタル回路において、前記ク
ロックドライバは、前記ＩＣと接続されない余剰ライン
が生じた場合に該余剰ラインが接地されていることを特
徴とする。

【００１２】また、前記余剰ラインと接地間に、直流に
対しては高インピーダンス、高周波に対しては低インピ
ーダンスをそれぞれ有する終端回路を有することを特徴
とする。

【００１３】また、前記終端回路は、周波数特性を有す
ることを特徴とする。

【００１４】また、前記終端回路は、コンデンサにより
構成されていることを特徴とする。

【００１５】また、前記前記終端回路は、前記コンデン
サに直列に接続されたインダクタを有することを特徴と
する。

【００１６】また、前記前記インダクタは、個別部品で
あることを特徴とする。

【００１７】また、前記インダクタは、前記コンデンサ
の寄生インダクタであることを特徴とする。

【００１８】（作用）上記のように構成された本発明に
おいては、クロックドライバの余剰ラインが終端回路を
介して接地されているので、余剰ラインにおける高周波
電位が下がり、微少ダイポールアンテナとしての電磁界
放射効率が低減し、それにより、クロックドライバにお
いて余剰ラインが生じた場合においても電磁界放出が抑
制される。

【００１９】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００２０】図１は、本発明の、クロックドライバが用
いられたデジタル回路の実施の一形態を示す図である。

【００２１】図１に示すように本形態においては、ＩＣ
２ａ〜２ｃがクロック出力ライン３ａ〜３ｃをそれぞれ
介してクロックドライバ１に接続されており、また、ク
ロックドライバ１の余剰ラインが、コンデンサ５とイン
ダクタ６とが直列に接続された終端回路７を介して接地
されている。

【００２２】上記のように構成されたデジタル回路にお
いては、クロックドライバ１から出力されるクロックが
クロック出力ライン３ａ〜３ｃをそれぞれ介してＩＣ２
ａ〜２ｃに入力され、ＩＣ２ａ〜２ｃにおいて、入力さ
れたクロックに基づいた動作が行われている。

【００２３】以下に、上記のように構成されたデジタル
回路における終端回路７の作用について説明する。

【００２４】図２は、図１に示した終端回路７の周波数
対インピーダンス特性を示す図である。

【００２５】図２に示すように、終端回路のインピーダ
ンスは周波数によって変化し、所定の周波数領域におい
てインピーダンスが低い低インピーダンス領域が存在す
る。

【００２６】図１に示した空きピンにおける電磁界放出
を抑制するためには、終端回路が直流成分に対しては高
インピーダンス、高周波に対しては低インピーダンスを
それぞれ有するようにする必要があり、そのために、コ
ンデンサ５及びインダクタ６の回路定数を選択し、終端
回路７の周波数特性を制御する。

【００２７】ここで、終端回路７の周波数特性は次式で
表される。

【００２８】ｆ＝１／（２π・（Ｌ・Ｃ）^1/2） このようにして、不要輻射を抑制する対象の周波数ｆの
近傍でインピーダンスが低くなるように回路定数を選定
すれば、抑制を期待する（あるいは複数の）周波数ｆに
対して低インピーダンスの終端回路を提供することがで
き、それにより、空きピンにおける電磁界放出が抑制さ
れる。

【００２９】なお、インダクタ６においては、個別部品
である場合以外にコンデンサ５の配線長等による寄生イ
ンダクタである場合もある。

【００３０】

【発明の効果】以上説明したように本発明においては、
クロックドライバの余剰ラインが終端回路を介して接地
されているため、余剰ラインにおける高周波電位を下げ
ることができ、それにより、クロックドライバにおいて
余剰ラインが生じた場合においてもＥＭＩを抑制するこ
とができる。

【図面の簡単な説明】

【図１】本発明の、クロックドライバが用いられたデジ
タル回路の実施の一形態を示す図である。

【図２】図１に示した終端回路の周波数対インピーダン
ス特性を示す図である。

【図３】従来のクロックドライバが用いられたデジタル
回路の一構成例を示す図である。

【符号の説明】

１ クロックドライバ ２ａ〜２ｃ ＩＣ ３ａ〜３ｂ クロック出力ライン ４ 空きピン ５ コンデンサ ６ インダクタ ７ 終端回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数のＩＣと、 該ＩＣに接続され、外部から入力されるクロック信号に
   基づいて、互いに同期がとれた複数のクロックを発生さ
   せるクロックドライバとを有し、 該クロックドライバにて発生したクロックに基づいて前
   記ＩＣが動作するデジタル回路において、 前記クロックドライバは、前記ＩＣと接続されない余剰
   ラインが生じた場合に該余剰ラインが接地されているこ
   とを特徴とするデジタル回路。
2. 【請求項２】 請求項１に記載のデジタル回路におい
   て、 前記余剰ラインと接地間に、直流に対しては高インピー
   ダンス、高周波に対しては低インピーダンスをそれぞれ
   有する終端回路を有することを特徴とするデジタル回
   路。
3. 【請求項３】 請求項２に記載のデジタル回路におい
   て、 前記終端回路は、周波数特性を有することを特徴とする
   デジタル回路。
4. 【請求項４】 請求項３に記載のデジタル回路におい
   て、 前記終端回路は、コンデンサにより構成されていること
   を特徴とするデジタル回路。
5. 【請求項５】 請求項４に記載のデジタル回路におい
   て、 前記終端回路は、前記コンデンサに直列に接続されたイ
   ンダクタを有することを特徴とするデジタル回路。
6. 【請求項６】 請求項５に記載のデジタル回路におい
   て、 前記インダクタは、個別部品であることを特徴とするデ
   ジタル回路。
7. 【請求項７】 請求項５に記載のデジタル回路におい
   て、 前記インダクタは、前記コンデンサの寄生インダクタで
   あることを特徴とするデジタル回路。