JP2009094729A - 圧電発振器の逓倍発振回路 - Google Patents
圧電発振器の逓倍発振回路 Download PDFInfo
- Publication number
- JP2009094729A JP2009094729A JP2007262557A JP2007262557A JP2009094729A JP 2009094729 A JP2009094729 A JP 2009094729A JP 2007262557 A JP2007262557 A JP 2007262557A JP 2007262557 A JP2007262557 A JP 2007262557A JP 2009094729 A JP2009094729 A JP 2009094729A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- oscillation circuit
- tuning circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】最終段の同調回路とその手前の同調回路との間にあるカップリングコンデンサを外してもデカップリング抵抗の抵抗値の設計の自由度が確保された逓倍発振回路を提供する。
【解決手段】圧電振動子を励振する発振回路11と、前記発振回路11の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路10であって、最終段の同調回路15と、前記最終段の前段の同調回路とを接続するデカップリング抵抗R11を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗R11と最終段の同調回路15を構成するコンデンサC16との接続中点に接続するインダクタL5を備えてなる。
【選択図】図1
【解決手段】圧電振動子を励振する発振回路11と、前記発振回路11の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路10であって、最終段の同調回路15と、前記最終段の前段の同調回路とを接続するデカップリング抵抗R11を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗R11と最終段の同調回路15を構成するコンデンサC16との接続中点に接続するインダクタL5を備えてなる。
【選択図】図1
Description
本発明は、部品点数を削減した圧電発振器の逓倍発振回路に関するものである。
近年、情報通信インフラの伝送速度の向上に伴い、クロック周波数源である発振器に対する高周波化の要求が増々強くなっている。
周波数安定度の高い水晶発振器において、200MHz以上の高周波領域の出力を得るには、オーバートーン発振回路、逓倍発振回路、PLL発振回路等が一般的に用いられている。
周波数安定度の高い水晶発振器において、200MHz以上の高周波領域の出力を得るには、オーバートーン発振回路、逓倍発振回路、PLL発振回路等が一般的に用いられている。
これらの発振回路のうち、電圧制御型発振器(以下、「VCO」という)を用いたPLL発振回路は、所望の高周波領域にて発振するVCOの出力をフィードバックし、VCOより低周波であるが周波数安定度の高い水晶発振器等の基準信号と位相比較器により位相比較を行うことにより、高周波出力の安定度を保つという機構を備えている。しかしながら、このようなPLL発振回路では、位相比較器により位相比較を行っているため、周波数追従特性が劣化するという欠点があった。
またオーバートーン発振回路を用いた電圧制御型水晶発振器(以下、「VCXO」という)の場合は、そのオーバートーン次数の二乗に比例して周波数の可変感度が劣化するため、周波数制御範囲を広くすることが困難であった。
そこで、周波数制御範囲を広くし、かつ良好な周波数追従特性を得ることができる発振回路として逓倍方式を用いたVCXOが提案されており、図2に示すようなものが知られている(特許文献1参照)。
図2の逓倍発振回路20は、コルピッツ形式の発振回路21と、この発振波形から所要の周波数に同調する同調回路22と、更に増幅してその波形から所要の周波数を取り出す逓倍回路23と、更に増幅してその波形から所要の周波数を取り出す逓倍回路24と、最終段の同調回路25により所要の周波数を所定のレベルで出力するものである。尚、同調回路22と逓倍回路23は、カップリングコンデンサC4とデカップリング抵抗R4の直列回路により接続され、逓倍回路23と逓倍回路24は、カップリングコンデンサC9により接続され、逓倍回路24と最終段の同調回路25はカップリングコンデンサC12とデカップリング抵抗R11の直列回路により接続されている。
図2の逓倍発振回路20は、コルピッツ形式の発振回路21と、この発振波形から所要の周波数に同調する同調回路22と、更に増幅してその波形から所要の周波数を取り出す逓倍回路23と、更に増幅してその波形から所要の周波数を取り出す逓倍回路24と、最終段の同調回路25により所要の周波数を所定のレベルで出力するものである。尚、同調回路22と逓倍回路23は、カップリングコンデンサC4とデカップリング抵抗R4の直列回路により接続され、逓倍回路23と逓倍回路24は、カップリングコンデンサC9により接続され、逓倍回路24と最終段の同調回路25はカップリングコンデンサC12とデカップリング抵抗R11の直列回路により接続されている。
このように構成することにより、最終段の同調回路25をカップリングコンデンサC12のみにより逓倍回路24と結合する場合に比べて、高周波スプリアス成分に対するインピーダンスを大きくできるため、カップリングコンデンサC12の静電容量を調整して、同調回路間の結合強度を調整可能であるとともに、デカップリング抵抗R11の抵抗値を調整して、高周波領域のスプリアス特性が改善可能な逓倍発振回路20となっている。なお、50Ωの負荷を考慮したとき、その負荷とのインピーダンスマッチングがとれるように、最終段の同調回路25内の配線は、マイクロストリップラインによる50Ωの伝送線路で行っている。
特開2004−187014号公報
ところで、昨今のデバイス機器の小型化の要求から、このような逓倍発振回路にも部品点数を削減して小型化する要求がなされている。
このことから、自己共振、及び浮遊容量の変動等により製品ごとの周波数特性にばらつきを生じさせる原因となり得るカップリングコンデンサC12を外すことが検討されている。しかし、カップリングコンデンサC12を外すと、電源VccからL4とR11を経由して最終段の同調回路にあるインダクタL5には直流電流が流れることになるが、この電流値はR11の抵抗値でほぼ決まる。一方、L5に流せる電流値は一定量に制限されているため、R11はL5に流れる電流値を考慮して決めなければならない。つまり最終段の同調回路とその前段の同調回路との結合強度およびL5に流れる電流値をともに考慮した上でR11の抵抗値を決めなければならない。したがって、カップリングコンデンサC12を外してしまうとR11の抵抗値の設計範囲が制限されるため、設計の自由度が阻害されることとなる。
このことから、自己共振、及び浮遊容量の変動等により製品ごとの周波数特性にばらつきを生じさせる原因となり得るカップリングコンデンサC12を外すことが検討されている。しかし、カップリングコンデンサC12を外すと、電源VccからL4とR11を経由して最終段の同調回路にあるインダクタL5には直流電流が流れることになるが、この電流値はR11の抵抗値でほぼ決まる。一方、L5に流せる電流値は一定量に制限されているため、R11はL5に流れる電流値を考慮して決めなければならない。つまり最終段の同調回路とその前段の同調回路との結合強度およびL5に流れる電流値をともに考慮した上でR11の抵抗値を決めなければならない。したがって、カップリングコンデンサC12を外してしまうとR11の抵抗値の設計範囲が制限されるため、設計の自由度が阻害されることとなる。
そこで本発明は上記問題に着目し、最終段の同調回路とその手前の同調回路との間にあるカップリングコンデンサを外してもデカップリング抵抗の抵抗値の設計の自由度が確保された逓倍発振回路を提供することを目的とする。
本発明は、上述の課題を少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
[適用例1]圧電振動子を励振する発振回路と、前記発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、最終段の同調回路と、前記最終段の前段の同調回路とを接続するデカップリング抵抗を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗と最終段の同調回路を構成するコンデンサとの接続中点に接続するインダクタを備えることを特徴とする逓倍発振回路。
このような構成にすることにより、最終段の同調回路と、その前段の同調回路とを接続する素子はデカップリング抵抗のみとなり、一方、最終段の同調回路を構成するインダクタは、前段の同調回路を構成し一端を電源側に接続したインダクタとほぼ同電位に配置されることになるとともに、最終段の同調回路を構成するインダクタの後段にはコンデンサが直列に接続されることとなる。これにより、最終段を構成するインダクタは大きな直流電流が流れることを回避できるため、デカップリング抵抗の値を自由に設定できる。また上記構成に係る逓倍発振回路において、高周波に着目した等価回路は最終段を構成するインダクタの電源側に接続された一端を直接接地したものと同様になるので、特許文献1に係る逓倍発振回路の周波数特性と遜色のない逓倍発振回路を実現することができる。また従来技術で用いられる最終段の同調回路とその前段の同調回路の間にあるカップリングコンデンサを必要としないので、カップリングコンデンサの自己共振、浮遊容量の変動等に起因する製品ごとの周波数特性のばらつきを回避するとともに、デカップリング抵抗の抵抗値の設計の自由度を確保しつつ部品点数を減らして回路全体の小型化を図ることができる。
このような構成にすることにより、最終段の同調回路と、その前段の同調回路とを接続する素子はデカップリング抵抗のみとなり、一方、最終段の同調回路を構成するインダクタは、前段の同調回路を構成し一端を電源側に接続したインダクタとほぼ同電位に配置されることになるとともに、最終段の同調回路を構成するインダクタの後段にはコンデンサが直列に接続されることとなる。これにより、最終段を構成するインダクタは大きな直流電流が流れることを回避できるため、デカップリング抵抗の値を自由に設定できる。また上記構成に係る逓倍発振回路において、高周波に着目した等価回路は最終段を構成するインダクタの電源側に接続された一端を直接接地したものと同様になるので、特許文献1に係る逓倍発振回路の周波数特性と遜色のない逓倍発振回路を実現することができる。また従来技術で用いられる最終段の同調回路とその前段の同調回路の間にあるカップリングコンデンサを必要としないので、カップリングコンデンサの自己共振、浮遊容量の変動等に起因する製品ごとの周波数特性のばらつきを回避するとともに、デカップリング抵抗の抵抗値の設計の自由度を確保しつつ部品点数を減らして回路全体の小型化を図ることができる。
[適用例2]前記コンデンサは複数のコンデンサの直列接続により構成されるとともに、前記複数のコンデンサ同士のいずれかの接続中点に出力端子を備えることを特徴とする適用例1記載の逓倍発振回路。
このような構成にすることにより、出力信号はコンデンサによって分圧されることになる。これにより適用例1に比べて出力レベルは低下するが、負荷変動に強くなるだけでなく、負荷の回路構成に関わらず直流成分を遮断することができる。
このような構成にすることにより、出力信号はコンデンサによって分圧されることになる。これにより適用例1に比べて出力レベルは低下するが、負荷変動に強くなるだけでなく、負荷の回路構成に関わらず直流成分を遮断することができる。
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は本発明の実施形態に係る逓倍回路を備えた逓倍発振回路10の回路図である。同図に示す逓倍発振回路10は、圧電振動子を励振するコルピッツ形式の発振回路11と、この発振波形から所要の周波数に同調する同調回路12と、更に増幅してその波形から所要の周波数を取り出す逓倍回路13と、更に増幅してその波形から所要の周波数を取り出す逓倍回路14と、逓倍回路14から出力されたその波形から所要の周波数に同調する同調回路15と、最終段の同調回路16により所要の周波数を所定のレベルで出力するものである。尚、同調回路12と逓倍回路13は、カップリングコンデンサC4とデカップリング抵抗R4の直列回路により接続され、逓倍回路13と逓倍回路14は、カップリングコンデンサC9により接続され、同調回路15と最終段の同調回路15はデカップリング抵抗R11により接続されている。
発振回路11は、発振用トランジスタQ1のベースとグランドとの間に負荷容量の一部となるコンデンサC1とC2との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタQ1のエミッタとを接続すると共に、接続中点にエミッタ抵抗R3を接続する。更に、発振用トランジスタQ1のベースに抵抗R1及び抵抗R2とから成るベースバイアス回路を接続すると共に、発振用トランジスタQ1のベースとグランドとの間に圧電振動子Y1を挿入接続する。
同調回路12はインダクタL1とコンデンサC3の並列接続により構成され、一端を電源Vcc側に接続し、他端を発振回路11の発信用トランジスタQ1のコレクタ側、およびカップリングコンデンサC4と接続する。
逓倍回路13は、増幅用トランジスタQ2のベースに抵抗R5及び抵抗R6とから成るベースバイアス回路を接続すると共に、エミッタとグランド間にエミッタ抵抗R7とコンデンサC5の並列回路を挿入接続する。また、増幅用トランジスタQ2のコレクタにはコンデンサC6とインダクタL2との並列回路、及びコンデンサC8とインダクタL3との並列回路をコンデンサC7によりブリッジ結合した同調回路を接続する。
逓倍回路14は、増幅用トランジスタQ3のベースに抵抗R8及び抵抗R9とから成るベースバイアス回路を接続すると共に、エミッタとグランド間にエミッタ抵抗R10とコンデンサC10の並列回路を挿入接続する。
同調回路15はインダクタL4とコンデンサC11の並列接続により構成され、一端を電源Vcc側に接続し、他端を逓倍回路14の増幅用トランジスタQ3のコレクタ側、およびデカップリング抵抗R11と接続する。
最終段の同調回路16は、デカップリング抵抗R11とグランドGND間にコンデンサC16を直列に挿入接続し、このデカップリング抵抗R11、コンデンサC16、および出力端子OUTの接続中点にインダクタL5の一端を接続し、インダクタL5の他端を電源Vcc側に接続し、前記接続中点とグランド間に負荷を接続するようにしたものである。
また電源VccはバイパスコンデンサC15により高周波的に接地されている。
また電源VccはバイパスコンデンサC15により高周波的に接地されている。
本発明は、圧電振動子を励振する発振回路と、前記発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、最終段の同調回路と、前記最終段の前段の同調回路とを接続するデカップリング抵抗を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗と最終段の同調回路を構成するコンデンサとの接続中点に接続するインダクタを備えることを特徴としている。
このような構成にすることにより、最終段の同調回路16と、その前段の同調回路15とを接続する素子はデカップリング抵抗R11のみとなり、一方、最終段の同調回路16を構成するインダクタL5は、前段の同調回路を構成し一端を電源側に接続したインダクタL4とほぼ同電位に配置されることになるとともに、インダクタL5の後段にはコンデンサC16が直列に接続されることとなる。これにより、インダクタL5には大きな直流電流が流れることを回避できるため、デカップリング抵抗R11の値を自由に設定できる。また上記構成に係る逓倍発振回路10において、高周波領域ではバイパスコンデンサC15が高周波的に接地する素子として機能するので、高周波に着目した逓倍発振回路10の等価回路は、インダクタL5の電源Vcc側に接続した一端を、直接接地したものと同様になる。したがって、従来技術に係る逓倍発振回路20の周波数特性と遜色のない逓倍発振回路10を実現することができる。また従来技術で用いられる最終段の同調回路25の手前にあるカップリングコンデンサC12を必要としないので、カップリングコンデンサC12の自己共振、浮遊容量の変動等に起因する製品ごとの周波数特性のばらつきを回避するとともに、デカップリング抵抗R11の抵抗値の設計の自由度を確保しつつ部品点数を減らして回路全体の小型化を図ることができる。なお、最終段の同調回路16はインダクタL5とコンデンサC16の直列回路により構成されるため、インダクタL5の自己インダクタンスとL5、コンデンサC16の静電容量をC16とすると、最終段の同調回路16の共振周波数f0はf0=1/2π(L5・C16)1/2となり、これから各素子の値を容易に決定することができる。
図3に示すように、本発明に係る逓倍発振回路10(図1)のスプリアス特性を従来技術に係る逓倍発振回路20(図2)のものと比較した。図3(a)は本発明に係る逓倍発振回路10、図3(b)は従来技術に係る逓倍発振回路20のスプリアス特性図である。ここで、図1に示される本発明に係る逓倍発振回路10において、デカップリング抵抗R11の抵抗値を240Ωとし、インダクタL5の自己インダクタンスを4.7mHとしている。一方、図2に示される従来技術に係る逓倍発振回路20において、カップリング抵抗C12の静電容量を100pF、デカップリング抵抗R11の抵抗値を220Ωとし、インダクタL5の自己インダクタンスを7.5mHとした。なお、図3(a)(b)に示したスプリアス特性図の横軸は0〜4GHz(400MHz/div)であり、縦軸は10dB/divである。
図3(a)、(b)を比較すると、逓倍発振周波数622.08MHz(発振周波数207.36MHz×3逓倍)より高周波側のスプリアス特性は従来技術のものと遜色のないものとなっていることがわかる。
上記実施形態において、負荷が直流電流を通す回路構成となっている場合には、電源VccからインダクタL4、デカップリング抵抗R11を経由して直流電流が負荷に流れることになり、負荷の回路が破壊されるおそれがある。よってこれを回避するため次のような変形例を用いる。
図4は本発明の逓倍発振回路の変形例の回路図である。この変形例において、発振回路11、同調回路12、逓倍回路13、逓倍回路14、同調回路15、最終段の同調回路16も上述と同様の配置をとっている。また、最終段の同調回路16において、デカップリング抵抗R11およびインダクタL5の配置も上述と同様である。一方、最終段の同調回路16においてコンデンサC16とグランドとの間に新たにコンデンサC17を直列接続し、コンデンサC16とコンデンサC17との接続中点に出力端子OUTを接続している。このときコンデンサC16は一つではなく複数のコンデンサを直列接続したもので構成し、そのコンデンサ同士のいずれかの接続中点に出力端子を接続してもよい。
すなわち、この変形例は、最終段の同調回路16を構成するコンデンサを複数のコンデンサの直列接続により構成するとともに、前記複数のコンデンサ同士のいずれかの接続中点に出力端子OUTを備えることを特徴としている。
このような構成にすることにより、出力信号はコンデンサC16、C17によって分圧されることになる。なお、コンデンサC16、C17の静電容量をそれぞれC16、C17とすると、分圧比はC17/(C16+C17)となる。また電源Vccからいずれの経路をたどって出力端子OUTに向かってもコンデンサC16を経由するため、出力端子OUTに直流電流が流れることはない。
これにより変形例では、上述の実施形態に比べて出力レベルは低下するが、負荷変動に強くなるだけでなく、負荷の回路構成に関わらず直流成分を遮断して負荷が破壊されることを回避することができる。
10………逓倍発振回路、11………発振回路、12………同調回路、13………逓倍回路、14………逓倍回路、15………同調回路、16………最終段の同調回路、20………逓倍発振回路、L1、L2、L3、L4、L5………インダクタ、C4,C9,C12………カップリングコンデンサ、C15………バイパスコンデンサ、R4、R11………デカップリング抵抗。
Claims (2)
- 圧電振動子を励振する発振回路と、前記発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、
最終段の同調回路と、前記最終段の前段の同調回路とを接続するデカップリング抵抗を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗と最終段の同調回路を構成するコンデンサとの接続中点に接続するインダクタを備えることを特徴とする逓倍発振回路。 - 前記コンデンサは複数のコンデンサの直列接続により構成されるとともに、前記複数のコンデンサ同士のいずれかの接続中点に出力端子を備えることを特徴とする請求項1記載の逓倍発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007262557A JP2009094729A (ja) | 2007-10-05 | 2007-10-05 | 圧電発振器の逓倍発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007262557A JP2009094729A (ja) | 2007-10-05 | 2007-10-05 | 圧電発振器の逓倍発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009094729A true JP2009094729A (ja) | 2009-04-30 |
Family
ID=40666256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007262557A Pending JP2009094729A (ja) | 2007-10-05 | 2007-10-05 | 圧電発振器の逓倍発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009094729A (ja) |
-
2007
- 2007-10-05 JP JP2007262557A patent/JP2009094729A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060220754A1 (en) | Voltage controlled oscillator | |
EP2700157B1 (en) | Low noise oscillators | |
US6549083B2 (en) | High-frequency crystal oscillator outputting a harmonic component | |
US8044730B2 (en) | Secondary vibration damping type crystal oscillator circuit | |
CN101212200B (zh) | 振荡器 | |
JP4228660B2 (ja) | 電圧制御型発振器とこれを用いた電子機器 | |
JP2006197143A (ja) | 電圧制御水晶発振器 | |
US8031016B2 (en) | Multiplying oscillator and wireless apparatus in which the same is installed | |
JP2007116487A (ja) | 高周波コルピッツ発振回路 | |
JP2007036822A (ja) | 電圧制御発振器 | |
JP2009094729A (ja) | 圧電発振器の逓倍発振回路 | |
JP4161699B2 (ja) | 圧電発振器の逓倍発振回路 | |
JP5597998B2 (ja) | 高周波二倍波発振器 | |
US7292108B2 (en) | Voltage controlled oscillator for frequency synthesizer | |
EP0827278A2 (en) | High stability single-port saw resonator oscillator | |
CN210297640U (zh) | 一种c波段压控振荡器 | |
JP6001290B2 (ja) | 発振回路 | |
JP5336953B2 (ja) | 圧電発振回路 | |
EP1892826A1 (en) | Oscillator | |
JP2576193B2 (ja) | 発振回路 | |
US20120286834A1 (en) | Phase locked loop | |
JP2004320414A (ja) | スプリアス抑制高周波発振回路 | |
JP2007189283A (ja) | 逓倍発振回路及びecl出力圧電発振回路 | |
JP2004120352A (ja) | クロック変換回路とこれを用いた電子機器 | |
JP2005101964A (ja) | 高周波逓倍発振回路 |