JP2004320414A - スプリアス抑制高周波発振回路 - Google Patents
スプリアス抑制高周波発振回路 Download PDFInfo
- Publication number
- JP2004320414A JP2004320414A JP2003111156A JP2003111156A JP2004320414A JP 2004320414 A JP2004320414 A JP 2004320414A JP 2003111156 A JP2003111156 A JP 2003111156A JP 2003111156 A JP2003111156 A JP 2003111156A JP 2004320414 A JP2004320414 A JP 2004320414A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- spurious
- impedance
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】逓倍方式を用いたＶＣＸＯにおいて中段の増幅回路とその前後の回路のインピーダンスのズレを防止することによって、スプリアス特性が劣化することのない高周波発振器を提供する。
【解決手段】エミッタ接地増幅回路（バッファ回路）１０４と結合コンデンサＣ６との間に、コレクタ接地増幅回路１０８及び結合コンデンサＣ１５を挿入し、このコレクタ接地増幅回路１０８は入力インピーダンスが高く、出力インピーダンスが低いので広くインピーダンス変換器として用いられている。また、アッテネータを回路図ＯＵＴ端子に接続することにより、プリント配線基板の浮遊容量や負荷容量の変動による出力インピーダンス調整回路１０７への影響を抑制し、精度良く出力インピーダンスを保持する。
【選択図】 図１
【解決手段】エミッタ接地増幅回路（バッファ回路）１０４と結合コンデンサＣ６との間に、コレクタ接地増幅回路１０８及び結合コンデンサＣ１５を挿入し、このコレクタ接地増幅回路１０８は入力インピーダンスが高く、出力インピーダンスが低いので広くインピーダンス変換器として用いられている。また、アッテネータを回路図ＯＵＴ端子に接続することにより、プリント配線基板の浮遊容量や負荷容量の変動による出力インピーダンス調整回路１０７への影響を抑制し、精度良く出力インピーダンスを保持する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、圧電発振器に関し、特にスプリアス特性を改善した高周波圧電発振器に関するものである。
【０００２】
【従来の技術】
情報通信インフラの伝送速度の向上に伴い、クロック周波数源である発振器に対する高周波化の要求は増々強くなっている。周波数安定度の高い水晶発振器において２００ＭＨｚ以上の高周波領域での出力を得るには、オーバートーン発振回路・逓倍回路・ＰＬＬ発振回路等を用いるのが一般的である。
【０００３】
これら各種の発振回路のうち、電圧制御型発振器（以下ＶＣＯと称す）を用いたＰＬＬ発振回路は、所望の高周波領域にて発振するＶＣＯの出力信号をフィードバックし、ＶＣＯより低周波であるが周波数安定度の高い内部基準信号（水晶発振器等）との位相比較を行うことにより、高周波出力の安定度を保つという機構を備えている。この内部に設けた位相比較器の出力信号は交流成分を多く含むので、不要な周波数領域の交流成分を除去するためにループフィルターを必要とするのであるが、このループフィルターの帯域外においてはＰＬＬ発振回路の位相雑音特性が劣化するという特徴をもつ。
一方オーバートーン発振回路を用いた電圧制御型水晶発振器（以下ＶＣＸＯと称す）の場合は、そのオーバートーン次数の二乗に比例して周波数の可変感度が劣化する為、周波数制御範囲を広くすることが困難となる。
【０００４】
したがって、周波数制御範囲を広くし、かつ良好な位相雑音特性を得る為には、逓倍方式を用いたＶＣＸＯが最も適していると言える。逓倍方式のＶＣＸＯにおいては、所望の高周波成分を選択するための周波数選択手段として近年ではＳＡＷフィルタを用いたものも提案されているが、設計変更の自由度や、コスト面を考慮すると、ＳＡＷフィルタよりもコイル・コンデンサ等による周波数選択回路を採用した方が有利である。図４は周波数選択回路としてコイル・コンデンサを用いた逓倍方式によるＶＣＸＯの従来例である。
【０００５】
図４に記載した逓倍方式のＶＣＸＯは、コルピッツ型水晶発振回路１０１より出力された波形を共振回路である周波数選択回路１０２、１０３により所望の周波数のみを出力させて、次段のエミッタ接地増幅回路１０４によって出力レベルを大きくする。更に、共振回路である周波数選択回路１０５、１０６により所望の周波数を出力させ、インピーダンス変換回路１０７により所望の周波数における出力インピーダンスを調整しＯＵＴ端子より出力するものである。
【０００６】
コルピッツ型水晶発振回路１０１の構成については、発振用トランジスタＱ１のベースに抵抗Ｒ１、Ｒ２から成るベースバイアス回路を接続すると共に、ベースと接地との間に負荷容量の一部を担う固定コンデンサＣ１、Ｃ２との直列回路を接続し、更に、この直列回路の接続中点とトランジスタＱ１のエミッタとを接続すると共に、エミッタ抵抗Ｒ３を接続する。
また、水晶振動子Ｙ１の一端にはトランジスタＱ１のベースを接続し、他の一端は接地している。
【０００７】
エミッタ接地増幅回路１０４の構成については、発振用トランジスタＱ２のベースに抵抗Ｒ４、Ｒ５から成るベースバイアス回路を接続すると共に、トランジスタＱ２のエミッタと接地との間にバイアス抵抗Ｒ６とバイパスコンデンサＣ７が接続され高周波的に接地されておりい、所謂バッファとして機能している。
【０００８】
インピーダンス変換回路１０７の構成については、インダクタＬ５と並列に固定コンデンサＣ１２、Ｃ１３の直列回路が接続されていて、この直列回路の接続中点より出力を取りだし、出力インピーダンスは所望の周波数において出力端側とのインピーダンスマッチングが取れるよう調整している。
【０００９】
また、Ｃ４、Ｃ６、Ｃ９、及びＣ１１は結合コンデンサであり、小さな値をとることにより所望の高周波数帯における各回路間の影響を極力抑えるよう各回路間を疎結合している。電源Ｖｃｃは固定コンデンサＣ１４により高周波的に接地されている。
【００１０】
【本発明が解決しようとする課題】
この回路形式において、エミッタ接地増幅回路１０４の入力端に接続されたＬ２、Ｃ５からなる共振回路である周波数選択回路１０３の合成インピーダンスは、エミッタ接地増幅回路１０４の入力インピーダンスに並列に接続されることになる。一方このエミッタ接地増幅回路１０４の出力端に接続されたＬ３、Ｃ８からなる共振回路である周波数選択回路１０５の合成インピーダンスは、エミッタ接地増幅回路１０４の出力インピーダンスに並列に接続されることになる。
このようにエミッタ接地増幅回路１０４の入出力インピーダンスは入出力端に接続された周波数選択回路１０３、１０５の影響をそれぞれ受けることになるから、例えばインピーダンスマッチングのズレを起こすと、波形が歪みスプリアス特性が劣化することになる。
【００１１】
本発明はこのような問題点を解決する為になされたものであって、逓倍方式を用いたＶＣＸＯにおいて中段の増幅回路とその前後の回路のインピーダンスのズレを防止することによって、スプリアス特性が劣化することのない高周波発振器を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決する為の請求項１に記載の発明は、複数段の増幅回路によって高周波を得る高周波逓倍発振回路において、発振回路とバッファ回路との間にコレクタ接地増幅回路を挿入することにより、インピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴としている。
【００１３】
請求項２に記載の発明は、請求項１に記載の発振回路において、３段の増幅回路を接続した構成の高周波逓倍発振回路であって、２段目にコレクタ接地増幅回路を設けたことを特徴としている。
【００１４】
請求項３に記載の発明は、請求項１又は２に記載の発振回路において、抵抗素子のみからなるアッテネータを出力部に挿入することにより、出力側とのインピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴としている。
【００１５】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の発振回路において、外部周波数制御回路を有することを特徴としている。
【００１６】
請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発振回路において、共振周波数が２００ＭＨｚ帯の圧電振動子を用い、これを３逓倍して６００ＭＨｚ帯の周波数を出力する圧電発回路であって、発振段とバッファ段の間にコレクタ接地増幅回路を設けることによって、インピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴としている。
【００１７】
【本発明の実施の形態】
図１に本発明の一実施例の回路図を示す。これは図４における従来技術の回路例のエミッタ接地増幅回路（バッファ回路）１０４と結合コンデンサＣ６との間に、コレクタ接地増幅回路１０８及び結合コンデンサＣ１５を挿入した点で構成が異なる。
【００１８】
このコレクタ接地増幅回路１０８（以下エミッタフォロアと称す）は入力インピーダンスが高く、出力インピーダンスが低いので広くインピーダンス変換器として用いられている。例えば、増幅器の入力段に用いると高入力インピーダンスである為信号源に及ぼす影響が少なく、出力段に用いると低出力インピーダンスの為、負荷の影響を前段に及ぼすことがない。
【００１９】
よって今回このエミッタフォロアを高周波多段増幅回路の中段に設けたことで、前後の増幅回路におけるインピーダンスマッチングが精度良くなされスプリアス特性の劣化を防止することが出来る。
【００２０】
図２は本発明の第２の実施例である、抵抗素子のみからなるπ型アッテネータの回路図である。このアッテネータを図１の回路図ＯＵＴ端子に接続することにより、プリント配線基板の浮遊容量や負荷容量の変動による出力インピーダンス調整回路１０７（図１中）への影響を抑制し、精度良く出力インピーダンスを保持することができ、スプリアス特性の劣化をより効果的に抑制することが可能となる。
【００２１】
本発明に係る外部周波数制御回路の実施例を図３に示す。これは図１中の符号１０９で示す接続点に外部周波数制御回路を接続したものである。図３の様に入力抵抗Ｒ１３を介して外部電圧Ｖｃｏｎｔによって水晶振動子Ｙ１の発振ループ中に介在させたバリキャップダイオードＤ１の逆電圧容量を制御することにより周波数制御を行う。
可変容量素子としてバリキャップダイオードの他に、ＭＯＳ型容量素子などを使用しても良く、またその構成も固定容量素子、固定インダクタ等を並列或いは直列に複数接続しても構わない。
【００２２】
【発明の効果】
以上説明したように、複数段の増幅回路によって高周波を得る高周波逓倍発振回路において、中段にコレクタ接地増幅回路を挿入することにより、インピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制することが可能となった。
【図面の簡単な説明】
【図１】本発明第１の実施例を示す回路図
【図２】本発明第２の実施例を示す回路図
【図３】本発明第３の実施例を示す回路図
【図４】従来技術の一実施例を示す回路図
【符号の説明】
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９、Ｃ１０，Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５ 固定コンデンサ、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３ 固定抵抗、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５ インダクタ、Ｑ１、Ｑ２、Ｑ３ トランジスタ、Ｄ１ バリキャップダイオード、Ｙ１ 水晶振動子
【発明の属する技術分野】
本発明は、圧電発振器に関し、特にスプリアス特性を改善した高周波圧電発振器に関するものである。
【０００２】
【従来の技術】
情報通信インフラの伝送速度の向上に伴い、クロック周波数源である発振器に対する高周波化の要求は増々強くなっている。周波数安定度の高い水晶発振器において２００ＭＨｚ以上の高周波領域での出力を得るには、オーバートーン発振回路・逓倍回路・ＰＬＬ発振回路等を用いるのが一般的である。
【０００３】
これら各種の発振回路のうち、電圧制御型発振器（以下ＶＣＯと称す）を用いたＰＬＬ発振回路は、所望の高周波領域にて発振するＶＣＯの出力信号をフィードバックし、ＶＣＯより低周波であるが周波数安定度の高い内部基準信号（水晶発振器等）との位相比較を行うことにより、高周波出力の安定度を保つという機構を備えている。この内部に設けた位相比較器の出力信号は交流成分を多く含むので、不要な周波数領域の交流成分を除去するためにループフィルターを必要とするのであるが、このループフィルターの帯域外においてはＰＬＬ発振回路の位相雑音特性が劣化するという特徴をもつ。
一方オーバートーン発振回路を用いた電圧制御型水晶発振器（以下ＶＣＸＯと称す）の場合は、そのオーバートーン次数の二乗に比例して周波数の可変感度が劣化する為、周波数制御範囲を広くすることが困難となる。
【０００４】
したがって、周波数制御範囲を広くし、かつ良好な位相雑音特性を得る為には、逓倍方式を用いたＶＣＸＯが最も適していると言える。逓倍方式のＶＣＸＯにおいては、所望の高周波成分を選択するための周波数選択手段として近年ではＳＡＷフィルタを用いたものも提案されているが、設計変更の自由度や、コスト面を考慮すると、ＳＡＷフィルタよりもコイル・コンデンサ等による周波数選択回路を採用した方が有利である。図４は周波数選択回路としてコイル・コンデンサを用いた逓倍方式によるＶＣＸＯの従来例である。
【０００５】
図４に記載した逓倍方式のＶＣＸＯは、コルピッツ型水晶発振回路１０１より出力された波形を共振回路である周波数選択回路１０２、１０３により所望の周波数のみを出力させて、次段のエミッタ接地増幅回路１０４によって出力レベルを大きくする。更に、共振回路である周波数選択回路１０５、１０６により所望の周波数を出力させ、インピーダンス変換回路１０７により所望の周波数における出力インピーダンスを調整しＯＵＴ端子より出力するものである。
【０００６】
コルピッツ型水晶発振回路１０１の構成については、発振用トランジスタＱ１のベースに抵抗Ｒ１、Ｒ２から成るベースバイアス回路を接続すると共に、ベースと接地との間に負荷容量の一部を担う固定コンデンサＣ１、Ｃ２との直列回路を接続し、更に、この直列回路の接続中点とトランジスタＱ１のエミッタとを接続すると共に、エミッタ抵抗Ｒ３を接続する。
また、水晶振動子Ｙ１の一端にはトランジスタＱ１のベースを接続し、他の一端は接地している。
【０００７】
エミッタ接地増幅回路１０４の構成については、発振用トランジスタＱ２のベースに抵抗Ｒ４、Ｒ５から成るベースバイアス回路を接続すると共に、トランジスタＱ２のエミッタと接地との間にバイアス抵抗Ｒ６とバイパスコンデンサＣ７が接続され高周波的に接地されておりい、所謂バッファとして機能している。
【０００８】
インピーダンス変換回路１０７の構成については、インダクタＬ５と並列に固定コンデンサＣ１２、Ｃ１３の直列回路が接続されていて、この直列回路の接続中点より出力を取りだし、出力インピーダンスは所望の周波数において出力端側とのインピーダンスマッチングが取れるよう調整している。
【０００９】
また、Ｃ４、Ｃ６、Ｃ９、及びＣ１１は結合コンデンサであり、小さな値をとることにより所望の高周波数帯における各回路間の影響を極力抑えるよう各回路間を疎結合している。電源Ｖｃｃは固定コンデンサＣ１４により高周波的に接地されている。
【００１０】
【本発明が解決しようとする課題】
この回路形式において、エミッタ接地増幅回路１０４の入力端に接続されたＬ２、Ｃ５からなる共振回路である周波数選択回路１０３の合成インピーダンスは、エミッタ接地増幅回路１０４の入力インピーダンスに並列に接続されることになる。一方このエミッタ接地増幅回路１０４の出力端に接続されたＬ３、Ｃ８からなる共振回路である周波数選択回路１０５の合成インピーダンスは、エミッタ接地増幅回路１０４の出力インピーダンスに並列に接続されることになる。
このようにエミッタ接地増幅回路１０４の入出力インピーダンスは入出力端に接続された周波数選択回路１０３、１０５の影響をそれぞれ受けることになるから、例えばインピーダンスマッチングのズレを起こすと、波形が歪みスプリアス特性が劣化することになる。
【００１１】
本発明はこのような問題点を解決する為になされたものであって、逓倍方式を用いたＶＣＸＯにおいて中段の増幅回路とその前後の回路のインピーダンスのズレを防止することによって、スプリアス特性が劣化することのない高周波発振器を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決する為の請求項１に記載の発明は、複数段の増幅回路によって高周波を得る高周波逓倍発振回路において、発振回路とバッファ回路との間にコレクタ接地増幅回路を挿入することにより、インピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴としている。
【００１３】
請求項２に記載の発明は、請求項１に記載の発振回路において、３段の増幅回路を接続した構成の高周波逓倍発振回路であって、２段目にコレクタ接地増幅回路を設けたことを特徴としている。
【００１４】
請求項３に記載の発明は、請求項１又は２に記載の発振回路において、抵抗素子のみからなるアッテネータを出力部に挿入することにより、出力側とのインピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴としている。
【００１５】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の発振回路において、外部周波数制御回路を有することを特徴としている。
【００１６】
請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発振回路において、共振周波数が２００ＭＨｚ帯の圧電振動子を用い、これを３逓倍して６００ＭＨｚ帯の周波数を出力する圧電発回路であって、発振段とバッファ段の間にコレクタ接地増幅回路を設けることによって、インピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴としている。
【００１７】
【本発明の実施の形態】
図１に本発明の一実施例の回路図を示す。これは図４における従来技術の回路例のエミッタ接地増幅回路（バッファ回路）１０４と結合コンデンサＣ６との間に、コレクタ接地増幅回路１０８及び結合コンデンサＣ１５を挿入した点で構成が異なる。
【００１８】
このコレクタ接地増幅回路１０８（以下エミッタフォロアと称す）は入力インピーダンスが高く、出力インピーダンスが低いので広くインピーダンス変換器として用いられている。例えば、増幅器の入力段に用いると高入力インピーダンスである為信号源に及ぼす影響が少なく、出力段に用いると低出力インピーダンスの為、負荷の影響を前段に及ぼすことがない。
【００１９】
よって今回このエミッタフォロアを高周波多段増幅回路の中段に設けたことで、前後の増幅回路におけるインピーダンスマッチングが精度良くなされスプリアス特性の劣化を防止することが出来る。
【００２０】
図２は本発明の第２の実施例である、抵抗素子のみからなるπ型アッテネータの回路図である。このアッテネータを図１の回路図ＯＵＴ端子に接続することにより、プリント配線基板の浮遊容量や負荷容量の変動による出力インピーダンス調整回路１０７（図１中）への影響を抑制し、精度良く出力インピーダンスを保持することができ、スプリアス特性の劣化をより効果的に抑制することが可能となる。
【００２１】
本発明に係る外部周波数制御回路の実施例を図３に示す。これは図１中の符号１０９で示す接続点に外部周波数制御回路を接続したものである。図３の様に入力抵抗Ｒ１３を介して外部電圧Ｖｃｏｎｔによって水晶振動子Ｙ１の発振ループ中に介在させたバリキャップダイオードＤ１の逆電圧容量を制御することにより周波数制御を行う。
可変容量素子としてバリキャップダイオードの他に、ＭＯＳ型容量素子などを使用しても良く、またその構成も固定容量素子、固定インダクタ等を並列或いは直列に複数接続しても構わない。
【００２２】
【発明の効果】
以上説明したように、複数段の増幅回路によって高周波を得る高周波逓倍発振回路において、中段にコレクタ接地増幅回路を挿入することにより、インピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制することが可能となった。
【図面の簡単な説明】
【図１】本発明第１の実施例を示す回路図
【図２】本発明第２の実施例を示す回路図
【図３】本発明第３の実施例を示す回路図
【図４】従来技術の一実施例を示す回路図
【符号の説明】
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９、Ｃ１０，Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５ 固定コンデンサ、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３ 固定抵抗、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５ インダクタ、Ｑ１、Ｑ２、Ｑ３ トランジスタ、Ｄ１ バリキャップダイオード、Ｙ１ 水晶振動子
Claims (5)
- 複数段の増幅回路によって高周波を得る高周波逓倍発振回路において、発振回路とバッファ回路との間にコレクタ接地増幅回路を挿入することにより、インピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴としたスプリアス抑制高周波発振回路。
- ３段の増幅回路を接続した構成の高周波逓倍発振回路であって、２段目にコレクタ接地増幅回路を設けたことを特徴とした、請求項１に記載のスプリアス抑制高周波発振回路。
- 抵抗素子のみからなるアッテネータを出力部に挿入することにより、出力側とのインピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴とした、請求項１又は２に記載のスプリアス抑制高周波発振回路。
- 外部周波数制御回路を有することを特徴とした、請求項１乃至３のいずれかに記載のスプリアス抑制高周波発振回路。
- 共振周波数が２００ＭＨｚ帯の圧電振動子を用い、これを３逓倍して６００ＭＨｚ帯の周波数を出力する圧電発回路であって、発振段とバッファ段の間にコレクタ接地増幅回路を設けることによって、インピーダンスマッチングを精度良く行い、スプリアス特性の劣化を抑制したことを特徴とした、請求項１乃至４のいずれかに記載のスプリアス抑制高周波発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003111156A JP2004320414A (ja) | 2003-04-16 | 2003-04-16 | スプリアス抑制高周波発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003111156A JP2004320414A (ja) | 2003-04-16 | 2003-04-16 | スプリアス抑制高周波発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004320414A true JP2004320414A (ja) | 2004-11-11 |
| JP2004320414A5 JP2004320414A5 (ja) | 2006-06-01 |
Family
ID=33471789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003111156A Pending JP2004320414A (ja) | 2003-04-16 | 2003-04-16 | スプリアス抑制高周波発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004320414A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272796A (ja) * | 2006-03-31 | 2007-10-18 | Nippon Dempa Kogyo Co Ltd | デジタル処理装置のクロック分配回路 |
| CN116961588A (zh) * | 2023-09-20 | 2023-10-27 | 成都世源频控技术股份有限公司 | 一种低噪声倍频晶体振荡器电路 |
-
2003
- 2003-04-16 JP JP2003111156A patent/JP2004320414A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272796A (ja) * | 2006-03-31 | 2007-10-18 | Nippon Dempa Kogyo Co Ltd | デジタル処理装置のクロック分配回路 |
| CN116961588A (zh) * | 2023-09-20 | 2023-10-27 | 成都世源频控技术股份有限公司 | 一种低噪声倍频晶体振荡器电路 |
| CN116961588B (zh) * | 2023-09-20 | 2023-12-29 | 成都世源频控技术股份有限公司 | 一种低噪声倍频晶体振荡器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549083B2 (en) | High-frequency crystal oscillator outputting a harmonic component | |
| JP2004165983A (ja) | 電圧制御型発振器とこれを用いた電子機器 | |
| JPH036107A (ja) | 電圧制御発振器 | |
| EP1777808A1 (en) | High frequency Colpitts oscillation circuit | |
| JP2004320414A (ja) | スプリアス抑制高周波発振回路 | |
| US7369007B2 (en) | Oscillating circuit for suppressing second harmonic wave | |
| JP2004297166A (ja) | 温度補償型圧電発振器およびそれを用いた電子装置 | |
| JP2001060826A (ja) | ２バンド発振装置 | |
| KR100389106B1 (ko) | 발진기 | |
| JP2004320413A (ja) | スプリアス抑制高周波発振回路 | |
| CN106817081A (zh) | 一种抑制寄生振荡的高频振荡器 | |
| JP2005101964A (ja) | 高周波逓倍発振回路 | |
| JP2006114974A (ja) | 直線的周波数制御が可能な電圧制御型圧電発振器 | |
| JP2004056720A (ja) | 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器 | |
| US7109814B2 (en) | Piezoelectric oscillator | |
| JP2003032039A (ja) | 圧電発振回路 | |
| KR100447743B1 (ko) | 복수의 공진기를 포함하는 전압제어 발진 장치 | |
| JP4161699B2 (ja) | 圧電発振器の逓倍発振回路 | |
| JP2897661B2 (ja) | 電圧制御型ｓａｗ発振器 | |
| JP3136618B2 (ja) | 電圧制御発振器 | |
| JP2005006130A (ja) | ２周波切替型高周波水晶発振器 | |
| JP3902383B2 (ja) | 直交信号発生回路 | |
| EP1081846B1 (en) | Voltage controled oscillator | |
| JP2001077626A (ja) | バッファ回路付き発振器 | |
| JP2001308637A (ja) | 発振器および通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20060404 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20060404 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070213 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20070402 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A521 | Written amendment |
Effective date: 20070416 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20070731 Free format text: JAPANESE INTERMEDIATE CODE: A02 |