JP2007036822A - 電圧制御発振器 - Google Patents

Abstract

【課題】ＶＣＯ（電圧制御発振器）の発振出力の周波数依存性を低減し、制御周波数範囲内でより安定した発振出力が得られるようにする。
【解決手段】トランジスタを含んで発振信号を生成する発振回路部と、共振回路を構成する可変容量ダイオードを含んで発振周波数を変更可能とする共振回路部と、発振回路部から出力された発振信号を増幅して外部に出力するバッファ回路部とを備えたＶＣＯで、発振回路部と共振回路部との結合部に、インダクタンス成分を有する回路要素（例えばマイクロストリップライン又はチップインダクタ）を挿入する。
【選択図】図１

Description

本発明は、電圧制御発振器に係り、特に周波数依存性が少なく安定した出力が得られる電圧制御発振器の回路構成に関する。

電圧制御発振器（Voltage Controlled Oscillator／以下、ＶＣＯと言う）は、送受信時の無線周波を創り出すキーパーツとして携帯電話機や無線ＬＡＮをはじめとする各種の通信機器で従来から使用されている。

かかるＶＣＯは、図７に示すようにトランジスタＱ１を含んで発振信号を生成する発振回路部１１と、共振回路を構成する可変容量ダイオードＤ１を含んで発振周波数を制御可能とする共振回路部１２と、発振回路部１１から出力された発振信号を増幅して外部に出力するバッファ回路部１３とを備え、周波数制御端子Ｃを通じて可変容量ダイオードＤ１に印加する電圧を制御することで所望の周波数の発振信号を出力端子Ｐから得ることが出来る。

各回路部１１〜１３を構成する素子は、多層基板の表面に実装または基板内部に作成される。図８はこのような従来のＶＣＯの基板表面の一部を示す平面図であるが、基板表面には、上記発振回路部１１およびバッファ回路部１３に含まれるトランジスタＱ１，Ｑ２や一部の回路素子（コンデンサＣ４，Ｃ６等）がチップ部品として表面実装されている。

また、このようなＶＣＯを開示するものとして下記特許文献がある。
特開２００２‐２８０８３１号公報

ところで、ＶＣＯは、一般に要求される電気的特性として、周波数に依存しない安定した出力が得られることが望ましい。ＶＣＯの制御発振周波数の範囲内における出力信号の大きさが発振信号の低周波側から高周波側まで出来るだけ同一値になっていることが当該周波数範囲を利用するシステム（例えばＶＣＯを内蔵する携帯電話機等）の特性安定に繋がるからである。

ところが従来のＶＣＯでは、上記発振回路部や共振回路部を構成する各素子の特性値を調整することで発振出力を調整することはあるものの、回路構成として発振出力を安定化させる特別な工夫は特になされていないのが現状である。

したがって、発振信号の出力が周波数によって変動し、図９に示すように制御端子Ｃに印加される制御電圧が大きくなる（従って発振周波数が高くなる）につれ、出力端子Ｐから出力される発振信号の出力が低下し、制御端子Ｃに印加される制御電圧が低い（発振周波数が低い）ときの発振出力と、制御電圧が高い（発振周波数が高い）ときの発振出力との差が大きくなる問題が生じ得る。特に、制御周波数範囲が広い（例えば発振周波数の１０％以上）場合にはこのような問題が顕著となり、ＶＣＯの要求仕様を満たすことが出来ず、製品歩留りを低下させることがある。

したがって、本発明の目的は、ＶＣＯの発振出力の周波数依存性を低減し、制御周波数範囲内でより安定した発振出力が得られるようにすることにある。

前記課題を解決し目的を達成するため、本発明に係るＶＣＯ（電圧制御発振器）は、トランジスタを含んで発振信号を生成する発振回路部と、共振回路を構成する可変容量ダイオードを含んで発振周波数を制御可能とする共振回路部と、前記発振回路部から出力された発振信号を増幅して外部に出力するバッファ回路部とを備えた電圧制御発振器であって、前記発振回路部と前記共振回路部との結合部に、インダクタンス成分を有する回路要素を挿入した。

本発明は、実験検討を行う中で得られたもので、発振回路部と共振回路部との間に導体線路（マイクロストリップライン）を挿入することにより出力特性が改善された実験結果に基づくものである。この導体線路の機能は、主としてインダクタ成分としての機能であると考えられる。

高周波回路では各回路部間のインピーダンスの整合をとることが特に重要となるが、ＶＣＯのように信号周波数が変化するデバイスにあっては各回路部間の整合状態も変化し、当初最適状態に整合されていても周波数の変移に伴い最適状態から整合がずれてしまうことがある。これが、ＶＣＯにおいて発振周波数により出力が変動してしまう原因のひとつと考えられる。

本発明では、インダクタ成分を発振回路部と共振回路部との間に挿入することにより、両回路部間のインピーダンスの整合性が従来より良好となり、共振回路部から発振回路部への信号の反射量を最適化しかつ整合の帯域幅を広げることが可能となる。

上記回路要素は、例えば、発振回路部と共振回路部との間に直列に挿入したマイクロストリップラインとすることが出来る。

上記回路要素をこのようにラインで構成すれば、本発明に言うインダクタ成分を有する回路要素を、発振回路部と共振回路部とを接続する配線（導体線路）と兼用とすることができ、当該配線を利用して本発明に係る回路要素を構成することが出来るから、ＶＣＯ内に別個新たに回路素子を設けなくても済む利点がある。

上記マイクロストリップラインは、その長さを例えば１．０ｍｍから２．６ｍｍの範囲内とすることが望ましい。実験結果に基づいて後に説明するが、この範囲内とすることにより、低周波信号出力時と高周波信号出力時との間の出力差を小さく抑えることができ、より安定した発振出力を得ることが出来る。また、２．６ｍｍ以下の長さ寸法とすることは、ＶＣＯのサイズを小さく抑えて当該デバイスを小型化する点からも好ましい。

上記回路要素はチップインダクタであっても良い。同様にインダクタ成分を有するからである。

さらに上記回路要素は、インダクタンス値が０．３ｎＨから１．２ｎＨの範囲内にあるものを使用することが好ましい。このようなインダクタンス値を有する回路要素を発振回路部と共振回路部との間に挿入すれば、特に高い周波数帯（当該ＶＣＯからの出力信号の周波数が例えば３ＧＨｚ〜４ＧＨｚ）のＶＣＯにおいて周波数依存性を低減し、より安定した発振出力を得ることが出来る。

本発明に係る電圧制御発振器によれば、ＶＣＯの発振出力の周波数依存性を低減し、制御周波数範囲内でより安定した発振出力を得ることが出来る。

本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。尚、前記図７および図８も含め各図中、同一の符号は、同一又は相当部分を示す。また、本発明は下記の実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことが出来ることは当業者にとって明らかである。

図１は、本発明の一実施形態に係るＶＣＯを示す回路図である。同図に示すようにこのＶＣＯは、前記図７に示した従来のＶＣＯと同様に、発振回路部１１（発振段）と共振回路部１２（共振段）とバッファ回路部１３（バッファ段）とを備え、電源端子Ｂ、発振信号を出力する出力端子Ｐおよび発振信号の周波数を制御するための周波数制御端子Ｃを有するが、前記従来のＶＣＯと異なり、発振段１１と共振段１２との間にインダクタＬ４を挿入したものである（以下、このインダクタＬ４を整合インダクタという）。

以下、各回路部について述べ、その後、本発明ないし本実施形態の特徴部分である整合インダクタＬ４について説明する。

発振段１１は、トランジスタＱ１とその周辺回路（帰還回路およびバイアス回路）を構成するコンデンサＣ６，Ｃ１１、抵抗Ｒ３，Ｒ４，Ｒ５およびインダクタＬ３を有する。より具体的には、トランジスタＱ１のコレクタを、コンデンサＣ１０を介して接地すると共に、バッファ段のトランジスタＱ２のエミッタに接続する。トランジスタＱ１のエミッタは、直列に接続された抵抗Ｒ５およびインダクタＬ３を介して並びにコンデンサＣ１１を介してそれぞれ接地されると共に、コンデンサＣ１２を介してバッファ段１３のトランジスタＱ２のベースに接続され、またコンデンサＣ６を介して当該トランジスタＱ１のベースに接続される。トランジスタＱ１のベースは、さらに抵抗Ｒ３および抵抗Ｒ４の各一端並びに共振段１２のコンデンサＣ４の一端に接続される。

共振段１２は、発振段１１（トランジスタＱ１のベース）との結合部に直列に挿入したコンデンサＣ４と、可変容量ダイオード（バリキャップダイオード）Ｄ１およびレゾネータＲesoからなる直列共振回路と、この直列共振回路とコンデンサＣ４との間に並列に接続した周波数調整用のコンデンサＣ３と、前記直列共振回路と周波数制御用の電圧信号が入力される周波数制御端子Ｃとの間に挿入したインダクタＬ１と、このインダクタＬ１と周波数制御端子Ｃとの間に並列に接続したコンデンサＣ１とを備えている。

また、上記直列共振回路を構成するバリキャップダイオードＤ１は、カソード側をインダクタＬ１を介して周波数制御端子Ｃに接続し、アノード側をレゾネータＲesoを介して接地してある。また、上記インダクタＬ１は周波数制御端子ＣとコンデンサＣ４とを接続する伝送路上に直列に挿入し、コンデンサＣ１は当該伝送路に対し並列に接続して一端を接地する。これらインダクタＬ１およびコンデンサＣ１は、発振段１１で生成された発振信号が周波数制御端子Ｃを通じて外部へ漏出することを防ぐと共に外部から高周波信号が侵入することを阻止するデカップリング機能を果たす。

バッファ段１３は、トランジスタＱ２とその周辺回路を形成するコンデンサＣ７，Ｃ８，Ｃ１０，Ｃ１３、インダクタＬ２および抵抗Ｒ２とを有する。より具体的には、トランジスタＱ２のコレクタを、インダクタＬ２を介して電源端子Ｂに接続する一方、コンデンサＣ８を介して接地し、かつコンデンサＣ７を介して出力端子Ｐに接続する。電源端子ＢとインダクタＬ２との間には、一端が接地されたコンデンサＣ１３を並列に接続する。トランジスタＱ２のベースは、抵抗Ｒ２を介して電源端子Ｂに、また発信段１１の抵抗Ｒ３の一端にそれぞれ接続する。さらに当該トランジスタＱ２のベースは、発振段１１のコンデンサＣ１２の一端に接続される。トランジスタＱ２のエミッタは、コンデンサＣ１０を介して接地されると共に発振段１１のトランジスタＱ１のコレクタに接続される。

尚、上記各段１１〜１３の具体的な回路構成は、様々に変更が可能であり、上記例に限定されるものではない。

一方、本実施形態のＶＣＯでは、発振段１１（トランジスタＱ１のベース）と共振段１２（コンデンサＣ４）との間に、前記整合インダクタＬ４を直列に挿入する。この整合インダクタＬ４は、後に述べるように例えば上記多層基板の表面に形成したマイクロストリップラインにより構成することが可能である。

図２は、本実施形態に係るＶＣＯの基板表面における素子の配置を示す平面図である。この図に示すように本実施形態のＶＣＯでは、前記従来のＶＣＯ（図８）と同様に、発振段１１およびバッファ段１３を構成するトランジスタＱ１，Ｑ２、トランジスタＱ１のベースに接続されるコンデンサＣ６、共振段１２の発振段１１への結合部に設けるコンデンサＣ４、およびバリキャップダイオードＤ１（図２では図示せず）等を、チップ部品を使用して多層基板の表面に実装する。多層基板としては、例えばガラスエポキシ基板を使用し、基板表裏面および内層の導体パターンは、銅箔をパターニングして形成する。尚、当該多層基板としては、セラミック基板や樹脂材料に各種のセラミック材料を混ぜた複合材料からなる多層基板その他を使用することも可能である。

一方、本実施形態では、コンデンサＣ６（トランジスタＱ１）とコンデンサＣ４とを電気的に接続する伝送線路として、基板表面をミアンダ状に所定の距離だけ引き回したマイクロストリップラインを使用し、これにより発振段１１と共振段１２との間に前記整合インダクタＬ４を挿入する。このマイクロストリップラインＬ４は、具体的には、幅を例えば０．２ｍｍ、長さを例えば１．２ｍｍとする。また、当該ラインＬ４の下方（基板内部）には、厚さ例えば０．１ｍｍのガラスエポキシ樹脂層（誘電率約３．８）を介してグランド電極（銅箔）を設け、これによりマイクロストリップライン構造を形成する。

尚、当該マイクロストリップラインＬ４の長さは、後に図５を参照して説明するように２．２ｍｍとすることが発振出力の偏差を最小に抑えられる点で好ましいが、本実施形態では、ＶＣＯの小型化を図るため上記長さとした。

このような本実施形態のＶＣＯでは、電源端子Ｂから発振段１１のトランジスタＱ１に電力が供給されると共に、周波数制御端子Ｃから任意の直流電圧がインダクタＬ１を介してバリキャップダイオードＤ１に印加される。

発振段１１で発生した発振信号は、トランジスタＱ１のエミッタからそこに接続されたコンデンサＣ１２を介してバッファ段１３に入力される。バッファ段１３においては、電源端子Ｂから電力がトランジスタＱ２に供給されこれが駆動される。このバッファ段１３は、発振段１１から入力された信号を増幅すると共に、出力端子Ｐに接続される外部接続回路との間のインピーダンスの整合を図り、当該外部接続回路のインピーダンス変動によって発振動作が不安定となることを防ぐ機能を果たす。

尚、このようなインピーダンスの調整は、出力端子ＰとトランジスタＱ２のコレクタとの間に挿入されたコンデンサＣ７と、出力端子Ｐとグランドとの間に挿入されたコンデンサＣ８と、トランジスタＱ２のコレクタと電源端子Ｂとの間に挿入されたインダクタＬ２の各定数の組み合わせにより行う。

バッファ段１３で増幅された発振信号は、トランジスタＱ２のコレクタに接続したコンデンサＣ７を介して出力端子ＰからＶＣＯの出力信号として出力される。尚、この出力信号の周波数は、上記周波数制御端子Ｃを通じて印加された電圧の大きさに対応して変化するバリキャップダイオードＤ１の容量値と、レゾネータＲesoおよび発振段１１の他のコンデンサＣ３，Ｃ４，Ｃ６，Ｃ１１の容量値との関係により決定される。

図３は、周波数制御端子Ｃに印加される制御電圧と、出力端子Ｐから出力される発振信号の発振周波数との関係を示すもので、同図に示すように印加する制御電圧の大きさに略比例した周波数の信号が出力端子Ｐから出力される。

また図４は、上記実施形態のＶＣＯについて、周波数制御端子Ｃに印加される制御電圧と、出力端子Ｐから出力される電力との関係を前記図９と同様に示すものである。この図から明らかなように、前記従来のＶＣＯ（図９）に較べて本実施形態のＶＣＯでは、制御電圧が高く（周波数が高く）なった場合にも出力電力の低下をより小さく抑えることができ、出力電力の周波数依存性を低減することが出来ることが分かる。

尚、従来のＶＣＯ（図９）では、制御電圧が０．５Ｖのとき出力電力は−１．７０ｄＢｍ、制御電圧が２．５Ｖのとき出力電力は−２．８２ｄＢｍであるのに対し、本実施形態のＶＣＯ（図４）では、制御電圧が０．５Ｖのとき出力電力は−１．５０ｄＢｍ、制御電圧が２．５Ｖのとき出力電力は−２．０８ｄＢｍであり、発振出力特性の平坦性を示す指標として、制御電圧が低いとき（例えば０．５Ｖ）の出力電力と制御電圧の高いとき（例えば２．５Ｖ）の出力電力との差（以下、偏差という）を用いると、従来のＶＣＯに較べ、本実施形態のＶＣＯは、出力の平坦性を約４８．２％向上させることが出来た。このような改善効果が得られた原因について以下考察する。

本発明者は、ＶＣＯの回路各部について検討を行ったところ、前記従来のＶＣＯ（図７）では、発振段１１のトランジスタＱ１のベースと共振段１２のコンデンサＣ４との接続点から当該コンデンサＣ４側を観測した場合のインピーダンス（反射量）が、周波数制御端子Ｃに印加する制御電圧が低い（即ち周波数が低い）ときと、制御電圧が高い（即ち周波数が高い）ときとで変化していることを測定により見出した。

一方、上記実施形態のＶＣＯ（図１）では、トランジスタＱ１のベースと整合インダクタＬ４の接続点から当該インダクタＬ４側を観測した場合のインピーダンス（反射量）が、周波数制御端子Ｃに印加する制御電圧が低い（即ち周波数が低い）ときと、制御電圧が高い（即ち周波数が高い）ときとで殆ど変化していないことを実測により確認した。したがって、このようなインピーダンス（反射量）変化の抑制が、発振出力の周波数依存性を低減させ、出力の平坦性を向上させていると考えられる。

さらに実験により、本発明に基づいて発振段１１と共振段１２との間に挿入する整合インダクタＬ４のインダクタンス値と発振出力の偏差（制御周波数範囲３〜３．５ＧＨｚ内での発振出力の最小値と最大値との差）との関係を調べた。結果は、図５に示すように略放物線を描いてインダクタンス値が０．８〔ｎＨ〕のときに発振出力の偏差が最小となった。したがって、上記整合インダクタＬ４としては、例えば０．３ｎＨから１．２ｎＨのインダクタンス値を有するものを使用することが好ましく、略０．８ｎＨのものを用いることが特に好ましい。

また、整合インダクタＬ４として上記実施形態のようにマイクロストリップラインを用いることを想定し、当該ラインの長さと発振出力の偏差の関係を測定した。当該ラインの長さ以外の条件（ライン幅、誘電体層の厚さ、誘電率等）は、上記実施形態と同一である。結果は図６に示すとおりである。この結果から明らかなように、当該ラインの長さは、１．０ｍｍから２．６ｍｍの範囲内とすることが好ましく、２．２ｍｍ程度とすることが特に好ましい。ただし、当該ラインを長くすることは、ＶＣＯを小型化する観点からは不利となるため、小型化の要求度合いと出力安定化の必要性とを比較考慮して当該ライン長の長さ範囲で或いはこの範囲に近い値をとるようライン長を適宜選択すれば良い。尚、前記実施形態では、前に述べたようにＶＣＯの小型化を図るため、ライン長を１．２ｍｍとした。

本実施形態に係るＶＣＯの特徴を述べる。ＶＣＯを作製する場合、理想的には回路を構成する本来の素子のみで当該回路が形成されることが望ましい。しかしながら、現実には本来の回路素子以外に浮遊容量や寄生インダクタンス等が発生し、これら本来意図しない容量やインダクタンスの影響で特性が設計値から外れてしまうことがある。しかもこれら浮遊容量や寄生インダクタンスはＶＣＯの発振周波数が高くなるにつれその影響が大きくなる傾向がある。一方、ＶＣＯでは、一般に基板表面にチップ部品を搭載するための導体パターンを形成する必要があるが、このような導体パターンは浮遊容量や寄生インダクタンスを生じさせる原因ともなり得る。

上記実施形態では、従来から見れば寄生インダクタンスとも考えられる導体パターンのインダクタンス成分を意図的に整合インダクタＬ４として作成してその効果を利用するもので、新たなチップ部品等を追加することなく出力特性の改善を図ることができ、特に高い周波数帯（例えば３ＧＨｚ以上）でかつ制御発振周波数範囲が例えば１０％を超えるようなＶＣＯにおいて顕著な効果があり有用性が高い。

本発明の一実施形態に係るＶＣＯ（電圧制御発振器）を示す回路図である。 前記実施形態に係るＶＣＯの基板表面における素子の配置例を示す平面図である。 前記実施形態のＶＣＯにおける周波数制御電圧と出力信号の周波数との関係を示す線図である。 前記実施形態のＶＣＯにおける周波数制御電圧と出力電力との関係を示す線図である。 前記実施形態のＶＣＯにおける整合インダクタのインダクタンス値と出力偏差との関係を示す線図である。 前記実施形態のＶＣＯにおける整合インダクタ（マイクロストリップライン）の線路長と出力偏差との関係を示す線図である。 従来のＶＣＯの一例を示す回路図である。 従来のＶＣＯの基板表面における素子の配置例を示す平面図である。 前記従来のＶＣＯにおける周波数制御電圧と出力電力との関係を示す線図である。

符号の説明

１１ 発振回路部（発振段）
１２ 共振回路部（共振段）
１３ バッファ回路部（バッファ段）
Ｂ 電源端子
Ｃ 周波数制御端子
Ｐ 発振信号出力端子
Ｃ１，Ｃ３，Ｃ４，Ｃ６，Ｃ７，Ｃ８，Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３ コンデンサ
Ｄ１ 可変容量ダイオード（バリキャップダイオード）
Ｌ１，Ｌ２，Ｌ３ インダクタ
Ｌ４ 整合インダクタ
Ｑ１，Ｑ２ トランジスタ
Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗
Ｒeso レゾネータ

Claims (4)

1. トランジスタを含んで発振信号を生成する発振回路部と、
   共振回路を構成する可変容量ダイオードを含んで発振周波数を制御可能とする共振回路部と、
   前記発振回路部から出力された発振信号を増幅して外部に出力するバッファ回路部と
   を備えた電圧制御発振器であって、
   前記発振回路部と前記共振回路部との結合部に、インダクタンス成分を有する回路要素を挿入した
   ことを特徴とする電圧制御発振器。
2. 前記回路要素が、前記発振回路部と前記共振回路部との間に直列に挿入したマイクロストリップラインである
   ことを特徴とする請求項１に記載の電圧制御発振器。
3. 前記回路要素がチップインダクタである
   ことを特徴とする請求項１に記載の電圧制御発振器。
4. 前記回路要素のインダクタンス値が、０．３ｎＨから１．２ｎＨである
   ことを特徴とする請求項１から３のいずれか一項に記載の電圧制御発振器。

Images