JP2005039596A - 集積化発振回路 - Google Patents

Abstract

【課題】帰還用キャパシタを集積回路内に形成した場合であっても、発振周波数の周波数可変範囲を損なうことなく、発振することができる集積化発振回路を提供する。
【解決手段】印加電圧に応じてキャパシタンスが変化する可変キャパシタＣｖとインダクタ（コイル）とを含み、印加電圧により共振周波数が設定される共振回路部１１０と、内部寄生キャパシタＣｐを含み、共振回路部１１０と接続された帰還キャパシタＣｆと、共振回路部１１０が設定された共振周波数をもって発振する発振信号を、帰還キャパシタＣｆを介して正帰還して増幅する増幅回路部１２０とを設け、帰還キャパシタＣｆには、増幅回路部１２０の入力側に接続し、端子Ｔ０２が接続された電極２０５と、共振回路部１１０に接続し、電極２０５よりも内部寄生キャパシタＣｐのキャパシタンスが小さい電極２０４とを設ける。
【選択図】図２

Description

本発明は、例えば、放送／通信機器等の局部発振信号の生成に使用される発振回路に関し、特に、半導体集積回路に発振用増幅回路、共振回路、および帰還用キャパシタを内蔵した集積化発振回路に関するものである。

従来、例えば図６に示すように、放送／通信機器の集積回路（ＩＣ等）の電圧制御発振回路１００ａの発振用増幅回路部１２０ａはＩＣ内部素子で構成され、共振回路部１１０ａは発振用増幅回路部１２０ａと共振回路部１１０ａの間にある帰還用キャパシタＣｆａと共にＩＣ外部の外部素子で構成されていた（例えば、特許文献１参照。）。

例えば、図６に示すように、端子ＴＡ，ＴＢを介してＩＣ内部の増幅回路部１２０ａと、ＩＣ外部の帰還用キャパシタＣｆａ、Ｃｃおよび共振回路部１１０ａが接続されている。
ＩＣ内部では、例えば、抵抗Ｒ１１，Ｒ１２、および一対のトランジスタＱ１，Ｑ２により構成された差動型の増幅回路部１２０ａが形成されている。共振回路部１１０ａは、キャパシタＣｖおよびインダクタ（コイル）Ｌにより構成されている。
特開２００１−２４４７３５号公報

近年、放送／通信機器の小型化に伴い、共振回路ブロックも含めた電圧制御発振回路全体を、集積回路（ＩＣ）内の内部素子で構成されていることが要求されている。
しかし、半導体集積回路内の内部素子で帰還用キャパシタ等を形成した場合、その素子に内在する寄生素子の影響を受けることになり、位相雑音の発生や、発振周波数可変範囲が劣化するという問題点がある。

このため、発振周波数の周波数可変範囲を損なうことなく発振することができる発振回路が望まれてる。

本発明は、かかる事情に鑑みてなされたものであり、その目的は、帰還用キャパシタを集積回路内に形成した場合であっても、発振周波数の周波数可変範囲を損なうことなく、発振することができる集積化発振回路を提供することである。

前記目的を達成するために、本発明の第１の観点は、共振回路と、内部寄生キャパシタを含み、前記共振回路と接続された帰還用キャパシタと、前記共振回路が共振周波数をもって発振する発振信号を、前記帰還用キャパシタを介して正帰還して増幅する増幅回路とを有し、前記帰還用キャパシタは、第１の電極と、前記共振回路に接続し、前記第１の電極よりも前記内部寄生キャパシタのキャパシタンスが小さい第２の電極とを含む集積化発振回路である。

さらに、前記目的を達成するために、本発明の第２の観点は、印加電圧に応じてキャパシタンスが変化する可変キャパシタとインダクタとを含み、前記印加電圧により共振周波数が設定される共振回路と、内部寄生キャパシタを含み、前記共振回路と接続された帰還用キャパシタと、前記共振回路が前記設定された共振周波数をもって発振する発振信号を、前記帰還用キャパシタを介して正帰還して増幅する増幅回路とを有する集積化発振回路であって、前記帰還用キャパシタは、第１の電極と、前記共振回路に接続し、前記第１の電極よりも前記内部寄生キャパシタのキャパシタンスが小さい第２の電極とを含む。

本発明の観点によれば、帰還用キャパシタは内部寄生キャパシタを含み、共振回路と接続されている。
増幅回路は、共振回路が共振周波数をもって発振する発振信号を、帰還用キャパシタを介して正帰還して増幅する。
上記帰還用キャパシタの第２の電極が共振回路に接続し、前記第１の電極よりも前記内部寄生キャパシタのキャパシタンスが小さい。

本発明によれば、帰還用キャパシタを集積回路内に形成した場合であっても、発振周波数の周波数可変範囲を損なうことなく、発振することができる集積化発振回路を提供することができる。

図１は、本発明に係る集積化発振回路を採用したテレビジョンチューナ回路の機能ブロック図である。
テレビジョンチューナ回路１は、例えば図１に示すように、アンテナＡＮＴ、自動利得制御増幅器ＲＦＡＧＣ（Radio frequency Automatic gain control）混合回路ＭＩＸ１、混合回路ＭＩＸ２、発振部ＯＳＣ１、発振部ＯＳＣ２、中間周波増幅器ＩＦＡＭＰ、表面弾性波フィルタＳＡＷ（Surface acoustic wave ）、およびバンドパスフィルタＢＰＦを主構成要素として有する。

集積化回路ＩＣは、自動利得制御増幅器ＲＦＡＧＣ、混合回路ＭＩＸ１、混合回路ＭＩＸ２、発振部ＯＳＣ１、発振部ＯＳＣ２、および中間周波増幅器ＩＦＡＭＰを主構成要素として有する。

例えば、アンテナＡＮＴは端子Ｔ１を介して自動利得制御増幅器ＲＦＡＧＣと接続し、混合回路ＭＩＸ１は端子Ｔ２を介して集積回路外のＳＡＷと接続し、ＳＡＷは端子Ｔ３を介して混合回路ＭＩＸ２と接続し、混合回路ＭＩＸ２は端子Ｔ４を介して集積回路外のバンドパスフィルタＢＰＦに接続し、ＢＦＰは端子Ｔ５を介して中間周波増幅器ＩＦＡＭＰと接続されている。

発振部ＯＳＣ１は、例えば発振回路ＶＣＯ１およびＰＬＬ１を有し、発振部ＯＳＣ２は、例えば発振回路ＶＣＯ２およびＰＬＬ２を主構成要素として有する。例えば、発振回路ＶＣＯ１および発振回路ＶＣＯ２は本発明に係る集積化発振回路に相当する。
発振部ＯＳＣ１では、例えば発振回路ＶＣＯ１およびＰＬＬ１により生成された所定周波数の発振信号Ｓ１を混合回路ＭＩＸ１に出力する。発振部ＯＳＣ２は、例えば発振回路ＶＣＯ２およびＰＬＬ２により生成された所定周波数の発振信号Ｓ２を混合回路ＭＩＸ２に出力する。

以上の構成のチューナ回路１では、例えばテレビジョン放送電波がアンテナＡＮＴで受信され、アンテナＡＮＴから出力されたテレビジョン信号が自動利得制御増幅器ＲＦＡＧＣにより所定強度に増幅される。自動利得制御増幅器ＲＦＡＧＣで増幅された信号ＳＲは、混合回路ＭＩＸ１により、発振部０ＳＣ１が生成した所定の発振周波数の発振信号Ｓ１と混合され、所定周波数の信号Ｓ１１としてＳＡＷに入力される。

ＳＡＷでは、信号Ｓ１１を基にフィルタリングを行い、所定の周波数帯域の信号Ｓ１２を混合回路ＭＩＸ２に出力する。
混合回路ＭＩＸ２では、ＳＡＷでフィルタリングされた信号Ｓ１２が、発振部０ＳＣ２が生成した所定の発振周波数の発振信号Ｓ２と混合され、所定周波数の信号Ｓ２１としてバンドパスフィルタＢＰＦに入力され、バンドパスフィルタＢＰＦにより所定の周波数帯域の信号Ｓ２２が中間周波増幅器ＩＦＡＭＰに入力され、中間周波増幅器ＩＦＡＭＰにより所定のレベルまで増幅され、信号ＳＩＦが端子Ｔ６から出力される。

図２は、本発明に係る集積化発振回路の一実施形態を示す回路図である。
例えば、集積化発振回路１００としての発振部ＯＳＣ１，ＯＳＣ２は、印加電圧により発振周波数を制御可能な発振回路である。
本実施形態に係る集積化発振回路１００は、図２に示すように、共振回路部１１０、増幅回路部１２０、および帰還用キャパシタＣｆ１，Ｃｆ２を有する。
共振回路部１１０は本発明に係る共振回路に相当し、増幅回路部１２０は本発明に係る増幅回路に相当し、帰還用キャパシタＣｆ１，Ｃｆ２は本発明に係る帰還用キャパシタに相当する。
本実施形態では、共振回路部１１０、増幅回路部１２０、および帰還用キャパシタＣｆ１，Ｃｆ２が、半導体基板に形成されている。本実施形態に限られるものではない。例えば、少なくとも、増幅回路部１２０、および帰還用キャパシタＣｆ１，Ｃｆ２が半導体基板に形成されていればよい。

共振回路部１１０は、印加電圧により共振周波数を設定可能であり、設定された共振周波数をもって発振信号を発振する。
共振回路部１１０による所定共振周波数の発振信号が、帰還用キャパシタＣｆ１，Ｃｆ２を介して増幅回路部１２０に入力され、増幅回路部１２０により増幅されて共振回路部１１０に出力される。帰還用キャパシタＣｆ１，Ｃｆ２は、増幅回路部１２０の入力側に接続されている。
例えば発振信号は端子Ｔ０から出力される。つまり正帰還型の増幅回路が形成されている。
また、増幅回路部１２０は、共振回路部１１０が共振周波数をもって発振する発振信号を、帰還用キャパシタＣｆ１，Ｃｆ２を介して増幅する差動対を構成する一対のトランジスタＱ１，Ｑ２を含む。
以下、詳細に説明する。

共振回路部１１０は、例えば図２に示すように、抵抗素子Ｒ１、インダクタ（コイル）Ｌ１，Ｌ２、および可変容量ダイオードＣＶ１，ＣＶ２を有する。増幅回路部１２０は、例えば図２に示すように、ベースからみた入力キャパシタＣπ１，Ｃπ２を有する差動対を構成する１対のトランジスタＱ１，Ｑ２を有する。本実施形態ではトランジスタＱ１，Ｑ２はｎｐｎ型トランジスタである。

コイルＬ１，Ｌ２および可変容量ダイオードＣＶ１，ＣＶ２が接続されてＬＣ共振回路を構成する。詳細には、可変容量ダイオードＣＶ１，ＣＶ２それぞれのカソードが接続され、アノードが各コイルＬ１，Ｌ２の一端に接続され、各コイルＬ１，Ｌ２の他端がそれぞれ接続している。可変容量ダイオードＣＶ１，ＣＶ２のカソードには端子ＴＲが抵抗素子Ｒ１を介して接続されている。また、可変容量ダイオードＣＶ２のアノードには端子Ｔ０が接続されている。

可変容量ダイオードＣＶ１のアノードは帰還用キャパシタＣＦ１を介してトランジスタＱ２のベース、およびトランジスタＱ１のコレクタに接続されている。可変容量ダイオードＣＶ２のアノードは帰還用キャパシタＣＦ２を介してトランジスタＱ１のベース、およびトランジスタＱ２のコレクタに接続されている。
トランジスタＱ１，Ｑ２のエミッタは定電流源Ｉ１を介して共通に基準電位に接続されている。
トランジスタＱ１，Ｑ２のベースは、基準電位に接続されている。
また、トランジスタＱ１，Ｑ２のコレクタはコイルＬ１，Ｌ２を介して不図示の電源電圧ＶＣＣに接続されている。

図３は、図２に示した帰還用キャパシタを説明するための図である。
図３（ａ）は図２に示した帰還用キャパシタを示す図、図３（ｂ）は図３（ａ）に示した帰還用キャパシタの等価回路、図３（ｃ）は図３（ａ）に示した帰還用キャパシタが形成された半導体集積回路の一具体例の断面図である。

例えば帰還用キャパシタＣｆ１は、図３（ａ）に示すように、端子Ｔ０１，Ｔ０２を有する。例えば半導体集積回路として帰還用キャパシタを形成する場合には、寄生キャパシタＣｐがそれぞれの端子（電極）に存在する。
詳細には、帰還用キャパシタＣｆ１は、例えば図３（ｂ）に示す等価回路のように、実質的なキャパシタＣ１と、寄生キャパシタＣｐ１および寄生抵抗素子Ｒｐとを有する。

帰還用キャパシタＣｆ１は、半導体基板上に集積回路として形成した場合、例えば図３（ｃ）に示すように、ｐ型半導体２０１、ｎ型半導体２０２、誘電体２０３、電極２０４，２０５、絶縁体２０６、および端子Ｔ０１，Ｔ０２を有する。
例えばｐ型半導体２０１としてｐ型シリコン基板上に、ｎ型半導体２０２のｎ型半導体層が形成され、ｎ型半導体２０２上に誘電体２０３を介して、例えばアルミ等の導電体による電極２０４が形成されている。つまり、ｎ型半導体２０２と電極２０４の間に誘電体２０３が形成されている。

また、ｎ型半導体２０２上には例えばアルミ等の導電体による電極２０５が形成されている。また、ｎ型半導体２０２上で、電極２０５と電極２０４の間に、絶縁体２０６が形成されている。
電極２０４に端子Ｔ０１が接続され、電極２０５に端子Ｔ０２が接続され、ｐ型半導体基板２０１が基準電位に接続されている。

例えば、キャパシタＣ１は、電極２０４、誘電体２０３、およびｎ型半導体２０２により形成される。寄生抵抗素子Ｒｐはｎ型半導体２０２により形成され、寄生キャパシタＣｐ１は、半導体基板内部のｎ型半導体２０２とｐ型半導体２０１により形成される。
本実施形態では、帰還用キャパシタＣｆ１を例えば図３（ｃ）に示すように形成したので、キャパシタＣ１の一端は電極２０４に接続されている。キャパシタＣ１の他端には、寄生キャパシタＣｐ１および寄生抵抗素子Ｒｐが形成され、キャパシタＣ１の他端は、寄生抵抗素子Ｒｐを介して電極２０５に接続されている。

上述したように、帰還用キャパシタＣｆ１において、キャパシタＣ１と端子Ｔ０２側に、寄生容量Ｃｐ１および寄生抵抗素子Ｒｐが形成されている。

図４は、図２に示した集積化発振回路を説明するための回路図である。
図４（ａ）は、帰還用キャパシタの寄生キャパシタが共振回路の可変容量ダイオードに並列に接続された概略的な回路図、図４（ｂ）は、図２に示した本実施形態に係る集積化発振回路の帰還用キャパシタの寄生容量が大きい電極が増幅回路に接続されている等価回路図である。図４（ｃ）は図４（ａ）に示した回路の共振特性を説明する模式図である。図４（ｄ）は図４（ｂ）に示した等価回路の共振特性を説明するための模式図である。

帰還用キャパシタＣｆを集積回路として、ＩＣ（integrated circuit）内に形成する場合、例えば図３（ｂ）に示したように帰還用キャパシタＣｆの端子Ｔ０１より端子Ｔ０２側に寄生キャパシタＣｐ１および寄生抵抗素子Ｒｐが形成されている。

このため、帰還用キャパシタＣｆの端子Ｔ０２を共振回路部１１０に接続し、端子Ｔ０１を増幅回路部１２０の入力側に接続する第１の接続形態か、逆に帰還用キャパシタＣｆの端子Ｔ０１を共振回路部１１０に接続し、端子Ｔ０２を増幅回路部１２０の入力側に接続する第２の接続形態かの２通りの接続形態があり、接続形態により発振特性に違いが生じる。本実施形態では帰還用キャパシタＣｆを第２の接続形態により接続する。

例えば第１の接続形態、詳細には図４（ａ）に示すように、帰還用キャパシタＣｆの端子Ｔ０２を共振回路部１１０に接続し、端子Ｔ０１を増幅回路部１２０の入力側に接続する場合には、例えば図４（ｃ）に示すように、帰還用キャパシタＣｆの寄生キャパシタＣｐが、共振回路部１１０の可変容量ダイオードＣｖに並列に接続された状態である。
このため、寄生キャパシタＣｐと可変容量ダイオードＣｖとの合成キャパシタンスの変化率が、可変容量ダイオードＣｖ単体の変化率よりも小さくなってしまう。

一方、本実施形態に係る集積化発振回路は、第２の接続形態、詳細には図４（ｂ）に示すように、帰還用キャパシタＣｆの端子Ｔ０１を共振回路部１１０に接続し、端子Ｔ０２を増幅回路部１２０の入力側に接続する場合には、例えば図４（ｄ）に示すように、帰還用キャパシタＣｆの実質のキャパシタＣが寄生キャパシタＣｐに挿入される。つまり図４（ｄ）に示すように、実質のキャパシタＣおよび寄生キャパシタＣｐが、共振回路部１１０の可変容量ダイオードＣｖに並列に接続された状態である。
このため、共振回路部１１０の可変容量ダイオードＣｖのキャパシタンスの変化率に影響を及ぼさない。

図５は、図１に示した集積化発振回路の共振特性を説明するための図である。詳細には本実施形態に係る集積化発振回路１００のインピーダンスの周波数特性を示す。縦軸はインピーダンス、横軸は周波数ｆを示す。

一般的に、キャパシタンスＣ０のキャパシタ、インダクタンスＬ０のコイル、レジスタンスＲ０の抵抗素子の共振回路の共振周波数ｆ０は、
ｆ０＝１／（２π（Ｃ０・Ｌ０）＾（１／２））…（１）
により算出される。

また、インピーダンスＰは、
Ｐ＝Ｌ０／（Ｃ０・Ｒ０）…（２）
により算出される。

また、共振曲線の鋭さの指標Ｑ値は、
Ｑ＝（（Ｌ０／Ｃ０）＾（１／２））／Ｒ０…（３）
により算出される。

例えば可変容量ダイオードＣｖに印加する印加電圧を変化させて、可変容量ダイオードＣｖのキャパシタンスを変化させた場合に、図４（ａ）に示した第１の接続形態の発振回路では、図５に点線で示すようなインピーダンスＰの周波数特性が得られる。
詳細には第１の接続形態において、可変容量ダイオードＣｖのキャパシタンスを最大にした場合のインピーダンスの周波数特性ＰａＬと、可変容量ダイオードＣｖのキャパシタンスを最小にした場合のインピーダンスの周波数特性ＰａＨとの間でインピーダンスＰが変化する。
インピーダンスＰのピーク位置が共振回路部１１０の共振周波数に相当する。共振周波数は、可変容量ダイオードＣｖのキャパシタンスを所定の値に設定することにより、例えば図５に示すように、周波数可変範囲ＶＲ１内で設定可能である。

一方、図４（ｂ）に示した本実施形態に係る第２の接続形態の集積化発振回路１００では、図５に実線で示すようなインピーダンスＰの周波数特性が得られる。
詳細には第２の接続形態において、可変容量ダイオードＣｖのキャパシタンスを最大にした場合のインピーダンスの周波数特性ＰｂＬと、可変容量ダイオードＣｖのキャパシタンスを最小にした場合のインピーダンスの周波数特性ＰｂＨとの間で、インピーダンスＰが変化する。
共振周波数は、可変容量ダイオードＣｖのキャパシタンスを所定の値に設定することにより、例えば図５に示すように、周波数可変範囲ＶＲ２内で設定可能である。
この周波数可変範囲ＶＲ２は、可変容量ダイオードＣｖ、帰還用キャパシタＣの実質的なキャパシタＣおよび寄生キャパシタＣｐ、および数式（１）により、第１の接続形態に係る周波数可変範囲ＶＲ１と比べて可変範囲を広く設定できる。

また、本実施形態に係る第２の接続形態の発振回路１００の指標Ｑは、可変容量ダイオードＣｖ、帰還用キャパシタＣの実質的なキャパシタＣおよび寄生キャパシタＣｐ、および数式（３）により、第１の接続形態に係るＱ値よりも大きい。

上述したように、印加電圧に応じてキャパシタンスが変化する可変キャパシタＣｖとインダクタ（コイル）とを含み、前記印加電圧により共振周波数が設定される共振回路部１１０と、内部寄生キャパシタＣｐを含み、共振回路部１１０と接続された帰還用キャパシタＣｆと、共振回路部１１０が設定された共振周波数をもって発振する発振信号を、帰還用キャパシタＣｆを介して正帰還して増幅する増幅回路部１２０とを設け、帰還用キャパシタＣｆには、増幅回路部１２０の入力側に接続し、端子Ｔ０２が接続された電極２０５と、共振回路部１１０に接続し、電極２０５よりも内部寄生キャパシタＣｐのキャパシタンスが小さい電極２０４とを設けたので、広範囲の発振周波数の周波数可変範囲を損なうことなく発振することができる。

また、上述したように、寄生キャパシタの影響を共振回路にできる限り小さくするように接続すれば、発振周波数可変範囲を広くでき、且つ共振インピーダンスとＱ値も高くできる。このため、帰還コンデンサＣｆを集積回路（ＩＣ）内に設けても、位相雑音を減らすことができる。

また、本実施形態では周波数可変範囲が広く、Ｑ値が大きい集積化発振回路１００を、チューナ回路１のＶＣＯ１，ＶＣＯ２として用いているので、ＩＣチップ内に発振回路１００が形成でき、従来と比べて受信特性が高く、従来と比べてチューナ回路１を小型化することができる。

なお、本発明は本実施形態に限られるものではなく、任意好適な種々の変更が可能である。
本実施形態では、増幅回路部１２０を、差動対を構成するトランジスタＱ１，Ｑ２により形成したが、この形態に限られるものではない。例えば増幅回路部１２０は増幅作用があり、共振回路部からの信号を帰還して増幅させればよい。

また、本実施形態では帰還用キャパシタを、図３（ｃ）に示したように形成したがこの形態に限られるものではない。例えば２つの電極のうち、一方の電極が他方の電極よりも寄生キャパシタＣｐが大きくなるように形成される帰還用キャパシタであればよい。

また、帰還用キャパシタを、半導体基板に誘電体を用いて形成したが、この形態に限られるものではない。例えば誘電体を用いずに、半導体基板に帰還用キャパシタを形成してもよい。

また、本実施形態では半導体基板に、共振回路部１１０、増幅回路部１２０、帰還用キャパシタが形成されるが、この形態に限られるのもではない。共振回路部１１０を除き、少なくとも、増幅回路部１２０、帰還用キャパシタが、半導体基板に集積回路として形成されていればよい。

本発明に係る集積化発振回路を採用したテレビジョンチューナ回路の機能ブロック図である。 本発明に係る集積化発振回路の一実施形態を示す回路図である。 図２に示した帰還用キャパシタを説明するための図である。（ａ）は図２に示した帰還用キャパシタを示す図、（ｂ）は（ａ）に示した帰還用キャパシタの等価回路、（ｃ）は（ａ）に示した帰還用キャパシタが形成された半導体集積回路の一具体例の断面図である。 図２に示した集積化発振回路を説明するための回路図である。 図１に示した集積化発振回路の共振特性を説明するための図である。 従来の発振回路を説明するための回路図である。

符号の説明

１…テレビジョンチューナ回路、１００…集積化発振回路（電圧制御発振回路：発振回路）、１１０…共振回路部、１２０…増幅回路部、２０１…ｐ型半導体、２０２…ｎ型半導体、２０３…誘電体、２０４，２０５…電極、２０６…絶縁体、ＡＮＴ…アンテナ、ＢＰＦ…バンドパスフィルタ、Ｃｆ，Ｃｆ１，Ｃｆ２…帰還用キャパシタ、Ｃｐ…寄生キャパシタ、Ｃｖ，ＣＶ１，ＣＶ２…可変容量ダイオード、ＩＣ…集積化回路、Ｃπ１，Ｃπ２…トランジスタＱ１，Ｑ２のベースからみた入力キャパシタ、ＩＦＡＭＰ…中間周波増幅器、Ｌ１，Ｌ２…インダクタ（コイル）、ＭＩＸ１，ＭＩＸ２…混合回路、ＯＳＣ１，ＯＳＣ２…発振部、Ｑ１，Ｑ２…トランジスタ、Ｒ１…抵抗素子、ＲＦＡＧＣ…自動利得制御増幅器、ＳＡＷ…表面弾性波フィルタ、Ｔ０１，Ｔ０２…端子、ＶＣＯ１，ＶＣＯ２…電圧制御発振回路。

Claims (8)

1. 共振回路と、
   内部寄生キャパシタを含み、前記共振回路と接続された帰還用キャパシタと、
   前記共振回路が共振周波数をもって発振する発振信号を、前記帰還用キャパシタを介して正帰還して増幅する増幅回路と
   を有し、
   前記帰還用キャパシタは、第１の電極と、
   前記共振回路に接続し、前記第１の電極よりも前記内部寄生キャパシタのキャパシタンスが小さい第２の電極とを含む
   集積化発振回路。
2. 前記帰還用キャパシタの前記第１の電極は、前記増幅回路の入力側に接続されている
   請求項１に記載の集積化発振回路。
3. 前記増幅回路は、前記共振回路が前記共振周波数をもって発振する発振信号を、前記帰還用キャパシタを介して増幅する差動対を構成する一対のトランジスタを含む
   請求項１に記載の集積化発振回路。
4. 前記帰還用キャパシタは、半導体基板に形成された前記第１の電極と、
   前記半導体基板に形成された前記第２の電極と、
   前記半導体基板と前記第２の電極との間に形成された誘電体とを有し、
   前記内部寄生キャパシタは、前記半導体基板内部で形成されている
   請求項１に記載の集積化発振回路。
5. 少なくとも、前記帰還用キャパシタおよび前記増幅回路が、半導体基板に形成されている
   請求項１に記載の集積化発振回路。
6. 印加電圧に応じてキャパシタンスが変化する可変キャパシタとインダクタとを含み、前記印加電圧により共振周波数が設定される共振回路と、
   内部寄生キャパシタを含み、前記共振回路と接続された帰還用キャパシタと、
   前記共振回路が前記設定された共振周波数をもって発振する発振信号を、前記帰還用キャパシタを介して正帰還して増幅する増幅回路と
   を有する集積化発振回路であって、
   前記帰還用キャパシタは、第１の電極と、前記共振回路に接続し、前記第１の電極よりも前記内部寄生キャパシタのキャパシタンスが小さい第２の電極とを含む
   集積化発振回路。
7. 前記帰還用キャパシタの前記第１の電極は、前記増幅回路の入力側に接続されている
   請求項６に記載の集積化発振回路。
8. 前記増幅回路は、前記共振回路が前記共振周波数をもって発振する発振信号を、前記帰還用キャパシタを介して増幅する差動対を構成する一対のトランジスタを含む
   請求項６に記載の集積化発振回路。
   

Images