JP3832643B2 - 高周波受信装置 - Google Patents
高周波受信装置 Download PDFInfo
- Publication number
- JP3832643B2 JP3832643B2 JP2002003887A JP2002003887A JP3832643B2 JP 3832643 B2 JP3832643 B2 JP 3832643B2 JP 2002003887 A JP2002003887 A JP 2002003887A JP 2002003887 A JP2002003887 A JP 2002003887A JP 3832643 B2 JP3832643 B2 JP 3832643B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- oscillation
- control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は集積回路上に配置された局部発振回路と低域濾過フィルタとを制御する高周波受信装置に関するものであり、特にデジタル衛星放送受信装置に関するものである。
【０００２】
【従来の技術】
図６は、従来の高周波受信装置の構成例を示す回路ブロック図である。アンテナ１で受信された高周波信号は、LNB（Low Noise Block down converter）２、可変利得増幅回路３を通過した後、ミキサ回路４・５でベースバンド信号に周波数変換される。その後、可変利得増幅回路８・９を通過し、信号に含まれる不必要な高周波信号成分を低域濾過フィルタ(以下、LPFと称す)１０・１１でそれぞれ取り除いた後、増幅回路１３・１４によって再び増幅されて出力される。
【０００３】
ミキサ回路４・５に入力される局部発振信号は、局部発振回路１５から供給される（ミキサ回路５には移相回路６を介して局部発振信号が供給される。）。ここでフェーズロックトループ（以下、PLLと称す）１６は、いわゆるPLLと、このPLLを制御する信号をコントローラとやり取りする通信手段とを含む回路として説明する。PLL１６は、局部発振回路１５の出力信号（電圧制御発振回路の発振信号（以下、VCO発振信号と称す））を分周し、基準発振回路１９の出力信号と比較し、発振周波数制御信号として局部発振回路１５に供給する。これにより、局部発振回路１５において、電圧制御発振回路（以下、VCOと称す）２１あるいはVCO２２の発振周波数が制御される。PLL１６とコントローラ１７との通信信号には、発振周波数設定情報とVCO切り替え情報との両方が含まれる。
【０００４】
局部発振回路１５を複数のVCOを用いて構成する場合、それぞれのVCOの素子定数による周波数のばらつきを考慮すると、できるだけ少ない数のVCOで、かつ広帯域に可変できるように構成することが望ましい。
【０００５】
そのため、従来の高周波受信装置によれば、２つのVCO（VCO２１・２２）を用い、それらの切り替えポイント（切り替え周波数）を受信装置の受信帯域の中央付近に設定していた。さらに、それぞれのVCOの発振周波数範囲は、素子のバラツキによって各VCOの発振周波数がずれてもVCO切り替えポイントの周波数をお互いにカバーできるように決めておくことによって、どちらのVCOを使うかは受信周波数で一義的に決められていたため、VCOの切り替えに関しては、制御方法について特に問題にはならなかった。
【０００６】
一方、LPF１０・１１において素子のバラツキに起因して生ずるカットオフ周波数のずれを補正するために、実際の信号が通過するLPF１０・１１と同等の特性を有するリファレンスフィルタ回路２０を備え、その位相特性を利用してカットオフ周波数のずれを検出し、その結果に基づいてLPF１０・１１のカットオフ周波数がカットオフ周波数制御回路１２によって制御され、それぞれ調整されていた。この方式では、受信中、常にカットオフ周波数調整動作が行われるので、あえて調整動作の制御を行う必要はなかった。
【０００７】
【発明が解決しようとする課題】
上記従来の技術は、大略、２つの問題点を有している。１つは、従来の高周波受信装置においては、VCOの周波数可変範囲を広く取るために、発振周波数制御電圧に約３０Ｖの高電圧を必要としたことである。最近の電子機器では、動作電圧は低電圧化が進んでいるため、この約３０Ｖの電圧を用いるには専用の電源が必要となり、これはコストアップの要因となるという不具合を招来する。
【０００８】
他の１つは、次のとおりである。即ち、従来の高周波受信装置においては、LPFがリファレンスフィルタ回路を用いて常にカットオフ周波数の調整を行うので、回路規模や消費電流が増大したり、リファレンスフィルタ回路の信号がベースバンド信号に回り込んだりしていた。
【０００９】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、動作電圧の単一化と回路規模削減によりコストダウンを図ると共に、カットオフ周波数の調整に係る信号のベースバンド信号への回り込みを回避する高周波受信装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の高周波受信装置は、上記の課題を解決するために、複数の電圧制御発振回路からなる局部発振回路と、複数の上記電圧制御発振回路のうち１つを選択する選択回路と、上記局部発振回路からの局部発振信号と、高周波受信信号とを入力する周波数変換回路と、上記周波数変換回路の出力信号の周波数を変換して復調信号として出力する低域濾過フィルタ回路と、上記低域濾過フィルタ回路のカットオフ周波数を制御するカットオフ周波数制御回路と、上記電圧制御発振回路を制御して上記局部発振信号の発振周波数のずれを補正すると共に上記カットオフ周波数制御回路を間欠的に制御してその特性ずれを補正し、上記選択回路を制御して電圧制御発振回路を選択する制御回路とを備えている。
【００１１】
上記の発明によれば、選択回路は制御回路によって制御され、局部発振回路における複数の電圧制御発振回路のうち一つが選択される。選択された電圧制御発振回路は、その発振周波数で発振する局部発振信号を周波数変換回路へ供給する。周波数変換回路には、高周波受信信号が供給されており、ここで、局部発振信号と高周波受信信号とが混合され、更に、低域濾過フィルタ回路によって周波数変換回路の出力信号の周波数が変換されて復調信号として出力される。
【００１２】
上記局部発振回路において複数の電圧制御発振回路を用いた場合、それぞれの電圧制御発振回路の素子定数に起因する周波数のバラツキが存在し、このために各電圧制御発振回路の発振周波数がずれてしまう。
【００１３】
そこで、上記の発明によれば、上記電圧制御発振回路は制御回路によって制御されて、各電圧制御発振回路の発振周波数のずれが補正される。加えて、一つ当たりの電圧制御発振回路の発振周波数可変幅は小さくなるが、局部発振回路の電圧制御発振回路の数を増やすことによって、発振周波数制御電圧として従来必要であった高電圧を発生するための専用の電源が不要となり、高周波受信装置の電源電圧を発振周波数制御電圧として共用できる。つまり、高周波受信装置の電源電圧の単一化を図ることが可能となる。
【００１４】
また、上記低域濾過フィルタ回路においては、素子のバラツキにより、そのカットオフ周波数がずれてしまう。従来技術によれば、このカットオフ周波数のずれは、上記低域濾過フィルタ回路と同等の特性を有するリファレンスフィルタ回路の位相特性を利用して検出され、この検出結果に基づいて低域濾過フィルタ回路が調整されていた。しかしながら、上記従来技術は、カットオフ周波数のずれの調整が常時行われるので、回路規模及び消費電流が増大したり、リファレンスフィルタ回路の信号がベースバンド信号に回り込んだりするという不具合を招来していた。
【００１５】
そこで、上記の発明によれば、低域濾過フィルタ回路のカットオフ周波数はカットオフ周波数制御回路によって制御されるが、このカットオフ周波数制御回路は、制御回路の間欠的な制御によって、その特性ずれが補正される。このように、上記低域濾過フィルタ回路の機能を用いてカットオフ周波数制御回路の特性ずれが間欠的に補正されるので、カットオフ周波数制御回路の回路規模及び消費電流を確実に削減できる。加えて、従来のリファレンスフィルタ回路が不要となるので、リファレンスフィルタ回路の信号がベースバンド信号に回り込むことを確実に回避できると共にコスト低減化が可能となる。
【００１６】
上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を独立して制御する構成でもよい。この場合、選択回路とカットオフ周波数制御回路とは、制御回路によって、それぞれ独立して制御される。これにより、上記選択回路の選択タイミングと、上記低域濾過フィルタ回路のカットオフ周波数制御のタイミングとが異なる場合でも、確実にそれぞれの制御を制御回路によって行うことができる。
【００１７】
上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を同時に制御する構成でもよい。この場合、両回路は一つの回路によって制御されるので、その分、回路規模を確実に小さくできる。
【００１８】
上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路とを備え、上記制御情報に基づいて、上記選択回路および上記カットオフ周波数制御回路を制御すると共に上記局部発振信号の発振周波数を設定する構成であってもよい。
【００１９】
この場合、局部発振信号の発振周波数は、フェーズロックトループ回路によって制御される。このフェーズロックトループ回路の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。このように、フェーズロックトループ回路と通信回路とを用い、制御情報を介して、局部発振信号の発振周波数の設定、選択回路の制御、及びカットオフ周波数制御回路の制御等をソフトウェア的に容易に行うことができる。それゆえ、回路規模の増大を確実に回避できる。
【００２０】
上記制御回路は、上記局部発振信号の発振周波数に応じて上記選択回路を制御する構成であってもよい。これは、局部発振信号の発振周波数の設定に係る情報を制御情報に含めることによって実現できる。この場合、局部発振信号の発振周波数の設定に係る情報を制御情報に含めることは、ソフトウェアを変更することによって行える。したがって、別途、ハードウェアを追加することが不要となり、構成を簡素化できる。
【００２１】
上記カットオフ周波数制御回路は、カットオフ周波数を調整するための基準周波数に設定したときのみ自動的に制御を行う構成としてもよい。この場合、カットオフ周波数制御回路内のロジック回路部に簡単な変更を加えることによって、素子バラツキが少なくカットオフ周波数制御の頻度が少ない場合において、コントローラによる制御回数を減らすことができる。
【００２２】
また、上記基準周波数は、上記フェーズロックトループ回路の基準発振回路の周波数と等しくしてもよい。この場合、改めて調整用の周波数を用意する必要がなくなる。
【００２３】
また、上記基準周波数は、上記カットオフ周波数制御回路の制御可能周波数範囲に含まれている構成としてもよい。この場合、上記基準周波数専用の回路を別途設けることが不要となり、回路の簡素化を図ることが可能となる。
【００２４】
上記制御回路は、上記低域濾過フィルタ回路のカットオフ周波数に応じて上記カットオフ周波数制御回路を制御する構成であってもよい。これは、上記低域濾過フィルタ回路のカットオフ周波数に係る情報を制御情報に含めることによって実現できる。この場合、カットオフ周波数に係る情報を制御情報に含めることは、ソフトウェアを変更することによって行える。したがって、別途、ハードウェアを追加することが不要となり、構成を簡素化できる。
【００２５】
上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路と、上記制御情報のうち上記発振周波数の設定に係る情報に基づいて上記発振周波数の変化を検出する検出回路とを備え、上記検出回路の出力に応じて上記選択回路および上記カットオフ周波数制御回路を制御する構成であってもよい。
【００２６】
この場合、局部発振信号の発振周波数は、フェーズロックトループ回路によって制御される。このフェーズロックトループ回路の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。この制御情報のうち、発振周波数の設定に係る情報に基づいて、上記発振周波数の変化が検出回路によって検出される。この検出回路は、例えば、あるタイミングの発振周波数の設定に係る情報と、その単位時間前の発振周波数の設定に係る情報とを比較する回路によって実現できる。このように、簡単な構成の検出回路を設けるだけでよいので、ソフトウェアを変更することが不要となる。
【００２７】
上記高周波受信装置は、半導体集積回路上に形成することが好ましい。この場合、個別素子を用いて高周波受信装置を構成する場合よりも、半導体集積回路上で形成される分、特性のバラツキを確実に抑えることができると共に、安価に高周波受信装置を実現できる。
【００２８】
上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置であることが好ましい。この場合、上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置に求められる望ましい機能を有することが可能となる。
【００２９】
【発明の実施の形態】
本発明に係る高周波受信装置について、図１、図４及び図５を参照しながら以下に説明する。
【００３０】
図１は、本発明に係る高周波受信装置の構成例を示す回路ブロック図である。図１中、図６と同じ機能を有する回路には同じ参照番号を付記し、詳細な説明を省略する。
【００３１】
本高周波受信装置によれば、アンテナ１で受信された高周波信号（以下、高周波受信信号と称する。）は、LNB（Low Noise Block down converter）２、可変利得増幅回路３を通過した後、ミキサ回路４・５でベースバンド信号に周波数変換される。その後、可変利得増幅回路８・９を通過し、信号に含まれる不必要な高周波信号成分を低域濾過フィルタ（以下、LPFと称す）１０・１１でそれぞれ取り除いた後、増幅回路１３・１４によって再び増幅されて出力される。
【００３２】
ミキサ回路４・５に入力される局部発振信号（電圧制御発振回路の発振周波数（以下、VCO発振信号と称す））は、局部発振回路１５から供給される（ミキサ回路５には移相回路６を介して局部発振信号が供給される。）。ここで、フェーズロックトループ（以下、PLLと称する）１６は、いわゆるPLLと、このPLLを制御する信号をコントローラ１７との間でやり取りする通信手段（通信回路）とを含む回路として説明する。
【００３３】
上記PLL１６は、局部発振回路１５の出力信号（つまり、VCO選択回路７の出力信号であるVCO発振信号）を分周して基準発振回路１９の出力信号と比較し、発振周波数制御信号を局部発振回路１５に供給する。これにより、局部発振回路１５において、VCO１１〜VCO１ｎの発振周波数が制御される。PLL１６とコントローラ１７との通信信号には、少なくとも発振周波数設定情報とVCO切り替え情報との両方が含まれる。上記PLL１６は、VCO選択回路７にロック検出信号を供給する。
【００３４】
本発明に係る実施の形態においては、従来例（図６の構成を有する高周波受信装置）と比べてコストダウン及び電源の単一化を図るために、高周波受信装置の電源電圧の範囲内で発振周波数を変化させるVCOを複数個（VCO１１〜VCO１ｎのｎ個）用いて局部発振回路１５を構成している。
【００３５】
上記コントローラ１７は、▲１▼VCO１１〜VCO１ｎの発振周波数の設定、▲２▼LPF１０・１１のカットオフ周波数の設定、▲３▼VCO選択回路７の制御、▲４▼LPF１０・１１のカットオフ周波数を制御するカットオフ周波数制御回路１２の制御に係る情報をもつ信号をPLL１６との間でなされるやり取りをそれぞれ行う。ここで、上記▲３▼、▲４▼に係る制御情報は、素子のバラツキによるVCOの発振周波数のずれ及びカットオフ周波数制御回路１２の特性ずれを修正する情報を指す。
【００３６】
上記▲１▼〜▲４▼に係る制御情報は、それぞれコントローラ１７からPLL１６に送られ、PLL１６は上記情報に基づいてVCO選択回路７及びカットオフ周波数制御回路１２をそれぞれ制御する。VCO選択回路７の制御のフローチャートを図４に、カットオフ周波数制御回路１２の制御のフローチャートを図５にそれぞれ示す。
【００３７】
ここで、図４のフローチャートを説明する。コントローラ１７によってPLL１６の分周比及びVCO選択の設定が行われると（Ｓ４１）、PLL１６は、VCO発振信号を分周した信号の周波数と基準発振回路１９の出力信号の周波数とを比較し、両者を一致させようとVCOの制御電圧を掃引する（Ｓ４２）。掃引の結果、両者が一致すなわちループがロックしたか否かが判断される（Ｓ４３）。ループがロックしたと判断された場合、PLL１６は上記ロック検出信号をVCO選択回路７に供給し、VCO選択回路７の制御は終了する。一方、ループがロックしていないと判断された場合は他のVCOを選択し（Ｓ４４）、Ｓ４２へ移行して掃引がやり直され、ロックするまでこれが繰り返される。
【００３８】
上記PLL１６は、発振周波数制御信号の発振周波数に応じて上記VCO選択回路７を制御する構成が好ましい。この場合、VCO選択回路７は、VCOの発振周波数の設定が変わると、自動的に選択を行う。これは、発振周波数制御信号の発振周波数の設定に係る情報を上記制御情報に含めることによって実現できる。発振周波数制御信号の発振周波数の設定に係る情報を制御情報に含めることは、ソフトウェアを変更することによって容易に行える。したがって、別途、ハードウェアを追加することが不要となり、高周波受信装置の構成を簡素化できる。
【００３９】
以上のように、VCO選択回路７はPLL１６によって制御され、局部発振回路１５における複数のVCOであるVCO１１〜VCO１ｎのうちの一つが選択される。選択された電圧制御発振回路は、その発振周波数で発振するVCO発振信号（局部発振信号）をミキサ回路４・５（周波数変換回路）へそれぞれ供給する。ミキサ回路４・５には、上記高周波受信信号が上記LNB２及び上記可変利得増幅回路３を介して供給されており、ここで、上記VCO発振信号と高周波受信信号とが混合され、更に、LPF１０・１１によってミキサ回路４・５の出力信号の周波数が変換されて増幅回路１３・１４を介して復調信号として出力される。
【００４０】
従来、局部発振回路において複数のVCOを用いた場合、それぞれのVCOの素子定数に起因する周波数のバラツキが存在し、このために各VCOの発振周波数がずれてしまう。
【００４１】
そこで、本実施の形態によれば、上記VCO１１〜VCO１ｎがPLL１６によって制御されて、各VCO１１〜VCO１ｎの発振周波数のずれが補正される。加えて、各VCO１１〜VCO１ｎの発振周波数可変幅は小さくなるが、局部発振回路１５のVCO１１〜VCO１ｎの数を増やすことによって、発振周波数制御電圧として従来必要であった高電圧（例えば、約３０Ｖの電圧）を発生するための専用の電源が不要となり、最近の傾向である電源の低電圧化に対応できると共に、高周波受信装置の電源電圧を発振周波数制御電圧として共用できる。つまり、高周波受信装置における電源電圧の単一化を図ることが可能となる。
【００４２】
ここで、図５のフローチャートを説明する。カットオフ周波数制御回路１２の特性調整時（LPF１０・１１のカットオフ周波数（ｆｃ）の調整時）には、スイッチＳＷ（図１参照）を介してカットオフ周波数制御回路１２に基準発振回路１９の出力信号（基準発振信号）が供給される。カットオフ周波数制御回路１２は、基準発振回路１９の出力信号の参照を開始する（Ｓ５１）と共に、カットオフ周波数切り替え信号（ｆｃ切り替え信号）に基づいてカットオフ周波数（ｆｃ）を調整し（Ｓ５２）、調整後は上記PLL１６によって上記スイッチＳＷが開状態に制御されて、上記基準発振回路１９からカットオフ周波数制御回路１２への出力信号の供給が停止される。その結果、カットオフ周波数制御回路１２による上記基準発振信号の参照は終了する（Ｓ５３）。
【００４３】
このように、カットオフ周波数制御回路１２の特性調整がスイッチＳＷを介して間欠的に行われ、その特性ずれが補正される。つまり、上記LPF１０・１１を用いてカットオフ周波数制御回路１２の特性ずれ（LPF１０・１１のカットオフ周波数のずれ）が間欠的に補正されるので、カットオフ周波数制御回路１２の回路規模及び消費電流を確実に削減できる。このように、素子のバラツキによるカットオフ周波数のずれの補正は、実際には常時行う必要はなく、間欠的に行うことで十分である。
【００４４】
加えて、従来必要であったリファレンスフィルタ回路（例えば、図６のリファレンスフィルタ回路２０参照）が不要となるので、リファレンスフィルタ回路の信号がベースバンド信号に回り込むことを確実に回避できると共にコスト低減化が可能となる。カットオフ周波数制御回路１２の特性調整に係る上記制御は動作に影響を与えない短時間で行われる。
【００４５】
上記カットオフ周波数制御回路１２は、カットオフ周波数を調整するための基準周波数に設定したときのみ自動的に制御を行う構成としてもよい。この場合、カットオフ周波数制御回路１２内のロジック回路部（図示しない）に簡単な変更を加えることによって、素子バラツキが少なくカットオフ周波数制御の頻度が少ない場合において、コントローラによる制御回数を減らすことができる。
【００４６】
また、上記基準周波数は、上記PLL１６の基準発振回路１９の周波数と等しくしてもよい。この場合、改めて調整用の周波数を用意する必要がなくなる。
【００４７】
また、上記基準周波数は、上記カットオフ周波数制御回路１２の制御可能周波数範囲に含まれている構成としてもよい。この場合、上記基準周波数専用の回路を別途設けることが不要となり、回路の簡素化を図ることが可能となる。
【００４８】
上記PLL１６は、上記LPF１０・１１のカットオフ周波数（ｆｃ）に応じて上記カットオフ周波数制御回路を制御する構成が好ましい。この場合、上記カットオフ周波数制御回路１２は、カットオフ周波数の設定が変わると自動的に制御を行う。これは、上記LPF１０・１１のカットオフ周波数に係る情報を制御情報に含めることによって実現できる。この場合、カットオフ周波数に係る情報を制御情報に含めることは、ソフトウェアを変更することによって容易に行える。それゆえ、別途、ハードウェアを追加することが不要となり、構成を確実に簡素化できる。
【００４９】
図１の構成の場合、VCO選択回路７およびカットオフ周波数制御回路１２は、以上のように独立して制御される。この場合、VCO選択回路７とカットオフ周波数制御回路１２とは、PLL１６によって、それぞれ独立して制御され、これにより、上記VCO選択回路７の選択タイミングと、上記LPF１０・１１のカットオフ周波数制御のタイミングとが異なる場合でも、確実にそれぞれの制御をPLL１６によって行うことができる。
【００５０】
ここで、本発明に係る高周波受信装置の他の構成例について、図２を参照しながら説明する。なお、図２中、図１と同じ機能を有する回路については同じ参照番号を付記し、詳細な説明を省略する。
【００５１】
本構成例においては、PLL１６は上記▲３▼、▲４▼の情報にしたがってVCO選択回路７とカットオフ周波数制御回路１２の両方を同時に制御する構成となっており、この点において図１の構成と異なっている。カットオフ周波数制御回路１２の制御は、スイッチＳＷを介して基準発振回路１９からの出力信号に基づいて行われる。
【００５２】
この場合、上記PLL１６は、上記VCO選択回路７および上記カットオフ周波数制御回路１２を同時に制御することができるので、その分、回路規模を確実に小さくできる。
【００５３】
ここで、図３を参照しながら、本発明に係る高周波受信装置の更に他の構成例を説明する。図３中、図１と同じ機能を有する回路には図１と同じ参照番号を付記し、詳細な説明を省略する。
【００５４】
本構成例においては、コントローラ１７は、前述の▲１▼と▲２▼（▲１▼：VCO１１〜VCO１ｎの発振周波数の設定、▲２▼：LPF１０・１１のカットオフ周波数の設定）に係る制御情報のみをPLL１６に送り、発振周波数変化検出回路１８はPLL１６内の信号から上記▲１▼に係る情報を検出し、▲１▼の情報に変化があった場合にVCO選択回路７とカットオフ周波数制御回路１２とを同時に制御するものであり、この点において、図２の構成と異なっている。
【００５５】
図３の構成例においては、上記制御情報のうち上記▲１▼に係る情報（発振周波数の設定に係る情報）に基づいて上記発振周波数の変化を検出する発振周波数変化検出回路１８を備え、この発振周波数変化検出回路１８の出力に応じて上記VCO選択回路７および上記カットオフ周波数制御回路１２が同時に制御される。
【００５６】
この場合、発振周波数制御信号の発振周波数は、PLL１６によって制御される。このPLL１６の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。この制御情報のうち、発振周波数の設定に係る情報に基づいて、上記発振周波数の変化が発振周波数変化検出回路１８によって検出される。この発振周波数変化検出回路１８は、例えば、あるタイミングの発振周波数の設定に係る情報と、その単位時間前の発振周波数の設定に係る情報とを比較する回路によって実現できる。このように、本構成例においては、簡単な構成の発振周波数変化検出回路１８を設けるだけでよいので、ソフトウェアを変更することが不要となる。
【００５７】
図２及び図３の例でも、VCO選択回路７とカットオフ周波数制御回路１２の制御は、動作に影響を与えないほどの短時間で行われるため、制御時以外はVCO選択回路７及びカットオフ制御回路１２の動作電流が確実に削減できる。また、従来の高周波受信装置において用いられていたリファレンスフィルタ回路（図６のリファレンスフィルタ回路２０参照）が不要となるので、リファレンスフィルタ回路の信号がベースバンド信号に回り込むということもなくなる。
【００５８】
本実施の形態において説明した上記高周波受信装置は、図示しない半導体集積回路上に形成することが好ましい。この場合、個別素子を用いて高周波受信装置を構成する場合よりも、半導体集積回路上で形成される分、特性のバラツキを確実に抑えることができると共に、安価に高周波受信装置を実現できる。
【００５９】
また、上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置であることが好ましい。この場合、上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置に求められる望ましい機能を有することが可能となる。
【００６０】
本発明の第１高周波受信装置は、以上のように、複数のVCOから１つのVCOを選択するVCO選択手段を備える局部発振回路と、前記局部発振回路からの局部発振信号と高周波受信信号を入力するミキサ回路と、前記ミキサ回路の出力信号から所望の変換出力信号を選択するLPFと、前記LPFのカットオフ周波数を制御するカットオフ周波数制御手段とを備え、高周波受信信号から安定かつ高品位の復調信号を得る構成を有している。
【００６１】
これにより、素子ばらつきによってVCOの発振周波数がずれても所望の発振周波数で発振するVCOを選択することができる。また、同様にLPFのカットオフ周波数がずれてもその調整を行うことができる。
【００６２】
本発明の第２高周波受信装置は、以上のように、上記第１高周波受信装置において、前記高周波受信装置が、コントローラからの要求により、前記VCO選択手段の制御と、前記カットオフ周波数制御手段の制御を独立して行う構成を有している。
【００６３】
これにより、VCOの選択タイミングと、LPFのカットオフ周波数制御のタイミングとが異なる場合でも、VCOの選択動作及びカットオフ周波数制御手段の制御をそれぞれ行うことができる。
【００６４】
本発明の第３高周波受信装置は、以上のように、上記第１高周波受信装置において、コントローラからの要求により、前記VCO選択手段の制御と、前記カットオフ周波数制御手段の制御とを同時に行う構成を有している。これにより、両手段の制御回路を共通にすることができ、回路規模が削減できる。
【００６５】
本発明の第４高周波受信装置は、以上のように、上記第１又は第２高周波受信装置において、前記局部発振回路のVCOの発振周波数を制御するPLLと、PLLの動作を制御する信号をコントローラとやり取りする通信手段とを備え、コントローラは前記通信手段を用いてPLLとの通信信号に専用の制御信号を設け、前記VCO選択手段と前記カットオフ周波数制御手段を独立して制御する構成を有している。
【００６６】
PLLと前記通信手段とを用いることで、コントローラはVCOの発振周波数の設定、LPFカットオフ周波数の設定、VCO選択手段の制御及びカットオフ周波数制御手段の制御をソフトウェアで簡単に行うことができるようになる。
【００６７】
本発明の第５高周波受信装置は、以上のように、上記第４高周波受信装置において、前記VCO選択手段が、VCOの発振周波数の設定が変わると自動的に選択を行う構成を有している。
【００６８】
これは、コントローラのソフトウェアを、VCO発振周波数の設定情報と共にVCO選択手段制御の情報を送るようにしておいて、独立した信号情報としてVCOの発振周波数の設定、カットオフ周波数の設定、及びカットオフ周波数制御手段の制御の3つをPLLとやり取りする構成とすることで実現でき、回路を追加せずにソフトウェアの変更のみでできるという利点がある。
【００６９】
本発明の第６高周波受信装置は、以上のように、上記第４高周波受信装置において、前記カットオフ周波数制御手段が、カットオフ周波数の設定が変わると自動的に制御を行う構成を有している。
【００７０】
これは、コントローラのソフトウェアを、カットオフ周波数の設定情報と共にカットオフ周波数制御手段の制御の情報を送るようにしておいて、独立した信号情報としてVCOの発振周波数の設定、カットオフ周波数の設定、及びVCO選択手段の制御の3つをPLLとやり取りする構成とすることで実現でき、回路を追加せずにソフトウェアの変更のみでできるという利点がある。
【００７１】
本発明の第７高周波受信装置は、以上のように、上記第１又は第３高周波受信装置において、前記局部発振回路のVCOの発振周波数を制御するPLLとPLLの動作を制御する信号をコントローラとやり取りする通信手段とを備え、コントローラは前記通信手段を用いてPLLとの通信信号に専用の制御信号を設け、前記VCO選択手段と前記カットオフ周波数制御手段とを同時に制御する構成を有している。
【００７２】
本発明の第８高周波受信装置は、以上のように、上記第７高周波受信装置において、前記局部発振回路のVCOの発振周波数を制御するPLL及び、コントローラとPLLとの通信信号において、VCOの発振周波数設定信号の変化を検出する検出手段を備え、検出手段の状態により、前記VCO選択手段と前記カットオフ周波数制御手段とを同時に制御する構成を有している。
【００７３】
前記検出手段は、PLLにおける、あるタイミングのVCO発振周波数設定情報と、その単位時間前のVCO発振周波数設定情報とを比較する回路を追加することで実現できる。この構成は、ソフトウェアを変更せずに回路の追加のみでできるという利点がある。
【００７４】
本発明の第９高周波受信装置は、以上のように、上記第1から第8高周波受信装置までのいずれか一つの高周波受信装置を半導体集積回路上に実現したものである。
【００７５】
このように半導体集積回路上に高周波受信装置を実現することによって、個別素子を用いて構成するより、特性ばらつきが抑えられ、しかも安価となりうるという利点がある。
【００７６】
上記第９高周波受信装置は、以上のように、デジタル衛星放送用ダイレクトコンバージョン受信装置であることが好ましい。
【００７７】
【発明の効果】
本発明の高周波受信装置は、以上のように、複数の電圧制御発振回路からなる局部発振回路と、複数の上記電圧制御発振回路のうち１つを選択する選択回路と、上記局部発振回路からの局部発振信号と、高周波受信信号とを入力する周波数変換回路と、上記周波数変換回路の出力信号の周波数を変換して復調信号として出力する低域濾過フィルタ回路と、上記低域濾過フィルタ回路のカットオフ周波数を制御するカットオフ周波数制御回路と、上記電圧制御発振回路を制御して上記局部発振信号の発振周波数のずれを補正すると共に上記カットオフ周波数制御回路を間欠的に制御してその特性ずれを補正し、上記選択回路を制御して電圧制御発振回路を選択する制御回路とを備えている。
【００７８】
上記の発明によれば、選択回路は制御回路によって制御され、局部発振回路における複数の電圧制御発振回路のうち一つが選択される。選択された電圧制御発振回路は、その発振周波数で発振する局部発振信号を周波数変換回路へ供給する。周波数変換回路には、高周波受信信号が供給されており、ここで、局部発振信号と高周波受信信号とが混合され、更に、低域濾過フィルタ回路によって周波数変換回路の出力信号の周波数が変換されて復調信号として出力される。
【００７９】
上記局部発振回路において複数の電圧制御発振回路を用いた場合、それぞれの電圧制御発振回路の素子定数に起因する周波数のバラツキが存在し、このために各電圧制御発振回路の発振周波数がずれてしまう。
【００８０】
そこで、上記の発明によれば、上記電圧制御発振回路は制御回路によって制御されて、各電圧制御発振回路の発振周波数のずれが補正される。加えて、一つ当たりの電圧制御発振回路の発振周波数可変幅は小さくなるが、局部発振回路の電圧制御発振回路の数を増やすことによって、発振周波数制御電圧として従来必要であった高電圧を発生するための専用の電源が不要となり、高周波受信装置の電源電圧を発振周波数制御電圧として共用できる。つまり、高周波受信装置の電源電圧の単一化を図ることが可能となる。
【００８１】
また、上記低域濾過フィルタ回路においては、素子のバラツキにより、そのカットオフ周波数がずれてしまう。従来技術によれば、このカットオフ周波数のずれは、上記低域濾過フィルタ回路と同等の特性を有するリファレンスフィルタ回路の位相特性を利用して検出され、この検出結果に基づいて低域濾過フィルタ回路が調整されていた。しかしながら、上記従来技術は、カットオフ周波数のずれの調整が常時行われるので、回路規模及び消費電流が増大したり、リファレンスフィルタ回路の信号がベースバンド信号に回り込んだりするという不具合を招来していた。
【００８２】
そこで、上記の発明によれば、そのカットオフ周波数はカットオフ周波数制御回路によって制御されるが、このカットオフ周波数制御回路は、制御回路の間欠的な制御によって、その特性ずれが補正される。このように、上記低域濾過フィルタ回路の機能を用いてカットオフ周波数制御回路の特性ずれが間欠的に補正されるので、カットオフ周波数制御回路の回路規模及び消費電流を確実に削減できる。加えて、従来のリファレンスフィルタ回路が不要となるので、リファレンスフィルタ回路の信号がベースバンド信号に回り込むことを確実に回避できると共にコスト低減化が可能となるという効果を併せて奏する。
【００８３】
上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を独立して制御する構成でもよい。この場合、選択回路とカットオフ周波数制御回路とは、制御回路によって、それぞれ独立して制御される。これにより、上記選択回路の選択タイミングと、上記低域濾過フィルタ回路のカットオフ周波数制御のタイミングとが異なる場合でも、確実にそれぞれの制御を制御回路によって行うことができるという効果を併せて奏する。
【００８４】
上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を同時に制御する構成でもよい。この場合、両回路は一つの回路によって制御されるので、その分、回路規模を確実に小さくできるという効果を併せて奏する。
【００８５】
上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路とを備え、上記制御情報に基づいて、上記選択回路および上記カットオフ周波数制御回路を制御すると共に上記局部発振信号の発振周波数を設定する構成であってもよい。
【００８６】
この場合、局部発振信号の発振周波数は、フェーズロックトループ回路によって制御される。このフェーズロックトループ回路の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。このように、フェーズロックトループ回路と通信回路とを用い、制御情報を介して、局部発振信号の発振周波数の設定、選択回路の制御、及びカットオフ周波数制御回路の制御等をソフトウェア的に容易に行うことができる。それゆえ、回路規模の増大を確実に回避できるという効果を併せて奏する。
【００８７】
上記制御回路は、上記局部発振信号の発振周波数に応じて上記選択回路を制御する構成であってもよい。これは、局部発振信号の発振周波数の設定に係る情報を制御情報に含めることによって実現できる。この場合、局部発振信号の発振周波数の設定に係る情報を制御情報に含めることは、ソフトウェアを変更することによって行える。したがって、別途、ハードウェアを追加することが不要となり、構成を簡素化できるという効果を併せて奏する。
【００８８】
上記カットオフ周波数制御回路は、カットオフ周波数を調整するための基準周波数に設定したときのみ自動的に制御を行う構成としてもよい。この場合、カットオフ周波数制御回路内のロジック回路部に簡単な変更を加えることによって、素子バラツキが少なくカットオフ周波数制御の頻度が少ない場合において、コントローラによる制御回数を減らすことができるという効果を併せて奏する。
【００８９】
また、上記基準周波数は、上記フェーズロックトループ回路の基準発振回路の周波数と等しくしてもよい。この場合、改めて調整用の周波数を用意する必要がなくなるという効果を併せて奏する。
【００９０】
また、上記基準周波数は、上記カットオフ周波数制御回路の制御可能周波数範囲に含まれている構成としてもよい。この場合、上記基準周波数専用の回路を別途設けることが不要となり、回路の簡素化を図ることが可能となるという効果を併せて奏する。
【００９１】
上記制御回路は、上記低域濾過フィルタ回路のカットオフ周波数に応じて上記カットオフ周波数制御回路を制御する構成であってもよい。これは、上記低域濾過フィルタ回路のカットオフ周波数に係る情報を制御情報に含めることによって実現できる。この場合、カットオフ周波数に係る情報を制御情報に含めることは、ソフトウェアを変更することによって行える。したがって、別途、ハードウェアを追加することが不要となり、構成を簡素化できるという効果を併せて奏する。
【００９２】
上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路と、上記制御情報のうち上記発振周波数の設定に係る情報に基づいて上記発振周波数の変化を検出する検出回路とを備え、上記検出回路の出力に応じて上記選択回路および上記カットオフ周波数制御回路を制御する構成であってもよい。
【００９３】
この場合、局部発振信号の発振周波数は、フェーズロックトループ回路によって制御される。このフェーズロックトループ回路の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。この制御情報のうち、発振周波数の設定に係る情報に基づいて、上記発振周波数の変化が検出回路によって検出される。この検出回路は、例えば、あるタイミングの発振周波数の設定に係る情報と、その単位時間前の発振周波数の設定に係る情報とを比較する回路によって実現できる。このように、簡単な構成の検出回路を設けるだけでよいので、ソフトウェアの変更を不要とすることが可能となるという効果を併せて奏する。
【００９４】
上記高周波受信装置は、半導体集積回路上に形成することが好ましい。この場合、個別素子を用いて高周波受信装置を構成する場合よりも、半導体集積回路上で形成される分、特性のバラツキを確実に抑えることができると共に、安価に高周波受信装置を実現できるという効果を併せて奏する。
【００９５】
上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置であることが好ましい。この場合、上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置に求められる望ましい機能を有することが可能となるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明に係る高周波受信装置の構成例を示す回路ブロック図である。
【図２】本発明に係る高周波受信装置の他の構成例を示す回路ブロック図である。
【図３】本発明に係る高周波受信装置の更に他の構成例を示す回路ブロック図である。
【図４】上記高周波受信装置のVCO選択回路の制御例を示すフローチャートである。
【図５】上記高周波受信装置のLPFカットオフ周波数制御回路の制御例を示すフローチャートである。
【図６】従来の高周波受信装置の構成例を示す回路ブロック図である。
【符号の説明】
１ アンテナ
２ LNB（Low Noise Block down converter）
３ 可変利得増幅回路
４・５ ミキサ回路
６ 移相回路
７ VCO選択回路
８・９ 可変利得増幅回路
１０・１１ ＬＰＦ
１２ カットオフ周波数制御回路
１３・１４ 増幅回路
１５ 局部発振回路
１６ PLL
１７ コントローラ
１８ 発振周波数変化検出回路
１９ 基準発振回路
【発明の属する技術分野】
本発明は集積回路上に配置された局部発振回路と低域濾過フィルタとを制御する高周波受信装置に関するものであり、特にデジタル衛星放送受信装置に関するものである。
【０００２】
【従来の技術】
図６は、従来の高周波受信装置の構成例を示す回路ブロック図である。アンテナ１で受信された高周波信号は、LNB（Low Noise Block down converter）２、可変利得増幅回路３を通過した後、ミキサ回路４・５でベースバンド信号に周波数変換される。その後、可変利得増幅回路８・９を通過し、信号に含まれる不必要な高周波信号成分を低域濾過フィルタ(以下、LPFと称す)１０・１１でそれぞれ取り除いた後、増幅回路１３・１４によって再び増幅されて出力される。
【０００３】
ミキサ回路４・５に入力される局部発振信号は、局部発振回路１５から供給される（ミキサ回路５には移相回路６を介して局部発振信号が供給される。）。ここでフェーズロックトループ（以下、PLLと称す）１６は、いわゆるPLLと、このPLLを制御する信号をコントローラとやり取りする通信手段とを含む回路として説明する。PLL１６は、局部発振回路１５の出力信号（電圧制御発振回路の発振信号（以下、VCO発振信号と称す））を分周し、基準発振回路１９の出力信号と比較し、発振周波数制御信号として局部発振回路１５に供給する。これにより、局部発振回路１５において、電圧制御発振回路（以下、VCOと称す）２１あるいはVCO２２の発振周波数が制御される。PLL１６とコントローラ１７との通信信号には、発振周波数設定情報とVCO切り替え情報との両方が含まれる。
【０００４】
局部発振回路１５を複数のVCOを用いて構成する場合、それぞれのVCOの素子定数による周波数のばらつきを考慮すると、できるだけ少ない数のVCOで、かつ広帯域に可変できるように構成することが望ましい。
【０００５】
そのため、従来の高周波受信装置によれば、２つのVCO（VCO２１・２２）を用い、それらの切り替えポイント（切り替え周波数）を受信装置の受信帯域の中央付近に設定していた。さらに、それぞれのVCOの発振周波数範囲は、素子のバラツキによって各VCOの発振周波数がずれてもVCO切り替えポイントの周波数をお互いにカバーできるように決めておくことによって、どちらのVCOを使うかは受信周波数で一義的に決められていたため、VCOの切り替えに関しては、制御方法について特に問題にはならなかった。
【０００６】
一方、LPF１０・１１において素子のバラツキに起因して生ずるカットオフ周波数のずれを補正するために、実際の信号が通過するLPF１０・１１と同等の特性を有するリファレンスフィルタ回路２０を備え、その位相特性を利用してカットオフ周波数のずれを検出し、その結果に基づいてLPF１０・１１のカットオフ周波数がカットオフ周波数制御回路１２によって制御され、それぞれ調整されていた。この方式では、受信中、常にカットオフ周波数調整動作が行われるので、あえて調整動作の制御を行う必要はなかった。
【０００７】
【発明が解決しようとする課題】
上記従来の技術は、大略、２つの問題点を有している。１つは、従来の高周波受信装置においては、VCOの周波数可変範囲を広く取るために、発振周波数制御電圧に約３０Ｖの高電圧を必要としたことである。最近の電子機器では、動作電圧は低電圧化が進んでいるため、この約３０Ｖの電圧を用いるには専用の電源が必要となり、これはコストアップの要因となるという不具合を招来する。
【０００８】
他の１つは、次のとおりである。即ち、従来の高周波受信装置においては、LPFがリファレンスフィルタ回路を用いて常にカットオフ周波数の調整を行うので、回路規模や消費電流が増大したり、リファレンスフィルタ回路の信号がベースバンド信号に回り込んだりしていた。
【０００９】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、動作電圧の単一化と回路規模削減によりコストダウンを図ると共に、カットオフ周波数の調整に係る信号のベースバンド信号への回り込みを回避する高周波受信装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の高周波受信装置は、上記の課題を解決するために、複数の電圧制御発振回路からなる局部発振回路と、複数の上記電圧制御発振回路のうち１つを選択する選択回路と、上記局部発振回路からの局部発振信号と、高周波受信信号とを入力する周波数変換回路と、上記周波数変換回路の出力信号の周波数を変換して復調信号として出力する低域濾過フィルタ回路と、上記低域濾過フィルタ回路のカットオフ周波数を制御するカットオフ周波数制御回路と、上記電圧制御発振回路を制御して上記局部発振信号の発振周波数のずれを補正すると共に上記カットオフ周波数制御回路を間欠的に制御してその特性ずれを補正し、上記選択回路を制御して電圧制御発振回路を選択する制御回路とを備えている。
【００１１】
上記の発明によれば、選択回路は制御回路によって制御され、局部発振回路における複数の電圧制御発振回路のうち一つが選択される。選択された電圧制御発振回路は、その発振周波数で発振する局部発振信号を周波数変換回路へ供給する。周波数変換回路には、高周波受信信号が供給されており、ここで、局部発振信号と高周波受信信号とが混合され、更に、低域濾過フィルタ回路によって周波数変換回路の出力信号の周波数が変換されて復調信号として出力される。
【００１２】
上記局部発振回路において複数の電圧制御発振回路を用いた場合、それぞれの電圧制御発振回路の素子定数に起因する周波数のバラツキが存在し、このために各電圧制御発振回路の発振周波数がずれてしまう。
【００１３】
そこで、上記の発明によれば、上記電圧制御発振回路は制御回路によって制御されて、各電圧制御発振回路の発振周波数のずれが補正される。加えて、一つ当たりの電圧制御発振回路の発振周波数可変幅は小さくなるが、局部発振回路の電圧制御発振回路の数を増やすことによって、発振周波数制御電圧として従来必要であった高電圧を発生するための専用の電源が不要となり、高周波受信装置の電源電圧を発振周波数制御電圧として共用できる。つまり、高周波受信装置の電源電圧の単一化を図ることが可能となる。
【００１４】
また、上記低域濾過フィルタ回路においては、素子のバラツキにより、そのカットオフ周波数がずれてしまう。従来技術によれば、このカットオフ周波数のずれは、上記低域濾過フィルタ回路と同等の特性を有するリファレンスフィルタ回路の位相特性を利用して検出され、この検出結果に基づいて低域濾過フィルタ回路が調整されていた。しかしながら、上記従来技術は、カットオフ周波数のずれの調整が常時行われるので、回路規模及び消費電流が増大したり、リファレンスフィルタ回路の信号がベースバンド信号に回り込んだりするという不具合を招来していた。
【００１５】
そこで、上記の発明によれば、低域濾過フィルタ回路のカットオフ周波数はカットオフ周波数制御回路によって制御されるが、このカットオフ周波数制御回路は、制御回路の間欠的な制御によって、その特性ずれが補正される。このように、上記低域濾過フィルタ回路の機能を用いてカットオフ周波数制御回路の特性ずれが間欠的に補正されるので、カットオフ周波数制御回路の回路規模及び消費電流を確実に削減できる。加えて、従来のリファレンスフィルタ回路が不要となるので、リファレンスフィルタ回路の信号がベースバンド信号に回り込むことを確実に回避できると共にコスト低減化が可能となる。
【００１６】
上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を独立して制御する構成でもよい。この場合、選択回路とカットオフ周波数制御回路とは、制御回路によって、それぞれ独立して制御される。これにより、上記選択回路の選択タイミングと、上記低域濾過フィルタ回路のカットオフ周波数制御のタイミングとが異なる場合でも、確実にそれぞれの制御を制御回路によって行うことができる。
【００１７】
上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を同時に制御する構成でもよい。この場合、両回路は一つの回路によって制御されるので、その分、回路規模を確実に小さくできる。
【００１８】
上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路とを備え、上記制御情報に基づいて、上記選択回路および上記カットオフ周波数制御回路を制御すると共に上記局部発振信号の発振周波数を設定する構成であってもよい。
【００１９】
この場合、局部発振信号の発振周波数は、フェーズロックトループ回路によって制御される。このフェーズロックトループ回路の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。このように、フェーズロックトループ回路と通信回路とを用い、制御情報を介して、局部発振信号の発振周波数の設定、選択回路の制御、及びカットオフ周波数制御回路の制御等をソフトウェア的に容易に行うことができる。それゆえ、回路規模の増大を確実に回避できる。
【００２０】
上記制御回路は、上記局部発振信号の発振周波数に応じて上記選択回路を制御する構成であってもよい。これは、局部発振信号の発振周波数の設定に係る情報を制御情報に含めることによって実現できる。この場合、局部発振信号の発振周波数の設定に係る情報を制御情報に含めることは、ソフトウェアを変更することによって行える。したがって、別途、ハードウェアを追加することが不要となり、構成を簡素化できる。
【００２１】
上記カットオフ周波数制御回路は、カットオフ周波数を調整するための基準周波数に設定したときのみ自動的に制御を行う構成としてもよい。この場合、カットオフ周波数制御回路内のロジック回路部に簡単な変更を加えることによって、素子バラツキが少なくカットオフ周波数制御の頻度が少ない場合において、コントローラによる制御回数を減らすことができる。
【００２２】
また、上記基準周波数は、上記フェーズロックトループ回路の基準発振回路の周波数と等しくしてもよい。この場合、改めて調整用の周波数を用意する必要がなくなる。
【００２３】
また、上記基準周波数は、上記カットオフ周波数制御回路の制御可能周波数範囲に含まれている構成としてもよい。この場合、上記基準周波数専用の回路を別途設けることが不要となり、回路の簡素化を図ることが可能となる。
【００２４】
上記制御回路は、上記低域濾過フィルタ回路のカットオフ周波数に応じて上記カットオフ周波数制御回路を制御する構成であってもよい。これは、上記低域濾過フィルタ回路のカットオフ周波数に係る情報を制御情報に含めることによって実現できる。この場合、カットオフ周波数に係る情報を制御情報に含めることは、ソフトウェアを変更することによって行える。したがって、別途、ハードウェアを追加することが不要となり、構成を簡素化できる。
【００２５】
上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路と、上記制御情報のうち上記発振周波数の設定に係る情報に基づいて上記発振周波数の変化を検出する検出回路とを備え、上記検出回路の出力に応じて上記選択回路および上記カットオフ周波数制御回路を制御する構成であってもよい。
【００２６】
この場合、局部発振信号の発振周波数は、フェーズロックトループ回路によって制御される。このフェーズロックトループ回路の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。この制御情報のうち、発振周波数の設定に係る情報に基づいて、上記発振周波数の変化が検出回路によって検出される。この検出回路は、例えば、あるタイミングの発振周波数の設定に係る情報と、その単位時間前の発振周波数の設定に係る情報とを比較する回路によって実現できる。このように、簡単な構成の検出回路を設けるだけでよいので、ソフトウェアを変更することが不要となる。
【００２７】
上記高周波受信装置は、半導体集積回路上に形成することが好ましい。この場合、個別素子を用いて高周波受信装置を構成する場合よりも、半導体集積回路上で形成される分、特性のバラツキを確実に抑えることができると共に、安価に高周波受信装置を実現できる。
【００２８】
上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置であることが好ましい。この場合、上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置に求められる望ましい機能を有することが可能となる。
【００２９】
【発明の実施の形態】
本発明に係る高周波受信装置について、図１、図４及び図５を参照しながら以下に説明する。
【００３０】
図１は、本発明に係る高周波受信装置の構成例を示す回路ブロック図である。図１中、図６と同じ機能を有する回路には同じ参照番号を付記し、詳細な説明を省略する。
【００３１】
本高周波受信装置によれば、アンテナ１で受信された高周波信号（以下、高周波受信信号と称する。）は、LNB（Low Noise Block down converter）２、可変利得増幅回路３を通過した後、ミキサ回路４・５でベースバンド信号に周波数変換される。その後、可変利得増幅回路８・９を通過し、信号に含まれる不必要な高周波信号成分を低域濾過フィルタ（以下、LPFと称す）１０・１１でそれぞれ取り除いた後、増幅回路１３・１４によって再び増幅されて出力される。
【００３２】
ミキサ回路４・５に入力される局部発振信号（電圧制御発振回路の発振周波数（以下、VCO発振信号と称す））は、局部発振回路１５から供給される（ミキサ回路５には移相回路６を介して局部発振信号が供給される。）。ここで、フェーズロックトループ（以下、PLLと称する）１６は、いわゆるPLLと、このPLLを制御する信号をコントローラ１７との間でやり取りする通信手段（通信回路）とを含む回路として説明する。
【００３３】
上記PLL１６は、局部発振回路１５の出力信号（つまり、VCO選択回路７の出力信号であるVCO発振信号）を分周して基準発振回路１９の出力信号と比較し、発振周波数制御信号を局部発振回路１５に供給する。これにより、局部発振回路１５において、VCO１１〜VCO１ｎの発振周波数が制御される。PLL１６とコントローラ１７との通信信号には、少なくとも発振周波数設定情報とVCO切り替え情報との両方が含まれる。上記PLL１６は、VCO選択回路７にロック検出信号を供給する。
【００３４】
本発明に係る実施の形態においては、従来例（図６の構成を有する高周波受信装置）と比べてコストダウン及び電源の単一化を図るために、高周波受信装置の電源電圧の範囲内で発振周波数を変化させるVCOを複数個（VCO１１〜VCO１ｎのｎ個）用いて局部発振回路１５を構成している。
【００３５】
上記コントローラ１７は、▲１▼VCO１１〜VCO１ｎの発振周波数の設定、▲２▼LPF１０・１１のカットオフ周波数の設定、▲３▼VCO選択回路７の制御、▲４▼LPF１０・１１のカットオフ周波数を制御するカットオフ周波数制御回路１２の制御に係る情報をもつ信号をPLL１６との間でなされるやり取りをそれぞれ行う。ここで、上記▲３▼、▲４▼に係る制御情報は、素子のバラツキによるVCOの発振周波数のずれ及びカットオフ周波数制御回路１２の特性ずれを修正する情報を指す。
【００３６】
上記▲１▼〜▲４▼に係る制御情報は、それぞれコントローラ１７からPLL１６に送られ、PLL１６は上記情報に基づいてVCO選択回路７及びカットオフ周波数制御回路１２をそれぞれ制御する。VCO選択回路７の制御のフローチャートを図４に、カットオフ周波数制御回路１２の制御のフローチャートを図５にそれぞれ示す。
【００３７】
ここで、図４のフローチャートを説明する。コントローラ１７によってPLL１６の分周比及びVCO選択の設定が行われると（Ｓ４１）、PLL１６は、VCO発振信号を分周した信号の周波数と基準発振回路１９の出力信号の周波数とを比較し、両者を一致させようとVCOの制御電圧を掃引する（Ｓ４２）。掃引の結果、両者が一致すなわちループがロックしたか否かが判断される（Ｓ４３）。ループがロックしたと判断された場合、PLL１６は上記ロック検出信号をVCO選択回路７に供給し、VCO選択回路７の制御は終了する。一方、ループがロックしていないと判断された場合は他のVCOを選択し（Ｓ４４）、Ｓ４２へ移行して掃引がやり直され、ロックするまでこれが繰り返される。
【００３８】
上記PLL１６は、発振周波数制御信号の発振周波数に応じて上記VCO選択回路７を制御する構成が好ましい。この場合、VCO選択回路７は、VCOの発振周波数の設定が変わると、自動的に選択を行う。これは、発振周波数制御信号の発振周波数の設定に係る情報を上記制御情報に含めることによって実現できる。発振周波数制御信号の発振周波数の設定に係る情報を制御情報に含めることは、ソフトウェアを変更することによって容易に行える。したがって、別途、ハードウェアを追加することが不要となり、高周波受信装置の構成を簡素化できる。
【００３９】
以上のように、VCO選択回路７はPLL１６によって制御され、局部発振回路１５における複数のVCOであるVCO１１〜VCO１ｎのうちの一つが選択される。選択された電圧制御発振回路は、その発振周波数で発振するVCO発振信号（局部発振信号）をミキサ回路４・５（周波数変換回路）へそれぞれ供給する。ミキサ回路４・５には、上記高周波受信信号が上記LNB２及び上記可変利得増幅回路３を介して供給されており、ここで、上記VCO発振信号と高周波受信信号とが混合され、更に、LPF１０・１１によってミキサ回路４・５の出力信号の周波数が変換されて増幅回路１３・１４を介して復調信号として出力される。
【００４０】
従来、局部発振回路において複数のVCOを用いた場合、それぞれのVCOの素子定数に起因する周波数のバラツキが存在し、このために各VCOの発振周波数がずれてしまう。
【００４１】
そこで、本実施の形態によれば、上記VCO１１〜VCO１ｎがPLL１６によって制御されて、各VCO１１〜VCO１ｎの発振周波数のずれが補正される。加えて、各VCO１１〜VCO１ｎの発振周波数可変幅は小さくなるが、局部発振回路１５のVCO１１〜VCO１ｎの数を増やすことによって、発振周波数制御電圧として従来必要であった高電圧（例えば、約３０Ｖの電圧）を発生するための専用の電源が不要となり、最近の傾向である電源の低電圧化に対応できると共に、高周波受信装置の電源電圧を発振周波数制御電圧として共用できる。つまり、高周波受信装置における電源電圧の単一化を図ることが可能となる。
【００４２】
ここで、図５のフローチャートを説明する。カットオフ周波数制御回路１２の特性調整時（LPF１０・１１のカットオフ周波数（ｆｃ）の調整時）には、スイッチＳＷ（図１参照）を介してカットオフ周波数制御回路１２に基準発振回路１９の出力信号（基準発振信号）が供給される。カットオフ周波数制御回路１２は、基準発振回路１９の出力信号の参照を開始する（Ｓ５１）と共に、カットオフ周波数切り替え信号（ｆｃ切り替え信号）に基づいてカットオフ周波数（ｆｃ）を調整し（Ｓ５２）、調整後は上記PLL１６によって上記スイッチＳＷが開状態に制御されて、上記基準発振回路１９からカットオフ周波数制御回路１２への出力信号の供給が停止される。その結果、カットオフ周波数制御回路１２による上記基準発振信号の参照は終了する（Ｓ５３）。
【００４３】
このように、カットオフ周波数制御回路１２の特性調整がスイッチＳＷを介して間欠的に行われ、その特性ずれが補正される。つまり、上記LPF１０・１１を用いてカットオフ周波数制御回路１２の特性ずれ（LPF１０・１１のカットオフ周波数のずれ）が間欠的に補正されるので、カットオフ周波数制御回路１２の回路規模及び消費電流を確実に削減できる。このように、素子のバラツキによるカットオフ周波数のずれの補正は、実際には常時行う必要はなく、間欠的に行うことで十分である。
【００４４】
加えて、従来必要であったリファレンスフィルタ回路（例えば、図６のリファレンスフィルタ回路２０参照）が不要となるので、リファレンスフィルタ回路の信号がベースバンド信号に回り込むことを確実に回避できると共にコスト低減化が可能となる。カットオフ周波数制御回路１２の特性調整に係る上記制御は動作に影響を与えない短時間で行われる。
【００４５】
上記カットオフ周波数制御回路１２は、カットオフ周波数を調整するための基準周波数に設定したときのみ自動的に制御を行う構成としてもよい。この場合、カットオフ周波数制御回路１２内のロジック回路部（図示しない）に簡単な変更を加えることによって、素子バラツキが少なくカットオフ周波数制御の頻度が少ない場合において、コントローラによる制御回数を減らすことができる。
【００４６】
また、上記基準周波数は、上記PLL１６の基準発振回路１９の周波数と等しくしてもよい。この場合、改めて調整用の周波数を用意する必要がなくなる。
【００４７】
また、上記基準周波数は、上記カットオフ周波数制御回路１２の制御可能周波数範囲に含まれている構成としてもよい。この場合、上記基準周波数専用の回路を別途設けることが不要となり、回路の簡素化を図ることが可能となる。
【００４８】
上記PLL１６は、上記LPF１０・１１のカットオフ周波数（ｆｃ）に応じて上記カットオフ周波数制御回路を制御する構成が好ましい。この場合、上記カットオフ周波数制御回路１２は、カットオフ周波数の設定が変わると自動的に制御を行う。これは、上記LPF１０・１１のカットオフ周波数に係る情報を制御情報に含めることによって実現できる。この場合、カットオフ周波数に係る情報を制御情報に含めることは、ソフトウェアを変更することによって容易に行える。それゆえ、別途、ハードウェアを追加することが不要となり、構成を確実に簡素化できる。
【００４９】
図１の構成の場合、VCO選択回路７およびカットオフ周波数制御回路１２は、以上のように独立して制御される。この場合、VCO選択回路７とカットオフ周波数制御回路１２とは、PLL１６によって、それぞれ独立して制御され、これにより、上記VCO選択回路７の選択タイミングと、上記LPF１０・１１のカットオフ周波数制御のタイミングとが異なる場合でも、確実にそれぞれの制御をPLL１６によって行うことができる。
【００５０】
ここで、本発明に係る高周波受信装置の他の構成例について、図２を参照しながら説明する。なお、図２中、図１と同じ機能を有する回路については同じ参照番号を付記し、詳細な説明を省略する。
【００５１】
本構成例においては、PLL１６は上記▲３▼、▲４▼の情報にしたがってVCO選択回路７とカットオフ周波数制御回路１２の両方を同時に制御する構成となっており、この点において図１の構成と異なっている。カットオフ周波数制御回路１２の制御は、スイッチＳＷを介して基準発振回路１９からの出力信号に基づいて行われる。
【００５２】
この場合、上記PLL１６は、上記VCO選択回路７および上記カットオフ周波数制御回路１２を同時に制御することができるので、その分、回路規模を確実に小さくできる。
【００５３】
ここで、図３を参照しながら、本発明に係る高周波受信装置の更に他の構成例を説明する。図３中、図１と同じ機能を有する回路には図１と同じ参照番号を付記し、詳細な説明を省略する。
【００５４】
本構成例においては、コントローラ１７は、前述の▲１▼と▲２▼（▲１▼：VCO１１〜VCO１ｎの発振周波数の設定、▲２▼：LPF１０・１１のカットオフ周波数の設定）に係る制御情報のみをPLL１６に送り、発振周波数変化検出回路１８はPLL１６内の信号から上記▲１▼に係る情報を検出し、▲１▼の情報に変化があった場合にVCO選択回路７とカットオフ周波数制御回路１２とを同時に制御するものであり、この点において、図２の構成と異なっている。
【００５５】
図３の構成例においては、上記制御情報のうち上記▲１▼に係る情報（発振周波数の設定に係る情報）に基づいて上記発振周波数の変化を検出する発振周波数変化検出回路１８を備え、この発振周波数変化検出回路１８の出力に応じて上記VCO選択回路７および上記カットオフ周波数制御回路１２が同時に制御される。
【００５６】
この場合、発振周波数制御信号の発振周波数は、PLL１６によって制御される。このPLL１６の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。この制御情報のうち、発振周波数の設定に係る情報に基づいて、上記発振周波数の変化が発振周波数変化検出回路１８によって検出される。この発振周波数変化検出回路１８は、例えば、あるタイミングの発振周波数の設定に係る情報と、その単位時間前の発振周波数の設定に係る情報とを比較する回路によって実現できる。このように、本構成例においては、簡単な構成の発振周波数変化検出回路１８を設けるだけでよいので、ソフトウェアを変更することが不要となる。
【００５７】
図２及び図３の例でも、VCO選択回路７とカットオフ周波数制御回路１２の制御は、動作に影響を与えないほどの短時間で行われるため、制御時以外はVCO選択回路７及びカットオフ制御回路１２の動作電流が確実に削減できる。また、従来の高周波受信装置において用いられていたリファレンスフィルタ回路（図６のリファレンスフィルタ回路２０参照）が不要となるので、リファレンスフィルタ回路の信号がベースバンド信号に回り込むということもなくなる。
【００５８】
本実施の形態において説明した上記高周波受信装置は、図示しない半導体集積回路上に形成することが好ましい。この場合、個別素子を用いて高周波受信装置を構成する場合よりも、半導体集積回路上で形成される分、特性のバラツキを確実に抑えることができると共に、安価に高周波受信装置を実現できる。
【００５９】
また、上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置であることが好ましい。この場合、上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置に求められる望ましい機能を有することが可能となる。
【００６０】
本発明の第１高周波受信装置は、以上のように、複数のVCOから１つのVCOを選択するVCO選択手段を備える局部発振回路と、前記局部発振回路からの局部発振信号と高周波受信信号を入力するミキサ回路と、前記ミキサ回路の出力信号から所望の変換出力信号を選択するLPFと、前記LPFのカットオフ周波数を制御するカットオフ周波数制御手段とを備え、高周波受信信号から安定かつ高品位の復調信号を得る構成を有している。
【００６１】
これにより、素子ばらつきによってVCOの発振周波数がずれても所望の発振周波数で発振するVCOを選択することができる。また、同様にLPFのカットオフ周波数がずれてもその調整を行うことができる。
【００６２】
本発明の第２高周波受信装置は、以上のように、上記第１高周波受信装置において、前記高周波受信装置が、コントローラからの要求により、前記VCO選択手段の制御と、前記カットオフ周波数制御手段の制御を独立して行う構成を有している。
【００６３】
これにより、VCOの選択タイミングと、LPFのカットオフ周波数制御のタイミングとが異なる場合でも、VCOの選択動作及びカットオフ周波数制御手段の制御をそれぞれ行うことができる。
【００６４】
本発明の第３高周波受信装置は、以上のように、上記第１高周波受信装置において、コントローラからの要求により、前記VCO選択手段の制御と、前記カットオフ周波数制御手段の制御とを同時に行う構成を有している。これにより、両手段の制御回路を共通にすることができ、回路規模が削減できる。
【００６５】
本発明の第４高周波受信装置は、以上のように、上記第１又は第２高周波受信装置において、前記局部発振回路のVCOの発振周波数を制御するPLLと、PLLの動作を制御する信号をコントローラとやり取りする通信手段とを備え、コントローラは前記通信手段を用いてPLLとの通信信号に専用の制御信号を設け、前記VCO選択手段と前記カットオフ周波数制御手段を独立して制御する構成を有している。
【００６６】
PLLと前記通信手段とを用いることで、コントローラはVCOの発振周波数の設定、LPFカットオフ周波数の設定、VCO選択手段の制御及びカットオフ周波数制御手段の制御をソフトウェアで簡単に行うことができるようになる。
【００６７】
本発明の第５高周波受信装置は、以上のように、上記第４高周波受信装置において、前記VCO選択手段が、VCOの発振周波数の設定が変わると自動的に選択を行う構成を有している。
【００６８】
これは、コントローラのソフトウェアを、VCO発振周波数の設定情報と共にVCO選択手段制御の情報を送るようにしておいて、独立した信号情報としてVCOの発振周波数の設定、カットオフ周波数の設定、及びカットオフ周波数制御手段の制御の3つをPLLとやり取りする構成とすることで実現でき、回路を追加せずにソフトウェアの変更のみでできるという利点がある。
【００６９】
本発明の第６高周波受信装置は、以上のように、上記第４高周波受信装置において、前記カットオフ周波数制御手段が、カットオフ周波数の設定が変わると自動的に制御を行う構成を有している。
【００７０】
これは、コントローラのソフトウェアを、カットオフ周波数の設定情報と共にカットオフ周波数制御手段の制御の情報を送るようにしておいて、独立した信号情報としてVCOの発振周波数の設定、カットオフ周波数の設定、及びVCO選択手段の制御の3つをPLLとやり取りする構成とすることで実現でき、回路を追加せずにソフトウェアの変更のみでできるという利点がある。
【００７１】
本発明の第７高周波受信装置は、以上のように、上記第１又は第３高周波受信装置において、前記局部発振回路のVCOの発振周波数を制御するPLLとPLLの動作を制御する信号をコントローラとやり取りする通信手段とを備え、コントローラは前記通信手段を用いてPLLとの通信信号に専用の制御信号を設け、前記VCO選択手段と前記カットオフ周波数制御手段とを同時に制御する構成を有している。
【００７２】
本発明の第８高周波受信装置は、以上のように、上記第７高周波受信装置において、前記局部発振回路のVCOの発振周波数を制御するPLL及び、コントローラとPLLとの通信信号において、VCOの発振周波数設定信号の変化を検出する検出手段を備え、検出手段の状態により、前記VCO選択手段と前記カットオフ周波数制御手段とを同時に制御する構成を有している。
【００７３】
前記検出手段は、PLLにおける、あるタイミングのVCO発振周波数設定情報と、その単位時間前のVCO発振周波数設定情報とを比較する回路を追加することで実現できる。この構成は、ソフトウェアを変更せずに回路の追加のみでできるという利点がある。
【００７４】
本発明の第９高周波受信装置は、以上のように、上記第1から第8高周波受信装置までのいずれか一つの高周波受信装置を半導体集積回路上に実現したものである。
【００７５】
このように半導体集積回路上に高周波受信装置を実現することによって、個別素子を用いて構成するより、特性ばらつきが抑えられ、しかも安価となりうるという利点がある。
【００７６】
上記第９高周波受信装置は、以上のように、デジタル衛星放送用ダイレクトコンバージョン受信装置であることが好ましい。
【００７７】
【発明の効果】
本発明の高周波受信装置は、以上のように、複数の電圧制御発振回路からなる局部発振回路と、複数の上記電圧制御発振回路のうち１つを選択する選択回路と、上記局部発振回路からの局部発振信号と、高周波受信信号とを入力する周波数変換回路と、上記周波数変換回路の出力信号の周波数を変換して復調信号として出力する低域濾過フィルタ回路と、上記低域濾過フィルタ回路のカットオフ周波数を制御するカットオフ周波数制御回路と、上記電圧制御発振回路を制御して上記局部発振信号の発振周波数のずれを補正すると共に上記カットオフ周波数制御回路を間欠的に制御してその特性ずれを補正し、上記選択回路を制御して電圧制御発振回路を選択する制御回路とを備えている。
【００７８】
上記の発明によれば、選択回路は制御回路によって制御され、局部発振回路における複数の電圧制御発振回路のうち一つが選択される。選択された電圧制御発振回路は、その発振周波数で発振する局部発振信号を周波数変換回路へ供給する。周波数変換回路には、高周波受信信号が供給されており、ここで、局部発振信号と高周波受信信号とが混合され、更に、低域濾過フィルタ回路によって周波数変換回路の出力信号の周波数が変換されて復調信号として出力される。
【００７９】
上記局部発振回路において複数の電圧制御発振回路を用いた場合、それぞれの電圧制御発振回路の素子定数に起因する周波数のバラツキが存在し、このために各電圧制御発振回路の発振周波数がずれてしまう。
【００８０】
そこで、上記の発明によれば、上記電圧制御発振回路は制御回路によって制御されて、各電圧制御発振回路の発振周波数のずれが補正される。加えて、一つ当たりの電圧制御発振回路の発振周波数可変幅は小さくなるが、局部発振回路の電圧制御発振回路の数を増やすことによって、発振周波数制御電圧として従来必要であった高電圧を発生するための専用の電源が不要となり、高周波受信装置の電源電圧を発振周波数制御電圧として共用できる。つまり、高周波受信装置の電源電圧の単一化を図ることが可能となる。
【００８１】
また、上記低域濾過フィルタ回路においては、素子のバラツキにより、そのカットオフ周波数がずれてしまう。従来技術によれば、このカットオフ周波数のずれは、上記低域濾過フィルタ回路と同等の特性を有するリファレンスフィルタ回路の位相特性を利用して検出され、この検出結果に基づいて低域濾過フィルタ回路が調整されていた。しかしながら、上記従来技術は、カットオフ周波数のずれの調整が常時行われるので、回路規模及び消費電流が増大したり、リファレンスフィルタ回路の信号がベースバンド信号に回り込んだりするという不具合を招来していた。
【００８２】
そこで、上記の発明によれば、そのカットオフ周波数はカットオフ周波数制御回路によって制御されるが、このカットオフ周波数制御回路は、制御回路の間欠的な制御によって、その特性ずれが補正される。このように、上記低域濾過フィルタ回路の機能を用いてカットオフ周波数制御回路の特性ずれが間欠的に補正されるので、カットオフ周波数制御回路の回路規模及び消費電流を確実に削減できる。加えて、従来のリファレンスフィルタ回路が不要となるので、リファレンスフィルタ回路の信号がベースバンド信号に回り込むことを確実に回避できると共にコスト低減化が可能となるという効果を併せて奏する。
【００８３】
上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を独立して制御する構成でもよい。この場合、選択回路とカットオフ周波数制御回路とは、制御回路によって、それぞれ独立して制御される。これにより、上記選択回路の選択タイミングと、上記低域濾過フィルタ回路のカットオフ周波数制御のタイミングとが異なる場合でも、確実にそれぞれの制御を制御回路によって行うことができるという効果を併せて奏する。
【００８４】
上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を同時に制御する構成でもよい。この場合、両回路は一つの回路によって制御されるので、その分、回路規模を確実に小さくできるという効果を併せて奏する。
【００８５】
上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路とを備え、上記制御情報に基づいて、上記選択回路および上記カットオフ周波数制御回路を制御すると共に上記局部発振信号の発振周波数を設定する構成であってもよい。
【００８６】
この場合、局部発振信号の発振周波数は、フェーズロックトループ回路によって制御される。このフェーズロックトループ回路の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。このように、フェーズロックトループ回路と通信回路とを用い、制御情報を介して、局部発振信号の発振周波数の設定、選択回路の制御、及びカットオフ周波数制御回路の制御等をソフトウェア的に容易に行うことができる。それゆえ、回路規模の増大を確実に回避できるという効果を併せて奏する。
【００８７】
上記制御回路は、上記局部発振信号の発振周波数に応じて上記選択回路を制御する構成であってもよい。これは、局部発振信号の発振周波数の設定に係る情報を制御情報に含めることによって実現できる。この場合、局部発振信号の発振周波数の設定に係る情報を制御情報に含めることは、ソフトウェアを変更することによって行える。したがって、別途、ハードウェアを追加することが不要となり、構成を簡素化できるという効果を併せて奏する。
【００８８】
上記カットオフ周波数制御回路は、カットオフ周波数を調整するための基準周波数に設定したときのみ自動的に制御を行う構成としてもよい。この場合、カットオフ周波数制御回路内のロジック回路部に簡単な変更を加えることによって、素子バラツキが少なくカットオフ周波数制御の頻度が少ない場合において、コントローラによる制御回数を減らすことができるという効果を併せて奏する。
【００８９】
また、上記基準周波数は、上記フェーズロックトループ回路の基準発振回路の周波数と等しくしてもよい。この場合、改めて調整用の周波数を用意する必要がなくなるという効果を併せて奏する。
【００９０】
また、上記基準周波数は、上記カットオフ周波数制御回路の制御可能周波数範囲に含まれている構成としてもよい。この場合、上記基準周波数専用の回路を別途設けることが不要となり、回路の簡素化を図ることが可能となるという効果を併せて奏する。
【００９１】
上記制御回路は、上記低域濾過フィルタ回路のカットオフ周波数に応じて上記カットオフ周波数制御回路を制御する構成であってもよい。これは、上記低域濾過フィルタ回路のカットオフ周波数に係る情報を制御情報に含めることによって実現できる。この場合、カットオフ周波数に係る情報を制御情報に含めることは、ソフトウェアを変更することによって行える。したがって、別途、ハードウェアを追加することが不要となり、構成を簡素化できるという効果を併せて奏する。
【００９２】
上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路と、上記制御情報のうち上記発振周波数の設定に係る情報に基づいて上記発振周波数の変化を検出する検出回路とを備え、上記検出回路の出力に応じて上記選択回路および上記カットオフ周波数制御回路を制御する構成であってもよい。
【００９３】
この場合、局部発振信号の発振周波数は、フェーズロックトループ回路によって制御される。このフェーズロックトループ回路の動作は、通信回路を介してやりとりされる制御情報に基づいて行われる。この制御情報のうち、発振周波数の設定に係る情報に基づいて、上記発振周波数の変化が検出回路によって検出される。この検出回路は、例えば、あるタイミングの発振周波数の設定に係る情報と、その単位時間前の発振周波数の設定に係る情報とを比較する回路によって実現できる。このように、簡単な構成の検出回路を設けるだけでよいので、ソフトウェアの変更を不要とすることが可能となるという効果を併せて奏する。
【００９４】
上記高周波受信装置は、半導体集積回路上に形成することが好ましい。この場合、個別素子を用いて高周波受信装置を構成する場合よりも、半導体集積回路上で形成される分、特性のバラツキを確実に抑えることができると共に、安価に高周波受信装置を実現できるという効果を併せて奏する。
【００９５】
上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置であることが好ましい。この場合、上記高周波受信装置は、デジタル衛星放送に用いられるダイレクトコンバージョン受信装置に求められる望ましい機能を有することが可能となるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明に係る高周波受信装置の構成例を示す回路ブロック図である。
【図２】本発明に係る高周波受信装置の他の構成例を示す回路ブロック図である。
【図３】本発明に係る高周波受信装置の更に他の構成例を示す回路ブロック図である。
【図４】上記高周波受信装置のVCO選択回路の制御例を示すフローチャートである。
【図５】上記高周波受信装置のLPFカットオフ周波数制御回路の制御例を示すフローチャートである。
【図６】従来の高周波受信装置の構成例を示す回路ブロック図である。
【符号の説明】
１ アンテナ
２ LNB（Low Noise Block down converter）
３ 可変利得増幅回路
４・５ ミキサ回路
６ 移相回路
７ VCO選択回路
８・９ 可変利得増幅回路
１０・１１ ＬＰＦ
１２ カットオフ周波数制御回路
１３・１４ 増幅回路
１５ 局部発振回路
１６ PLL
１７ コントローラ
１８ 発振周波数変化検出回路
１９ 基準発振回路
Claims (9)
- 複数の電圧制御発振回路からなる局部発振回路と、
複数の上記電圧制御発振回路のうち１つを選択する選択回路と、
上記局部発振回路からの局部発振信号と、高周波受信信号とを入力する周波数変換回路と、
上記周波数変換回路の出力信号の周波数を変換して復調信号として出力する低域濾過フィルタ回路と、
上記低域濾過フィルタ回路のカットオフ周波数を制御するカットオフ周波数制御回路と、
上記電圧制御発振回路を制御して上記局部発振信号の発振周波数のずれを補正すると共に上記カットオフ周波数制御回路を間欠的に制御してその特性ずれを補正し、上記選択回路を制御して電圧制御発振回路を選択する制御回路とを備えた高周波受信装置。 - 上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を独立して制御することを特徴とする請求項１に記載の高周波受信装置。
- 上記制御回路は、上記選択回路および上記カットオフ周波数制御回路を同時に制御することを特徴とする請求項１に記載の高周波受信装置。
- 上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路とを備え、上記制御情報に基づいて、上記選択回路および上記カットオフ周波数制御回路を制御すると共に上記局部発振信号の発振周波数を設定することを特徴とする請求項１、２、または３に記載の高周波受信装置。
- 上記制御回路は、上記局部発振信号の発振周波数に応じて上記選択回路を制御することを特徴とする請求項４に記載の高周波受信装置。
- 上記制御回路は、上記低域濾過フィルタ回路のカットオフ周波数に応じて上記カットオフ周波数制御回路を制御することを特徴とする請求項４に記載の高周波受信装置。
- 上記制御回路は、上記局部発振信号の発振周波数を制御するフェーズロックトループ回路と、このフェーズロックトループ回路の動作を制御する制御情報のやりとりを行う通信回路と、上記制御情報のうち上記発振周波数の設定に係る情報に基づいて上記発振周波数の変化を検出する検出回路とを備え、上記検出回路の出力に応じて上記選択回路および上記カットオフ周波数制御回路を制御することを特徴とする請求項１または３に記載の高周波受信装置。
- 半導体集積回路上に形成したことを特徴とする請求項１〜７のいずれか１項に記載の高周波受信装置。
- デジタル衛星放送に用いられるダイレクトコンバージョン受信装置であることを特徴とする請求項８に記載の高周波受信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002003887A JP3832643B2 (ja) | 2002-01-10 | 2002-01-10 | 高周波受信装置 |
| US10/319,627 US6954626B2 (en) | 2002-01-10 | 2002-12-16 | High frequency receiving device |
| FR0216531A FR2834594B1 (fr) | 2002-01-10 | 2002-12-23 | Dispositif recepteur haute frequence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002003887A JP3832643B2 (ja) | 2002-01-10 | 2002-01-10 | 高周波受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209481A JP2003209481A (ja) | 2003-07-25 |
| JP3832643B2 true JP3832643B2 (ja) | 2006-10-11 |
Family
ID=19190929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002003887A Expired - Fee Related JP3832643B2 (ja) | 2002-01-10 | 2002-01-10 | 高周波受信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6954626B2 (ja) |
| JP (1) | JP3832643B2 (ja) |
| FR (1) | FR2834594B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4500187B2 (ja) * | 2005-03-08 | 2010-07-14 | パナソニック株式会社 | ダイレクトコンバージョン受信機 |
| KR100714568B1 (ko) * | 2005-06-22 | 2007-05-07 | 삼성전기주식회사 | Ｄｍｂ 지상파 방송 수신기 |
| TWI342676B (en) * | 2007-09-12 | 2011-05-21 | Richwave Technology Corp | Multi-band electronic apparatus and multi-band signal processing method |
| US20100323635A1 (en) * | 2009-06-23 | 2010-12-23 | Terry Steeper | Apparatus and methods for minimizing phase interaction between multiple tuner solutions |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4211975A (en) * | 1978-04-04 | 1980-07-08 | Anritsu Electric Company, Limited | Local signal generation arrangement |
| JPS54150027A (en) * | 1978-05-18 | 1979-11-24 | Sony Corp | Television picture receiver |
| US5511235A (en) * | 1994-05-02 | 1996-04-23 | Motorola, Inc. | Apparatus for detecting a signaling channel during scanning including a controlled frequency converter circuit and a controlled filter bandwidth, and a method therefor |
| JPH0833049A (ja) * | 1994-07-19 | 1996-02-02 | Mitsubishi Electric Corp | 携帯型無線通信装置 |
| JPH08191231A (ja) | 1995-01-06 | 1996-07-23 | Sony Corp | フィルタ回路 |
| US5686864A (en) * | 1995-09-05 | 1997-11-11 | Motorola, Inc. | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
| JPH10242883A (ja) | 1997-02-25 | 1998-09-11 | Sharp Corp | 衛星放送チューナ |
| US6134282A (en) * | 1997-06-18 | 2000-10-17 | Lsi Logic Corporation | Method for lowpass filter calibration in a satellite receiver |
| JPH11298325A (ja) | 1998-03-05 | 1999-10-29 | Texas Instr Inc <Ti> | 自動起動および停止により位相同期ループを同期まで掃引する装置 |
| JP3250796B2 (ja) * | 1998-05-26 | 2002-01-28 | 松下電器産業株式会社 | 受信機 |
| US6583675B2 (en) * | 2001-03-20 | 2003-06-24 | Broadcom Corporation | Apparatus and method for phase lock loop gain control using unit current sources |
| JP3795364B2 (ja) * | 2001-09-27 | 2006-07-12 | シャープ株式会社 | 集積回路および受信装置 |
| US6707342B1 (en) * | 2002-04-02 | 2004-03-16 | Skyworks Solutions, Inc. | Multiple-VCO tuning |
-
2002
- 2002-01-10 JP JP2002003887A patent/JP3832643B2/ja not_active Expired - Fee Related
- 2002-12-16 US US10/319,627 patent/US6954626B2/en not_active Expired - Lifetime
- 2002-12-23 FR FR0216531A patent/FR2834594B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2834594B1 (fr) | 2005-09-30 |
| US20030129953A1 (en) | 2003-07-10 |
| FR2834594A1 (fr) | 2003-07-11 |
| US6954626B2 (en) | 2005-10-11 |
| JP2003209481A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310057B2 (ja) | ディジタル移動電話機の高周波回路構成 | |
| US7454176B2 (en) | Semiconductor integrated circuit for communication and terminal device for mobile communication | |
| US20020049075A1 (en) | Multiband portable radio terminal | |
| US7480496B2 (en) | High-frequency receiver and portable device using the same | |
| JP2004253955A (ja) | デジタル放送受信用チューナ及びこれを備えた受信装置 | |
| US7386064B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| JP2006254405A (ja) | 通信用半導体集積回路および通信用電子部品並びに無線通信システム | |
| JP3929443B2 (ja) | ２つの周波数帯域で通信可能な無線装置および該無線装置における局部発振信号生成方法 | |
| JP3832643B2 (ja) | 高周波受信装置 | |
| US7050779B2 (en) | Semiconductor integrated circuit device | |
| US20080056427A1 (en) | Telecommunications Systems | |
| JP2003318761A (ja) | 受信制御方法、受信制御装置、受信装置 | |
| US6438177B1 (en) | Digital satellite broadcasting receive in which loop bandwidth of PLL circuit is changed at the time of centering | |
| US20040198418A1 (en) | Digital signal transceiver | |
| TWI292258B (en) | Receiver | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JP3227358B2 (ja) | チューナ装置 | |
| JP3932248B2 (ja) | ダイレクトコンバージョン式チューナを内蔵する受信機 | |
| JP4074711B2 (ja) | デジタル放送受信機 | |
| JP3893338B2 (ja) | ラジオ受信機 | |
| JPH06268551A (ja) | シンセサイザ回路 | |
| JP2003324365A (ja) | 高周波受信用集積回路およびそれを備えた高周波受信装置 | |
| JP2000165279A (ja) | Ｆｍ受信回路における受信トラッキング補正回路 | |
| JP2000013256A (ja) | 送信回路 | |
| JP2002190750A (ja) | 周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060112 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3832643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |