JP4500187B2 - ダイレクトコンバージョン受信機 - Google Patents

Description

本発明は、複数バンド対応の受信機能を有するダイレクトコンバージョン受信機に関し、特に、ＤＣオフセットの低減機能を備えたダイレクトコンバージョン受信機に関する。

ダイレクトコンバージョン受信機は、アンテナで受信されたＲＦ（Radio Frequency）信号に同一周波数のローカル信号（キャリア）を重畳することで、中間周波数への変換を省略して、直接ベースバンド信号に変換する機能を有する受信機である。このような機能によってフィルタを削減することができるので、受信機の小型化や軽量化などを図ることができる。また、このようなダイレクトコンバージョン受信機においてはＤＣオフセットを抑制することが重要である。ダイレクトコンバージョン受信機におけるＤＣオフセットの抑制方法については種々の文献に開示されている（例えば、特許文献１参照）。特許文献１の技術によれば、ＤＣオフセットが増大する可能性が高い期間を検出して、その期間において信号経路に介在するＤＣ成分阻止用フィルタの時定数を通常動作時より小さくし、フィルタを通過した信号の過度応答を急速に収束させることによりＤＣオフセットを低減させることができる。

また、複数バンド対応のダイレクトコンバージョン受信機においては、回路規模が増大する上で、小型化、低価格化、及び軽量化などを行うために、同一周波数を扱う回路ブロックにおいて回路の共有化を行うことが一般的である。特に、ダイレクトコンバージョン受信機では直交ミキサ以降が共通の周波数であり、ベースバンド回路部を共有化することは実現性が高く、その回路規模の大きさから考えてもベースバンド回路部を共有化することは、小型化、低価格化、及び軽量化のためにはより有効である。ベースバンド回路部を共有化する回路構成を実現しようとした場合は、直交ミキサ以前が別々の回路構成になり、直交ミキサ以前で回路の切り替えが発生した場合にはＤＣオフセットを低減させることが必要になる。つまり、ダイレクトコンバージョン方式を採用する複数バンド対応のダイレクトコンバージョン受信機においては、ベースバンド回路を共用化させることが小型化や軽量化を実現する上では一段と有効になる。
特開２００３−２２４４８８号公報

しかしながら、前述の特許文献１に開示されたダイレクトコンバージョン受信機は、ゲインの切り替え時において、ゲインの変動量が大きい場合にはＤＣオフセットが発生する可能性がある。したがって、必要に応じてハイパスフィルタのカットオフ周波数を低い周波数から高い周波数に切り替えてＤＣオフセットの低減に対応している。このような対応は、受信電力の測定結果によってゲインの設定値が更新されることから、ハイパスフィルタのカットオフ周波数の切り替え制御を行うことを想定したものである。すなわち、異なる周波数の切り替えを行う従来のダイレクトコンバージョン受信機においては、特に、複数バンドの受信に対応する従来のダイレクトコンバージョン受信機においては、周波数バンドの切り替えに伴うＤＣオフセットの抑制方法は複雑であるので、ダイレクトコンバージョン受信機におけるＤＣオフセットの抑制方法にはまだ改善の余地がある。言い換えれば、一部回路の共用化を図る複数バンドの受信可能な従来のダイレクトコンバージョン受信機においては、ＤＣオフセットの抑制を行うためには更なる改善が必要である。

本発明はかかる点に鑑みてなされたものであり、周波数バンドの切り替えが行われるときにもＤＣオフセットを抑制する制御を行うことが可能な複数バンド対応のダイレクトコンバージョン受信機を提供することを目的とする。

本発明によるダイレクトコンバージョン受信機は、受信した復調信号の信号電力に対してＩｃｈ／Ｑｃｈの振幅値をほぼ一定にするためのＡＧＣ（Automatic Gain Control）回路を有し、少なくとも２種類以上の周波数帯域を受信可能とする複数バンド対応のダイレクトコンバージョン受信機であって、周波数帯域ごとに独立した系統にあって、外部入力信号により制御対象とする対象周波数帯域の回路の起動及び制御対象としない非対象周波数帯域の回路の停止を行うＬＮＡ（Low Noise Amplifier）、直交ミキサ、移相器、及び電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）と、周波数帯域が異なっても系統を共有するローパスフィルタ、ハイパスフィルタ、ベースバンド可変利得増幅器及びＰＬＬ（Phase Locked Loop）回路と、周波数帯域の切り替え又は周波数の切り替えのいずれかが行われる場合に、ハイパスフィルタのカットオフ周波数を高／低に切り替え制御を行うハイパスフィルタ制御部とを備え、ハイパスフィルタは、ハイパスフィルタ制御部の指示に基づいてカットオフ周波数を高／低の少なくとも２段階に切り替える構成を採っている。

すなわち、本発明による複数バンド対応のダイレクトコンバージョン受信機は、受信した復調信号の信号電力に対してＩｃｈ／Ｑｃｈの振幅値をほぼ一定にするためのＡＧＣ回路を有し、少なくとも２種類以上の周波数帯域を受信可能とするダイレクトコンバージョン受信機であって、ＬＮＡ、直交ミキサ、移相器、及び電圧制御発振器を周波数帯域ごとに独立系統として存在させている。そして、周波数帯域ごとに独立したＬＮＡ、直交ミキサ、移相器、及び電圧制御発振器は、外部入力信号によって対象周波数帯域の回路の起動、及び非対象周波数帯域の回路の停止が行われる。一方、ローパスフィルタ、ハイパスフィルタ、ベースバンド可変利得増幅器及びＰＬＬ回路は、周波数帯域が異なっても共有の系統としている。さらに、ハイパスフィルタは、ハイパスフィルタ制御部の指示にしたがってカットオフ周波数を高い／低いの少なくとも２段階で切り替える機能を有している。そして、ハイパスフィルタ制御部が、周波数帯域の切り替えあるいは周波数の切り替えのいずれかが行われる場合に、ハイパスフィルタのカットオフ周波数を高／低と切り替え制御を行うように構成されている。このような構成によれば、小型化、低価格化を目的としたベースバンド可変増幅回路の共有化に対し、周波数バンドごとに個別の系統を有する回路の切り替えが行われても、ハイパスフィルタのカットオフ周波数を切り替えることでＤＣオフセットの発生を抑制することが可能となる。

また、本発明による複数バンド対応のダイレクトコンバージョン受信機は、前記発明の構成において、ハイパスフィルタ制御部は、ハイパスフィルタのカットオフ周波数を高くする切り替えを行った後、一定期間が経過した後にそのハイパスフィルタのカットオフ周波数を低くする制御を行うような構成を採っている。

このような構成によれば、ハイパスフィルタ制御部がハイパスフィルタのカットオフ周波数を高くする切り替えを行った後、一定期間が経過した後にハイパスフィルタのカットオフ周波数を低くすることにより、ＤＣオフセットを抑制した上で高い復調精度を実現するハイパスフィルタのカットオフ周波数にすることができる。

また、本発明による複数バンド対応のダイレクトコンバージョン受信機は、前記発明の構成に加えて、さらに、ＬＮＡ、直交ミキサ、移相器、及び電圧制御発振器の周波数バンドの切り替え制御を行うための制御信号を遅延させる遅延回路を備え、ハイパスフィルタにおけるカットオフ周波数の切り替え制御のタイミングは、遅延回路の遅延タイミングによって決定される構成を採っている。

このような構成によれば、ハイパスフィルタにおけるカットオフ周波数の切り替え制御タイミングは、周波数帯域ごとに独立しているＬＮＡ、直交ミキサ、移相器、及び電圧制御発振器のバンド切り替え制御を行う制御信号を遅延回路経由で送信している。

また、本発明による複数バンド対応のダイレクトコンバージョン受信機は、前記発明の構成において、ハイパスフィルタにおけるカットオフ周波数の切り替え制御のタイミングは、電圧制御発振器の周波数制御を行うＰＬＬ回路へ周波数データを設定したとき、前回の設定値から周波数の切り替えが行われた場合に制御信号を遅延回路経由で出力制御することによって決定される構成を採っている。

また、本発明による複数バンド対応のダイレクトコンバージョン受信機は、前記発明の構成において、遅延回路は、ＬＮＡ、直交ミキサ、及び移相器における周波数バンドの切り替え時の回路起動安定時間以上の遅延時間を発生させる構成を採っている。

このような構成によれば、遅延回路は、周波数帯域ごとに独立であるＬＮＡ、直交ミキサ、及び移相器の周波数バンド切り替え時の回路起動安定時間以上の遅延時間を持たせている。

また、本発明による複数バンド対応のダイレクトコンバージョン受信機は、前記各発明の構成に加えて、さらに、周波数切り替えの有無を判定して、周波数が切り替えられたときにカットオフ周波数の切り替えを行う周波数切り替え判定部を備える構成を採っている。

本発明のダイレクトコンバージョン受信機によれば、周波数バンドの切り替えに伴うＬＮＡ、直交ミキサ、移相器の回路切り替え安定時間後に、ハイパスフィルタにおけるカットオフ周波数の切り替えを行うことにより、ＤＣオフセットを安定的に収束させることができる。つまり、カットオフ周波数を低周波数から高周波数に切り替えることによってＤＣオフセットを効果的に低減させることができる。

また、周波数バンドの切り替えとほぼ同じタイミングで行われるＰＬＬシンセサイザの周波数切り替え時間は、上記の回路切り替え安定時間及びハイパスフィルタのカットオフ周波数の切り替えが、低周波数→高周波数→低周波数という切り替え手順を含んでいても、一般的にはそれ以上の周波数安定時間がかかるため、ＰＬＬシンセサイザの周波数が安定する時間よりも前に、ＤＣオフセットを収束させることができると共に高い復調精度を実現することができる。

《発明の概要》
本発明による複数バンド対応のダイレクトコンバージョン受信機は、周波数バンドの切り替えが発生した際に、ハイパスフィルタにおけるカットオフ周波数の切り替え制御を行うことにより、ＤＣオフセットを速やかに収束させている。このようにして、周波数バンドの切り替えに伴う回路の切り替えによるＤＣオフセットの変動分を抑制することにより、ＡＧＣ動作の安定化及び良好な受信性能の確保を実現することができる。

《本発明の最良の形態》
本発明による複数バンド対応のダイレクトコンバージョン受信機は、ＰＬＬシンセサイザに用いられるシリアルデータからの情報に基づいて、周波数バンドの切り替えの有無を判断している。そして、周波数バンドの切り替えが発生した場合は、ハイパスフィルタのカットオフ周波数を低い周波数から高い周波数へ切り替える制御を行うことで、複数バンド対応のダイレクトコンバージョン受信機におけるＤＣオフセットの低減化を実現し、かつ、ＡＧＣ制御の安定化と高品質な受信特性を得ることができる。

また、複数バンドを受信することができるダイレクトコンバージョン受信機において、ベースバンド回路を共用化した際のＤＣオフセット発生の解決方法は以下に述べる通りである。なお、本発明のダイレクトコンバージョン受信機によるＤＣオフセットの低減方法では、特に、ＣＤＭＡ（Code Division Multiple Access）方式において連続受信状態からの周波数バンドを跨いだ異周波数レベルの測定、及び自局への戻りがあった場合の効果的なＡＧＣ動作及び良好な受信性能の確保を想定している。

すなわち、複数バンド対応のダイレクトコンバージョン受信機において、ベースバンド回路を共用化した場合は、共用化部分の前段の回路ブロックであるＬＮＡ、ＶＣＯ、移相器、直交ミキサが、バンド切り替えを行うと共に回路のＯＮ／ＯＦＦ制御を行う。なお、複数バンドでは、消費電流を削減する観点から未使用バンドの回路ブロックは非動作とするのが一般的である。また、ダイレクトコンバージョン受信機におけるＤＣオフセットの発生量は、ゲインの変化量に比例して発生レベルが大きくなってしまう。さらに、バンド切り替えが発生した場合は、シンセサイザへの周波数データの設定を行ったり、ＬＮＡ、ＶＣＯ、直交ミキサを起動したりすることにより、急激なゲイン変動が発生する。特に、ベースバンド周波数の信号への変換を行う直交ミキサのＯＮ／ＯＦＦ制御によって急激なゲイン変動を発生させてしまう。

このような場合、前述の特許文献１に開示されたＤＣオフセットの低減方法においては、連続受信状態ではゲイン値が更新されない限り、ハイパスフィルタにおけるカットオフ周波数の切り替えが発生しないため、仮に大きなＤＣオフセットが発生してもシンセサイザの周波数安定時間までにＤＣオフセットが十分に収束していない可能性がある。

そこで、本発明においては、シンセサイザ回路を含め、バンド切り替えにおけるＬＮＡや直交ミキサ等の回路制御が行われるような複数バンド対応のダイレクトコンバージョン受信機において、シリアルデータからの周波数設定データによりバンド切り替え制御が行われるときには、ＬＮＡ、ＶＣＯ、直交ミキサ、移相器の回路切り替え動作の安定直後に、ハイパスフィルタのカットオフ周波数を高くすることによって速やかにＤＣオフセットの収束を行っている。なお、ＤＣオフセットの収束後は速やかにハイパスフィルタのカットオフ周波数を元にもどしている。これによって、周波数バンドの切り替えに伴う回路切り替え直後の受信レベル測定以前にＤＣオフセット値を収束させることができる。

以下、図面を用いて、本発明におけるダイレクトコンバージョン受信機の実施の形態の幾つかを詳細に説明する。尚、各実施の形態に用いる図面において、同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。

《実施の形態１》
本発明の実施の形態１におけるダイレクトコンバージョン受信機の特徴は、周波数バンドの切り替えが発生した場合に、ハイパスフィルタにおけるカットオフ周波数の切り替えを行うことである。ここで、ダイレクトコンバージョン受信機において、ハイパスフィルタのカットオフ周波数を切り替えることがＤＣオフセット値を低減させるために有効である理由について図を用いて説明する。

図１は、ハイパスフィルタのカットオフ周波数に対するＩ／Ｑ受信信号の復調精度の特性を示す図であり、横軸にハイパスフィルタ（ＨＰＦ）のカットオフ周波数（Ｈｚ）を表わし、縦軸に受信信号の復調精度（％ｒｍｓ）を表わしている。また、図２は、ハイパスフィルタのカットオフ周波数をパラメータとしたときの時間に対するＤＣ値の特性を示す図である。すなわち、図２はハイパスフィルタ（ＨＰＦ）におけるカットオフ周波数の応答特性を示していて、横軸に時間（ｍｓ）、縦軸にＤＣ値（Ｖ）を表わしている。

図１から分るように、カットオフ周波数が高いほど復調精度が劣化している。また、図２から分るように、カットオフ周波数が高いほどＤＣオフセットの収束が速くなっている。つまり、図１及び図２から分るように、受信品質を良くしようとした場合は、ハイパスフィルタのカットオフ周波数はより低いほど有利であるが、一方では、ダイレクトコンバージョン受信機に特有の課題であるゲイン変動に伴うＤＣオフセットが発生した際のＤＣ応答収束特性を速くしようとした場合は、ハイパスフィルタのカットオフ周波数はより高いほど収束特性が改善されるというように、両者の特性はトレードオフの関係となっている。

通常、ＣＤＭＡ方式では、多チャンネルの信号を復調するために、入力電界が変化した場合にもＡＤコンバータへの入力振幅がほぼ一定になるような受信ＡＧＣの制御を行うことが必須である。ところが、ＤＣオフセットが残留していると受信電力測定における時間的な変化が大きくなり、かつ、一定区間を平均化しても実際の信号振幅に対して高めの信号を受信していると判断してしまうため、ＤＣオフセットにより正常なＡＧＣ動作を期待することができなくなってしまう。

これより、ＤＣオフセットが発生する可能性がある場合には、ハイパスフィルタのカットオフ周波数を高くすることでＤＣオフセットの収束時間を速くし、ＤＣ収束後はハイパスフィルタのカットオフ周波数を低くすることで、受信ＡＧＣ動作を安定化させると共に受信品質の安定化を実現することができる。

以下、本発明の実施の形態１におけるダイレクトコンバージョン受信機の構成及び動作について図面を参照しながら詳細に説明する。図３は、本発明の実施の形態１における複数バンド対応のダイレクトコンバージョン受信機の構成図である。図３に示す実施の形態１における複数バンド対応のダイレクトコンバージョン受信機の構成は、２つのバンドを受信可能な受信機を想定しているが、それ以上の周波数帯域を受信する場合にもアンテナ切り替えスイッチ２から直交ミキサ６ａ，６ｂまでの回路を周波数帯域分だけ新たに追加させることで容易に実現することができる。

図３に示す実施の形態１のダイレクトコンバージョン受信機は、アンテナ１、アンテナ切り替えスイッチ２、フィルタ４ａ，４ｂ、ＬＮＡ５ａ，５ｂ、直交ミキサ６ａ，６ｂ、移相器７ａ，７ｂ、ＶＣＯ（電圧制御発振器）８ａ，８ｂ、ループフィルタ９ａ，９ｂ、ＰＬＬ回路１０、基準クロック１１、ローパスフィルタ（ＬＰＦ）１４ａ，１４ｂ，１４ｃ，１４ｄ、可変利得増幅器１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ、ハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄ、オールパスフィルタ（ＡＰＦ）１７ａ，１７ｂ、Ａ／Ｄコンバータ１８ａ，１８ｂ、受信電力測定部１９、デコーダ２０、データ判定部２１、ゲイン算出部２２、ゲイン制御部２３、タイミング生成部２４、周波数制御部２５、シリアルインターフェース出力部２６、シリアルインターフェース入力部２７、可変利得増幅器（ＧＣＡ）制御部２８、ハイパスフィルタ（ＨＰＦ）制御部２９、タイマ３０、バンド切り替え制御部３１、及び遅延回路３２を備えた構成となっている。

次に、図３に示すダイレクトコンバージョン受信機の動作について説明する。アンテナ１から受信した信号は、アンテナ切り替えスイッチ２によって所望の受信帯域用回路に接続された出力端子に出力される。バンド１ＲＦ信号３ａは、フィルタ４ａにて受信信号以外の信号成分が除去された後にＬＮＡ５ａに入力され、増幅されたＲＦ信号が直交ミキサ６ａに送信される。

ここで、ダイナミックレンジ及びＮＦ特性の観点から、フィルタ４ａ以前にさらにＬＮＡを挿入させても構わないし、送信機とのアイソレーションを確保するためにアンテナ切り替えスイッチ２の出力に共用機を挿入しても構わない。なお、ＶＣＯ８ａ，８ｂ、ループフィルタ９ａ，９ｂ、ＰＬＬ回路１０、基準クロック１１は一般的に用いられるＰＬＬシンセサイザ回路を簡単に図示してものであり、公知の技術であるので詳細な説明は省略する。また、直交ミキサ６ａには、ＶＣＯ８ａから受信周波数のキャリア周波数と同一周波数のローカル信号が移相器７ａを経由して入力され、直交ミキサ６ａから復調信号成分であるＩｃｈ信号１２ａ及びＱｃｈ信号１３ａが出力される。

一方、アンテナ１からのバンド２ＲＦ信号３ｂは、バンド１ＲＦ信号３ａと同様に、フィルタ４ｂにて受信信号以外の信号成分が除去された後、ＬＮＡ５ｂに入力されて増幅されたＲＦ信号として直交ミキサ６ｂに出力される。また、直交ミキサ６ｂには、ＶＣＯ８ｂから受信周波数のキャリア周波数と同一周波数のローカル信号が移相器７ｂを経由して入力され、直交ミキサ６ｂの出力には復調信号成分であるＩｃｈ信号１２ｂ及びＱｃｈ信号１３ｂが出力される。

ここで、ＬＮＡ５ａ，５ｂから直交ミキサ６ａ，６ｂまでは周波数帯域ごとに独立に回路を持たせて、バンド切り替え制御部３１からの制御信号によって周波数帯域に一致した回路ブロックはＯＮ動作を行い、周波数帯域に一致しない非対象回路はＯＦＦ動作を行うことで、複数バンド化による消費電流の増加を防ぐことができる。また、それぞれの周波数帯域ごとの直交ミキサ６ａ，６ｂの出力のＩｃｈ信号１２ａ，１２ｂ及びＱｃｈ信号１３ａ，１３ｂは、それぞれ、共通の回路であってベースバンド可変利得増幅を行う可変利得増幅器１５ａ，１５ｂに送信される。

一般的に、扱う周波数が異なると（あるいは、扱う周波数帯域が離れていると）、それぞれの回路の最適化が困難となって電流あるいは特性面で十分な性能を出すことが難しくなるが、扱う周波数が同じであれば回路の共用化は比較的容易である。

直交ミキサ６ａあるいは直交ミキサ６ｂの出力であるＩｃｈ信号１２ａあるいはＩｃｈ信号１２ｂ、及びＱｃｈ信号１３ａあるいはＱｃｈ信号１３ｂは、ローパスフィルタ（ＬＰＦ）１４ａ，１４ｂ，１４ｃ，１４ｄにおいて、ベースバンド信号からわずかに離れた近傍周波数の除去が行われる。可変利得増幅器１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆでは、可変利得増幅器（ＧＣＡ）制御部２８からの指示にしたがって受信ＡＧＣ制御を目的とした任意のゲイン制御を行い、各可変利得増幅器１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ間を各ハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄで接続し、各可変利得増幅器１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ間のＤＣ分離を極力行ってゲイン変動の発生時におけるＤＣオフセットを抑制している。

なお、ハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄは、ハイパスフィルタ（ＨＰＦ）制御部２９からの指示にしたがってカットオフ周波数を高／低に切り替えている。また、オールパスフィルタ（ＡＰＦ）１７ａ，１７ｂは、ローパスフィルタ（ＬＰＦ）１４ａ，１４ｂ，１４ｃ，１４ｄ及びハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄによる帯域内群遅延偏差を抑制させ、高い復調精度を実現している。

可変利得増幅器１５ｅ，１５ｆの出力信号である所望の振幅値のＩｃｈ信号及びＱｃｈ信号は、Ａ／Ｄコンバータ１８ａ，１８ｂにおいてデジタル信号に変換される。そして、デジタル信号に変換されたＩｃｈ信号及びＱｃｈ信号は、ＡＧＣ制御を目的とした受信電力の測定を行う受信電力測定部１９とデコーダ２０に出力される。

受信電力測定部１９では、Ｉｃｈ信号及びＱｃｈ信号から一定区間の測定結果から求められた平均電力測定値をゲイン算出部２２に出力し、ゲイン算出部２２では所望の電力測定値との差分から次回にゲイン更新を行う際に設定すべきゲイン値をゲイン制御部２３に出力する。

一方、データ判定部２１は、デコーダ２０からの情報に基づいて、ネットワーク指示による受信タイミング及び周波数切り替えタイミング等の判断を行うと共に、タイミング生成部２４へのタイミング指示と周波数制御部２５への周波数データの更新を行う。また、タイミング生成部２４は、ネットワーク上のタイミングに合わせてゲイン制御部２３及び周波数制御部２５への受信機側に対するデータ設定の指示を行い、シリアルインターフェース出力部２６経由でシリアルインターフェース入力部２７へデータ転送を行う。

なお、周波数制御部２５がシリアルインターフェース出力部２６経由で受信機側に周波数制御を行う際、ＰＬＬ回路１０への周波数データの更新を行うと共に、バンド切り替えが発生した場合はシリアルインターフェース入力部２７経由でバンド切り替え制御部３１への指示を行う。

可変利得増幅器（ＧＣＡ）制御部２８は、ゲイン制御部２３からのシリアルインターフェース出力部２６及びシリアルインターフェース入力部２７経由の指示に基づき、可変利得増幅器１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆへのゲイン制御を行うことで、受信ＡＧＣ制御を実現している。また、ＤＣオフセットの発生が予想されるゲイン変動量を検知した場合は、ハイパスフィルタ（ＨＰＦ）制御部２９にカットオフ切り替えを行う指示をする。ここで、ハイパスフィルタ（ＨＰＦ）制御部２９は、タイマ３０を有しており、ハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄのカットオフ周波数の切り替えを高い周波数にした後、一定時間が経過した後はハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄのカットオフ周波数の切り替えを低い周波数に戻すことを可能としている。

一方、バンド切り替え制御部３１は、ＬＮＡ５ａ，５ｂ、直交ミキサ６ａ，６ｂ、移相器７ａ，７ｂ、ＶＣＯ８ａ，８ｂへの回路切り替え制御の指示を行うと共に、遅延回路３２を経由してハイパスフィルタ（ＨＰＦ）制御部２９へハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄにおけるカットオフ周波数の切り替えの指示を行う。なお、遅延回路３２では回路起動安定時間以上の遅延時間を持たせている。

ここで、周波数バンドの切り替えが発生した場合の動作に関して、動作例を用いて詳細に説明する。図４は、本発明を適用しない場合の複数バンド対応のダイレクトコンバージョン受信機における周波数切り替え実施時（バンド切り替え）のハイパスフィルタ切り替えの動作例とＲＸ（受信）Ｉｃｈ信号波形を示すタイミングチャートである。また、図５は、本発明を適用した場合の複数バンド対応のダイレクトコンバージョン受信機における周波数切り替え実施時（バンド切り替え）のハイパスフィルタ切り替えの動作例とＲＸＩｃｈ信号波形を示すタイミングチャートである。図４は、周波数データ、ゲイン設定データ、ハイパスフィルタ（ＨＰＦ）のカットオフ周波数（ｆｃ）切り替え、Ｒｘ（受信）Ｉｃｈ出力の時間的な経過を示している。また、図５は、周波数データ、ゲイン設定データ、ハイパスフィルタ（ＨＰＦ）のカットオフ周波数（ｆｃ）切り替え、Ｒｘ（受信）Ｉｃｈ/Ｑｃｈ出力の時間的な経過を示している。

ちなみに、図４及び図５に図示した動作は、通話中等に他の周波数チャネルをモニタし、その後に自局周波数に戻るようなコンプレスドモードを想定したものであり、このときに異周波数をモニタする際に、周波数バンドを跨ぐ切り替え動作時に起こり得る動作を示している。

図４において、自局周波数からバンド切り替えを伴う異周波数切り替えが発生したとき（時刻ｔ１）、ＰＬＬ回路１０への周波数データの更新によるシンセサイザの引き込み動作が起こると共に、周波数帯域ごとに有する回路切り替え動作が発生する。シンセサイザの周波数安定時間は、通常は数百μｓ程度の時間が必要であり、安定動作完了後に受信電界が不明な周波数でのレベル測定精度を確保する意味でＡＧＣ動作を行い、その後レベル測定を行った後に自局周波数に戻ってくる。

ここで、周波数バンドの切り替え実施時には、シンセサイザの周波数切り替えとほぼ同時に周波数帯域ごとの回路のＯＮ／ＯＦＦ制御が行われるため、周波数切り替え時にゲイン変動が大きくなることによって、ＲＸ_Ｉｃｈ出力に大きなＤＣオフセットが発生する。特に、ベースバンド可変利得増幅器１５ａ，１５ｂのゲインを大きくしていると、周波数切り替え動作時のＤＣオフセットの変動をより大きな変化にしてしまう。

図４では、ＤＣオフセットが発生した場合にハイパスフィルタのカットオフ周波数は低いままのため、周波数安定時間終了後にもＤＣオフセットが残っている特性を図示している。この状態で高速ＡＧＣ動作を行った場合、残留ＤＣオフセットにより実際の受信電力よりも高めに測定するために正常なＡＧＣ動作を期待することができない。また、仮に受信ＡＧＣ動作が正常に行われても、ＤＣオフセットの収束にはゲイン変動量が大きくなった場合のみに、ハイパスフィルタのカットオフ周波数切り替えが行われる。

ちなみに、高速ＡＧＣ動作とは、受信電界レベルが不明な状態で所望のＩｃｈ／Ｑｃｈ振幅値を得るためにＡＧＣゲインフィードバック量を大きくし、かつ、急速にゲイン更新を行うことで、短時間で所望のＩｃｈ／Ｑｃｈ振幅値を得ようとするＡＧＣ動作である。なお、このような受信動作を行っている最中においてフェージング等によるレベル変動に緩やかに追従する動きは、低速ＡＧＣ動作であると見なすものとする。

また、異周波数のレベル測定終了後において、自局周波数に戻る動作が行われる時（時刻ｔ２）にも時刻ｔ１の場合と同様の動作を行うが、このときも回路切り替えによるゲイン変動によって大きなＤＣオフセットが発生している。この場合は、仮に残留ＤＣオフセットがなければ、特に以前受信動作を行っていた周波数であり、新たに高速ＡＧＣ動作を行わなくとも自局周波数での前回ゲイン設定値を再設定することにより、所望のＩｃｈ／Ｑｃｈ振幅値を得られる可能性は高いため、異周波数レベル測定に伴う自局周波数での非受信区間を短くすることが可能になる。しかし、ハイパスフィルタのカットオフ周波数切り替えを行うためには、高速ＡＧＣ動作により、再度、ＤＣオフセットを除去させることを期待する。もしくは、低カットオフ周波数でのハイパスフィルタの過渡応答による収束を期待する手段のいずれかを選択する。

一方、図５に示す本発明での動作例では、異周波数へのバンド切り替え実施時（時刻ｔ１）に、シンセサイザの周波数切り替えと周波数帯域に対応した回路切り替えが行われるが、回路切り替え後の直交ミキサ等の起動安定時間経過後（時刻ｔ２）にハイパスフィルタのカットオフ周波数切り替え（低い周波数→高い周波数）を行い、速やかにＤＣオフセットを収束させ、その後（時刻ｔ３）において、ハイパスフィルタのカットオフ周波数切り替え（高い周波数→低い周波数）を行っている。このようにして、シンセサイザ回路の起動安定時間経過後には、ＤＣオフセットの収束を行うと共に、高い復調精度を実現することができるハイパスフィルタのカットオフ周波数とすることによってＤＣオフセットを除去することができる。

また、異周波数レベル測定後の自局周波数への切り替えが発生したとき（時刻ｔ４）においては、時刻ｔ５でハイパスフィルタのカットオフ周波数の切り替え（低い周波数→高い周波数）を行い、速やかにＤＣオフセットを収束させ、その後、時刻ｔ６でハイパスフィルタのカットオフ周波数の切り替え（高い周波数→低い周波数）を行うことにより、つまり、異周波数のレベル測定以前のゲイン設定値を再度更新することにより、高速ＡＧＣ動作がなくても受信開始以前にＤＣオフセットを収束させることができる。さらに、高い復調精度を実現することが可能なハイパスフィルタのカットオフ周波数とすることが可能となる。

このような動作によって、複数バンド対応のダイレクトコンバージョン受信機において、バンド切り替えによる回路切り替え動作に伴うＤＣオフセットの発生に対し、ハイパスフィルタ切り替えのカットオフ周波数の切り替えを、低周波数→高周波数→低周波数と切り替えることにより、周波数安定以前にはＤＣオフセットの収束及び高い復調精度を実現することが可能となる。

《実施の形態２》
図６は、本発明の実施の形態２における複数バンド対応のダイレクトコンバージョン受信機の構成図である。図６に示す実施の形態２における複数バンド対応のダイレクトコンバージョン受信機は、図３に示す実施の形態１におけるダイレクトコンバージョン受信機の構成に対して、周波数の切り替えが発生したか否かを判定する周波数切り替え判定部３３が追加された構成となっている。

次に、図６に示すダイレクトコンバージョン受信機の動作について重複説明を避けて説明する。本発明の実施の形態２におけるダイレクトコンバージョン受信機の特徴は、周波数切り替えが発生した場合に、ハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄにおけるカットオフ周波数の切り替えを行うように構成された点である。つまり、実施の形態１のダイレクトコンバージョン受信機は、周波数バンドの切り替えが行われたときにカットオフ周波数の切り替えを行うのに対して、実施の形態２のダイレクトコンバージョン受信機は、周波数切り替え判定部３３が周波数の切り替えの有無を判定して、周波数が切り替えられたときにカットオフ周波数の切り替えを行う点が異なっている。

図６において、周波数バンドの切り替えの有無を含み周波数の切り替えを行う場合は、周波数制御部２５によって、シリアルインターフェース出力部２６及びシリアルインターフェース入力部２７経由でＰＬＬ回路１０の周波数データが更新される。このとき、ＰＬＬ回路１０への周波数設定データを監視する周波数切り替え判定部３３は、周波数の切り替えが行われた場合には、遅延回路３２を経由してハイパスフィルタ（ＨＰＦ）制御部２９へハイパスフィルタのカットオフ周波数を高くするように指示を行う。

ここで、実施の形態１のダイレクトコンバージョン受信機が、周波数バンドの切り替えに追従させてハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄのカットオフ周波数切り替え制御を行っているのに対し、実施の形態２のダイレクトコンバージョン受信機では、周波数の切り替えが行われたときには周波数バンドの変更がなくても無条件にハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄのカットオフ周波数の切り替え制御を行うようにしている。

つまり、同一周波数帯域内の周波数切り替えであれば、回路の切り替えが発生しないため、ＤＣオフセットが発生しないと想定されるが、周波数の切り替え時には少なくとも受信ＡＧＣ動作及びデータ受信を行うまでに必ず周波数安定時間を考慮した一定期間の時間を確保する必要があるため、周波数バンドを識別することなくハイパスフィルタ（ＨＰＦ）１６ａ，１６ｂ，１６ｃ，１６ｄのカットオフ周波数の切り替えを行っても差し支えないため、実施の形態１と同様の効果を得ることができる。

本発明に係るダイレクトコンバージョン受信機は、ＤＣオフセットが小さく、かつ小型で低消費電力なＣＤＭＡ受信機として有効に利用することができる。

ハイパスフィルタのカットオフ周波数に対するＩ／Ｑ受信信号の復調精度の特性を示す図 ハイパスフィルタのカットオフ周波数をパラメータとしたときの時間に対するＤＣ値の特性を示す図 本発明の実施の形態１における複数バンド対応のダイレクトコンバージョン受信機の構成図 本発明を適用しない場合の複数バンド対応のダイレクトコンバージョン受信機における、周波数切り替え実施時（バンド切り替え）のハイパスフィルタ切り替えの動作例とＲＸＩｃｈ信号波形を示すタイミングチャート 本発明を適用した場合の複数バンド対応のダイレクトコンバージョン受信機における、周波数切り替え実施時（バンド切り替え）のハイパスフィルタ切り替えの動作例とＲＸＩｃｈ信号波形を示すタイミングチャート 本発明の実施の形態２における複数バンド対応のダイレクトコンバージョン受信機の構成図

符号の説明

１ アンテナ
２ アンテナ切り替えスイッチ
３ａ バンド１ＲＦ信号
３ｂ バンド２ＲＦ信号
４ａ，４ｂ フィルタ
５ａ，５ｂ ＬＮＡ
６ａ，６ｂ 直交ミキサ
７ａ，７ｂ 移相器
８ａ，８ｂ ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）
９ａ，９ｂ ループフィルタ
１０ ＰＬＬ回路
１１ 基準クロック
１２ａ，１２ｂ Ｉｃｈ信号
１３ａ，１３ｂ Ｑｃｈ信号
１４ａ，１４ｂ，１４ｃ，１４ｄ ローパスフィルタ（ＬＰＦ）
１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ 可変利得増幅器
１６ａ，１６ｂ，１６ｃ，１６ｄ ハイパスフィルタ（ＨＰＦ）
１７ａ，１７ｂ オールパスフィルタ（ＡＰＦ）
１８ａ，１８ｂ Ａ／Ｄコンバータ
１９ 受信電力測定部
２０ デコーダ
２１ データ判定部
２２ ゲイン算出部
２３ ゲイン制御部
２４ タイミング生成部
２５ 周波数制御部
２６ シリアルインターフェース出力部
２７ シリアルインターフェース入力部
２８ 可変利得増幅器制御部
２９ ハイパスフィルタ（ＨＰＦ）制御部
３０ タイマ
３１ バンド切り替え制御部
３２ 遅延回路
３３ 周波数切り替え判定部

Claims (6)

1. 受信した復調信号の信号電力に対してＩｃｈ／Ｑｃｈの振幅値をほぼ一定にするためのＡＧＣ回路を有し、少なくとも２種類以上の異なる複数の受信周波数帯域を受信可能とする複数バンド対応のダイレクトコンバージョン受信機であって、
   前記複数の受信周波数帯域のそれぞれに対応し且つ互いに独立した複数の系統のそれぞれにおいて、外部入力信号により制御対象とする対象周波数帯域の回路の起動及び制御対象としない非対象周波数帯域の回路の停止を行うＬＮＡ、直交ミキサ、移相器、及び電圧制御発振器と、
   前記複数の受信周波数帯域で共有するローパスフィルタ、ハイパスフィルタ、ベースバンド可変利得増幅器、及びＰＬＬ回路と、
   前記複数の受信周波数帯域の切り替えが行われる場合に、前記ハイパスフィルタのカットオフ周波数を高／低に切り替え制御を行うハイパスフィルタ制御部と、を備え、
   前記ハイパスフィルタは、前記ハイパスフィルタ制御部の指示に基づいてカットオフ周波数を高／低の少なくとも２段階に切り替えることを特徴とする複数バンド対応のダイレクトコンバージョン受信機。
2. 前記ハイパスフィルタ制御部は、前記ハイパスフィルタのカットオフ周波数を高くする切り替えを行った後、一定期間が経過した後にそのハイパスフィルタのカットオフ周波数を低くする制御を行うことを特徴とする請求項１に記載のダイレクトコンバージョン受信機。
3. さらに、前記ＬＮＡ、前記直交ミキサ、前記移相器、及び前記電圧制御発振器の周波数バンドの切り替え制御を行うための制御信号を遅延させる遅延回路を備え、
   前記ハイパスフィルタにおけるカットオフ周波数の切り替え制御のタイミングは、前記遅延回路の遅延タイミングによって決定されることを特徴とする請求項２に記載のダイレクトコンバージョン受信機。
4. 前記ハイパスフィルタにおけるカットオフ周波数の切り替え制御のタイミングは、前記電圧制御発振器の周波数制御を行う前記ＰＬＬ回路へ周波数データを設定したとき、前回の設定値から周波数の切り替えが行われた場合に前記制御信号を前記遅延回路経由で出力制御することによって決定されることを特徴とする請求項３に記載のダイレクトコンバージョン受信機。
5. 前記遅延回路は、前記ＬＮＡ、前記直交ミキサ、及び前記移相器における周波数バンドの切り替え時の回路起動安定時間以上の遅延時間を発生させることを特徴とする請求項３又は請求項４に記載のダイレクトコンバージョン受信機。
6. さらに、周波数切り替えの有無を判定して、周波数が切り替えられたときにカットオフ周波数の切り替えを行う周波数切り替え判定部を備えることを特徴とする請求項１乃至請求項５のいずれかに記載のダイレクトコンバージョン受信機。

Images