JP3852919B2 - 無線受信機 - Google Patents
無線受信機 Download PDFInfo
- Publication number
- JP3852919B2 JP3852919B2 JP2001390931A JP2001390931A JP3852919B2 JP 3852919 B2 JP3852919 B2 JP 3852919B2 JP 2001390931 A JP2001390931 A JP 2001390931A JP 2001390931 A JP2001390931 A JP 2001390931A JP 3852919 B2 JP3852919 B2 JP 3852919B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- signal
- noise amplifier
- low noise
- lna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 19
- 230000001052 transient effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000005684 electric field Effects 0.000 description 12
- 238000005259 measurement Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 7
- 238000006731 degradation reaction Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 238000005562 fading Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Description
【０００１】
【発明の属する技術分野】
本発明は、直接変換（ダイレクトコンバージョン）方式の無線受信機に関し、特に直流(DC)オフセットキャンセラを内蔵するダイレクトコンバージョン方式の無線受信機に関する。
【０００２】
【従来の技術】
近年、無線通信機器の爆発的な普及に伴い、無線回路に対する、低コスト化、小型・低消費電力化等の改善が求められている。部品点数とコストの削減、ICのモノリシック化可能な点から、高周波(RF)信号と同じ周波数の局部発振(LO)信号を乗算して、直接ベースバンド信号(B/B信号)を取り出す、ダイレクトコンバージョン方式の実用化が始まりつつある。
【０００３】
従来のダイレクトコンバージョン方式受信機のブロック図を図９に示す。ダイレクトコンバージョン方式受信機は、アンテナ1と、低雑音増幅器（LNA）2と、直交復調器3と、ローパスフィルタ（LPF）4と、可変利得増幅器（VGA）5と、利得制御部6と、復調部7を備え、利得制御部6は信号強度検出部8、利得選択部9、及び利得制御信号発生部10からなっていた。
【０００４】
上記図９の受信機の動作について説明をする。アンテナ1で受信された受信(RF)信号は、LNA2で信号増幅されてから、直交復調器3に入力され、局部発振器（不図示）からの局部発振(LO)信号と乗算されることにより、直接ベースバンド信号に変換される。このベースバンド信号は、LPF4で波形整形されてから、VGA5に入力され増幅される。その後ベースバンド信号は、利得制御部6と復調部7への入力に分岐され、復調部7でベースバンド信号をデジタル信号へ復調する。
【０００５】
図１０は図９の利得制御部6の動作を説明するフローチャートである。信号強度検出部8でベースバンド信号強度を測定し(S100)、利得選択部9でLNA2とVGA5の利得を切り換えるか否かを判断し(S110)、利得制御信号発生部10からLNA及びVGA用又はVGA用の利得制御信号を出力し(S120)、フィードバック制御を行う。
【０００６】
上述のように、ダイレクトコンバージョン方式は受信周波数帯の直交復調器で検波を行い、高周波数帯から直接ベースバンドへ周波数変換を行うので、原理的には、イメージ信号抑圧のための問題が生じない。それ故、スーパーへテロダイン方式において必要とされる高周波帯のイメージ抑圧フィルタや中間周波帯のチャンネル選択をするためのパッシブフィルタを使用する必要が無くなる。これらのフィルタはサイズも大きく、ICへの集積化が難しかったので、ダイレクトコンバージョン方式受信機は、部品点数とコストの削減、ICのモノリシック化を可能とする。
【０００７】
しかしながら、ダイレクトコンバージョン方式受信機では直流（DC）オフセット成分が大きな問題となる。問題点としては、谷本洋「ダイレクトコンバージョン受信機用ミクサの研究開発動向 電子情報通信学会論文誌C Vol.J84−C No.5 pp.337−348 2001年5月」に示されるように、受信周波数と局部発振周波数が同じであるため、局部発振信号はLNAやアンテナの通過帯域にあり受信信号と完全なアイソレーションが取れない。それ故、局部発振信号はアンテナやLNAに漏えいし、この漏えい成分が直交復調器の入力として周波数変換されることによりDCオフセット成分を生成する。これが局部発振信号の自己混合によるDCオフセットと呼ばれる問題である。
【０００８】
さらに受信機は、一般的に100dBにも及ぶ受信周波数のダイナミックレンジを取り扱わなければいけないため、LNAは予めいくつかの設定された利得をステップ状に切替える必要があり、利得切替え時には、直交復調器からみたLNAのインピーダンスが変動してしまう。それ故、局部発振信号の漏えい成分は、LNAの利得切替えによって変動し、自己混合によるDCオフセット成分も変動する。
【０００９】
また、自己混合によるDCオフセット成分だけでなく、直交復調器、ローパスフィルタ、VGA自体も回路構成素子のばらつき等の問題でDCオフセット成分を持っている。
【００１０】
このように発生したDCオフセット成分は、受信機のダイナミックレンジを超えてしまう可能性があり、受信信号の飽和を引き起こし、受信特性を劣化させてしまうので、ダイレクトコンバージョン方式受信機ではDCオフセットキャンセラを用いて、適宜DCオフセット成分を除去する必要がある。
【００１１】
一般的に、回路構成素子のばらつきによるDCオフセット成分はほぼ時間的に一定であり、容易に予め定められた固定的なDC成分を取り除くDCオフセットキャンセラを用いて除去することが可能である。しかしながら、自己混合に起因するDCオフセット成分は、受信機でのLNAのステップ状の利得切替えにより変動し、その変動幅も受信信号強度と比較すると無視出来ない程大きいので、上述の固定的なDCオフセット成分除去用の方法によって、LNAの利得時等に生じる変動するDCオフセット成分の除去は難しく、受信信号の変動を測定しながらフィードバック制御をする新たなDCオフセットキャンセラが必要となる。
【００１２】
図１１は変動するDCオフセット成分を取り除く機能を持つ、従来のDCオフセットキャンセラを内蔵するダイレクトコンバージョン方式受信機を示すブロック図である。この構成は、図９で示した構成にVGA出力をフィードバック制御するDCオフセットキャンセラ11を付加した構成となる。
【００１３】
上記図１１の装置の動作について、図９と同一の構成要素には同一の参照符号を付して説明を省略し、DCオフセットキャンセラ11についてここでは説明する。
VGA5で増幅されたベースバンド信号を、DCオフセットキャンセラ11に入力し、積分器（ローパスフィルタ）等の回路を用いて、変動するDCオフセット成分を除去するためのフィードバック制御する機能を有することを特徴とする。尚、DCオフセットキャンセラ11の一例としては、利得固定の増幅器とローパスフィルタを縦続接続した回路構成が挙げられる。
【００１４】
図１２は、図１１の受信機のLNA利得が変化した場合のDCオフセット成分の様子を示す。ここでは、一例としてLNA利得を高利得と低利得の2段階にステップ状に変化させた場合を示す。図１２(a)はDCオフセットキャンセラがない場合（図９）のVGA出力信号強度を示し、図１２(b)はDCオフセットキャンセラがある場合（図１１）のVGA出力信号強度を示す。図１１に示すようなフィードバック制御をするDCオフセットキャンセラは、DCオフセットキャンセラに入力されるDCオフセット成分が定常的な状態の時（図１２の点線で囲んだ部分）にはDCオフセット成分を除去することができる。しかしながら、図１２(a)のように、LNAの利得がステップ状に増減することによって、DCオフセット成分もステップ状に変動する。すると、このDCオフセット成分のステップ状の変動によって、図１２(b)のように、DCオフセットキャンセラによるフィードバック制御の定常状態への収束までに、DCオフセットキャンセラの回路構成に依存した過渡応答成分が発生してしまい、収束までの間、DCオフセット成分は残存してしまう。
【００１５】
VGA出力のDCオフセット過渡応答成分の時間変化は、VGA及びDCオフセットキャンセラのフィードバックループ全体としてのハイパス特性に依存し、通常、単一指数関数で収束する波形となる。また、その時の過渡応答成分初期最大値は、LNAの高利得／低利得の利得切替え幅に依存して一意に決まる値である。
【００１６】
このような構成の受信機では、受信信号電界強度がLNA利得切替えレベル付近の時、利得制御信号により頻繁にLNAの利得切替えが行われるので、DCオフセットキャンセラはステップ状に大きく変化するDCオフセット成分の頻繁な変化に追随できなくなり、VGA出力のDCオフセット成分の残存が受信特性の劣化を引き起こす。
【００１７】
特に時間的に連続して受信を行う場合において、フェージングなどによって受信中にLNA利得切替えが発生しうる受信機は、LNAのステップ状の高利得／低利得の利得切替え時に、自己混合によるDCオフセット成分は受信中に急激な変動をしてしまう。これは上述したように、LNAの利得切替え時にLNAの復調器から見たインピーダンスが変動するので、漏えいした局部発振信号のLNAからの反射成分も変動することにより生じるのだが、VGA出力のDCオフセット成分の残存により受信性能を劣化させ、場合によっては受信できなくなってしまう。
【００１８】
DCオフセット成分の残存は、上述したようにDCオフセットキャンセラの回路構成のハイパス特性に依存するので、ハイパス特性のカットオフ周波数を上げることにより、DCオフセット過渡応答成分の収束時間を短くすることが出来る。しかしながらこの場合は、必要な信号成分も削られて受信特性が劣化し、場合によっては受信できなくなってしまう。
【００１９】
【発明が解決しようとする課題】
上述したように、ダイレクトコンバージョン方式受信機を実現するために必要なDCオフセットキャンセラに関して、LNAの頻繁な利得切替えに伴い、過渡応答成分の発生間隔が短いと、ベースバンド信号のデジタル復調ができなくなる問題が生じていた。さらに、LNAのステップ状の利得切替えに伴う、VGA出力のDCオフセット過渡応答成分初期最大値が大きすぎても、同様に、ベースバンド信号のデジタル復調ができなくなる問題が生じていた。
【００２０】
また、DCオフセットキャンセラのハイパス特性のカットオフ周波数を上げることによって、VGA出力のDCオフセット過渡応答成分の収束時間を短くすると、必要な信号成分が削られて受信特性が劣化するといった問題が生じていた。
【００２１】
本発明は、このような問題を解消し、VGA出力のDCオフセット過渡応答成分による受信性能の劣化を、無線通信システムの規格の許容範囲内に抑えることのできるダイレクトコンバージョン方式の無線受信機を提供することを目的とする。
【００２２】
【課題を解決するための手段】
第１の発明は、無線信号を増幅する利得可変な低雑音増幅器(13)と、前記増幅された無線信号を局部発振信号を用いて直接ベースバンド信号へ復調する直交復調器(14)と、前記ベースバンド信号を増幅する可変利得増幅器(16)と、前記増幅されたベースバンド信号をフィードバック制御するDCオフセットキャンセラ(17)と、少なくとも前記低雑音増幅器の利得を制御する利得制御部(18)と、を備え、前記利得制御部は、前記増幅されたベースバンド信号強度を検出する信号強度検出部(20)と、この信号強度を元に、前記低雑音増幅器の予め設定された複数の利得から所望の利得を選択する利得選択部(21)と、この選択された所望の利得に切替えるタイミングを制御するタイミング制御部(22)と、このタイミングに応じて、前記低雑音増幅器用の利得制御信号の生成間隔を変動させる利得制御信号発生部(23)と、を有することを特徴とする無線受信機である。
【００２３】
第２の発明は、前記タイミング制御部は、前記低雑音増幅器用の利得切替え信号に関する時間間隔(Δｔ又はΔτ)を測定する低雑音増幅器用利得切替え信号間隔測定部(24)と、この測定された時間間隔と予め設定した低雑音増幅器用最短利得切替え時間間隔(α)とを比較する利得切替え間隔時間比較部(25)と、を備え、 前記測定された時間間隔が前記予め設定した低雑音増幅器用最短利得切替え時間間隔以上の時に、前記利得制御信号発生部が前記低雑音増幅器用の利得制御信号を発生させる（S70）ことを特徴とする第１の発明記載の無線受信機である。
【００２４】
第３の発明は、ブロック誤り率が、前記予め設定した低雑音増幅器用最短利得切替え時間間隔毎に前記低雑音増幅器の利得切替えを行っても、無線通信システムの規格で許容される最大ブロック誤り率以上に劣化しないような値に、前記予め設定した低雑音増幅器用最短利得切替え時間間隔の値を設定することを特徴とする第２の発明記載の無線受信機である。
【００２５】
第４の発明は、前記予め設定した低雑音増幅器用最短利得切替え時間間隔の値を、シンボルレートに対して７６８０以上の値に設定することを特徴とする第２の発明記載の無線受信機である。
【００２６】
第５の発明は、前記利得制御部は前記可変利得増幅器の利得も制御し、前記利得選択部は前記可変利得増幅器の利得も選択し、前記利得制御信号発生部は、前記可変利得増幅器用の利得制御信号も発生させ、前記低雑音増幅器を低利得へ切替えない場合であってかつ前記信号強度検出部が低雑音増幅器利得切替え閾値よりも大きな値を検出した場合は、前記可変利得増幅器の利得を通常よりも下げ、前記低雑音増幅器を高利得へ切り替えない場合であってかつ前記信号強度検出部が低雑音増幅器利得切替え閾値よりも小さい値を検出した場合は、前記可変利得増幅器の利得を通常よりも上げる、ことを特徴とする第１の発明記載の無線受信機である。
【００２７】
本発明は、LNAの利得切替え信号を発生させる利得制御信号発生部の、信号発生のタイミングを制御するタイミング制御部を有するので、フェージング等に対応して頻繁に発生してしまうLNA利得切替え時間間隔を強制的に長めに調節でき、DCオフセット過渡応答成分による受信特性の劣化を抑えることができる。
【００２８】
【発明の実施の形態】
図1は、本発明の実施形態に係るダイレクトコンバージョン方式受信機のブロック図である。本実施形態の特徴は、低雑音増幅器(LNA)13及び可変利得増幅器(VGA)16の利得切替えを制御する利得制御部18が、LNA及びVGA用利得制御信号発生のタイミングを制御するタイミング制御部22を備えていることである。
【００２９】
本受信機は、無線(RF)信号を受信するアンテナ12と、受信したRF信号を増幅する低雑音増幅器（LNA）13と、増幅されたRF信号を局部発振信号を用いて直接ベースバンド信号へ復調する直交復調器14と、このベースバンド信号の波形を整形するローパスフィルタ（LPF）15と、整形したベースバンド信号を増幅する可変利得増幅器（VGA）16と、VGA16の出力信号中のDCオフセット成分をフィードバック制御し抑制するDCオフセットキャンセラ17と、VGA16の出力信号が入力され、LNA13及びVGA16の利得切替えを制御する利得制御部18と、VGA16の出力信号が入力され、デジタル復調する復調部19を備える。そして、利得制御部18は、VGA16の出力信号の電界強度を検出する信号強度検出部20と、この信号強度を元にLNA13及びVGA16の利得を選択する利得選択部21と、この利得選択部によって選択された利得に切り替えるタイミングを制御するタイミング制御部22と、このタイミング制御部のタイミングに応じて利得制御信号の生成間隔を変動させる利得制御信号発生部23を有する。
【００３０】
次に、本受信機の動作について説明する。アンテナ12で受信されたRF信号は、LNA13で信号増幅され、直交復調器14に入力され、局部発振器（不図示）からの局部発振信号と乗算されることにより、直接ベースバンド信号に変換される。このベースバンド信号は、LPF15で波形整形され、VGA16に入力され増幅される。VGA16で増幅されたベースバンド信号は、DCオフセットキャンセラ17に入力し、積分器（ローパスフィルタ）等の回路を用いて、DCオフセット成分を抑制するためのフィードバック制御をする。その後ベースバンド信号は、利得制御部18と復調部19への入力に分岐され、復調部19でデジタル信号に復調される。一方、利得制御部18では、信号強度検出部20でベースバンド信号の電界強度を測定し、利得選択部21でLNAとVGAの利得を選択して、タイミング制御部22でLNAの高利得／低利得の利得切替え間隔の制御を行い、利得制御信号発生部23からLNAとVGAの利得制御信号を発生させフィードバック制御を行う。ここで、LNAの利得を高利得及び低利得の２段階にしているのは説明の簡略化のためであり、利得選択部21では多段階に選択できれば良い。
【００３１】
図２は、図１のタイミング制御部22の一実施形態を示したブロック図である。
タイミング制御部22は、LNA利得切替え信号間隔測定部24と、利得切替え間隔時間比較部25を備える。
【００３２】
タイミング制御部22の動作について説明する。前記利得選択部21でLNA利得切替え閾値を跨いだ場合、タイミング制御部22内の、LNA利得切替え信号間隔測定部24にて前回のLNA利得切替えからの時間間隔を測定し、この時間間隔測定結果と予め設定したLNA最短利得切替え時間間隔αを、利得切替え間隔時間比較部25で比較し、予め設定したLNA最短利得切替え時間間隔よりLNA利得切替え信号間隔測定部24で測定した時間間隔測定結果の方が短い場合は、LNAの利得切替えは行わずVGAだけで利得を調整する信号を利得制御信号発生部23に出力する機能を具備することを特徴とする。
【００３３】
（利得制御部１８での制御方法の一実施例）
図３は、図１の利得制御部18での制御方法の一実施例を示すフローチャートである。図１のVGA16から受け取った信号の電界強度の値を信号強度検出部20で検出する(S10)。検出した信号電界強度の値より、利得選択部21で、LNAの高利得動作を行うか、低利得動作を行うかの判断を行う(S20)。LNA利得切替え閾値を跨いだ場合(S20のYES)は、タイミング制御部22内にて、前回のLNA利得切替えからの時間間隔をLNA利得切替え信号間隔測定部24にて測定し、この間隔測定結果の時間をΔtとする(S40)。次にΔtと予め設定したLNA最短利得切替え時間間隔αを利得切替え間隔時間比較部25で比較をする(S50)。もしΔt≧αの場合、利得制御信号発生部23にてLNAの利得切替えおよびVGAの利得制御を行い(S60)、LNA及びVGA利得制御信号を発生させる。もしΔt＜αの場合、利得制御信号発生部23にてLNAの利得切替えは行わず、VGAの利得制御のみを用いて信号電界強度の制御を行い(S70)、VGA利得制御信号を発生させる(S80)。
【００３４】
また、利得選択部21でLNAの利得切替え閾値は跨がず(S20のNO)、VGAの利得切替えの必要が生じた場合(S30のYES)は、利得制御信号発生部23にてVGAの利得制御のみを用いて信号電界強度の制御を行う(S80)。このような制御方法によって、LNA及びVGAのフィードバック制御を行うことができる。
【００３５】
本実施形態によれば、VGA16の出力信号の電界強度レベルが、利得切替えが頻繁に発生するLNA利得切替えレベル付近であっても、利得制御信号発生部23の出力信号を、タイミング制御部22を用いて、頻繁に発生させることなく、最適な信号発生間隔に収まるように調節し、VGA出力のDCオフセット過渡応答成分による受信信号の劣化を、無線通信システムの規格の許容範囲内に抑えることができる。
【００３６】
なお本構成では、LNA利得切替えレベル付近の受信信号電界強度に対しては、LNAの利得切替え信号を強制的に制限することとなるため、LNAでは適切な利得が取れない場合が想定される。しかしながら、このLNAの利得切替えレベル付近の入力信号に対しては、LNA後段のVGAの可変範囲で利得の制御が可能であり、LNAの利得切替え信号を強制的に制限した場合は、VGAの可変範囲で適切な利得を取れるように制御する機能を利得制御信号発生部23は具備する。
【００３７】
図４は、図３のフローチャートで説明した制御時にタイミング制御部22で行われる利得制御を説明するための図である。図は上から順に、（ａ）受信信号電界強度、（ｂ）LNA利得、（ｃ）VGA利得の時間変化を表す。（ａ）受信信号電界強度の点線は、図３で説明したLNAの利得切替え閾値である。（ｂ）LNA利得および（ｃ）VGA利得の図は点線が従来のLNAの利得切替えタイミングを制御しない場合、実線は従来のタイミング制御しない場合と本実施形態に係るタイミング制御する場合との相違点である。上記図３に示したようにΔt≧αの場合は従来の利得の制御と同じであるが、Δt＜αの場合（S50のNO）、実線で示すように、LNAの利得切替えを行わず、VGAの利得切替えだけで受信周波数のダイナミックレンジに対応できるように制御を行う。
【００３８】
一般的に、LNAの高利得と低利得では30dB程度の差がある。また、VGAに関しては60dB程度の可変範囲を有し、通常、その可変範囲内の40dB程度を使用する。つまり、VGA可変範囲内の上下それぞれ10dB程度のマージンを、LNAの利得切替え信号を強制的に制限した場合に使用することが可能である。さらに、LNAの利得切替え閾値を適当な値とすれば、VGA出力でLNAの利得切替え信号を強制的に制限することによって、信号が増幅されすぎて飽和することも、増幅しきれずに検出されないことも避けることが可能である。
【００３９】
つまり、タイミング制御部22を用いることにより、LNAの利得切替えレベル付近で非常に短い周期で脈動する入力信号に対して、LNA利得切替え信号発生のタイミングをシステムの受信可能範囲内となるように制御し、LNAの利得切替えを一定間隔以下では行わないようにする。同時に、従来LNAで利得の切替えを行って、高利得で受信しなければならなかった受信信号に対しては、VGAを受信可能な範囲まで増幅、または従来LNAで利得の切替えを行って、低利得で受信しなければならなかった受信信号に対しては、VGAを受信可能な範囲まで減衰させることができる構成を具備している。
【００４０】
次に前記LNA最短利得切替え間隔αの決定方法について述べる。
【００４１】
決定方法として第一に、LNA最短利得切替え時間間隔αの値は、復調部19での劣化の指標であるブロック誤り率の、VGA出力のDCオフセット過渡応答成分が生じていない時からの劣化が0.1dB以上とならない値とする。つまり、VGA出力のDCオフセット過渡応答成分が全く発生しない時の復調部でのブロック誤り率から、LNA最短利得切替え時間間隔α毎にLNAの利得切替えを行っても、ブロック誤り率は0.1dB以上劣化しないような値にαを設定する。なお、この値は、3rd Generation Partnership Project編「3GPP TS 34.121 V3.5.0 (2001-06) Technical Specification Group Radio Access Network; Terminal Conformance Specification; Radio transmission and reception (FDD) (Release 1999)」（以下、TS 34.121とする）に示される、3GPP等の規格用測定システムに許容される最大誤差の値と等しい値である。即ち、DCオフセット過渡応答成分に起因する受信特性の劣化が、測定システムの誤差範囲内となる程度微小な値で、受信特性の劣化が生じないと判断できる値である。
【００４２】
決定方法として第二に、LNA最短利得切替え間隔αの値は、チップレートに対して7680以上の値とする。
【００４３】
例えば、チップレートが3.84MHzのシステム（W-CDMA）においては、上述の値を用いるとα＝2msecとなる。この値は3rd Generation Partnership Project編「3GPP TS 25.101 V3.6.0 (2001-03) Technical Specification Group Radio Access Network; UE Radio Transmission and Reception (FDD) (Release 1999)」（以下、TS 25.101とする）に準拠した計算機シミュレーションを用いて第二の決定方法での仕様値、つまりブロック誤り率の劣化が0.1dB以下の場合を条件として算出したLNA最短利得切替え間隔αの値である。
【００４４】
以下に第二の決定方法として用いたシミュレーション結果についての一例を示す。
【００４５】
図５に上記TS 25.101に定められる、データレート384kbpsの場合のスタティック時とマルチパスフェージング時の伝播特性の3GPP規定値を示す。図は所望波のレベル（DPCH_Ec）と、干渉波のレベル（Ior）の1チップあたりの総電力に対する電力比（DPCH_Ec/Ior）と復調部19でのブロック誤り率（BLER）の関係である。グラフの傾きは一般的に、ドップラー速度が遅い場合になだらかになり、ブロック誤り率の劣化は顕著に現われる。即ち、グラフの傾きが急な場合は、縦軸上方向にBLERが劣化しても、横軸方向のDPCH_Ec/Ior [dB]は殆ど変化しないのに対して、グラフの傾きが緩やかな場合は、縦軸方向（上）にBLERが少し劣化しただけでも、横軸方向のDPCH_Ec/Ior [dB]は大きく変化する。なお、この時の横軸方向のずれがブロック誤り率の劣化[dB]である。
【００４６】
次に図６に、データレート384kbps、case1（図５の説明の通り、最もBLERの劣化が顕著な場合）の条件での理想受信機にDCオフセット過渡応答成分を受信信号に重畳させ、LNA最短利得切替え時間間隔を変化させた時のBLERとLNA最短利得切替え時間間隔の関係のシミュレーション結果を示す。ここで理想受信機とは、伝送路応答既知で、量子化等の劣化はなく、受信機においてVGA出力のDCオフセット過渡応答成分が全く発生しない受信機を表す。また、シミュレーションにおいてはDCオフセット過渡応答成分を単一指数関数で記述し、ハイパス特性のカットオフ周波数を10kHzとした。ここで仮定した過渡応答は、一次ハイパスフィルタ特性を有する一般的な構成のVGA及びDCオフセットキャンセラのフィードバックループの特性である。またそのカットオフ10kHzとしたのは、必要な信号を削らない最も高い周波数であり、これより高いカットオフ周波数を設定した場合は、たとえDCオフセットがない場合においてもDCオフセットキャンセラを通過した信号のいずれかの誤り率特性は劣化する。図６横軸に示す間隔［msec］でDCオフセット成分を発生させ、DPCH_Ec/Ior＝−7.5dB時の復調部でのBLERをシミュレーションにより算出した。
【００４７】
具体的に、DPCH_Ec/Ior＝−7.5dB時の理想受信機のBLERは約3.8×10-2であった。この時、DPCH_Ec/Iorが0.1dB劣化し−7.6dBとなると、BLERの値は約4.1×10-2となる。よって、図６においてはBLERが約4.1×10-2以下の値となるLNA最短利得切替え間隔の値＝2msecまで、αの値として許されることとなる。この値は、チップレートに対して、7680以上となる。
【００４８】
なお、以上のシミュレーション条件は、データレートがTS 25.101に定められる最も速いデータレートであり、また、上述したように、case1の場合が最もブロック誤り率の劣化が顕著に表れる条件である。この条件以外のTS 25.101に定められる他の全てのテストケースにおいても、第二の決定方法により導いた、シンボルレートに対して7680以上の値とするLNA最短利得切替え間隔αの値は、シミュレーションにおいて、ブロック誤り率の劣化が0.1dB以下満足する値であることは確認しており、本実施形態の有効性はデータレートやフェージングの条件に関わらず同様である。
【００４９】
以上説明したように、タイミング制御部22のLNA最短利得切替え時間間隔αは上記第一または第二の決定方法のいずれかの結果を満たす値であれば良い。
【００５０】
（利得制御部18での制御方法の他の実施例）
上述した実施例では、タイミング制御部22内のLNA利得切替え信号間隔測定部24にて、αの値を前回のLNA利得切替え時からの時間間隔Δｔと比較することによりLNAの利得切替えタイミングを制御することに関して述べてきた。しかし、このαの値と比較する対象は、前回のLNA利得切替え時からの時間間隔Δｔではなく、LNA利得切替え信号間隔測定部24に信号が入力される時間間隔、すなわちLNA利得切替え閾値を前回跨いだ時から次に跨いだ時までの時間間隔Δτとしても良い。
【００５１】
図７は、図１の利得制御部18での制御方法の他の実施例を示すフローチャートである。図７中、図3と同一の手順には同一の符号を付して説明を省略し、図３と異なる手順S40’及びS50’についてここでは説明する。利得選択部21からLNAの利得切替えの信号を出力されると、LNA利得選択信号間隔測定部24では、前回LNAの利得切替えの信号が入力した時からの時間間隔を測定し、その測定結果をΔτとする(S40’)。利得切替え間隔時間比較部25でこのΔτをαの値と比較することにより、LNA用利得制御信号を出力するか否かを判断する(S50’)。
【００５２】
図８は、図７のフローチャートで説明した制御時にタイミング制御部22で行われる利得制御を説明するための図である。図は上から順に、（ａ）受信信号（VGA16の出力信号）電界強度、（ｂ）LNA利得、（ｃ）VGA利得の時間変化を表し、詳細な図の見方は図４と同様なので、図４の説明を参照していただきたい。上記図７に示したようにΔτ≧αの場合は従来の利得の制御と同じであるが、Δτ＜αの場合（S50’のNO）、実線で示すように、LNAの利得切替えを行わず、VGAの利得切替えだけで受信周波数のダイナミックレンジに対応できるように制御を行う。
【００５３】
図８では、LNAを高利得のまま切替えない場合を示している。このLNAを切替えない場合であっても、LNA利得切替え閾値をよりも受信信号電界強度が強い時が３回ある。この３回の場合は、VGAの利得を強制的に下げることによって、信号が増幅されすぎて飽和することを避けることが可能である。
【００５４】
同様に、LNAを低利得のまま切替えない場合であっても、LNA利得切替え閾値よりも受信信号電界強度が低い時には、VGAの利得を通常使用しない上下それぞれ１０ｄB程度のマージンを用いて強制的に上げることによって、信号が増幅しきれずに検出されないことを避けることが可能である（不図示）。
【００５５】
【発明の効果】
以上説明したように、本発明のタイミング制御部を用いることにより、従来、利得切替えが頻繁に発生したLNA利得切替えレベル付近の受信信号レベルの場合においても、利得切替え信号発生のタイミングをシステムの受信可能範囲内となるように制御し、LNAの利得切替えを一定間隔以下では行わないようにする。さらに、従来LNAを高利得にして受信しなければならなかった入力信号に対しては、VGAを受信可能な範囲まで増幅させ、または従来LNAを低利得にして受信しなければならなかった入力信号に対しては、VGAを受信可能な範囲まで減衰させることによって、VGA出力のDCオフセット過渡応答成分により、受信信号の復調ができなくなる問題を解消し、VGA出力DCオフセット成分による受信性能の劣化を無線通信システムの規格の許容範囲内に抑えることのできるダイレクトコンバージョン方式の無線機を提供することができる。
【図面の簡単な説明】
【図１】 本実施形態に係るダイレクトコンバージョン方式受信機のブロック図。
【図２】 図１のタイミング制御部22の一実施形態を示したブロック図。
【図３】 図１の利得制御部18での制御方法の一実施例を示すフローチャート。
【図４】 図３の制御時にタイミング制御部22で行われる利得制御を説明するための図。
【図５】 本発明に係るLNA最短利得切替え間隔αの決定方法を説明するための、DPCHの１チップあたりの総電力に対する電力比（DPCH_Ec/Ior）と復調部でのブロック誤り率（BLER）の関係を示す特性図。
【図６】 本発明に係るLNA最短利得切替え間隔αの決定方法を説明するための、DCオフセット成分を受信信号に重畳させ、LNA最短利得切替え時間間隔を変化させた時のBLERとLNA最短利得切替え時間間隔の関係を示す特性図。
【図７】 図１の利得制御部18での制御方法の他の実施例を示すフローチャート。
【図８】 図７の制御時にタイミング制御部22で行われる利得制御を説明するための図。
【図９】 従来のダイレクトコンバージョン方式受信機のブロック図。
【図１０】 図９の利得制御部6の動作を説明するフローチャート。
【図１１】 従来のDCオフセットキャンセラを内蔵するダイレクトコンバージョン方式受信機のブロック図。
【図１２】 従来のDCオフセットキャンセラを内蔵するダイレクトコンバージョン方式受信機のDCオフセット成分の残存を説明する図。
【符号の説明】
1、12 アンテナ
2、13 低雑音増幅器（LNA）
3、14 直交復調器
4、15 ローパスフィルタ（LPF）
5、16 可変利得増幅器（VGA）
6、18 利得制御部
7、19 復調部
8、20 信号強度検出部
9、21 利得選択部
10、23 利得制御信号発生部
11、17 DCオフセットキャンセラ
22 タイミング制御部
24 LNA利得切替え信号間隔測定部
25 利得切替え間隔時間比較部
【発明の属する技術分野】
本発明は、直接変換（ダイレクトコンバージョン）方式の無線受信機に関し、特に直流(DC)オフセットキャンセラを内蔵するダイレクトコンバージョン方式の無線受信機に関する。
【０００２】
【従来の技術】
近年、無線通信機器の爆発的な普及に伴い、無線回路に対する、低コスト化、小型・低消費電力化等の改善が求められている。部品点数とコストの削減、ICのモノリシック化可能な点から、高周波(RF)信号と同じ周波数の局部発振(LO)信号を乗算して、直接ベースバンド信号(B/B信号)を取り出す、ダイレクトコンバージョン方式の実用化が始まりつつある。
【０００３】
従来のダイレクトコンバージョン方式受信機のブロック図を図９に示す。ダイレクトコンバージョン方式受信機は、アンテナ1と、低雑音増幅器（LNA）2と、直交復調器3と、ローパスフィルタ（LPF）4と、可変利得増幅器（VGA）5と、利得制御部6と、復調部7を備え、利得制御部6は信号強度検出部8、利得選択部9、及び利得制御信号発生部10からなっていた。
【０００４】
上記図９の受信機の動作について説明をする。アンテナ1で受信された受信(RF)信号は、LNA2で信号増幅されてから、直交復調器3に入力され、局部発振器（不図示）からの局部発振(LO)信号と乗算されることにより、直接ベースバンド信号に変換される。このベースバンド信号は、LPF4で波形整形されてから、VGA5に入力され増幅される。その後ベースバンド信号は、利得制御部6と復調部7への入力に分岐され、復調部7でベースバンド信号をデジタル信号へ復調する。
【０００５】
図１０は図９の利得制御部6の動作を説明するフローチャートである。信号強度検出部8でベースバンド信号強度を測定し(S100)、利得選択部9でLNA2とVGA5の利得を切り換えるか否かを判断し(S110)、利得制御信号発生部10からLNA及びVGA用又はVGA用の利得制御信号を出力し(S120)、フィードバック制御を行う。
【０００６】
上述のように、ダイレクトコンバージョン方式は受信周波数帯の直交復調器で検波を行い、高周波数帯から直接ベースバンドへ周波数変換を行うので、原理的には、イメージ信号抑圧のための問題が生じない。それ故、スーパーへテロダイン方式において必要とされる高周波帯のイメージ抑圧フィルタや中間周波帯のチャンネル選択をするためのパッシブフィルタを使用する必要が無くなる。これらのフィルタはサイズも大きく、ICへの集積化が難しかったので、ダイレクトコンバージョン方式受信機は、部品点数とコストの削減、ICのモノリシック化を可能とする。
【０００７】
しかしながら、ダイレクトコンバージョン方式受信機では直流（DC）オフセット成分が大きな問題となる。問題点としては、谷本洋「ダイレクトコンバージョン受信機用ミクサの研究開発動向 電子情報通信学会論文誌C Vol.J84−C No.5 pp.337−348 2001年5月」に示されるように、受信周波数と局部発振周波数が同じであるため、局部発振信号はLNAやアンテナの通過帯域にあり受信信号と完全なアイソレーションが取れない。それ故、局部発振信号はアンテナやLNAに漏えいし、この漏えい成分が直交復調器の入力として周波数変換されることによりDCオフセット成分を生成する。これが局部発振信号の自己混合によるDCオフセットと呼ばれる問題である。
【０００８】
さらに受信機は、一般的に100dBにも及ぶ受信周波数のダイナミックレンジを取り扱わなければいけないため、LNAは予めいくつかの設定された利得をステップ状に切替える必要があり、利得切替え時には、直交復調器からみたLNAのインピーダンスが変動してしまう。それ故、局部発振信号の漏えい成分は、LNAの利得切替えによって変動し、自己混合によるDCオフセット成分も変動する。
【０００９】
また、自己混合によるDCオフセット成分だけでなく、直交復調器、ローパスフィルタ、VGA自体も回路構成素子のばらつき等の問題でDCオフセット成分を持っている。
【００１０】
このように発生したDCオフセット成分は、受信機のダイナミックレンジを超えてしまう可能性があり、受信信号の飽和を引き起こし、受信特性を劣化させてしまうので、ダイレクトコンバージョン方式受信機ではDCオフセットキャンセラを用いて、適宜DCオフセット成分を除去する必要がある。
【００１１】
一般的に、回路構成素子のばらつきによるDCオフセット成分はほぼ時間的に一定であり、容易に予め定められた固定的なDC成分を取り除くDCオフセットキャンセラを用いて除去することが可能である。しかしながら、自己混合に起因するDCオフセット成分は、受信機でのLNAのステップ状の利得切替えにより変動し、その変動幅も受信信号強度と比較すると無視出来ない程大きいので、上述の固定的なDCオフセット成分除去用の方法によって、LNAの利得時等に生じる変動するDCオフセット成分の除去は難しく、受信信号の変動を測定しながらフィードバック制御をする新たなDCオフセットキャンセラが必要となる。
【００１２】
図１１は変動するDCオフセット成分を取り除く機能を持つ、従来のDCオフセットキャンセラを内蔵するダイレクトコンバージョン方式受信機を示すブロック図である。この構成は、図９で示した構成にVGA出力をフィードバック制御するDCオフセットキャンセラ11を付加した構成となる。
【００１３】
上記図１１の装置の動作について、図９と同一の構成要素には同一の参照符号を付して説明を省略し、DCオフセットキャンセラ11についてここでは説明する。
VGA5で増幅されたベースバンド信号を、DCオフセットキャンセラ11に入力し、積分器（ローパスフィルタ）等の回路を用いて、変動するDCオフセット成分を除去するためのフィードバック制御する機能を有することを特徴とする。尚、DCオフセットキャンセラ11の一例としては、利得固定の増幅器とローパスフィルタを縦続接続した回路構成が挙げられる。
【００１４】
図１２は、図１１の受信機のLNA利得が変化した場合のDCオフセット成分の様子を示す。ここでは、一例としてLNA利得を高利得と低利得の2段階にステップ状に変化させた場合を示す。図１２(a)はDCオフセットキャンセラがない場合（図９）のVGA出力信号強度を示し、図１２(b)はDCオフセットキャンセラがある場合（図１１）のVGA出力信号強度を示す。図１１に示すようなフィードバック制御をするDCオフセットキャンセラは、DCオフセットキャンセラに入力されるDCオフセット成分が定常的な状態の時（図１２の点線で囲んだ部分）にはDCオフセット成分を除去することができる。しかしながら、図１２(a)のように、LNAの利得がステップ状に増減することによって、DCオフセット成分もステップ状に変動する。すると、このDCオフセット成分のステップ状の変動によって、図１２(b)のように、DCオフセットキャンセラによるフィードバック制御の定常状態への収束までに、DCオフセットキャンセラの回路構成に依存した過渡応答成分が発生してしまい、収束までの間、DCオフセット成分は残存してしまう。
【００１５】
VGA出力のDCオフセット過渡応答成分の時間変化は、VGA及びDCオフセットキャンセラのフィードバックループ全体としてのハイパス特性に依存し、通常、単一指数関数で収束する波形となる。また、その時の過渡応答成分初期最大値は、LNAの高利得／低利得の利得切替え幅に依存して一意に決まる値である。
【００１６】
このような構成の受信機では、受信信号電界強度がLNA利得切替えレベル付近の時、利得制御信号により頻繁にLNAの利得切替えが行われるので、DCオフセットキャンセラはステップ状に大きく変化するDCオフセット成分の頻繁な変化に追随できなくなり、VGA出力のDCオフセット成分の残存が受信特性の劣化を引き起こす。
【００１７】
特に時間的に連続して受信を行う場合において、フェージングなどによって受信中にLNA利得切替えが発生しうる受信機は、LNAのステップ状の高利得／低利得の利得切替え時に、自己混合によるDCオフセット成分は受信中に急激な変動をしてしまう。これは上述したように、LNAの利得切替え時にLNAの復調器から見たインピーダンスが変動するので、漏えいした局部発振信号のLNAからの反射成分も変動することにより生じるのだが、VGA出力のDCオフセット成分の残存により受信性能を劣化させ、場合によっては受信できなくなってしまう。
【００１８】
DCオフセット成分の残存は、上述したようにDCオフセットキャンセラの回路構成のハイパス特性に依存するので、ハイパス特性のカットオフ周波数を上げることにより、DCオフセット過渡応答成分の収束時間を短くすることが出来る。しかしながらこの場合は、必要な信号成分も削られて受信特性が劣化し、場合によっては受信できなくなってしまう。
【００１９】
【発明が解決しようとする課題】
上述したように、ダイレクトコンバージョン方式受信機を実現するために必要なDCオフセットキャンセラに関して、LNAの頻繁な利得切替えに伴い、過渡応答成分の発生間隔が短いと、ベースバンド信号のデジタル復調ができなくなる問題が生じていた。さらに、LNAのステップ状の利得切替えに伴う、VGA出力のDCオフセット過渡応答成分初期最大値が大きすぎても、同様に、ベースバンド信号のデジタル復調ができなくなる問題が生じていた。
【００２０】
また、DCオフセットキャンセラのハイパス特性のカットオフ周波数を上げることによって、VGA出力のDCオフセット過渡応答成分の収束時間を短くすると、必要な信号成分が削られて受信特性が劣化するといった問題が生じていた。
【００２１】
本発明は、このような問題を解消し、VGA出力のDCオフセット過渡応答成分による受信性能の劣化を、無線通信システムの規格の許容範囲内に抑えることのできるダイレクトコンバージョン方式の無線受信機を提供することを目的とする。
【００２２】
【課題を解決するための手段】
第１の発明は、無線信号を増幅する利得可変な低雑音増幅器(13)と、前記増幅された無線信号を局部発振信号を用いて直接ベースバンド信号へ復調する直交復調器(14)と、前記ベースバンド信号を増幅する可変利得増幅器(16)と、前記増幅されたベースバンド信号をフィードバック制御するDCオフセットキャンセラ(17)と、少なくとも前記低雑音増幅器の利得を制御する利得制御部(18)と、を備え、前記利得制御部は、前記増幅されたベースバンド信号強度を検出する信号強度検出部(20)と、この信号強度を元に、前記低雑音増幅器の予め設定された複数の利得から所望の利得を選択する利得選択部(21)と、この選択された所望の利得に切替えるタイミングを制御するタイミング制御部(22)と、このタイミングに応じて、前記低雑音増幅器用の利得制御信号の生成間隔を変動させる利得制御信号発生部(23)と、を有することを特徴とする無線受信機である。
【００２３】
第２の発明は、前記タイミング制御部は、前記低雑音増幅器用の利得切替え信号に関する時間間隔(Δｔ又はΔτ)を測定する低雑音増幅器用利得切替え信号間隔測定部(24)と、この測定された時間間隔と予め設定した低雑音増幅器用最短利得切替え時間間隔(α)とを比較する利得切替え間隔時間比較部(25)と、を備え、 前記測定された時間間隔が前記予め設定した低雑音増幅器用最短利得切替え時間間隔以上の時に、前記利得制御信号発生部が前記低雑音増幅器用の利得制御信号を発生させる（S70）ことを特徴とする第１の発明記載の無線受信機である。
【００２４】
第３の発明は、ブロック誤り率が、前記予め設定した低雑音増幅器用最短利得切替え時間間隔毎に前記低雑音増幅器の利得切替えを行っても、無線通信システムの規格で許容される最大ブロック誤り率以上に劣化しないような値に、前記予め設定した低雑音増幅器用最短利得切替え時間間隔の値を設定することを特徴とする第２の発明記載の無線受信機である。
【００２５】
第４の発明は、前記予め設定した低雑音増幅器用最短利得切替え時間間隔の値を、シンボルレートに対して７６８０以上の値に設定することを特徴とする第２の発明記載の無線受信機である。
【００２６】
第５の発明は、前記利得制御部は前記可変利得増幅器の利得も制御し、前記利得選択部は前記可変利得増幅器の利得も選択し、前記利得制御信号発生部は、前記可変利得増幅器用の利得制御信号も発生させ、前記低雑音増幅器を低利得へ切替えない場合であってかつ前記信号強度検出部が低雑音増幅器利得切替え閾値よりも大きな値を検出した場合は、前記可変利得増幅器の利得を通常よりも下げ、前記低雑音増幅器を高利得へ切り替えない場合であってかつ前記信号強度検出部が低雑音増幅器利得切替え閾値よりも小さい値を検出した場合は、前記可変利得増幅器の利得を通常よりも上げる、ことを特徴とする第１の発明記載の無線受信機である。
【００２７】
本発明は、LNAの利得切替え信号を発生させる利得制御信号発生部の、信号発生のタイミングを制御するタイミング制御部を有するので、フェージング等に対応して頻繁に発生してしまうLNA利得切替え時間間隔を強制的に長めに調節でき、DCオフセット過渡応答成分による受信特性の劣化を抑えることができる。
【００２８】
【発明の実施の形態】
図1は、本発明の実施形態に係るダイレクトコンバージョン方式受信機のブロック図である。本実施形態の特徴は、低雑音増幅器(LNA)13及び可変利得増幅器(VGA)16の利得切替えを制御する利得制御部18が、LNA及びVGA用利得制御信号発生のタイミングを制御するタイミング制御部22を備えていることである。
【００２９】
本受信機は、無線(RF)信号を受信するアンテナ12と、受信したRF信号を増幅する低雑音増幅器（LNA）13と、増幅されたRF信号を局部発振信号を用いて直接ベースバンド信号へ復調する直交復調器14と、このベースバンド信号の波形を整形するローパスフィルタ（LPF）15と、整形したベースバンド信号を増幅する可変利得増幅器（VGA）16と、VGA16の出力信号中のDCオフセット成分をフィードバック制御し抑制するDCオフセットキャンセラ17と、VGA16の出力信号が入力され、LNA13及びVGA16の利得切替えを制御する利得制御部18と、VGA16の出力信号が入力され、デジタル復調する復調部19を備える。そして、利得制御部18は、VGA16の出力信号の電界強度を検出する信号強度検出部20と、この信号強度を元にLNA13及びVGA16の利得を選択する利得選択部21と、この利得選択部によって選択された利得に切り替えるタイミングを制御するタイミング制御部22と、このタイミング制御部のタイミングに応じて利得制御信号の生成間隔を変動させる利得制御信号発生部23を有する。
【００３０】
次に、本受信機の動作について説明する。アンテナ12で受信されたRF信号は、LNA13で信号増幅され、直交復調器14に入力され、局部発振器（不図示）からの局部発振信号と乗算されることにより、直接ベースバンド信号に変換される。このベースバンド信号は、LPF15で波形整形され、VGA16に入力され増幅される。VGA16で増幅されたベースバンド信号は、DCオフセットキャンセラ17に入力し、積分器（ローパスフィルタ）等の回路を用いて、DCオフセット成分を抑制するためのフィードバック制御をする。その後ベースバンド信号は、利得制御部18と復調部19への入力に分岐され、復調部19でデジタル信号に復調される。一方、利得制御部18では、信号強度検出部20でベースバンド信号の電界強度を測定し、利得選択部21でLNAとVGAの利得を選択して、タイミング制御部22でLNAの高利得／低利得の利得切替え間隔の制御を行い、利得制御信号発生部23からLNAとVGAの利得制御信号を発生させフィードバック制御を行う。ここで、LNAの利得を高利得及び低利得の２段階にしているのは説明の簡略化のためであり、利得選択部21では多段階に選択できれば良い。
【００３１】
図２は、図１のタイミング制御部22の一実施形態を示したブロック図である。
タイミング制御部22は、LNA利得切替え信号間隔測定部24と、利得切替え間隔時間比較部25を備える。
【００３２】
タイミング制御部22の動作について説明する。前記利得選択部21でLNA利得切替え閾値を跨いだ場合、タイミング制御部22内の、LNA利得切替え信号間隔測定部24にて前回のLNA利得切替えからの時間間隔を測定し、この時間間隔測定結果と予め設定したLNA最短利得切替え時間間隔αを、利得切替え間隔時間比較部25で比較し、予め設定したLNA最短利得切替え時間間隔よりLNA利得切替え信号間隔測定部24で測定した時間間隔測定結果の方が短い場合は、LNAの利得切替えは行わずVGAだけで利得を調整する信号を利得制御信号発生部23に出力する機能を具備することを特徴とする。
【００３３】
（利得制御部１８での制御方法の一実施例）
図３は、図１の利得制御部18での制御方法の一実施例を示すフローチャートである。図１のVGA16から受け取った信号の電界強度の値を信号強度検出部20で検出する(S10)。検出した信号電界強度の値より、利得選択部21で、LNAの高利得動作を行うか、低利得動作を行うかの判断を行う(S20)。LNA利得切替え閾値を跨いだ場合(S20のYES)は、タイミング制御部22内にて、前回のLNA利得切替えからの時間間隔をLNA利得切替え信号間隔測定部24にて測定し、この間隔測定結果の時間をΔtとする(S40)。次にΔtと予め設定したLNA最短利得切替え時間間隔αを利得切替え間隔時間比較部25で比較をする(S50)。もしΔt≧αの場合、利得制御信号発生部23にてLNAの利得切替えおよびVGAの利得制御を行い(S60)、LNA及びVGA利得制御信号を発生させる。もしΔt＜αの場合、利得制御信号発生部23にてLNAの利得切替えは行わず、VGAの利得制御のみを用いて信号電界強度の制御を行い(S70)、VGA利得制御信号を発生させる(S80)。
【００３４】
また、利得選択部21でLNAの利得切替え閾値は跨がず(S20のNO)、VGAの利得切替えの必要が生じた場合(S30のYES)は、利得制御信号発生部23にてVGAの利得制御のみを用いて信号電界強度の制御を行う(S80)。このような制御方法によって、LNA及びVGAのフィードバック制御を行うことができる。
【００３５】
本実施形態によれば、VGA16の出力信号の電界強度レベルが、利得切替えが頻繁に発生するLNA利得切替えレベル付近であっても、利得制御信号発生部23の出力信号を、タイミング制御部22を用いて、頻繁に発生させることなく、最適な信号発生間隔に収まるように調節し、VGA出力のDCオフセット過渡応答成分による受信信号の劣化を、無線通信システムの規格の許容範囲内に抑えることができる。
【００３６】
なお本構成では、LNA利得切替えレベル付近の受信信号電界強度に対しては、LNAの利得切替え信号を強制的に制限することとなるため、LNAでは適切な利得が取れない場合が想定される。しかしながら、このLNAの利得切替えレベル付近の入力信号に対しては、LNA後段のVGAの可変範囲で利得の制御が可能であり、LNAの利得切替え信号を強制的に制限した場合は、VGAの可変範囲で適切な利得を取れるように制御する機能を利得制御信号発生部23は具備する。
【００３７】
図４は、図３のフローチャートで説明した制御時にタイミング制御部22で行われる利得制御を説明するための図である。図は上から順に、（ａ）受信信号電界強度、（ｂ）LNA利得、（ｃ）VGA利得の時間変化を表す。（ａ）受信信号電界強度の点線は、図３で説明したLNAの利得切替え閾値である。（ｂ）LNA利得および（ｃ）VGA利得の図は点線が従来のLNAの利得切替えタイミングを制御しない場合、実線は従来のタイミング制御しない場合と本実施形態に係るタイミング制御する場合との相違点である。上記図３に示したようにΔt≧αの場合は従来の利得の制御と同じであるが、Δt＜αの場合（S50のNO）、実線で示すように、LNAの利得切替えを行わず、VGAの利得切替えだけで受信周波数のダイナミックレンジに対応できるように制御を行う。
【００３８】
一般的に、LNAの高利得と低利得では30dB程度の差がある。また、VGAに関しては60dB程度の可変範囲を有し、通常、その可変範囲内の40dB程度を使用する。つまり、VGA可変範囲内の上下それぞれ10dB程度のマージンを、LNAの利得切替え信号を強制的に制限した場合に使用することが可能である。さらに、LNAの利得切替え閾値を適当な値とすれば、VGA出力でLNAの利得切替え信号を強制的に制限することによって、信号が増幅されすぎて飽和することも、増幅しきれずに検出されないことも避けることが可能である。
【００３９】
つまり、タイミング制御部22を用いることにより、LNAの利得切替えレベル付近で非常に短い周期で脈動する入力信号に対して、LNA利得切替え信号発生のタイミングをシステムの受信可能範囲内となるように制御し、LNAの利得切替えを一定間隔以下では行わないようにする。同時に、従来LNAで利得の切替えを行って、高利得で受信しなければならなかった受信信号に対しては、VGAを受信可能な範囲まで増幅、または従来LNAで利得の切替えを行って、低利得で受信しなければならなかった受信信号に対しては、VGAを受信可能な範囲まで減衰させることができる構成を具備している。
【００４０】
次に前記LNA最短利得切替え間隔αの決定方法について述べる。
【００４１】
決定方法として第一に、LNA最短利得切替え時間間隔αの値は、復調部19での劣化の指標であるブロック誤り率の、VGA出力のDCオフセット過渡応答成分が生じていない時からの劣化が0.1dB以上とならない値とする。つまり、VGA出力のDCオフセット過渡応答成分が全く発生しない時の復調部でのブロック誤り率から、LNA最短利得切替え時間間隔α毎にLNAの利得切替えを行っても、ブロック誤り率は0.1dB以上劣化しないような値にαを設定する。なお、この値は、3rd Generation Partnership Project編「3GPP TS 34.121 V3.5.0 (2001-06) Technical Specification Group Radio Access Network; Terminal Conformance Specification; Radio transmission and reception (FDD) (Release 1999)」（以下、TS 34.121とする）に示される、3GPP等の規格用測定システムに許容される最大誤差の値と等しい値である。即ち、DCオフセット過渡応答成分に起因する受信特性の劣化が、測定システムの誤差範囲内となる程度微小な値で、受信特性の劣化が生じないと判断できる値である。
【００４２】
決定方法として第二に、LNA最短利得切替え間隔αの値は、チップレートに対して7680以上の値とする。
【００４３】
例えば、チップレートが3.84MHzのシステム（W-CDMA）においては、上述の値を用いるとα＝2msecとなる。この値は3rd Generation Partnership Project編「3GPP TS 25.101 V3.6.0 (2001-03) Technical Specification Group Radio Access Network; UE Radio Transmission and Reception (FDD) (Release 1999)」（以下、TS 25.101とする）に準拠した計算機シミュレーションを用いて第二の決定方法での仕様値、つまりブロック誤り率の劣化が0.1dB以下の場合を条件として算出したLNA最短利得切替え間隔αの値である。
【００４４】
以下に第二の決定方法として用いたシミュレーション結果についての一例を示す。
【００４５】
図５に上記TS 25.101に定められる、データレート384kbpsの場合のスタティック時とマルチパスフェージング時の伝播特性の3GPP規定値を示す。図は所望波のレベル（DPCH_Ec）と、干渉波のレベル（Ior）の1チップあたりの総電力に対する電力比（DPCH_Ec/Ior）と復調部19でのブロック誤り率（BLER）の関係である。グラフの傾きは一般的に、ドップラー速度が遅い場合になだらかになり、ブロック誤り率の劣化は顕著に現われる。即ち、グラフの傾きが急な場合は、縦軸上方向にBLERが劣化しても、横軸方向のDPCH_Ec/Ior [dB]は殆ど変化しないのに対して、グラフの傾きが緩やかな場合は、縦軸方向（上）にBLERが少し劣化しただけでも、横軸方向のDPCH_Ec/Ior [dB]は大きく変化する。なお、この時の横軸方向のずれがブロック誤り率の劣化[dB]である。
【００４６】
次に図６に、データレート384kbps、case1（図５の説明の通り、最もBLERの劣化が顕著な場合）の条件での理想受信機にDCオフセット過渡応答成分を受信信号に重畳させ、LNA最短利得切替え時間間隔を変化させた時のBLERとLNA最短利得切替え時間間隔の関係のシミュレーション結果を示す。ここで理想受信機とは、伝送路応答既知で、量子化等の劣化はなく、受信機においてVGA出力のDCオフセット過渡応答成分が全く発生しない受信機を表す。また、シミュレーションにおいてはDCオフセット過渡応答成分を単一指数関数で記述し、ハイパス特性のカットオフ周波数を10kHzとした。ここで仮定した過渡応答は、一次ハイパスフィルタ特性を有する一般的な構成のVGA及びDCオフセットキャンセラのフィードバックループの特性である。またそのカットオフ10kHzとしたのは、必要な信号を削らない最も高い周波数であり、これより高いカットオフ周波数を設定した場合は、たとえDCオフセットがない場合においてもDCオフセットキャンセラを通過した信号のいずれかの誤り率特性は劣化する。図６横軸に示す間隔［msec］でDCオフセット成分を発生させ、DPCH_Ec/Ior＝−7.5dB時の復調部でのBLERをシミュレーションにより算出した。
【００４７】
具体的に、DPCH_Ec/Ior＝−7.5dB時の理想受信機のBLERは約3.8×10-2であった。この時、DPCH_Ec/Iorが0.1dB劣化し−7.6dBとなると、BLERの値は約4.1×10-2となる。よって、図６においてはBLERが約4.1×10-2以下の値となるLNA最短利得切替え間隔の値＝2msecまで、αの値として許されることとなる。この値は、チップレートに対して、7680以上となる。
【００４８】
なお、以上のシミュレーション条件は、データレートがTS 25.101に定められる最も速いデータレートであり、また、上述したように、case1の場合が最もブロック誤り率の劣化が顕著に表れる条件である。この条件以外のTS 25.101に定められる他の全てのテストケースにおいても、第二の決定方法により導いた、シンボルレートに対して7680以上の値とするLNA最短利得切替え間隔αの値は、シミュレーションにおいて、ブロック誤り率の劣化が0.1dB以下満足する値であることは確認しており、本実施形態の有効性はデータレートやフェージングの条件に関わらず同様である。
【００４９】
以上説明したように、タイミング制御部22のLNA最短利得切替え時間間隔αは上記第一または第二の決定方法のいずれかの結果を満たす値であれば良い。
【００５０】
（利得制御部18での制御方法の他の実施例）
上述した実施例では、タイミング制御部22内のLNA利得切替え信号間隔測定部24にて、αの値を前回のLNA利得切替え時からの時間間隔Δｔと比較することによりLNAの利得切替えタイミングを制御することに関して述べてきた。しかし、このαの値と比較する対象は、前回のLNA利得切替え時からの時間間隔Δｔではなく、LNA利得切替え信号間隔測定部24に信号が入力される時間間隔、すなわちLNA利得切替え閾値を前回跨いだ時から次に跨いだ時までの時間間隔Δτとしても良い。
【００５１】
図７は、図１の利得制御部18での制御方法の他の実施例を示すフローチャートである。図７中、図3と同一の手順には同一の符号を付して説明を省略し、図３と異なる手順S40’及びS50’についてここでは説明する。利得選択部21からLNAの利得切替えの信号を出力されると、LNA利得選択信号間隔測定部24では、前回LNAの利得切替えの信号が入力した時からの時間間隔を測定し、その測定結果をΔτとする(S40’)。利得切替え間隔時間比較部25でこのΔτをαの値と比較することにより、LNA用利得制御信号を出力するか否かを判断する(S50’)。
【００５２】
図８は、図７のフローチャートで説明した制御時にタイミング制御部22で行われる利得制御を説明するための図である。図は上から順に、（ａ）受信信号（VGA16の出力信号）電界強度、（ｂ）LNA利得、（ｃ）VGA利得の時間変化を表し、詳細な図の見方は図４と同様なので、図４の説明を参照していただきたい。上記図７に示したようにΔτ≧αの場合は従来の利得の制御と同じであるが、Δτ＜αの場合（S50’のNO）、実線で示すように、LNAの利得切替えを行わず、VGAの利得切替えだけで受信周波数のダイナミックレンジに対応できるように制御を行う。
【００５３】
図８では、LNAを高利得のまま切替えない場合を示している。このLNAを切替えない場合であっても、LNA利得切替え閾値をよりも受信信号電界強度が強い時が３回ある。この３回の場合は、VGAの利得を強制的に下げることによって、信号が増幅されすぎて飽和することを避けることが可能である。
【００５４】
同様に、LNAを低利得のまま切替えない場合であっても、LNA利得切替え閾値よりも受信信号電界強度が低い時には、VGAの利得を通常使用しない上下それぞれ１０ｄB程度のマージンを用いて強制的に上げることによって、信号が増幅しきれずに検出されないことを避けることが可能である（不図示）。
【００５５】
【発明の効果】
以上説明したように、本発明のタイミング制御部を用いることにより、従来、利得切替えが頻繁に発生したLNA利得切替えレベル付近の受信信号レベルの場合においても、利得切替え信号発生のタイミングをシステムの受信可能範囲内となるように制御し、LNAの利得切替えを一定間隔以下では行わないようにする。さらに、従来LNAを高利得にして受信しなければならなかった入力信号に対しては、VGAを受信可能な範囲まで増幅させ、または従来LNAを低利得にして受信しなければならなかった入力信号に対しては、VGAを受信可能な範囲まで減衰させることによって、VGA出力のDCオフセット過渡応答成分により、受信信号の復調ができなくなる問題を解消し、VGA出力DCオフセット成分による受信性能の劣化を無線通信システムの規格の許容範囲内に抑えることのできるダイレクトコンバージョン方式の無線機を提供することができる。
【図面の簡単な説明】
【図１】 本実施形態に係るダイレクトコンバージョン方式受信機のブロック図。
【図２】 図１のタイミング制御部22の一実施形態を示したブロック図。
【図３】 図１の利得制御部18での制御方法の一実施例を示すフローチャート。
【図４】 図３の制御時にタイミング制御部22で行われる利得制御を説明するための図。
【図５】 本発明に係るLNA最短利得切替え間隔αの決定方法を説明するための、DPCHの１チップあたりの総電力に対する電力比（DPCH_Ec/Ior）と復調部でのブロック誤り率（BLER）の関係を示す特性図。
【図６】 本発明に係るLNA最短利得切替え間隔αの決定方法を説明するための、DCオフセット成分を受信信号に重畳させ、LNA最短利得切替え時間間隔を変化させた時のBLERとLNA最短利得切替え時間間隔の関係を示す特性図。
【図７】 図１の利得制御部18での制御方法の他の実施例を示すフローチャート。
【図８】 図７の制御時にタイミング制御部22で行われる利得制御を説明するための図。
【図９】 従来のダイレクトコンバージョン方式受信機のブロック図。
【図１０】 図９の利得制御部6の動作を説明するフローチャート。
【図１１】 従来のDCオフセットキャンセラを内蔵するダイレクトコンバージョン方式受信機のブロック図。
【図１２】 従来のDCオフセットキャンセラを内蔵するダイレクトコンバージョン方式受信機のDCオフセット成分の残存を説明する図。
【符号の説明】
1、12 アンテナ
2、13 低雑音増幅器（LNA）
3、14 直交復調器
4、15 ローパスフィルタ（LPF）
5、16 可変利得増幅器（VGA）
6、18 利得制御部
7、19 復調部
8、20 信号強度検出部
9、21 利得選択部
10、23 利得制御信号発生部
11、17 DCオフセットキャンセラ
22 タイミング制御部
24 LNA利得切替え信号間隔測定部
25 利得切替え間隔時間比較部
Claims (5)
- 無線信号を増幅する利得可変な低雑音増幅器と、
前記増幅された無線信号を局部発振信号を用いて直接ベースバンド信号へ復調する直交復調器と、
前記ベースバンド信号を増幅する可変利得増幅器と、
前記増幅されたベースバンド信号をフィードバック制御するDCオフセットキャンセラと、
少なくとも前記低雑音増幅器の利得を制御する利得制御部と、を備え、
前記利得制御部は、前記増幅されたベースバンド信号強度を検出する信号強度検出部と、この信号強度を元に、前記低雑音増幅器の予め設定された複数の利得から所望の利得を選択する利得選択部と、この選択された所望の利得に切替えるタイミングを制御するタイミング制御部と、このタイミングに応じて、前記低雑音増幅器用の利得制御信号の生成間隔を変動させる利得制御信号発生部と、を有することを特徴とする無線受信機。 - 前記タイミング制御部は、前記低雑音増幅器用の利得切替え信号に関する時間間隔を測定する低雑音増幅器用利得切替え信号間隔測定部と、この測定された時間間隔と予め設定した低雑音増幅器用最短利得切替え時間間隔とを比較する利得切替え間隔時間比較部と、を備え、
前記測定された時間間隔が前記予め設定した低雑音増幅器用最短利得切替え時間間隔以上の時に、前記利得制御信号発生部が前記低雑音増幅器用の利得制御信号を発生させることを特徴とする請求項１記載の無線受信機。 - ブロック誤り率が、前記予め設定した低雑音増幅器用最短利得切替え時間間隔毎に前記低雑音増幅器の利得切替えを行っても、無線通信システムの規格で許容される最大ブロック誤り率以上に劣化しないような値に、前記予め設定した低雑音増幅器用最短利得切替え時間間隔の値を設定することを特徴とする請求項２記載の無線受信機。
- 前記予め設定した低雑音増幅器用最短利得切替え時間間隔の値を、シンボルレートに対して７６８０以上の値に設定することを特徴とする請求項２記載の無線受信機。
- 前記利得制御部は前記可変利得増幅器の利得も制御し、
前記利得選択部は前記可変利得増幅器の利得も選択し、
前記利得制御信号発生部は、
前記可変利得増幅器用の利得制御信号も発生させ、
前記低雑音増幅器を低利得へ切替えない場合であってかつ前記信号強度検出部が低雑音増幅器利得切替え閾値よりも大きな値を検出した場合は、前記可変利得増幅器の利得を通常よりも下げ、
前記低雑音増幅器を高利得へ切り替えない場合であってかつ前記信号強度検出部が低雑音増幅器利得切替え閾値よりも小さい値を検出した場合は、前記可変利得増幅器の利得を通常よりも上げる、ことを特徴とする請求項１記載の無線受信機。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390931A JP3852919B2 (ja) | 2001-12-25 | 2001-12-25 | 無線受信機 |
| EP02258949A EP1324504A3 (en) | 2001-12-25 | 2002-12-24 | Radio receiver and radio receiving method |
| US10/327,104 US7272371B2 (en) | 2001-12-25 | 2002-12-24 | Radio receiver and radio receiving method |
| CN02158831.7A CN1242557C (zh) | 2001-12-25 | 2002-12-25 | 无线接收机及无线接收方法 |
| US11/280,331 US7515890B2 (en) | 2001-12-25 | 2005-11-17 | Radio receiver and radio receiving method |
| US11/280,315 US7555274B2 (en) | 2001-12-25 | 2005-11-17 | Radio receiver and radio receiving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390931A JP3852919B2 (ja) | 2001-12-25 | 2001-12-25 | 無線受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198405A JP2003198405A (ja) | 2003-07-11 |
| JP3852919B2 true JP3852919B2 (ja) | 2006-12-06 |
Family
ID=19188462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001390931A Expired - Fee Related JP3852919B2 (ja) | 2001-12-25 | 2001-12-25 | 無線受信機 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7272371B2 (ja) |
| EP (1) | EP1324504A3 (ja) |
| JP (1) | JP3852919B2 (ja) |
| CN (1) | CN1242557C (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031967A2 (en) | 2000-10-10 | 2002-04-18 | California Institute Of Technology | Distributed circular geometry power amplifier architecture |
| US6856199B2 (en) * | 2000-10-10 | 2005-02-15 | California Institute Of Technology | Reconfigurable distributed active transformers |
| TWI326967B (en) * | 2002-03-11 | 2010-07-01 | California Inst Of Techn | Differential amplifier |
| KR100474085B1 (ko) * | 2003-02-07 | 2005-03-10 | 인티그런트 테크놀로지즈(주) | 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치 |
| JP2004282432A (ja) * | 2003-03-17 | 2004-10-07 | Matsushita Electric Ind Co Ltd | デジタル放送受信装置 |
| JP4289667B2 (ja) * | 2003-09-16 | 2009-07-01 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 可変利得制御回路および受信装置 |
| JP2005167519A (ja) * | 2003-12-01 | 2005-06-23 | Sony Ericsson Mobilecommunications Japan Inc | 携帯通信端末装置及び利得可変回路 |
| JP4419545B2 (ja) | 2003-12-10 | 2010-02-24 | 日本電気株式会社 | Ａｇｃ制御システム及びその制御方法並びにそれを用いた受信機 |
| TWI345369B (en) | 2004-01-28 | 2011-07-11 | Mediatek Inc | High dynamic range time-varying integrated receiver for elimination of off-chip filters |
| CN1320775C (zh) * | 2004-05-10 | 2007-06-06 | 清华大学 | 正交信号通路上消除信号幅度失配电路 |
| JP2006120090A (ja) * | 2004-10-25 | 2006-05-11 | Mighty Card Kk | 質問機、及び質問機の受信感度設定方法 |
| JP4810190B2 (ja) | 2004-12-02 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 受信装置 |
| JP4403132B2 (ja) * | 2005-11-11 | 2010-01-20 | 株式会社東芝 | 受信機 |
| KR100666338B1 (ko) * | 2006-01-17 | 2007-01-09 | 인티그런트 테크놀로지즈(주) | 전파식별용 리더기 및 전파식별 시스템. |
| US7710197B2 (en) * | 2007-07-11 | 2010-05-04 | Axiom Microdevices, Inc. | Low offset envelope detector and method of use |
| JP2009060215A (ja) * | 2007-08-30 | 2009-03-19 | Sharp Corp | 高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器 |
| US20090058531A1 (en) * | 2007-08-31 | 2009-03-05 | Nanoamp Solutions Inc. (Cayman) | Variable gain amplifier |
| KR20090087629A (ko) * | 2008-02-13 | 2009-08-18 | 삼성전자주식회사 | 무선 수신기 및 이를 포함하는 무선 통신 시스템 |
| KR101411663B1 (ko) * | 2008-08-21 | 2014-06-25 | 인터실 아메리카스 엘엘씨 | 안테나 모듈용 잡음 제거장치 |
| CN101714883B (zh) * | 2008-10-07 | 2014-02-26 | 北京六合万通微电子技术股份有限公司 | 无线局域网内站点/接入点数据信号收发方法及系统 |
| EP2507908B1 (en) * | 2009-11-30 | 2017-06-28 | St-Ericsson India Pvt. Ltd. | Pop-up noise reduction in a device |
| US8638883B2 (en) | 2010-02-03 | 2014-01-28 | Marvell World Trade Ltd. | DC offset cancellation in direct conversion receivers |
| JP5438599B2 (ja) * | 2010-06-07 | 2014-03-12 | 株式会社五洋電子 | 無線通信受信機 |
| JP5611070B2 (ja) * | 2011-01-28 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
| CN102223333A (zh) * | 2011-06-13 | 2011-10-19 | 中兴通讯股份有限公司 | 一种差分四相相移键控解调器偏置点控制方法和装置 |
| JP6405795B2 (ja) * | 2014-08-29 | 2018-10-17 | カシオ計算機株式会社 | 電波受信装置及び電子時計 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA95605B (en) * | 1994-04-28 | 1995-12-20 | Qualcomm Inc | Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver |
| KR100193843B1 (ko) * | 1996-09-13 | 1999-06-15 | 윤종용 | 이동통신시스템 송수신기의 디지탈 자동이득제어방법 및 장치 |
| US6175728B1 (en) | 1997-03-05 | 2001-01-16 | Nec Corporation | Direct conversion receiver capable of canceling DC offset voltages |
| JP3475037B2 (ja) * | 1997-03-14 | 2003-12-08 | 株式会社東芝 | 無線機 |
| JP4027431B2 (ja) * | 1997-05-23 | 2007-12-26 | コーニンクレッカ、フィリップス、エレクトロニクス、エヌ、ヴィ | コントローラブル増幅手段を持つ受信機 |
| US6240283B1 (en) * | 1997-08-07 | 2001-05-29 | Integration Associates, Inc. | Apparatus and method for feedback mitigation in a low speed communications receiver |
| JPH11220346A (ja) * | 1998-02-02 | 1999-08-10 | Fujitsu Ltd | 自動利得制御回路 |
| US6563891B1 (en) * | 1998-11-24 | 2003-05-13 | Telefonaktiebolaget L M Ericsson (Publ) | Automatic gain control for slotted mode operation |
| US6324387B1 (en) * | 1998-12-29 | 2001-11-27 | Philips Electronics N.A. Corp. | LNA control-circuit for receive closed loop automatic gain control |
| DE60001960T2 (de) * | 1999-05-24 | 2003-11-13 | Level One Communications Inc | Automatische verstärkungsregelung und offsetkorrektur |
| US6122331A (en) * | 1999-06-14 | 2000-09-19 | Atmel Corporation | Digital automatic gain control |
| EP1067697B1 (en) * | 1999-06-30 | 2005-05-11 | Siemens Aktiengesellschaft | Receiver with feed back circuit for the control of the gain |
| US6459889B1 (en) * | 2000-02-29 | 2002-10-01 | Motorola, Inc. | DC offset correction loop for radio receiver |
| JP2001251152A (ja) * | 2000-03-03 | 2001-09-14 | Matsushita Electric Ind Co Ltd | 自動利得制御装置及び方法、並びに自動利得制御機能を備えた無線通信装置 |
| US6754479B1 (en) * | 2000-05-30 | 2004-06-22 | Motorola, Inc. | Squaring circuit and electronic device using same |
| US6560448B1 (en) * | 2000-10-02 | 2003-05-06 | Intersil Americas Inc. | DC compensation system for a wireless communication device configured in a zero intermediate frequency architecture |
| US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
| US6498927B2 (en) * | 2001-03-28 | 2002-12-24 | Gct Semiconductor, Inc. | Automatic gain control method for highly integrated communication receiver |
| JP3906179B2 (ja) | 2003-04-25 | 2007-04-18 | 株式会社東芝 | 無線受信機および無線信号処理方法 |
-
2001
- 2001-12-25 JP JP2001390931A patent/JP3852919B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-24 US US10/327,104 patent/US7272371B2/en not_active Expired - Fee Related
- 2002-12-24 EP EP02258949A patent/EP1324504A3/en not_active Withdrawn
- 2002-12-25 CN CN02158831.7A patent/CN1242557C/zh not_active Expired - Fee Related
-
2005
- 2005-11-17 US US11/280,315 patent/US7555274B2/en not_active Expired - Fee Related
- 2005-11-17 US US11/280,331 patent/US7515890B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7272371B2 (en) | 2007-09-18 |
| US20060068735A1 (en) | 2006-03-30 |
| US20030119464A1 (en) | 2003-06-26 |
| US7515890B2 (en) | 2009-04-07 |
| US7555274B2 (en) | 2009-06-30 |
| US20060068734A1 (en) | 2006-03-30 |
| CN1242557C (zh) | 2006-02-15 |
| EP1324504A2 (en) | 2003-07-02 |
| JP2003198405A (ja) | 2003-07-11 |
| CN1430335A (zh) | 2003-07-16 |
| EP1324504A3 (en) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3852919B2 (ja) | 無線受信機 | |
| JP3906179B2 (ja) | 無線受信機および無線信号処理方法 | |
| JP4138243B2 (ja) | プログラマブル線形受信機 | |
| KR100221163B1 (ko) | 무선 수신기에서 수신된 신호의 품질을 최적화하는 방법 및 장치 | |
| JP4485059B2 (ja) | 干渉に基づくレシーバ直線性のインテリジェント制御 | |
| US7194244B2 (en) | Wireless communication receiver | |
| JP3180682B2 (ja) | 受信機 | |
| US20050147192A1 (en) | High frequency signal receiver and semiconductor integrated circuit | |
| JPH09205332A (ja) | 受信機の飽和防止回路 | |
| KR20010041252A (ko) | 제어형 수신 장치와 그 제어 방법 | |
| WO2003065600A1 (fr) | Recepteur a conversion directe et procede de reduction de decalage en continu | |
| JP3551841B2 (ja) | 受信機及びその利得制御方法 | |
| KR101228778B1 (ko) | 수신장치 | |
| JP2010004342A (ja) | 無線基地局装置、受信装置、その障害検出方法、及びプログラム | |
| US7542529B2 (en) | Wireless receiving device suppressing occurrence of reception error | |
| JP2007300260A (ja) | 受信回路 | |
| JP4613685B2 (ja) | 受信装置 | |
| JP3833968B2 (ja) | Ｄｃオフセットキャンセラを有する無線機 | |
| JP3675138B2 (ja) | 受信機 | |
| JP2000216836A (ja) | Ｄｃオフセット調整回路及び方法 | |
| KR100693556B1 (ko) | 이동 통신 단말기의 엘엔에이 제어 방법 | |
| KR20140086328A (ko) | 상향링크 이득 제어 방법 및 장치 | |
| JP2004274453A (ja) | 無線基地局受信装置 | |
| JP4050212B2 (ja) | 信号受信装置 | |
| JP2006129161A (ja) | 無線受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |