JP2000216836A - Ｄｃオフセット調整回路及び方法 - Google Patents
Ｄｃオフセット調整回路及び方法Info
- Publication number
- JP2000216836A JP2000216836A JP11014037A JP1403799A JP2000216836A JP 2000216836 A JP2000216836 A JP 2000216836A JP 11014037 A JP11014037 A JP 11014037A JP 1403799 A JP1403799 A JP 1403799A JP 2000216836 A JP2000216836 A JP 2000216836A
- Authority
- JP
- Japan
- Prior art keywords
- demodulator
- input
- offset
- quadrature detector
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 電源投入直後から高安定の受信感度、隣接チ
ャネル選択度特性を実現できるようにする。 【解決手段】 電源が投入された直後所定期間に亘り、
直交検波器２４より前段に設けられている利得調整回路
例えばＰＩＮアッテネータ４０やＡＧＣアンプ４２の減
衰率又は増幅率を制御して、直交検波器２４への無入力
状態を発生させる。無入力状態が続いている間における
復調器２６への入力を平均化し、復調器２６におけるＤ
Ｃオフセット調整量を決定する。ＡＦＣやＡＧＣの収束
状況或いは受信信号の変化パターンの影響を受けないた
め、従来に比べ高安定の受信感度や隣接チャネル選択度
特性を実現することができる。ＤＣオフセット調整量を
決定するのに要する時間も短くて済む。
ャネル選択度特性を実現できるようにする。 【解決手段】 電源が投入された直後所定期間に亘り、
直交検波器２４より前段に設けられている利得調整回路
例えばＰＩＮアッテネータ４０やＡＧＣアンプ４２の減
衰率又は増幅率を制御して、直交検波器２４への無入力
状態を発生させる。無入力状態が続いている間における
復調器２６への入力を平均化し、復調器２６におけるＤ
Ｃオフセット調整量を決定する。ＡＦＣやＡＧＣの収束
状況或いは受信信号の変化パターンの影響を受けないた
め、従来に比べ高安定の受信感度や隣接チャネル選択度
特性を実現することができる。ＤＣオフセット調整量を
決定するのに要する時間も短くて済む。
Description
【０００１】
【発明の属する技術分野】本発明は、業務用ディジタル
無線システム等、ディジタル変復調方式を用いたシステ
ム向けの受信機に関し、特に受信機に内蔵される復調器
に係るＤＣオフセットを調整するための回路及び方法に
関する。
無線システム等、ディジタル変復調方式を用いたシステ
ム向けの受信機に関し、特に受信機に内蔵される復調器
に係るＤＣオフセットを調整するための回路及び方法に
関する。
【０００２】
【従来の技術】ディジタル変復調方式向けの受信機で
は、例えば、ベースバンドに変換されかつ適宜増幅され
た受信信号を直交検波器にて直交検波し、更に直交検波
器の出力を復調器にてＡ／Ｄ変換しＩ／Ｑ座標上にプロ
ットする、という方法で、伝送に係るシンボルを受信信
号から復調する。しかしながら、復調器への入力には、
通常、直流分が含まれており、この直流分は電源投入の
たび毎に変化する。復調器入力に含まれる直流分が変化
すると、図３に示すように、復調器にて準拠しているＩ
／Ｑ座標が例えばＩ１／Ｑ１からＩ２／Ｑ２へと変わ
る。このようなＩ／Ｑ座標原点の移動は、受信感度や隣
接チャネル選択度等の安定性の面で受信機性能を低下さ
せる。
は、例えば、ベースバンドに変換されかつ適宜増幅され
た受信信号を直交検波器にて直交検波し、更に直交検波
器の出力を復調器にてＡ／Ｄ変換しＩ／Ｑ座標上にプロ
ットする、という方法で、伝送に係るシンボルを受信信
号から復調する。しかしながら、復調器への入力には、
通常、直流分が含まれており、この直流分は電源投入の
たび毎に変化する。復調器入力に含まれる直流分が変化
すると、図３に示すように、復調器にて準拠しているＩ
／Ｑ座標が例えばＩ１／Ｑ１からＩ２／Ｑ２へと変わ
る。このようなＩ／Ｑ座標原点の移動は、受信感度や隣
接チャネル選択度等の安定性の面で受信機性能を低下さ
せる。
【０００３】復調器入力中の直流分の変動によるＩ／Ｑ
座標原点の移動を防ぐには、復調器入力中に含まれる直
流分を検出し、検出した直流分に応じて復調器における
処理に調整を施せばよい。例えば、図４に示すように、
直交検波器から復調器への入力を取り込み（１００）そ
れに含まれる直流分を取り出す処理（１０２）を所定回
数に亘り実行し（１０４）、得られた複数個の直流分検
出値を平均することにより雑音等を除去し（１０６）、
得られた平均値を記憶する（１０８）。図４に示した処
理を次回実行するまでの間、このようにして記憶された
値を用いて復調器のＤＣオフセットを調整することで、
即ち復調器への入力又は出力を補正することで、復調器
入力中の直流分の変動によるＩ／Ｑ座標原点の移動を防
ぐことができる。
座標原点の移動を防ぐには、復調器入力中に含まれる直
流分を検出し、検出した直流分に応じて復調器における
処理に調整を施せばよい。例えば、図４に示すように、
直交検波器から復調器への入力を取り込み（１００）そ
れに含まれる直流分を取り出す処理（１０２）を所定回
数に亘り実行し（１０４）、得られた複数個の直流分検
出値を平均することにより雑音等を除去し（１０６）、
得られた平均値を記憶する（１０８）。図４に示した処
理を次回実行するまでの間、このようにして記憶された
値を用いて復調器のＤＣオフセットを調整することで、
即ち復調器への入力又は出力を補正することで、復調器
入力中の直流分の変動によるＩ／Ｑ座標原点の移動を防
ぐことができる。
【０００４】
【発明が解決しようとする課題】しかしながら、復調器
への受信信号入力からその直流分を取り出し平均化す
る、という従来の方法には、誤動作が生じやすいという
問題点がある。即ち、局部発振周波数の自動制御（ＡＦ
Ｃ）や、増幅器の利得の自動制御（ＡＧＣ）が十分収束
しておらず、従って直交検波器ひいては復調器への入力
に周波数又は振幅の変動がまだ現れている状態で、上述
の方法による直流分検出及びＤＣオフセット調整を行う
と、復調器入力にて受信信号の飽和が生ずる等、不具合
が発生する。
への受信信号入力からその直流分を取り出し平均化す
る、という従来の方法には、誤動作が生じやすいという
問題点がある。即ち、局部発振周波数の自動制御（ＡＦ
Ｃ）や、増幅器の利得の自動制御（ＡＧＣ）が十分収束
しておらず、従って直交検波器ひいては復調器への入力
に周波数又は振幅の変動がまだ現れている状態で、上述
の方法による直流分検出及びＤＣオフセット調整を行う
と、復調器入力にて受信信号の飽和が生ずる等、不具合
が発生する。
【０００５】また、従来の方法では、平均化の対象とさ
れているのが受信信号中の直流分であるため、短時間の
平均化処理では、受信信号の変化パターン（シンボル列
の内容）の影響を排除できない。そのため、長時間に亘
り直流分の検出を続け多数の平均化対象を得ねばなら
ず、処理時間の長期化に妨げとなっておりまた信頼性の
向上にも支障となっていた。
れているのが受信信号中の直流分であるため、短時間の
平均化処理では、受信信号の変化パターン（シンボル列
の内容）の影響を排除できない。そのため、長時間に亘
り直流分の検出を続け多数の平均化対象を得ねばなら
ず、処理時間の長期化に妨げとなっておりまた信頼性の
向上にも支障となっていた。
【０００６】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、飽和等の不具合が
生じにくく、直流分の検出を短時間で済ますことがで
き、更に信頼性の高いＤＣオフセット調整を実現するこ
とを目的とする。
とを課題としてなされたものであり、飽和等の不具合が
生じにくく、直流分の検出を短時間で済ますことがで
き、更に信頼性の高いＤＣオフセット調整を実現するこ
とを目的とする。
【０００７】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るＤＣオフセット調整回路は、
（１）受信信号を直交検波する直交検波器、直交検波さ
れた受信信号をＩ／Ｑ座標上にプロットする復調器、並
びに直交検波器より前の段に設けられ受信信号を増幅し
又は減衰させる利得調整回路を備えた受信機にて用いら
れるＤＣオフセット調整回路であって、（２）所定状況
が発生してから所定時間が経過するまでの間、直交検波
器への入力が実質的に無入力であると見なせる状態とな
るよう利得調整回路における増幅率又は減衰率を制御す
る手段と、（３）その状態における直交検波器から復調
器への入力に応じて復調器のＤＣオフセットを調整する
手段と、を備えることを特徴とする。また、本発明に係
るＤＣオフセット調整方法は、（１）直交検波された受
信信号を復調する際、直交検波器から復調器への入力に
係るＤＣオフセットを調整するＤＣオフセット調整方法
であって、（２）電源投入直後所定時間経過までの間直
交検波器への受信信号の入力を遮断し、その状態におけ
る直交検波器から復調器への入力に基づき復調器入力に
含まれる直流分を推定し、推定した直流分に応じてＤＣ
オフセットを調整することを特徴とする。
るため、本発明に係るＤＣオフセット調整回路は、
（１）受信信号を直交検波する直交検波器、直交検波さ
れた受信信号をＩ／Ｑ座標上にプロットする復調器、並
びに直交検波器より前の段に設けられ受信信号を増幅し
又は減衰させる利得調整回路を備えた受信機にて用いら
れるＤＣオフセット調整回路であって、（２）所定状況
が発生してから所定時間が経過するまでの間、直交検波
器への入力が実質的に無入力であると見なせる状態とな
るよう利得調整回路における増幅率又は減衰率を制御す
る手段と、（３）その状態における直交検波器から復調
器への入力に応じて復調器のＤＣオフセットを調整する
手段と、を備えることを特徴とする。また、本発明に係
るＤＣオフセット調整方法は、（１）直交検波された受
信信号を復調する際、直交検波器から復調器への入力に
係るＤＣオフセットを調整するＤＣオフセット調整方法
であって、（２）電源投入直後所定時間経過までの間直
交検波器への受信信号の入力を遮断し、その状態におけ
る直交検波器から復調器への入力に基づき復調器入力に
含まれる直流分を推定し、推定した直流分に応じてＤＣ
オフセットを調整することを特徴とする。
【０００８】このように、本発明においては、所定状況
が生じた後所定時間が経過するまでの間、直交検波器へ
の受信信号入力が遮断されている状態即ち無入力状態を
発生させている。この状態における復調器入力は実質的
に直流分のみであり、従って、この復調器入力に応じて
復調器のＤＣオフセットを調整することにより、Ｉ／Ｑ
座標原点のずれ等を補償できる。更に、無入力状態にお
ける復調器入力は、直交検波器より前段の回路における
ＡＦＣ、ＡＧＣの収束状況等の影響や、受信信号の変化
パターンの影響を受けないため、復調器における受信信
号の飽和、処理時間の長時間化、信頼性の限界といった
問題点を、克服又は緩和できる。例えば、ＤＣオフセッ
ト調整量の安定化のため、所定状況発生後所定時間経過
までの間直交検波器から復調器への入力を複数回に亘り
取り込みこれらを平均する際、取り込むべき復調器入力
の個数を従来に比べ少なくすることができ、当該所定状
況発生後比較的短時間の間にＤＣオフセット調整量を決
定して通常動作を開始することができる。
が生じた後所定時間が経過するまでの間、直交検波器へ
の受信信号入力が遮断されている状態即ち無入力状態を
発生させている。この状態における復調器入力は実質的
に直流分のみであり、従って、この復調器入力に応じて
復調器のＤＣオフセットを調整することにより、Ｉ／Ｑ
座標原点のずれ等を補償できる。更に、無入力状態にお
ける復調器入力は、直交検波器より前段の回路における
ＡＦＣ、ＡＧＣの収束状況等の影響や、受信信号の変化
パターンの影響を受けないため、復調器における受信信
号の飽和、処理時間の長時間化、信頼性の限界といった
問題点を、克服又は緩和できる。例えば、ＤＣオフセッ
ト調整量の安定化のため、所定状況発生後所定時間経過
までの間直交検波器から復調器への入力を複数回に亘り
取り込みこれらを平均する際、取り込むべき復調器入力
の個数を従来に比べ少なくすることができ、当該所定状
況発生後比較的短時間の間にＤＣオフセット調整量を決
定して通常動作を開始することができる。
【０００９】更に、無入力状態を発生させるには、直交
検波器より前の段に設けられている利得調整回路（増幅
器や減衰器）における増幅率や減衰率を、制御すればよ
い。例えば、直交検波器より前の段に、ＰＩＮダイオー
ドのスイッチングによりその減衰率が切り替わるＰＩＮ
アッテネータや、その増幅率を目標値に従い自動制御す
る機能を有するＡＧＣアンプが設けられている場合、Ｐ
ＩＮアッテネータにおける減衰率を十分大きくしまたＡ
ＧＣアンプにおける増幅率を十分小さくすることによ
り、無入力状態を好適に発生させることができる。な
お、回路構成によっては、周波数変換のためのミキサや
各種の能動フィルタ等、能動素子を含む回路によって、
同様の利得調整を行うこともできる。
検波器より前の段に設けられている利得調整回路（増幅
器や減衰器）における増幅率や減衰率を、制御すればよ
い。例えば、直交検波器より前の段に、ＰＩＮダイオー
ドのスイッチングによりその減衰率が切り替わるＰＩＮ
アッテネータや、その増幅率を目標値に従い自動制御す
る機能を有するＡＧＣアンプが設けられている場合、Ｐ
ＩＮアッテネータにおける減衰率を十分大きくしまたＡ
ＧＣアンプにおける増幅率を十分小さくすることによ
り、無入力状態を好適に発生させることができる。な
お、回路構成によっては、周波数変換のためのミキサや
各種の能動フィルタ等、能動素子を含む回路によって、
同様の利得調整を行うこともできる。
【００１０】更に、本発明における直流分の検出は、電
源投入直後の所定期間だけでなく、例えば、受信周波数
の切換直後の所定期間に行うようにしてもよい。
源投入直後の所定期間だけでなく、例えば、受信周波数
の切換直後の所定期間に行うようにしてもよい。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施形態に
関し図面に基づき説明する。
関し図面に基づき説明する。
【００１２】図１に、本発明を適用することができる受
信機の一例の構成を示す。この図に示す受信機において
は、アンテナ１０により受信された信号がミキサ１２に
おいて局部発振器１６の出力と混合され、これによりＲ
ＦからＩＦへと変換される。ＩＦに変換された受信信号
は、さらに、ミキサ１８にて局部発振器２０の出力と混
合され、これによりＩＦからベースハンドへと変換され
る。ベースハンドに変換された受信信号は、直交検波器
２４により直交検波され、直交検波器２４の出力は復調
器２６に入力される。復調器２６は、直交検波器２４の
出力から伝送にかかるシンボルを再生し、Ｉ／Ｑ座標系
上にプロットして出力する。
信機の一例の構成を示す。この図に示す受信機において
は、アンテナ１０により受信された信号がミキサ１２に
おいて局部発振器１６の出力と混合され、これによりＲ
ＦからＩＦへと変換される。ＩＦに変換された受信信号
は、さらに、ミキサ１８にて局部発振器２０の出力と混
合され、これによりＩＦからベースハンドへと変換され
る。ベースハンドに変換された受信信号は、直交検波器
２４により直交検波され、直交検波器２４の出力は復調
器２６に入力される。復調器２６は、直交検波器２４の
出力から伝送にかかるシンボルを再生し、Ｉ／Ｑ座標系
上にプロットして出力する。
【００１３】この図に示す受信機は、さらに、各種のフ
ィルタや利得調整回路を備えている。図中、符号２８，
３０，３２，３４及び３６で示されているのは受信信号
の帯域制限や雑音除去等に用いられているＢＰＦであ
る。さらに、ＲＦ段には高周波アンプ３８やＰＩＮアッ
テネータ４０が設けられており、ベースバンド回路には
ＡＧＣアンプ４２が設けられている。本実施形態の特徴
の一つは、ＲＦアンプ３８、ＰＩＮアッテネータ４０、
ミキサ１２及び１８、並びにＡＧＣアンプ４２のいずれ
かを単独で又は組み合わせて制御し、直交検波器２４の
入力にかかるアイソレーションを得て無入力状態を発生
させる点にある。また、本実施形態は、このようにして
発生させた無入力状態にて復調器２６への入力を制御部
（ＤＣオフセット調整回路）４４に取り込み、取り込ん
だ情報を利用してＤＣオフセット調整量を決定すること
を特徴としている。
ィルタや利得調整回路を備えている。図中、符号２８，
３０，３２，３４及び３６で示されているのは受信信号
の帯域制限や雑音除去等に用いられているＢＰＦであ
る。さらに、ＲＦ段には高周波アンプ３８やＰＩＮアッ
テネータ４０が設けられており、ベースバンド回路には
ＡＧＣアンプ４２が設けられている。本実施形態の特徴
の一つは、ＲＦアンプ３８、ＰＩＮアッテネータ４０、
ミキサ１２及び１８、並びにＡＧＣアンプ４２のいずれ
かを単独で又は組み合わせて制御し、直交検波器２４の
入力にかかるアイソレーションを得て無入力状態を発生
させる点にある。また、本実施形態は、このようにして
発生させた無入力状態にて復調器２６への入力を制御部
（ＤＣオフセット調整回路）４４に取り込み、取り込ん
だ情報を利用してＤＣオフセット調整量を決定すること
を特徴としている。
【００１４】図２に示すように、制御部４４は、電源が
投入された直後に直交検波器２４を前段の回路からアイ
ソレートする。具体的には、ＰＩＮアッテネータ４０の
減衰率を通常時に比べ例えば５０ｄＢ増加させ、ＡＧＣ
アンプ４２における増幅率を通常時に比べ６０ｄＢ下げ
ることにより、合計で１１０ｄＢのアイソレーションを
図る（２００）。制御部４４は、この状態で、復調器２
６への入力即ち直流分とみなせる信号を取り込む処理を
（２０２）、所定時間が経過するまでの間（２０４）繰
り返し実行する。制御部４４は、このようにして取り込
んだ復調器２６入力を平均化し（２０６）、その結果得
られた平均値を記憶すると共に（２０８）、直交検波器
２４への入力にかかるアイソレーションを解除する（２
１０）。即ち、ＰＩＮアッテネータ４０の減衰率やＡＧ
Ｃアンプ４２の増幅率を通常時に戻す。制御部４４は、
このようにして記憶した平均値、即ち復調器２６への入
力に含まれる直流分の推定値を利用して、復調器２６に
おけるＤＣオフセット調整を行う。
投入された直後に直交検波器２４を前段の回路からアイ
ソレートする。具体的には、ＰＩＮアッテネータ４０の
減衰率を通常時に比べ例えば５０ｄＢ増加させ、ＡＧＣ
アンプ４２における増幅率を通常時に比べ６０ｄＢ下げ
ることにより、合計で１１０ｄＢのアイソレーションを
図る（２００）。制御部４４は、この状態で、復調器２
６への入力即ち直流分とみなせる信号を取り込む処理を
（２０２）、所定時間が経過するまでの間（２０４）繰
り返し実行する。制御部４４は、このようにして取り込
んだ復調器２６入力を平均化し（２０６）、その結果得
られた平均値を記憶すると共に（２０８）、直交検波器
２４への入力にかかるアイソレーションを解除する（２
１０）。即ち、ＰＩＮアッテネータ４０の減衰率やＡＧ
Ｃアンプ４２の増幅率を通常時に戻す。制御部４４は、
このようにして記憶した平均値、即ち復調器２６への入
力に含まれる直流分の推定値を利用して、復調器２６に
おけるＤＣオフセット調整を行う。
【００１５】従って、本実施形態におけるＤＣオフセッ
ト調整量は、直交検波器２４の前段に設けられている回
路、例えば各局部発振周波数に係るＡＦＣやアンプ４２
におけるＡＧＣ等の収束状態の影響を受けず、また、ア
ンテナ１０によって受信された信号の変化パターンの影
響を受けない。そのため、復調器２６における受信信号
の飽和が生ずる恐れがなく、また、ステップ２０２にか
かる処理を比較的短時間で済ませることができる。この
ようにして、本実施形態によれば、従来に比べ高安定の
受信感度、隣接チャネル選択特性等を、電源投入直後か
ら実現することが可能になる。
ト調整量は、直交検波器２４の前段に設けられている回
路、例えば各局部発振周波数に係るＡＦＣやアンプ４２
におけるＡＧＣ等の収束状態の影響を受けず、また、ア
ンテナ１０によって受信された信号の変化パターンの影
響を受けない。そのため、復調器２６における受信信号
の飽和が生ずる恐れがなく、また、ステップ２０２にか
かる処理を比較的短時間で済ませることができる。この
ようにして、本実施形態によれば、従来に比べ高安定の
受信感度、隣接チャネル選択特性等を、電源投入直後か
ら実現することが可能になる。
【００１６】なお、上述の実施形態では、電源投入直後
における所定時間における処理をその特徴の一つとして
いたが、本発明は、電源投入直後以外に、受信周波数の
切替直後といった状況にも、適用することが可能であ
る。さらに、上述の実施形態では、内蔵されているＰＩ
Ｎダイオードを用いてその減衰率を増大させることが可
能なＰＩＮアッテネータ４０や、元来増幅率を変化させ
ることが可能なアンプであるＡＧＣアンプ４２を用い
て、直交検波器２４の入力にかかるアイソレーションを
得ていたが、これ以外の回路を利用してアイソレーショ
ンを得るようにしてもよい。例えば、ＲＦアンプ３８、
ミキサ１２及び１８等をステップ２００の実現に利用す
ることができる。
における所定時間における処理をその特徴の一つとして
いたが、本発明は、電源投入直後以外に、受信周波数の
切替直後といった状況にも、適用することが可能であ
る。さらに、上述の実施形態では、内蔵されているＰＩ
Ｎダイオードを用いてその減衰率を増大させることが可
能なＰＩＮアッテネータ４０や、元来増幅率を変化させ
ることが可能なアンプであるＡＧＣアンプ４２を用い
て、直交検波器２４の入力にかかるアイソレーションを
得ていたが、これ以外の回路を利用してアイソレーショ
ンを得るようにしてもよい。例えば、ＲＦアンプ３８、
ミキサ１２及び１８等をステップ２００の実現に利用す
ることができる。
【図１】 本発明を適用可能な受信機の一例構成を示す
ブロック図である。
ブロック図である。
【図２】 本発明の一実施形態における電源投入直後の
制御部の動作の流れを示すフローチャートである。
制御部の動作の流れを示すフローチャートである。
【図３】 入力中に含まれる直流分の変化によって生ず
るＩ／Ｑ座標原点の移動を示す平面図である。
るＩ／Ｑ座標原点の移動を示す平面図である。
【図４】 一従来技術におけるＤＣオフセット調整量決
定手順を示すフローチャートである。
定手順を示すフローチャートである。
１２，１８ ミキサ、２４ 直交検波器、２６ 復調
器、３８ ＲＦアンプ、４０ ＰＩＮアッテネータ、４
２ ＡＧＣアンプ、４４ 制御部（ＤＣオフセット調整
回路）。
器、３８ ＲＦアンプ、４０ ＰＩＮアッテネータ、４
２ ＡＧＣアンプ、４４ 制御部（ＤＣオフセット調整
回路）。
Claims (5)
- 【請求項１】 受信信号を直交検波する直交検波器、直
交検波された受信信号をＩ／Ｑ座標上にプロットする復
調器、並びに直交検波器より前の段に設けられ受信信号
を増幅し又は減衰させる利得調整回路を備えた受信機に
て用いられるＤＣオフセット調整回路であって、 所定状況が発生してから所定時間が経過するまでの間、
直交検波器への入力が実質的に無入力であると見なせる
状態となるよう利得調整回路における増幅率又は減衰率
を制御する手段と、 その状態における直交検波器から復調器への入力に応じ
て復調器のＤＣオフセットを調整する手段と、 を備えることを特徴とするＤＣオフセット調整回路。 - 【請求項２】 請求項１記載のＤＣオフセット調整回路
であって、 直交検波器より前の段に設けられている利得調整回路の
うち、ＰＩＮダイオードのスイッチングによりその減衰
率が切り替わるＰＩＮアッテネータ又はその増幅率を目
標値に従い自動制御する機能を有するＡＧＣアンプを用
いて、直交検波器への入力が実質的に無入力であると見
なせる状態を発生させることを特徴とするＤＣオフセッ
ト調整回路。 - 【請求項３】 請求項１又は２記載のＤＣオフセット調
整回路であって、 上記所定状況が発生してから上記所定時間が経過するま
での間に、直交検波器から復調器への入力を複数回に亘
り取り込み、これらを平均することにより得られた直流
分推定値に応じて復調器のＤＣオフセットを調整するこ
とを特徴とするＤＣオフセット調整回路。 - 【請求項４】 請求項１乃至３記載のＤＣオフセット調
整回路であって、 上記所定状況が、直交検波器又は復調器を含む回路への
電源の投入又は受信周波数の切換であることを特徴とす
るＤＣオフセット調整回路。 - 【請求項５】 直交検波された受信信号を復調する際、
直交検波器から復調器への入力に係るＤＣオフセットを
調整するＤＣオフセット調整方法であって、 電源投入直後所定時間経過までの間直交検波器への受信
信号の入力を遮断し、その状態における直交検波器から
復調器への入力に基づき復調器入力に含まれる直流分を
推定し、推定した直流分に応じてＤＣオフセットを調整
することを特徴とするＤＣオフセット調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11014037A JP2000216836A (ja) | 1999-01-22 | 1999-01-22 | Ｄｃオフセット調整回路及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11014037A JP2000216836A (ja) | 1999-01-22 | 1999-01-22 | Ｄｃオフセット調整回路及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216836A true JP2000216836A (ja) | 2000-08-04 |
Family
ID=11849944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11014037A Pending JP2000216836A (ja) | 1999-01-22 | 1999-01-22 | Ｄｃオフセット調整回路及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000216836A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020051301A (ko) * | 2000-12-22 | 2002-06-28 | 오길록 | 직류전원 오프셋이 제어된 디지털 직교 복조 장치 |
| WO2004013961A1 (ja) | 2002-08-06 | 2004-02-12 | Sony Corporation | ゲインコントロールアンプ、受信回路および無線通信装置 |
| WO2004071040A1 (ja) * | 2003-02-06 | 2004-08-19 | Mitsubishi Denki Kabushiki Kaisha | Ａ／ｄコンバータのオフセット補正回路 |
| US7171185B2 (en) | 2002-01-29 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Direct conversion receiver and DC offset reducing method |
| CN109525264A (zh) * | 2017-09-18 | 2019-03-26 | 硅谷实验室公司 | 用于am无线电的自适应信号压缩器 |
-
1999
- 1999-01-22 JP JP11014037A patent/JP2000216836A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020051301A (ko) * | 2000-12-22 | 2002-06-28 | 오길록 | 직류전원 오프셋이 제어된 디지털 직교 복조 장치 |
| US7171185B2 (en) | 2002-01-29 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Direct conversion receiver and DC offset reducing method |
| WO2004013961A1 (ja) | 2002-08-06 | 2004-02-12 | Sony Corporation | ゲインコントロールアンプ、受信回路および無線通信装置 |
| US7196579B2 (en) | 2002-08-06 | 2007-03-27 | Sony Corporation | Gain-controlled amplifier, receiver circuit and radio communication device |
| WO2004071040A1 (ja) * | 2003-02-06 | 2004-08-19 | Mitsubishi Denki Kabushiki Kaisha | Ａ／ｄコンバータのオフセット補正回路 |
| CN109525264A (zh) * | 2017-09-18 | 2019-03-26 | 硅谷实验室公司 | 用于am无线电的自适应信号压缩器 |
| CN109525264B (zh) * | 2017-09-18 | 2021-08-06 | 硅谷实验室公司 | 用于am无线电的自适应信号压缩器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7245894B2 (en) | Radio receiver and radio signal processing method with controlling gain | |
| US6226504B1 (en) | Receiving apparatus | |
| RU2308804C2 (ru) | Приемная система amps, использующая архитектуру нулевой промежуточной частоты | |
| JP3852919B2 (ja) | 無線受信機 | |
| KR100871940B1 (ko) | 다중 캐리어 통신 시스템에서 수신기에 대한 이득 제어 | |
| JPH0746148A (ja) | Ａｇｃ回路付受信機 | |
| JPH09205332A (ja) | 受信機の飽和防止回路 | |
| US6826418B2 (en) | Radio circuit and control method of radio circuit | |
| JPH07336283A (ja) | 線形受信機 | |
| JPH10276125A (ja) | 移動無線受信装置 | |
| US6392479B2 (en) | Automatic gain controller and automatic gain control method, and radio communications apparatus equipped with automatic gain control function | |
| JP2000216836A (ja) | Ｄｃオフセット調整回路及び方法 | |
| US7542529B2 (en) | Wireless receiving device suppressing occurrence of reception error | |
| JP4218436B2 (ja) | Ｄｃオフセット調整回路、チューナユニット、および受信装置 | |
| JP2000059451A (ja) | Ｑｐｓｋ変調信号受信ユニット | |
| KR100716540B1 (ko) | 디지털 자동이득제어 장치 | |
| US8238857B2 (en) | Apparatus and method for performing attenuation function in cable broadcast receiver | |
| JPH05291986A (ja) | 自動利得制御回路 | |
| JPH1098343A (ja) | 受信機 | |
| JP2005175784A (ja) | Ｆｍラジオ受信機 | |
| JPH06276243A (ja) | 受信装置 | |
| JP2001053636A (ja) | 自動利得制御回路 | |
| JPH09294080A (ja) | Ａｍラジオ受信機 | |
| JP2001044861A (ja) | 受信装置 | |
| JP2010147975A (ja) | 高周波受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |