JP2009060215A - 高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器 - Google Patents
高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器 Download PDFInfo
- Publication number
- JP2009060215A JP2009060215A JP2007223785A JP2007223785A JP2009060215A JP 2009060215 A JP2009060215 A JP 2009060215A JP 2007223785 A JP2007223785 A JP 2007223785A JP 2007223785 A JP2007223785 A JP 2007223785A JP 2009060215 A JP2009060215 A JP 2009060215A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency module
- amplifier circuit
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Abstract
【課題】本発明は、消費電流の増大やコストアップを招くことなく、受信感度を向上することが可能な高周波モジュールを提供することを目的とする。
【解決手段】本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路203と、ミキサ回路203の出力信号から不要周波数成分を除去するフィルタ回路205と、フィルタ回路205の出力信号を増幅して出力するゲイン制御可能なアンプ回路210と、を有して成る高周波モジュールにおいて、アンプ回路210の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上の抵抗素子R1a、R1bを直列に挿入した構成とされている。
【選択図】図2
【解決手段】本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路203と、ミキサ回路203の出力信号から不要周波数成分を除去するフィルタ回路205と、フィルタ回路205の出力信号を増幅して出力するゲイン制御可能なアンプ回路210と、を有して成る高周波モジュールにおいて、アンプ回路210の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上の抵抗素子R1a、R1bを直列に挿入した構成とされている。
【選択図】図2
Description
本発明は、携帯型テレビ、携帯型DVD[Digital Versatile Disc]機器、携帯電話端末、PMP[Portable Multimedia Player]等に使用される高周波モジュール、並びに、それを内蔵する携帯電話端末、及び、モバイル用途の電子機器に関するものである。
従来の高周波モジュール(例えば、ワンセグチューナモジュール)の多くは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成り、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間は、何ら素子を介することなく直接的に接続されるか、或いは、直流阻止用のコンデンサのみを介して接続されていた。
なお、上記に関連する従来技術の一例としては、本願出願人による特許文献1を挙げることができる。
特開2007−174399号公報
ところで、携帯型テレビ、携帯型DVD機器、携帯電話端末、PMP等に使用される高周波モジュールにとって重要な性能の1つに省電力が挙げられる。セットの電池寿命は、当然長い方が良く、高周波モジュールを含む部品の全てが性能の限界まで省電力を施す設定となっている。
従来の高周波モジュールに於いても、省電力は必須項目であり、これを構成するゲイン制御可能なアンプ回路に於いても、性能限界まで電流を下げて使用する必要がある。
しかしながら、従来の高周波モジュールでは、先述したように、アンプ回路の出力端とその後段に接続される復調回路の入力端との間は、何ら素子を介することなく直接的に接続されるか、或いは、直流阻止用のコンデンサのみを介して接続されていたため、後段に接続される復調回路の入力インピーダンスが充分に高くなければ、アンプ回路の歪み性能が悪化するおそれがあり、一定以上の省電力化の妨げとなっていた。
当然、アンプ回路に大きな電流を流せば、性能問題は解決可能であるが、セットの電池寿命が問題となり、性能のトレードオフが生じていた。
また、復調回路の入力インピーダンスが充分に高ければ、アンプ回路に影響を及ぼすことはなく、アンプ回路の歪み性能に関して見れば、その性能劣化は生じないが、復調回路の入力インピーダンスを充分高く設計するのは、価格の面から見て問題があった。
なお、アンプ回路の歪み性能が悪化した場合、中間周波数信号に歪みが生じて、ノイズが多くなり(C/N[Carrier/Noise]値が悪化し)、綺麗な信号を後段の復調回路に伝送することができなくなるため、受信感度の劣化を生じていた。
本発明は、上記の問題点に鑑み、消費電流の増大やコストアップを招くことなく、受信感度を向上することが可能な高周波モジュール、並びに、これを用いた携帯電話端末、及び、携帯用途の電子機器を提供することを目的とする。
上記目的を達成するために、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上の抵抗素子を直列に挿入した構成(第1の構成)とされている。
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上のインダクタンス素子を直列に挿入した構成(第2の構成)としてもよい。
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上のチップビーズを直列に挿入した構成(第3の構成)としてもよい。
なお、上記第1〜第3いずれかの構成から成る高周波モジュールは、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子を直列に挿入した構成(第4の構成)にするとよい。
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、対グランドに1個以上のインダクタンス素子を挿入した構成(第5の構成)としてもよい。
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、1個以上のインダクタンス素子を挿入した構成(第6の構成)としてもよい。
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子と、少なくとも1個以上の抵抗素子を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、1個以上のインダクタンス素子を挿入した構成(第7の構成)としてもよい。
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端の間に、少なくとも1個以上の直流阻止用のコンデンサ素子と、少なくとも1個以上の抵抗素子とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードとの間に、1個以上のインダクタンス素子を挿入した構成(第8の構成)としてもよい。
また、本発明に係る携帯電話端末は、上記第1〜第8いずれかの構成から成る高周波モジュールを内蔵した構成(第9の構成)とされている。
また、本発明に係る携帯用途の電子機器は、上記第1〜第8いずれかの構成から成る高周波モジュールを内蔵した構成(第10の構成)とされている。
本発明に係る高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器であれば、消費電流の増大やコストアップを招くことなく、アンプ回路の歪み性能を改善し、受信感度を向上することが可能となる。
以下では、携帯型テレビ、携帯型DVD機器、携帯電話端末、PMP等に使用される高周波モジュールのうち、ワンセグチューナモジュールに本発明を適用した場合を例に挙げて、本発明の詳細な説明を行うことにする。
図1は、本発明に係る高周波モジュール(ワンセグチューナモジュール)の概略構成を示すブロック図である。
図1に示すワンセグチューナモジュール1は、各テレビ放送局より送信されるワンセグ放送のうち、1局を選局して希望の番組を受信させるための回路である。
アンテナ2で受信されたワンセグ放送信号は、アンテナ2からワンセグチューナモジュール1の高周波信号入力端子(RF_IN)に入力され、ワンセグ放送信号の帯域であるUHF[Ultra High Frequency]帯域のみを通過させるUHFフィルタ10を介して、高周波信号処理IC20(以下では、RF_IC20と呼ぶ)に内蔵された高周波信号用の可変利得アンプ回路201(以下では、RF_VGA回路201と呼ぶ)に入力される。
RF_VGA回路201は、強電力のワンセグ放送信号を受信する場合でも、RF_VGA回路201自身や後段の回路で取り扱う信号が歪まないように、ゲイン制御が可能なアンプ回路である。基本的には、ワンセグモジュール1内に搭載されている後段のOFDM[Orthogonal Frequency Division Multiplexing]復調IC30から出力される制御信号(RF_AGC電圧)によって、RF_VGA回路201は適切なゲインとなり、歪みによる受信劣化を防ぐことが可能となる。
なお、RF_VGA回路201には、自身で受信電力を検波する機能部(図1の受信電力検波回路202)を持ち合わせているものもあり、RF_VGA回路201だけで自動的にゲインを最適化するものもある。
RF_VGA回路201によって適切な信号レベルとなったワンセグ放送信号は、ミキサ回路203に入力され、後段のOFDM復調IC30において取り扱いが容易となる中間周波数信号(以下では、IF信号と呼ぶ)に変換される。
ミキサ回路203は、基本的にはスーパーヘテロダイン方式を使用しており、受信すべきワンセグ放送信号と、そのワンセグ放送信号の周波数よりも所定の中間周波数だけ下側(又は上側)の周波数を有する局部発振信号と、をミキサ回路203に入力することにより、その差成分であるIF信号を出力するものである。
なお、上記のIF信号は、PLL[Phase Locked Loop]回路204(外付けの水晶やループフィルタを含む)によって常に一定の周波数に保たれ、多くは1[MHz]以下の信号となるため、OFDM復調IC30にて復調することが可能となる。
なお、図1では、ミキサ回路203として、2つのミキサ回路203a、203bを用いており、また、ミキサ回路203の後段に接続されるフィルタ回路205として、IFフィルタ205bのほかに、ポリフェーズフィルタ205aが追加されている。これは、スーパーヘテロダイン方式のミキサ回路では避けられないイメージ妨害を除去するための構成である。
IF信号を1[MHz]以下とした場合、イメージ妨害周波数は、放送信号の受信帯域内に入ってくるため、この構成を行っていないと、受信感度が悪化し、ひどい場合には受信できなくなる。
また、図1では、2つの局部発振信号発生回路206a、206bをスイッチ207で切り替えて用いているが、これは、低域周波数用の局部発振信号発生回路206aと、高域周波数用の局部発振信号発生回路206bの2つを用いて、UHF帯域の全帯域をカバーしているためである。
また、図1では、分周器208を用いて局部発振信号を分周しているが、これは、位相雑音性能改善のために、局部発振信号発生回路206a、206bにおいて、局部発振信号を本来必要な周波数の2倍の周波数で発振させているため、ミキサ回路203への入力に際しては、局部発振信号発生回路206a、206bで生成された局部発振信号の周波数を半分に分周する必要があるためである。なお、分周器208で生成される信号は、バッファ209a、209bを介して、ミキサ回路203a、203bに入力される。
一方、ミキサ回路203から出力されたIF信号は、フィルタ回路205(図1の例では、ポリフェーズフィルタ205aとIFフィルタ205b)を介して、IF信号用の可変利得アンプ回路210(以下では、IF_VGA回路210と呼ぶ)に入力される。
上記したフィルタ回路205の役目は、IF信号以外の不要な周波数成分(ノイズ)を除去するものであり、後段のIF_VGA回路210などで不要なノイズを増幅させないようにしている。
また、IF_VGA回路210は、ゲイン制御が可能なアンプ回路であり、基本的にはワンセグチューナモジュール1内に搭載されている後段のOFDM復調IC30から出力される制御信号(IF_AGC電圧)によって、IF_VGA回路210は適切なゲインとなり、OFDM復調IC30での復調動作において、一番良い復調性能が得られるように動作する。
なお、ワンセグチューナモジュールの多くは、図1に示すように、RF_IC20とOFDM復調IC30、及び、その周辺回路によって構成されるが、RF_IC20部分については、前述のRF_VGA回路201からIF_VGA回路210までの機能を含むものが多い。
また、OFDM復調IC30は、RF_IC20から出力されたIF信号をOFDM復調する回路である。
このOFDM復調IC30から出力されるTS出力信号(SBYTE、VALID、ERROR、SRCK、SRDT)は、ワンセグチューナモジュール1の後段に接続されるバックエンドIC(デジタル復号回路)において、映像信号、音声信号、データとして復号され、液晶パネルモジュールなどに出力すれば映像やデータ情報が見えるし、スピーカなどに出力すれば音声が聞こえることになる。
なお、最近では、パーソナルコンピュータなどでソフトウエア的にデジタル復号が行われる場合もあり、バックエンドICを要することなく、映像や音声を視聴することも可能である。
このように、ワンセグチューナモジュール1は、これらの機能を1つのパッケージに集約し、I2Cバスなどを介した通信によって、セット側のホストICやパーソナルコンピュータから制御することのできる高周波モジュールである。
次に、ワンセグチューナモジュール1の特徴的構成について、詳細な説明を行う。
図2は、ワンセグチューナモジュール1の第1実施形態を示す回路図である。
本図に示すように、第1実施形態のワンセグチューナモジュール1は、IF_VGA回路210の出力端とその後段に接続されるOFDM復調IC30の入力端との間に、少なくとも1個以上の抵抗素子(図2では、抵抗R1a、R1b)を直列に挿入した構成とされている。
このように抵抗R1a、R1bを挿入することにより、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上高めることが可能となる。
なお、抵抗R1a、R1bの抵抗値は、実験上100[Ω]程度が望ましいが、OFDM復調IC30の入力インピーダンスが100[Ω]程度と低い場合であっても、抵抗R1a、R1bの挿入により、OFDM復調IC30の見かけ上の入力インピーダンスは、300[Ω]程度まで高められる。
従って、消費電流の増大やコストアップを招くことなく、IF_VGA回路210に対する後段からの影響を軽減することができるので、IF_VGA回路210の歪み性能を改善することができ、また、IF_VGA回路210の回路電流を下げたとしても、その歪み性能を維持することが可能となる。
なお、抵抗R1a、R1bの抵抗値を上げるほど、IF_VGA回路210の歪み性能を改善することが可能である。ただし、抵抗値R1a、R1bの抵抗値を上げると、それだけ信号は減衰するため、上限は実験上、1[kΩ]程度までである。
また、抵抗R1a、R1bを挿入したことにより、IF_VGA回路210の出力バイアス電位と、OFDM復調IC30の入力バイアス電位との間に、何らかの理由でずれが生じた場合であっても、抵抗R1a、R1bで上記のずれを吸収することができるので、バイアスずれによる性能悪化を防ぐことも可能となる。
図3は、ワンセグチューナモジュール1の第2実施形態を示す回路図である。
本図に示すように、第2実施形態のワンセグチューナモジュール1は、IF_VGA回路210の出力端とその後段に接続されるOFDM復調IC30の入力端との間に、少なくとも1個以上のインダクタンス素子(図3では、コイルL1a、L1b)を直列に挿入した構成とされている。
このようにコイルL1a、L1bを挿入したことにより、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上高めることが可能となる。
また、抵抗素子を挿入した第1実施形態と異なり、インダクタンス素子を挿入した第2実施形態では、OFDM復調IC30の入力容量(不図示)と、挿入されたインダクタンス素子によって、LPF(ローパスフィルタ)が構成される。そのため、IF_VGA回路210の歪みの中でも、特に高調波成分を減少させることができ、抵抗素子を挿入した第1実施形態に近い効果を得ることが可能となる。
図4は、ワンセグチューナモジュール1の第3実施形態を示す回路図である。
本図に示すように、第3実施形態のワンセグチューナモジュール1は、IF_VGA回路210の出力端とその後段に接続されるOFDM復調IC30の入力端との間に、少なくとも1個以上のチップビーズ(図4では、チップビーズCB1a、CB1b)を直列に挿入した構成とされている。
このようにチップビーズCB1a、CB1bを挿入したことにより、第1、第2実施形態と同様、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上高めることが可能となる。
また、インダクタンス素子を挿入した第2実施形態と異なり、チップビーズを挿入した第3実施形態であれば、OFDM復調IC30の入力容量に関わらず、単体でLPFを構成することが可能となるため、バラツキも少なく、安定して本発明の効果を得ることが可能となる。
図5は、ワンセグチューナモジュール1の第4実施形態を示す回路図である。
本図に示すように、第4実施形態のワンセグチューナモジュール1は、IF_VGA回路210の出力端とその後段に接続されるOFDM復調IC30の入力端との間に、少なくとも1個以上の抵抗素子(図5では、抵抗R2a、R2b)と、少なくとも1個以上の直流阻止用のコンデンサ素子(図5では、コンデンサC1a、C1b)と、を直列に挿入した構成とされている。なお、抵抗素子に代えて、第2実施形態や第3実施形態で示したように、インダクタンス素子やチップビーズを挿入しても構わない。
このように抵抗R2a、R2b(或いは、インダクタンス素子、チップビーズ)を挿入したことにより、第1実施形態と同様、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上高めることが可能となる。
なお、追加のコンデンサC1a、C1bを挿入したことにより、バイアスずれによる性能悪化を防ぐことはできなくなるが、OFDM復調IC30の入力インピーダンスを見かけ上高める効果は、第1〜第3実施形態と同様に期待することができる。
第4実施形態の構成は、IF_VGA回路210の出力バイアス電位と、OFDM復調IC30の入力バイアス電位が十分離れている場合に使用することが望ましい。
図6は、ワンセグチューナモジュール1の第5実施形態を示す回路図である。
本図に示すように、第5実施形態のワンセグチューナモジュール1は、IF_VGA回路210の出力端とその後段に接続されるOFDM復調IC30の入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子(図6では、コンデンサC2a、C2b、C3a、C3b)を直列に挿入するとともに、対グランドに1個以上のインダクタンス素子(図6では、コイルL2a、L2b)を挿入した構成とされている。
このような構成とすることにより、OFDM復調IC30の入力回路に寄生している寄生容量Cps1と、挿入されたコイルL2a、L2bがIF信号の周波数で同調することにより、その間のインピーダンスが理論上無限大となる。つまり、OFDM復調IC30の入力回路に寄生している寄生容量Cps1をキャンセルすることが可能となり、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上高めることが可能となる。
図7は、ワンセグチューナモジュール1の第6実施形態を示す回路図である。
本図に示すように、第6実施形態のワンセグチューナモジュール1は、IF_VGA回路210の差動出力端とその後段に接続されるOFDM復調IC30の差動入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子(図7では、コンデンサC4a、C4b、C5a、C5b)を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、1個以上のインダクタンス素子(図7では、コイルL3)を挿入した構成とされている。
このように、インダクタンス素子をIF信号の差動信号経路間に挿入することにより、OFDM復調IC30の差動入力回路に寄生している寄生容量Cps2と、挿入されたコイルL3がIF信号の周波数で同調することにより、差動信号経路間のインピーダンスが理論上無限大となる。つまり、OFDM復調IC30の差動入力回路に寄生している寄生容量Cps2をキャンセルすることが可能となり、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上高めることが可能となる。
図8は、ワンセグチューナモジュール1の第7実施形態を示す回路図である。
本図に示すように、第7実施形態のワンセグチューナモジュール1は、IF_VGA回路210の差動出力端とその後段に接続されるOFDM復調IC30の差動入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子(図8では、コンデンサC6a、C6b)と、少なくとも1個以上の抵抗素子(図8では、抵抗R3a、R3b)を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、1個以上のインダクタンス素子(図8では、コイルL4a、L4b)を挿入した構成とされている。
このような構成とすることにより、第5実施形態と同様、OFDM復調IC30の入力回路に寄生している寄生容量Cps1と、挿入されたコイルL4a、L4bがIF信号の周波数で同調することにより、その間のインピーダンスが理論上無限大となる。つまり、OFDM復調IC30の入力回路に寄生している寄生容量Cps1をキャンセルすることが可能となり、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上高めることが可能となる。
また、抵抗R3a、R3bを挿入することにより、第1実施形態と同様、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上さらに高めることが可能となる。
図9は、ワンセグチューナモジュール1の第8実施形態を示す回路図である。
本図に示すように、第8実施形態のワンセグチューナモジュール1は、IF_VGA回路210の差動出力端とその後段に接続されるOFDM復調IC30の差動入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子(図9では、コンデンサC7a、C7b)と、少なくとも1個以上の抵抗素子(図9では、抵抗R4a、R4b)とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードの間に、1個以上のインダクタンス素子(図9では、コイルL5)を挿入した構成とされている。
このように、インダクタンス素子をIF信号の差動信号経路間に挿入することにより、第6実施形態と同様、OFDM復調IC30の差動入力回路に寄生している寄生容量Cps2と、挿入されたコイルL5がIF信号の周波数で同調することにより、差動信号経路間のインピーダンスが理論上無限大となる。つまり、OFDM復調IC30の差動入力回路に寄生している寄生容量Cps2をキャンセルすることが可能となり、IF_VGA回路210から見たOFDM復調IC30の入力インピーダンスを見かけ上高めることが可能となる。
なお、上記の実施形態では、ワンセグチューナモジュールに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の高周波モジュールにも広く適用することが可能である。
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
本発明は、携帯型テレビ、携帯型DVD機器、携帯電話端末、PMP等に使用される高周波モジュールの受信感度を高める上で有用な技術である。
1 高周波モジュール(ワンセグチューナモジュール)
2 アンテナ
10 UHFフィルタ
20 高周波信号処理IC(RF_IC)
201 高周波信号用の可変利得アンプ回路(RF_VGA回路)
202 受信電力検波回路
203、203a、203b ミキサ回路
204 PLL回路
205 フィルタ回路
205a ポリフェーズフィルタ
205b IFフィルタ
206a、206b 局部発振信号発生回路(VCO)
207 スイッチ
208 分周器
209a、209b バッファ
210 中間周波数信号用の可変利得アンプ回路(IF_VGA回路)
30 OFDM復調IC
R1a〜R4a、R1b〜R4b 抵抗素子
L1a〜L4a、L1b〜L4b、L3、L5 インダクタンス素子(コイル)
CB1a、CB1b チップビーズ
C1a〜C7a、C1b〜C7b コンデンサ素子
2 アンテナ
10 UHFフィルタ
20 高周波信号処理IC(RF_IC)
201 高周波信号用の可変利得アンプ回路(RF_VGA回路)
202 受信電力検波回路
203、203a、203b ミキサ回路
204 PLL回路
205 フィルタ回路
205a ポリフェーズフィルタ
205b IFフィルタ
206a、206b 局部発振信号発生回路(VCO)
207 スイッチ
208 分周器
209a、209b バッファ
210 中間周波数信号用の可変利得アンプ回路(IF_VGA回路)
30 OFDM復調IC
R1a〜R4a、R1b〜R4b 抵抗素子
L1a〜L4a、L1b〜L4b、L3、L5 インダクタンス素子(コイル)
CB1a、CB1b チップビーズ
C1a〜C7a、C1b〜C7b コンデンサ素子
Claims (10)
- 局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上の抵抗素子を直列に挿入したことを特徴とする高周波モジュール。 - 局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上のインダクタンス素子を直列に挿入したことを特徴とする高周波モジュール。 - 局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上のチップビーズを直列に挿入したことを特徴とする高周波モジュール。 - 前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子を直列に挿入したことを特徴とする請求項1〜3のいずれかに記載の高周波モジュール。
- 局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、対グランドに1個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。 - 局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、1個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。 - 局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子と、少なくとも1個以上の抵抗素子を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、1個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。 - 局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも1個以上の直流阻止用のコンデンサ素子と、少なくとも1個以上の抵抗素子とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードとの間に、1個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。 - 請求項1〜8のいずれかに記載の高周波モジュールを内蔵した携帯電話端末。
- 請求項1〜8のいずれかに記載の高周波モジュールを内蔵した携帯用途の電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007223785A JP2009060215A (ja) | 2007-08-30 | 2007-08-30 | 高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器 |
US12/122,209 US20090058552A1 (en) | 2007-08-30 | 2008-05-16 | High-frequency module, and mobile telephone and electronic device provided therewith |
CNA2008101099714A CN101378265A (zh) | 2007-08-30 | 2008-06-06 | 高频模块和设置有该高频模块的移动电话及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007223785A JP2009060215A (ja) | 2007-08-30 | 2007-08-30 | 高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009060215A true JP2009060215A (ja) | 2009-03-19 |
Family
ID=40406528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007223785A Pending JP2009060215A (ja) | 2007-08-30 | 2007-08-30 | 高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090058552A1 (ja) |
JP (1) | JP2009060215A (ja) |
CN (1) | CN101378265A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015533464A (ja) * | 2012-11-01 | 2015-11-24 | 中興通訊股▲ふん▼有限公司 | 集積化受信装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012502512A (ja) * | 2008-09-05 | 2012-01-26 | イセラ・カナダ・ユーエルシー | 無線用途向けの切換可能出力付き受動送信器構成 |
JP5395929B2 (ja) * | 2012-06-05 | 2014-01-22 | カヤバ工業株式会社 | 電圧検出回路 |
CN105375920A (zh) * | 2015-12-15 | 2016-03-02 | 天津光电通信技术有限公司 | 一种输出信号频率可控的本振模块及实现方法 |
US10475786B1 (en) * | 2018-05-23 | 2019-11-12 | Texas Instruments Incorporated | Packaged semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1056392A (ja) * | 1996-08-08 | 1998-02-24 | Matsushita Electric Ind Co Ltd | 複数伝送方式、複数周波数帯域移動無線機の受信ミキサ回路 |
US7164329B2 (en) * | 2001-04-11 | 2007-01-16 | Kyocera Wireless Corp. | Tunable phase shifer with a control signal generator responsive to DC offset in a mixed signal |
JP3852919B2 (ja) * | 2001-12-25 | 2006-12-06 | 株式会社東芝 | 無線受信機 |
JP4403141B2 (ja) * | 2003-12-01 | 2010-01-20 | パナソニック株式会社 | 受信装置及び受信方法 |
JP3686074B1 (ja) * | 2004-02-23 | 2005-08-24 | シャープ株式会社 | 無線受信回路および無線携帯機器 |
-
2007
- 2007-08-30 JP JP2007223785A patent/JP2009060215A/ja active Pending
-
2008
- 2008-05-16 US US12/122,209 patent/US20090058552A1/en not_active Abandoned
- 2008-06-06 CN CNA2008101099714A patent/CN101378265A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015533464A (ja) * | 2012-11-01 | 2015-11-24 | 中興通訊股▲ふん▼有限公司 | 集積化受信装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090058552A1 (en) | 2009-03-05 |
CN101378265A (zh) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7127217B2 (en) | On-chip calibration signal generation for tunable filters for RF communications and associated methods | |
US7756500B1 (en) | Active inductor circuits for filtering in a cable tuner circuit | |
US8798570B2 (en) | Accurate radio frequency filtering using active intermediate frequency feedback | |
US8159619B2 (en) | Multi-standard integrated television receiver | |
JP2009060215A (ja) | 高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器 | |
JP2009065511A (ja) | 増幅回路及び通信機 | |
US8315584B2 (en) | Semiconductor integrated circuit and broadcast receiver | |
TWI362177B (en) | Mixer with dynamic intermediate frequency for radio-frequency front-end and method using the same | |
US8938207B2 (en) | Radio frequency receiver and radio receiver | |
CN100479504C (zh) | 具有低失真性能和低功耗的调谐器电路和数字广播接收器 | |
JPWO2014080586A1 (ja) | 可変利得増幅器、およびこれを備えたチューナシステム | |
JP5393703B2 (ja) | 制御可能な減衰段を有するifフィルタを備えるチューナおよび個別のチューナを備える受信機 | |
US9673769B2 (en) | Variable gain circuit and tuner system provided with same | |
JP5079595B2 (ja) | フィルタ回路および無線機器 | |
US8301105B2 (en) | Receiver front end | |
JP5174632B2 (ja) | テレビジョン放送受信回路 | |
JP2009272864A (ja) | 信号処理回路 | |
JP2008103970A (ja) | ミキサ及び受信装置 | |
JP2011142384A (ja) | アンテナ整合回路及びそれを備えた高周波受信装置 | |
JP4470744B2 (ja) | 高周波信号受信装置とこれを用いた電子機器 | |
JP2005094553A (ja) | デジタルチューナ | |
KR101331663B1 (ko) | 아날로그 및 디지털 위성파 겸용 튜너 | |
JPWO2005002056A1 (ja) | Vco装置 | |
JP4954040B2 (ja) | 携帯通信端末 | |
JP3754029B2 (ja) | 受信回路及び受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |