JP5079595B2 - フィルタ回路および無線機器 - Google Patents

フィルタ回路および無線機器 Download PDF

Info

Publication number
JP5079595B2
JP5079595B2 JP2008133034A JP2008133034A JP5079595B2 JP 5079595 B2 JP5079595 B2 JP 5079595B2 JP 2008133034 A JP2008133034 A JP 2008133034A JP 2008133034 A JP2008133034 A JP 2008133034A JP 5079595 B2 JP5079595 B2 JP 5079595B2
Authority
JP
Japan
Prior art keywords
circuit
filter circuit
filter
frequency
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008133034A
Other languages
English (en)
Other versions
JP2009284142A (ja
Inventor
雄亮 金澤
義久 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008133034A priority Critical patent/JP5079595B2/ja
Publication of JP2009284142A publication Critical patent/JP2009284142A/ja
Application granted granted Critical
Publication of JP5079595B2 publication Critical patent/JP5079595B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、中心周波数を調整する周波数チューニングが容易に行えるフィルタ回路、およびそれを備える無線機器に関するものである。
テレビジョン(以下「TV」と称する)チューナでは、良好な受信特性を実現するため、受信希望チャネルの信号以外の信号を抑制するフィルタ回路が用いられている。このフィルタ回路としてはバンドパスフィルタ回路が良く用いられる。非特許文献1に開示されているバンドパスフィルタ回路の一例であるバンドパスフィルタ回路110の構成を図8(a)に、その周波数特性の一例を図8(b)に示す。
バンドパスフィルタ回路110は、インダクタ、コンデンサ、および抵抗からなるタンク回路(以下「LCRタンク回路」と称する)101,102と、このLCRタンク回路101,102間を接続するインダクタ103とを備えている。図8(b)より、バンドパスフィルタ回路110の中心周波数は約120MHzである。
ところで、TV放送に使用される周波数帯域は広範囲にわたり、この周波数帯域内に多数のチャネルが存在するため、TVチューナに用いられるフィルタ回路は、中心周波数を可変可能なフィルタ回路である。さらに、フィルタ回路の周波数特性を補正し、中心周波数を受信希望帯域に合わせるため、自動チューニング技術が用いられる。LCRタンク回路を用いるフィルタ回路の自動チューニングの代表的な方法の一つは、特許文献1に開示されているような、フィルタ回路の接続状態を変更して発振器を構成し、その発振周波数を制御する方法である。
図9は上記自動チューニング技術を説明するものであり、図9(a)はLCRタンク回路111で構成されるバンドパスフィルタ回路115の構成を示しており、図9(b)はチューニング時にバンドパスフィルタ回路115の接続状態を変更して構成した発振器117の構成を示しており、図9(c)はバンドパスフィルタ回路115の周波数特性の一例を示しており、図9(d)は発振器117の出力信号を示している。
発振器117は、トランスコンダクタンス回路116を含むフィードバックループを有し、LCRタンク回路111を負荷とする発振器である。図9(c),(d)より、発振器117の発振周波数およびバンドパスフィルタ回路115の中心周波数はともに約112MHzである。よって、発振器117の発振周波数を受信希望帯域の中心周波数と一致させるようにLCRタンク回路111の素子値を変更することで、バンドパスフィルタ回路115の中心周波数をチューニングできる。
米国特許6307442号明細書 Anatol I. Zverev, "Handbook of Filter Synthesis", Wiley-Interscience, 1967,P.300-305
図10(a)は上記自動チューニング技術を図8(a)に示したバンドパスフィルタ回路110に適用したバンドパスフィルタ回路110aの構成を示しており、図10(b)はバンドパスフィルタ回路110aにおいて構成した発振器の出力信号を示している。
バンドパスフィルタ回路110aは、その中心周波数は上述のように120MHzである。図10(b)より、バンドパスフィルタ回路110aにおける発振器の発振周波数は約109MHzであり、バンドパスフィルタ回路110aの中心周波数と一致していない。よって、上記発振器の発振周波数を受信希望帯域の中心周波数と一致させても、バンドパスフィルタ回路110aの中心周波数が受信希望帯域の中心周波数からずれ、チューニングが困難になるという問題を生じる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、周波数チューニングが容易に行えるフィルタ回路、およびそれを備える無線機器を提供することにある。
本発明に係るフィルタ回路は、上記課題を解決するために、インダクタ、コンデンサ、および抵抗がそれぞれ並列に接続されて構成され、フィルタ回路の入力端子に接続されている第1負荷回路と、抵抗、コンデンサ、およびインダクタがそれぞれ並列に接続されて構成され、フィルタ回路の出力端子に接続されており、かつ、上記第1負荷回路と並列に設けられている第2負荷回路と、入力された電圧に対応した電流を出力する、上記フィルタ回路の入力端子と上記第1負荷回路との間に接続されているトランスコンダクタンス回路と、上記第1負荷回路と上記第2負荷回路との間に直列に接続されている受動素子と、上記受動素子の上記第2負荷回路側の一端に接続され、かつ、上記第1負荷回路および上記第2負荷回路に並列に接続されているスイッチ回路とを備え、上記フィルタ回路は、その周波数変更時に、上記スイッチ回路を動作させて発振回路を構成し、上記発振回路は、上記第1負荷回路と上記受動素子とを負荷回路とし、上記発振回路の出力を上記トランスコンダクタンス回路に入力するフィードバックループを有することを特徴としている。
本発明に係るフィルタ回路は、上記のように構成することで、当該フィルタ回路の中心周波数と、当該フィルタ回路の周波数変更時に構成する発振回路の発振周波数とを同一とすることができる。これにより、特許文献1に開示されている、上述した自動チューニング技術を用いて容易に周波数チューニング(上記周波数変更)を行うことができる、すなわち上記発振回路の発振周波数を受信希望帯域の中心周波数と一致させることで上記フィルタ回路の中心周波数をチューニングできる。以上により、本発明に係るフィルタ回路は、周波数チューニングが容易に行えるフィルタ回路を提供することができるという効果を奏する。
また、トランスコンダクタンス回路を備えていることで、上記フィルタ回路の入力インピーダンスが大きくなり、インピーダンス整合が不要となる。さらに、上記トランスコンダクタンス回路を備えていることで、通常トランスコンダクタンス回路を備えておらず、上記発振回路を構成することが難しくチューニングし難いパッシブフィルタ回路であっても、周波数チューニングを容易に行える。
本発明に係るフィルタ回路は、上記トランスコンダクタンス回路は、上記周波数変更時にのみ動作することが好ましい。
上述のように、パッシブフィルタ回路は通常トランスコンダクタンス回路を持たない。そこで、上記のように、上記トランスコンダクタンス回路が上記周波数変更時にのみ動作する構成とすることで、トランスコンダクタンス回路を備えていても、パッシブフィルタ回路の通常のフィルタ動作時の動作に影響を与えない。
本発明に係るフィルタ回路は、上記周波数変更時に上記トランスコンダクタンス回路のトランスコンダクタンス値を変更する変更手段を備えていることが好ましい。
本発明に係るフィルタ回路のような、チューニング時に回路の接続状態を変更するフィルタ回路では、フィルタ回路のゲインがチューニング時と通常のフィルタ動作時とで異なる場合がある。この場合、上記ゲインを補正することは困難である。そこで、上記の構成のように、上記周波数変更時に上記トランスコンダクタンス回路のトランスコンダクタンス値を変更する変更手段を備えていることで、チューニング時にゲインを補正でき、チューニング時と通常のフィルタ動作時とにおいてそれぞれの場合に適切なゲインを設定することができる。
本発明に係る無線機器は、上記フィルタ回路を備えていることを特徴としている。
本発明に係る無線機器は、上記の構成のように、上記フィルタ回路を備えていることで、容易に受信希望帯域の信号以外の信号を減衰することが出来るため、性能の高い無線機器を実現できるという効果を奏する。
本発明に係るフィルタ回路は、インダクタ、コンデンサ、および抵抗がそれぞれ並列に接続されて構成され、フィルタ回路の入力端子に接続されている第1負荷回路と、抵抗、コンデンサ、およびインダクタがそれぞれ並列に接続されて構成され、フィルタ回路の出力端子に接続されており、かつ、上記第1負荷回路と並列に設けられている第2負荷回路と、入力された電圧に対応した電流を出力する、上記フィルタ回路の入力端子と上記第1負荷回路との間に接続されているトランスコンダクタンス回路と、上記第1負荷回路と上記第2負荷回路との間に直列に接続されている受動素子と、上記受動素子の上記第2負荷回路側の一端に接続され、かつ、上記第1負荷回路および上記第2負荷回路に並列に接続されているスイッチ回路とを備え、上記フィルタ回路は、その周波数変更時に、上記スイッチ回路を動作させて発振回路を構成し、上記発振回路は、上記第1負荷回路と上記受動素子とを負荷回路とし、上記発振回路の出力を上記トランスコンダクタンス回路に入力するフィードバックループを有することを特徴としている。
本発明に係るフィルタ回路は、上述のように構成することで、当該フィルタ回路の中心周波数と、当該フィルタ回路の周波数変更時に構成する発振回路の発振周波数とを同一とすることができる。これにより、特許文献1に開示されている、上述した自動チューニング技術を用いて容易に周波数チューニングを行うことができる、すなわち上記発振回路の発振周波数を受信希望帯域の中心周波数と一致させることで上記フィルタ回路の中心周波数をチューニングできる。以上により、本発明に係るフィルタ回路は、周波数チューニングが容易に行えるフィルタ回路を提供することができるという効果を奏する。
また、本発明に係る無線機器は、上記フィルタ回路を備えていることを特徴としている。本発明に係る無線機器は、上記フィルタ回路を備えていることで、容易に受信希望帯域の信号以外の信号を減衰することが出来るため、性能の高い無線機器を実現できるという効果を奏する。
本発明の実施形態について図1〜図7を用いて説明すると以下の通りである。
図1は本実施形態に係るフィルタ回路10の構成を示しており、図1(a)は通常のフィルタ動作時の構成を、図1(b)はチューニング時の構成を示している。
フィルタ回路10は、希望帯域の信号以外の信号を抑制するバンドパスフィルタ回路であって、インダクタ、コンデンサ、および抵抗がそれぞれ並列に接続されて構成されたタンク回路(以下「LCRタンク回路」と称する)(第1,第2負荷回路)1,2と、インダクタ(受動素子)3と、スイッチ回路4と、トランスコンダクタンス回路6とを備えている。
LCRタンク回路1,2は、互いに並列に設けられており、LCRタンク回路1における各素子の一端がフィルタ回路10の入力端子INに接続されており、LCRタンク回路2における各素子の一端がフィルタ回路10の出力端子OUTに接続されている。
インダクタ3は、LCRタンク回路1,2間の上記各素子の一端に直列に接続されている。スイッチ回路4は、インダクタ3のLCRタンク回路2側の一端に接続され、かつ、LCRタンク回路1,2に並列に接続されている。本実施形態では、スイッチ回路4は、MOSスイッチによって構成している。
トランスコンダクタンス回路6は、フィルタ回路10の入力端子INとLCRタンク回路1との間に接続されており、入力された電圧に対応した電流を出力する。トランスコンダクタンス回路6は、チューニング時のみ動作する。
フィルタ回路10は、通常のフィルタ動作時、図1(a)に示すように、スイッチ回路4を非導通状態(以下、この状態を「スイッチ回路がOFF」と称する)として、フィルタ動作を行う。一方、チューニング時は、図1(b)に示すように、スイッチ回路4を導通状態(以下、この状態を「スイッチ回路がON」と称する)として、トランスコンダクタンス回路6を含むフィードバックループを有する発振回路8を構成している。発振回路8は、スイッチ回路4によりLCRタンク回路2をバイパスして、LCRタンク回路1とインダクタ3とを含む新たなLCRタンク回路7を負荷回路としている。上記フィードバックループは、発振回路8の出力をトランスコンダクタンス回路6に入力するものである。
図2(a)はフィルタ回路10の周波数特性の一例を示しており、図2(b)は発振回路8の出力信号の一例を示している。図2(a)に示すグラフは、縦軸に強度(dB)、横軸に周波数(Hz)を示しており、図2(b)に示すグラフは、縦軸に電圧(V)、横軸に時間(s)を示している。また、図2(a)に示す周波数特性Aはチューニング時のものであり、周波数特性Bは通常のフィルタ動作時のものである。
図2(a)における周波数特性Bより、フィルタ回路10の中心周波数は約120MHzである。一方、図2(a)における周波数特性Aおよび図2(b)より、発振回路8の発振周波数も約120MHzである。このようにフィルタ回路10は、チューニング時に、スイッチ回路4を用いて以上のような構成により発振回路8を構成することで、フィルタ回路10の中心周波数と発振回路8の発振周波数とを同一とすることができる。
よって、特許文献1に開示されている、上述した自動チューニング技術を用いて容易に中心周波数を調整する周波数チューニングを行うことができる、すなわち発振回路8の発振周波数を受信希望帯域の中心周波数と一致させるようにLCRタンク回路1における素子の値を変更することでフィルタ回路10の中心周波数をチューニングできる。
フィルタ回路10は、上述の構成に加え、スイッチ回路4およびトランスコンダクタンス回路6の動作を制御する制御部(不図示)を備えていてもよいが、基本的にはスイッチ回路4およびトランスコンダクタンス回路6の動作はフィルタ回路10が搭載される装置の制御回路によって制御される。
フィルタ回路10のようなパッシブフィルタ回路は、通常トランスコンダクタンス回路を備えていないため発振回路を構成することが難しく、チューニングし難い。しかしながら、フィルタ回路10のように構成することで、パッシブフィルタ回路であっても、周波数チューニングを容易に行える。また、上述のように、パッシブフィルタ回路は通常トランスコンダクタンス回路を備えていないため、本実施形態ではトランスコンダクタンス回路6はチューニング時のみ動作する構成としている。これにより、トランスコンダクタンス回路6を備えていても、フィルタ回路10の通常のフィルタ動作時の動作に影響を与えることがない。なお、後述するフィルタ回路34のようにトランスコンダクタンス回路6(フィルタ回路34においては差動増幅回路23)が通常のフィルタ動作時においても動作する構成とした場合、トランスコンダクタンス回路6を備えていることで、入力インピーダンスが大きくなり、インピーダンス整合が不要となる。
次に、本実施形態に係るテレビジョン(以下「TV」と称する)受信機(無線機器)50について説明する。図3は、TV受信機50の概略構成を示している。
TV受信機50は、TV放送を受信して映像や音声を出力する、一般的に用いられているTV受信機であって、据え置き型のものでもよいし、携帯電話機などの携帯端末に搭載されていてもよい。TV受信機50は、アンテナ31と、低雑音増幅回路32と、スイッチ回路33a,33bと、フィルタ回路34と、ミキサ回路35と、可変増幅回路36と、復調回路37と、各回路の動作を制御する制御部(不図示)とを備えている。
アンテナ31は、TV放送を受信して、その受信信号を低雑音増幅回路32へ入力する。低雑音増幅回路32は、アンテナ31から入力された信号を増幅し、この増幅信号をフィルタ回路34に入力する。フィルタ回路34は、低雑音増幅回路32から入力された信号に対しフィルタ動作を行い、受信希望帯域の信号以外の信号を抑制する。フィルタ回路34は、本実施形態に係るフィルタ回路10をTV受信機50に合わせて差動構成としたものである。詳細は後述する。
スイッチ回路33aは、低雑音増幅回路32とフィルタ回路34との間に設けられ、スイッチ回路33bは、フィルタ回路34とミキサ回路35との間に設けられている。スイッチ回路33a,33bは、フィルタ回路34のチューニング時にその出力信号が他の回路に影響を与えないようにOFFとされており、フィルタ回路34のチューニング時以外では基本的にONとされている。
ミキサ回路35は、フィルタ回路34から出力された信号を、局部発振回路(不図示)から出力された局部発振信号を用いて周波数変換する。可変増幅回路36は、ミキサ回路35から出力された信号を増幅し、この増幅信号を復調回路37に入力する。復調回路37は、可変増幅回路36から入力された信号から、映像信号や音声信号を復調する。復調回路37から出力された映像信号や音声信号は、後段の回路にてさらに処理が行われ、表示ディスプレイにて映像が表示され、スピーカから音声が出力される。
図4(a)はフィルタ回路34の構成を示しており、図4(b)はフィルタ回路34におけるLCRタンク回路24a〜24dの可変抵抗の具体的な構成を示しており、図4(c)はフィルタ回路34におけるLCRタンク回路24a〜24dの可変コンデンサの具体的な構成を示している。なお、図4(a)は、フィルタ回路34の通常のフィルタ動作時の構成を示している。
フィルタ回路34は、スイッチ回路21a,21b,22a,22b,26a,26bと、差動入力電圧に対応した差動出力電流を出力する差動増幅回路23と、インダクタ、可変コンデンサ、および可変抵抗がそれぞれ並列に接続されて構成され、差動増幅回路23から出力された電流を電圧に変換するLCRタンク回路24a〜24dと、インダクタ25a,25bとを備えている。
フィルタ回路34の差動入力端子の一方の入力端子INaは、スイッチ回路21aを介して差動増幅回路23の一方の入力端子(“−”入力端子)に接続され、フィルタ回路34の差動入力端子の他方の入力端子INbは、スイッチ回路21bを介して差動増幅回路23の他方の入力端子(“+”入力端子)に接続されている。差動増幅回路23の一方の出力端子(“+”出力端子)は、LCRタンク回路24aにおける各素子の一端に接続されており、差動増幅回路23の他方の出力端子(“−”出力端子)は、LCRタンク回路24cにおける各素子の一端に接続されている。
LCRタンク回路24a,24bは互いに並列に設けられており、LCRタンク回路24c,24dは互いに並列に設けられている。LCRタンク回路24bにおける各素子の一端と、LCRタンク回路24dにおける各素子の一端とで、フィルタ回路34の差動出力端子を構成している。
インダクタ25aはLCRタンク回路24a,24b間の上記各素子の一端に直列に接続されており、インダクタ25bはLCRタンク回路24c,24d間の上記各素子の一端に直列に接続されている。
スイッチ回路26aは、インダクタ25aのLCRタンク回路24b側の一端に接続され、かつ、LCRタンク回路24a,24bに並列に接続されている。スイッチ回路26bは、インダクタ25bのLCRタンク回路24d側の一端に接続され、かつ、LCRタンク回路24c,24dに並列に接続されている。
LCRタンク回路24aの上記各素子の一端は、スイッチ回路22bを介して、スイッチ回路21bと差動増幅回路23の他方の入力端子との接続点に接続されている。LCRタンク回路24cの上記各素子の一端は、スイッチ回路22aを介して、スイッチ回路21aと差動増幅回路23の一方の入力端子との接続点に接続されている。
フィルタ回路34は、通常のフィルタ動作時、図4(a)に示すように、スイッチ回路21a,21bをON、スイッチ回路22a,22b,26a,26bをOFFとして、フィルタ動作を行う。一方、チューニング時は、スイッチ回路21a,21bをOFF、スイッチ回路22a,22b,26a,26bをONとして、差動増幅回路23を含むフィードバックループを有する発振回路27を構成している。発振回路27は、スイッチ回路22a,22b,26a,26bによりLCRタンク回路24b,24dをバイパスして、LCRタンク回路24a,24cとインダクタ25a,25bとを含む新たなLCRタンク回路を負荷回路としている。上記フィードバックループは、発振回路27の出力を差動増幅回路23に入力するものである。
フィルタ回路34は、チューニング時に、スイッチ回路26a,26bを用いて以上のような構成により発振回路27を構成することで、フィルタ回路34の中心周波数と発振回路27の発振周波数とを同一とすることができる。よって、特許文献1に開示されている、上述した自動チューニング技術を用いて容易に中心周波数を調整する周波数チューニングを行うことができる、すなわち発振回路27の発振周波数を受信希望帯域の中心周波数と一致させるようにLCRタンク回路24a,24cにおける可変コンデンサの容量値を変更することでフィルタ回路34の中心周波数をチューニングできる。
次に、フィルタ回路34のチューニングについて具体的に説明する。
フィルタ回路のチューニングでは、フィルタ回路のゲインを調整するゲインチューニングと周波数チューニングとを行う。フィルタ回路34では、ゲインチューニングは、LCRタンク回路24a,24cにおける可変抵抗の抵抗値を変更することで行い、周波数チューニングは、上述のように、LCRタンク回路24a,24cにおける可変コンデンサの容量値を変更することで行う。
LCRタンク回路24a〜24dの可変抵抗は、図4(b)に示すように、直列に接続されたスイッチ回路と抵抗とが複数並列に設けられて構成されており、当該スイッチ回路のON・OFFを制御して抵抗値を可変させる。LCRタンク回路24a〜24dの可変コンデンサは、図4(c)に示すように、直列に接続されたスイッチ回路とコンデンサとが複数並列に設けられて構成されており、当該スイッチ回路のON・OFFを制御して容量値を可変させる。
図5は、ゲインチューニングを行うために上記可変抵抗のスイッチ回路を制御するゲインチューニング部44の構成を示しており、図6は、周波数チューニングを行うために上記可変コンデンサのスイッチ回路を制御する周波数チューニング部47の構成を示している。なお、図3においてはゲインチューニング部44および周波数チューニング部47の図示を省略しており、同じく、図5においては周波数チューニング部47の図示を、図6においてはゲインチューニング部44の図示を省略している。
ゲインチューニング部44は、図5に示すように、フィルタ回路34において構成した発振回路27の出力信号が入力され、当該出力信号のピークを検出するピーク検出回路41と、ピーク検出回路41の出力信号と外部参照電圧Vrefとを比較する電圧比較回路42と、電圧比較回路42の出力信号に基づき、上記可変抵抗におけるスイッチ回路のON・OFFを制御するチューニングロジック部43とを備えている。
チューニングロジック部43は、発振回路27の出力信号振幅が外部参照電圧Vrefと等しくなるように上記可変抵抗の抵抗値を変更する。すなわち、チューニングロジック部43は、電圧比較回路42の出力信号に基づき、ピーク検出回路41の出力信号が外部参照電圧Vrefより低い場合は上記可変抵抗の抵抗値を大きくするように、ピーク検出回路41の出力信号が外部参照電圧Vrefより高い場合は上記可変抵抗の抵抗値を小さくするように、上記可変抵抗のスイッチ回路を制御する。
次に、周波数チューニング部47は、図6に示すように、フィルタ回路34において構成した発振回路27の出力信号が入力され、当該出力信号の波数を計数するカウンタ45と、一定期間ごとにカウンタ45のカウンタ値の読み取り・カウンタ45のリセットを行い、かつ、読み取ったカウンタ値に基づき、上記可変コンデンサにおけるスイッチ回路のON・OFFを制御するチューニングロジック部46とを備えている。
チューニングロジック部46は、発振回路27の発振周波数を受信希望帯域の中心周波数と一致させるように上記可変コンデンサの容量値を変更する。すなわち、チューニングロジック部46は、読み取ったカウンタ値から一定期間中の波数を調べ、当該波数が所望の値より小さければ上記可変コンデンサの容量値を小さくするように、当該波数が所望の値より大きければ上記可変コンデンサの容量値を大きくするように、上記可変コンデンサのスイッチ回路を制御する。
以上説明したゲインチューニングと周波数チューニングとは同時に行うが、ゲインチューニングにおいて上記可変抵抗の抵抗値を変更する周期は、周波数チューニングにおいて上記可変コンデンサの容量値を変更する周期より短くする。これにより、常に発振回路27の出力振幅が外部参照電圧Vrefの値と同一になり、発振が止まる(発振回路27の出力振幅がゼロになる)ことを防げる。また、チューニング動作は選局時に毎回行う。
また、差動増幅回路23のゲインは、通常のフィルタ動作時とチューニング時とで異なる場合がある。この場合、上記ゲインを補正することは困難である。そこで、フィルタ回路34は、チューニング時に上記ゲインを変更する変更手段をさらに備えていてもよい。この構成により、チューニング時に上記ゲインを補正でき、チューニング時と通常のフィルタ動作時とにおいてそれぞれの場合に適切なゲインを設定することができる。上記ゲインの変更は、一般的な方法によって実現できるが、例えば差動増幅回路23に供給するバイアス電圧の値を変更することによって実現できる。
また、フィルタ回路10(34)では、LCRタンク回路間をインダクタ3(インダクタ25a,25b)によって接続しているが、LCRタンク回路間はコンデンサによって接続してもよい。図7(a)は、フィルタ回路10におけるLCRタンク回路1,2間をインダクタ3ではなくコンデンサ3aによって接続したフィルタ回路10aの構成を示しており、図7(b)はその周波数特性の一例を示している。
コンデンサは高周波信号に対して低インピーダンスであり、低周波信号に対して高インピーダンスである。そのため、フィルタ回路10aのような、LCRタンク回路間をコンデンサによって接続したフィルタは、インダクタで結合した場合に比べて、低周波信号の減衰を大きくできる。また、コンデンサは対向電極により構成できるため、導線を巻くことが必要なインダクタに比べて集積回路内に構成しやすい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、テレビジョン受信機などの無線機器に好適に用いられる。
本発明の実施形態に係るフィルタ回路の構成を示す回路図であり、(a)は通常動作時(通常のフィルタ動作時)の構成を、図1(b)はチューニング時の構成を示している。 (a)は図1に示したフィルタ回路の周波数特性を示すグラフであり、(b)は当該フィルタ回路において構成した発振回路の出力信号を示すグラフである。 本発明の実施形態に係るテレビ受信機の概略構成を示す図である。 (a)は図3に示したテレビ受信機におけるフィルタ回路の構成を示す回路図であり、(b)は当該フィルタ回路におけるLCRタンク回路の可変抵抗の具体的な構成を示す回路図であり、(c)は当該フィルタ回路におけるLCRタンク回路の可変コンデンサの具体的な構成を示す回路図である。 図4に示したフィルタ回路のゲインチューニング部の構成を示す図である。 図4に示したフィルタ回路の周波数チューニング部の構成を示す図である。 (a)は本発明の実施形態に係るフィルタ回路の他の構成を示す回路図であり、(b)は当該フィルタ回路の周波数特性を示すグラフである。 従来技術を示すものであり、(a)はフィルタ回路の構成を示す回路図であり、(b)は当該フィルタ回路の周波数特性を示すグラフである。 従来の自動チューニング技術を説明する図であり、(a)はフィルタ回路の構成を示す回路図であり、(b)は当該フィルタ回路のチューニング時の構成を示す回路図であり、(c)は当該フィルタ回路の周波数特性を示すグラフであり、(d)はチューニング時のフィルタ回路において構成した発振器の出力信号を示すグラフである。 (a)は上記自動チューニング技術を適用したフィルタ回路の構成を示す回路図であり、(b)は当該フィルタ回路において構成した発振器の出力信号を示すグラフである。
符号の説明

1、24a、24c LCRタンク回路(第1負荷回路)
2、24b、24d LCRタンク回路(第2負荷回路)
3、3a、25a、25b インダクタ(受動素子)
4、26a、26b スイッチ回路
5 LCRタンク回路(負荷回路)
6 トランスコンダクタンス回路
8、27 発振回路
10、10a フィルタ回路
23 差動増幅回路(トランスコンダクタンス回路)
50 テレビ受信機(無線機器)

Claims (4)

  1. インダクタ、コンデンサ、および抵抗がそれぞれ並列に接続されて構成され、フィルタ回路の入力端子に接続されている第1負荷回路と、
    抵抗、コンデンサ、およびインダクタがそれぞれ並列に接続されて構成され、フィルタ回路の出力端子に接続されており、かつ、上記第1負荷回路と並列に設けられている第2負荷回路と、
    入力された電圧に対応した電流を出力する、上記フィルタ回路の入力端子と上記第1負荷回路との間に接続されているトランスコンダクタンス回路と、
    上記第1負荷回路と上記第2負荷回路との間に直列に接続されている受動素子と、
    上記受動素子の上記第2負荷回路側の一端に接続され、かつ、上記第1負荷回路および上記第2負荷回路に並列に接続されているスイッチ回路とを備え、
    上記フィルタ回路は、その周波数変更時に、上記スイッチ回路を動作させて発振回路を構成し、
    上記発振回路は、上記第1負荷回路と上記受動素子とを負荷回路とし、上記発振回路の出力を上記トランスコンダクタンス回路に入力するフィードバックループを有することを特徴とするフィルタ回路。
  2. 上記トランスコンダクタンス回路は、上記周波数変更時にのみ動作することを特徴とする請求項1に記載のフィルタ回路。
  3. 上記フィルタ回路は、上記周波数変更時に上記トランスコンダクタンス回路のトランスコンダクタンス値を変更する変更手段を備えていることを特徴とする請求項1に記載のフィルタ回路。
  4. 請求項1〜3のいずれか一項に記載のフィルタ回路を備えていることを特徴とする無線機器。
JP2008133034A 2008-05-21 2008-05-21 フィルタ回路および無線機器 Expired - Fee Related JP5079595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008133034A JP5079595B2 (ja) 2008-05-21 2008-05-21 フィルタ回路および無線機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133034A JP5079595B2 (ja) 2008-05-21 2008-05-21 フィルタ回路および無線機器

Publications (2)

Publication Number Publication Date
JP2009284142A JP2009284142A (ja) 2009-12-03
JP5079595B2 true JP5079595B2 (ja) 2012-11-21

Family

ID=41454145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133034A Expired - Fee Related JP5079595B2 (ja) 2008-05-21 2008-05-21 フィルタ回路および無線機器

Country Status (1)

Country Link
JP (1) JP5079595B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5375521B2 (ja) * 2009-10-27 2013-12-25 ソニー株式会社 高周波増幅器および無線通信装置
CN102208915B (zh) * 2010-03-30 2014-09-24 联发科技(新加坡)私人有限公司 射频前端电路、滤波校正系统以及调谐射频前端电路的方法
US8410844B2 (en) 2010-03-31 2013-04-02 Asahi Kasei Microdevices Corporation Filter device and control method of the same
JP6344390B2 (ja) 2013-08-08 2018-06-20 株式会社ソシオネクスト 並列共振回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143165U (ja) * 1983-03-15 1984-09-25 日本ビクター株式会社 映像中間周波回路
JPH04222107A (ja) * 1990-12-21 1992-08-12 Nec Corp バンドパスフィルタ
JPH10247833A (ja) * 1997-03-06 1998-09-14 Tokin Corp チューナブルフィルタ
US6307442B1 (en) * 1999-05-17 2001-10-23 Maxim Integrated Products Enhanced LC filter with tunable Q
JP2001274654A (ja) * 2000-03-24 2001-10-05 Mitsubishi Electric Corp 校正回路付フィルタ回路
JP2004201122A (ja) * 2002-12-19 2004-07-15 Kyocera Corp 電圧制御型共振回路及びそれを用いたバンドパスフィルタ、並びにデュプレクサ
EP1889358A1 (en) * 2005-05-25 2008-02-20 QUALCOMM Incorporated Filter calibration
JP2007274179A (ja) * 2006-03-30 2007-10-18 Sharp Corp 同調回路及びこれに用いる可変利得減衰器
JP4922649B2 (ja) * 2006-04-03 2012-04-25 株式会社東芝 フィルタの調整回路

Also Published As

Publication number Publication date
JP2009284142A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
KR101454487B1 (ko) 튜너
US8836447B2 (en) Tuner and front-end circuit thereof
US7676206B2 (en) Low noise, low distortion radio receiver front-end
US20070042734A1 (en) Tuner and broadcasting signal receiver including the same
US8159619B2 (en) Multi-standard integrated television receiver
CN101627535A (zh) 具有宽带阻抗和噪声匹配的频率选择性放大器
US20070042732A1 (en) Tuner and method for selecting a channel using band-selection filter and broadcast signal receiver including the tuner
US20110294452A1 (en) Antenna amplifier device and antenna device provided in mobile object
JP5079595B2 (ja) フィルタ回路および無線機器
JP3874594B2 (ja) テレビジョンチューナ
US20060063499A1 (en) VHF band receiver
JP2007104425A (ja) 受信機入力回路
JP2006217127A (ja) 受信装置
JPH11225295A (ja) 受信機
US8427586B2 (en) Tuner comprising an IF filter with a controllable damping stage and receiver comprising a respective tuner
KR101022950B1 (ko) 통과 대역 가변형 중간주파수 필터
JP5058752B2 (ja) フィルタ回路及びこれを用いたテレビチューナ回路
JP4545811B2 (ja) テレビジョンチューナ
JP4883001B2 (ja) 受信機
JP2006203530A (ja) デジタル放送受信機
JP5549496B2 (ja) 無線受信装置
JP3995609B2 (ja) 衛星放送受信用チューナ
EP1455441B1 (en) Television tuner
JP3103017U (ja) テレビジョンチューナ
KR100597206B1 (ko) 튜너의 입력 트랙킹 필터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees