JP6344390B2 - 並列共振回路 - Google Patents

並列共振回路 Download PDF

Info

Publication number
JP6344390B2
JP6344390B2 JP2015530665A JP2015530665A JP6344390B2 JP 6344390 B2 JP6344390 B2 JP 6344390B2 JP 2015530665 A JP2015530665 A JP 2015530665A JP 2015530665 A JP2015530665 A JP 2015530665A JP 6344390 B2 JP6344390 B2 JP 6344390B2
Authority
JP
Japan
Prior art keywords
power supply
resonant circuit
parallel resonant
parallel
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015530665A
Other languages
English (en)
Other versions
JPWO2015019523A1 (ja
Inventor
貴文 那須
貴文 那須
晋一朗 上村
晋一朗 上村
淳史 大原
淳史 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2015019523A1 publication Critical patent/JPWO2015019523A1/ja
Application granted granted Critical
Publication of JP6344390B2 publication Critical patent/JP6344390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45634—Indexing scheme relating to differential amplifiers the LC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45688—Indexing scheme relating to differential amplifiers the LC comprising one or more shunting potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45694—Indexing scheme relating to differential amplifiers the LC comprising more than one shunting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45712—Indexing scheme relating to differential amplifiers the LC comprising a capacitor as shunt
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45714—Indexing scheme relating to differential amplifiers the LC comprising a coil as shunt
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45718—Indexing scheme relating to differential amplifiers the LC comprising a resistor as shunt
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Description

本発明は、チューナシステム等に利用される並列共振回路に関するものである。
複数のチャンネルにより構成される送信信号を受信し、所望チャンネルを選択して復調を行うチューナシステムには低歪特性が要求される。例えば、日本の地上波デジタルテレビ放送（ＩＳＤＢ−Ｔ）は１チャンネル当たり６ＭＨｚの信号帯域で第１３チャンネル（４７３．１４３ＭＨｚ）から第５２チャンネル（７０７．１４３ＭＨｚ）までの計４０チャンネルで構成されており、チューナシステムには、各受信チャンネルにおいて妨害チャンネル入力レベルに対して５０ｄＢｃ以上の耐妨害波特性が求められる。
こうした受信特性を実現するために、チューナシステムでは初段の低雑音増幅器において、受信チャンネルに応じて中心周波数を可変にした並列共振回路によって妨害波の除去が行われることが多い。一方で、モバイル端末向け等では低消費電力であることも重要である。
ある従来技術によれば、インダクタ部と可変容量部と可変抵抗部とが並列接続されてなる並列共振回路をトランスコンダクタンス増幅器の負荷として増幅回路が構成される。可変抵抗部は複数のブランチを並列接続してなり、各ブランチは抵抗とＭＯＳスイッチとの直列回路を有する。可変容量部も同様に複数のブランチを並列接続してなり、各ブランチは容量とＭＯＳスイッチとの直列回路を有する（非特許文献１参照）。
Y. Kanazawa et al.,"A 130M to 1GHz Digitally Tunable RF LC-Tracking Filter for CMOS RF receivers", IEEE Asian Solid-State Circuits Conference, Nov. 2008, pp.469-472.
上記のように並列共振回路をトランスコンダクタンス増幅器の負荷として増幅回路を構成した場合、増幅回路の出力電圧Ｖｏは、当該増幅回路の電源電圧Ｖｄｄに交流成分Ｖａｃが重畳されたものとなる。そして、可変抵抗部のオフ状態のＰＭＯＳスイッチのゲートにはＶｄｄが入力される。この場合の出力電圧Ｖｏとオフ状態のＰＭＯＳスイッチのゲート・ソース間電圧Ｖｇｓとの関係は、
Ｖｇｓ＝Ｖｄｄ−Ｖｏ＝Ｖｄｄ−（Ｖｄｄ＋Ｖａｃ）＝−Ｖａｃ
のようになる。
ところが、交流成分ＶａｃがＰＭＯＳスイッチを構成するトランジスタの閾値電圧Ｖｔｈ以上になると、オフ状態のＰＭＯＳスイッチが一時的にオン状態になる。これにより、出力インピーダンスが大きく変動し、増幅回路の歪特性及び飽和特性が劣化する。また、ゲート・ソース間だけではなく、ソース・バックゲート間の寄生ダイオードに順方向バイアスが印加されることによるインピーダンスの変動も、歪特性及び飽和特性を劣化させる原因となる。そして、これらは低消費電力化のために閾値電圧Ｖｔｈの低いトランジスタを用いると、より顕著になる。
本発明の目的は、歪特性及び飽和特性の良好な並列共振回路を低消費電力で実現することにある。
上記目的を達成するために、本発明のある観点によれば、インダクタ部と容量部と可変抵抗部とが並列接続され、かつ第１の電源が接続されてなる並列共振回路において、前記可変抵抗部は、１つのブランチ又は複数のブランチの並列接続からなり、前記ブランチの各々は、抵抗とＭＯＳスイッチとの直列回路を有し、前記ＭＯＳスイッチの各々のゲートに与えられる制御信号の電源を供給し、かつ前記ＭＯＳスイッチの各々にバックゲート電圧を供給する第２の電源の電源電圧は、前記第１の電源の電源電圧よりも高いこととした。
本発明の他の観点によれば、インダクタ部と可変容量部とが並列接続され、かつ第１の電源が接続されてなる並列共振回路において、前記可変容量部は、複数のブランチを並列接続してなり、前記ブランチの各々は、容量とＭＯＳスイッチとの直列回路を有し、前記ＭＯＳスイッチの各々のゲートに与えられる制御信号の電源を供給し、かつ前記ＭＯＳスイッチの各々にバックゲート電圧を供給する第２の電源の電源電圧は、前記第１の電源の電源電圧よりも高いこととした。
本発明によれば、ＭＯＳスイッチのゲート電圧及びバックゲート電圧を高くしたことにより、当該ＭＯＳスイッチがオフ状態を維持しやすくなるので、並列共振回路の歪特性及び飽和特性が改善する。
本発明の第１の実施形態に係る並列共振回路をトランスコンダクタンス増幅器の負荷として構成した増幅回路の回路図である。 図１中の可変容量部の詳細構成例を示す回路図である。 図１中の可変容量部の他の詳細構成例を示す回路図である。 図１中の抵抗値制御回路の詳細構成例を示す回路図である。 本発明の第２の実施形態に係る並列共振回路を差動型トランスコンダクタンス増幅器の負荷として構成した増幅回路の回路図である。 図５中の可変容量部の詳細構成例を示す回路図である。 図５中の可変容量部の他の詳細構成例を示す回路図である。 図５中の可変容量部の更に他の詳細構成例を示す回路図である。 図１又は図５の増幅回路を可変増幅回路として備えたチューナシステムのブロック図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
《第１の実施形態》
図１は、本発明の第１の実施形態に係る並列共振回路をトランスコンダクタンス増幅器の負荷として構成した増幅回路の回路図である。図１の増幅回路は、トランスコンダクタンス増幅器１０と、並列共振回路２０と、抵抗値制御回路３０とで構成される。Ｖｉｎは増幅回路の入力電圧、Ｖｏは増幅回路の出力電圧である。
並列共振回路２０は、インダクタ部Ｌと、可変容量部ＶＣと、可変抵抗部ＶＲとが並列接続されてなり、第１の電源の電源電圧（以下、第１の電源電圧という。）Ｖｄｄ１と、Ｖｏとの間に挿入されている。可変抵抗部ＶＲはｎ個（ｎは１以上の整数）のブランチの並列接続からなり、第１ブランチはＰＭＯＳスイッチＳＷ１と抵抗Ｒ１との直列回路からなり、第２ブランチはＰＭＯＳスイッチＳＷ２と抵抗Ｒ２との直列回路からなり、第ｎブランチはＰＭＯＳスイッチＳＷｎと抵抗Ｒｎとの直列回路からなる。ｎ本の抵抗Ｒ１，Ｒ２，…，Ｒｎの各々の抵抗値は、互いに異なる重み付けがなされている。
抵抗値制御回路３０は、ＰＭＯＳスイッチＳＷ１，ＳＷ２，…，ＳＷｎの各々のゲートに与えられる制御信号を生成するように、ＥＳＤ（electro-static discharge）対策用抵抗Ｒｅｓｄを介して第２の電源の電源電圧（以下、第２の電源電圧という。）Ｖｄｄ２が供給されている。また、ＰＭＯＳスイッチＳＷ１，ＳＷ２，…，ＳＷｎの各々のバックゲートにも、ＥＳＤ対策用抵抗Ｒｅｓｄを介してＶｄｄ２が供給されている。しかも、ＰＭＯＳスイッチＳＷ１，ＳＷ２，…，ＳＷｎの各々を構成するトランジスタは、ＥＳＤ耐性が向上するように、トランスコンダクタンス増幅器１０を構成するＭＯＳトランジスタよりも高耐圧になっている。ここに、Ｖｄｄ２＞Ｖｄｄ１であって、例えばＶｄｄ２＝３．３Ｖ、Ｖｄｄ１＝１．８Ｖである。
図１中に例示したように、第２ブランチのＰＭＯＳスイッチＳＷ２のみがオフ状態となるような制御信号群が抵抗値制御回路３０に与えられたものとする。増幅回路の出力電圧Ｖｏは、Ｖｄｄ１に交流成分Ｖａｃが重畳されたものとなる。したがって、オフ状態のＰＭＯＳスイッチＳＷ２のゲート・ソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｄｄ２−Ｖｏ
＝Ｖｄｄ２−（Ｖｄｄ１＋Ｖａｃ）
＝−Ｖａｃ＋（Ｖｄｄ２−Ｖｄｄ１）
で表される。
このように、２つの電源電圧の差（Ｖｄｄ２−Ｖｄｄ１）だけＰＭＯＳスイッチＳＷ２が従来よりオンしづらくなる結果、増幅回路の歪特性及び飽和特性が改善する。また、ソース・バックゲート間の寄生ダイオードをオンさせないため、ＰＭＯＳスイッチＳＷ１，ＳＷ２，…，ＳＷｎの各々のバックゲートもＶｄｄ２に接続している。
なお、ｎ本の抵抗Ｒ１，Ｒ２，…，Ｒｎの全てにＭＯＳスイッチが直列接続される必要はない。
図２は、図１中の可変容量部ＶＣの詳細構成例を示す回路図である。図２の可変容量部ＶＣは、Ｖｄｄ１とＶｏとの間に挿入されており、ｍ個（ｍは２以上の整数）のブランチを並列接続してなり、第１ブランチはＰＭＯＳスイッチＣＳＷ１と容量Ｃ１との直列回路からなり、第２ブランチはＰＭＯＳスイッチＣＳＷ２と容量Ｃ２との直列回路からなり、第ｍブランチはＰＭＯＳスイッチＣＳＷｍと容量Ｃｍとの直列回路からなる。ｍ個の容量Ｃ１，Ｃ２，…，Ｃｍの各々の容量値は、互いに異なる重み付けがなされている。ＰＭＯＳスイッチＣＳＷ１，ＣＳＷ２，…，ＣＳＷｍの各々のゲートに与えられる制御信号は、容量値制御回路４０により生成される。Ｖｄｄ１は、容量値制御回路４０の電源電圧でもあり、かつＰＭＯＳスイッチＣＳＷ１，ＣＳＷ２，…，ＣＳＷｍの各々のバックゲートにも与えられている。
図２の構成によれば、並列共振回路２０の可変の共振周波数を実現できる。なお、ｍ個の容量Ｃ１，Ｃ２，…，Ｃｍの全てにＭＯＳスイッチが直列接続される必要はない。
図３は、図１中の可変容量部ＶＣの他の詳細構成例を示す回路図である。図３では、図２に比べてＰＭＯＳスイッチＣＳＷ１，ＣＳＷ２，…，ＣＳＷｍと容量Ｃ１，Ｃ２，…，Ｃｍとの位置が逆転している。また、容量値制御回路４０は、ＰＭＯＳスイッチＣＳＷ１，ＣＳＷ２，…，ＣＳＷｍの各々のゲートに与えられる制御信号を生成するように、前述の抵抗値制御回路３０と同様に、ＥＳＤ対策用抵抗Ｒｅｓｄを介してＶｄｄ２（＞Ｖｄｄ１）が供給されている。また、ＰＭＯＳスイッチＣＳＷ１，ＣＳＷ２，…，ＣＳＷｍの各々のバックゲートにも、ＥＳＤ対策用抵抗Ｒｅｓｄを介してＶｄｄ２が供給されている。しかも、ＰＭＯＳスイッチＣＳＷ１，ＣＳＷ２，…，ＣＳＷｍの各々を構成するトランジスタは、高耐圧ＭＯＳトランジスタである。
図３の構成によれば、可変容量部ＶＣにおけるＭＯＳスイッチに起因した歪特性及び飽和特性の劣化を抑制できる。
図４は、図１中の抵抗値制御回路３０の詳細構成例を示す回路図である。図４の抵抗値制御回路３０は、第３の電源の電源電圧（以下、第３の電源電圧という。）Ｖｄｄ３で動作する論理回路３１と、論理回路３１の出力をもとにＶｄｄ２で動作してＰＭＯＳスイッチＳＷ１，ＳＷ２，…，ＳＷｎの各々のゲート制御信号を出力するレベルシフタ３２とで構成される。ここに、Ｖｄｄ３≦Ｖｄｄ１であって、例えばＶｄｄ３＝１．２Ｖである。
図４の構成によれば、低消費電力を達成できる。なお、図３中の容量値制御回路４０も、図４と同様の構成で実現できる。
《第２の実施形態》
図５は、本発明の第２の実施形態に係る並列共振回路を差動型トランスコンダクタンス増幅器の負荷として構成した増幅回路の回路図である。Ｖｉｎｐ及びＶｉｎｎは増幅回路の差動入力電圧、Ｖｏｐ及びＶｏｎは増幅回路の差動出力電圧である。
図５では、トランスコンダクタンス増幅器１０が差動型であるのに対応して、並列共振回路２０も差動構成になっている。第１に、ＶｏｐとＶｄｄ１との間に正側のインダクタＬｐが、Ｖｄｄ１とＶｏｎとの間に負側のインダクタＬｎがそれぞれ接続されている。また、可変抵抗部ＶＲはｎ個（ｎは１以上の整数）のブランチの並列接続からなり、第１ブランチは抵抗Ｒ１ｐとＰＭＯＳスイッチＳＷ１と抵抗Ｒ１ｎとの直列回路からなり、第２ブランチは抵抗Ｒ２ｐとＰＭＯＳスイッチＳＷ２と抵抗Ｒ２ｎとの直列回路からなり、第ｎブランチは抵抗ＲｎｐとＰＭＯＳスイッチＳＷｎと抵抗Ｒｎｎとの直列回路からなる。その他の点は図１と同様であって、抵抗値制御回路３０は、ＰＭＯＳスイッチＳＷ１，ＳＷ２，…，ＳＷｎの各々のゲートに与えられる制御信号を生成するように、ＥＳＤ対策用抵抗Ｒｅｓｄを介してＶｄｄ２（＞Ｖｄｄ１）が供給されている。また、ＰＭＯＳスイッチＳＷ１，ＳＷ２，…，ＳＷｎの各々のバックゲートにも、ＥＳＤ対策用抵抗Ｒｅｓｄを介してＶｄｄ２が供給されている。しかも、ＰＭＯＳスイッチＳＷ１，ＳＷ２，…，ＳＷｎの各々を構成するトランジスタは、高耐圧ＭＯＳトランジスタである。
図５の構成によれば、第１の実施形態の効果に加えて、差動構成の採用により２次歪特性や外乱ノイズ耐性が改善する。
図６は、図５中の可変容量部ＶＣの詳細構成例を示す回路図である。図６の可変容量部ＶＣは、ＶｏｐとＶｏｎとの間に挿入されており、ｍ個（ｍは２以上の整数）のブランチを並列接続してなり、第１ブランチは容量Ｃ１ｐとＮＭＯＳスイッチＣＳＷ１と容量Ｃ１ｎとの直列回路からなり、第２ブランチは容量Ｃ２ｐとＮＭＯＳスイッチＣＳＷ２と容量Ｃ２ｎとの直列回路からなり、第ｍブランチは容量ＣｍｐとＮＭＯＳスイッチＣＳＷｍと容量Ｃｍｎとの直列回路からなる。その他の点は、図２と同様である。
図７は、図５中の可変容量部ＶＣの他の詳細構成例を示す回路図である。ただし、第１ブランチ以外のブランチの図示を省略している。図７に示したブランチは、図６の場合と同様に容量Ｃ１ｐとＮＭＯＳスイッチＣＳＷ１と容量Ｃ１ｎとの直列回路からなるだけでなく、ＮＭＯＳスイッチＣＳＷ１のオン抵抗を小さくするためのバイアス回路を更に備えている。当該バイアス回路は、２段のインバータ４２，４３からなる論理回路４１と、２本の抵抗４４，４５とで構成される。１段目のインバータ４２の出力はＮＭＯＳスイッチＣＳＷ１のゲートに接続され、２段目のインバータ４３の出力は抵抗４４を介してＮＭＯＳスイッチＣＳＷ１のドレインに接続される。また、２段目のインバータ４３の出力は、抵抗４５を介してＮＭＯＳスイッチＣＳＷ１のソースにも接続される。ＮＭＯＳスイッチＣＳＷ１のバックゲートは、接地電圧Ｖｓｓに接続される。
バイアス回路の作用により、ＮＭＯＳスイッチＣＳＷ１のオン時には、ゲートがＨ電圧、ソース及びドレインがＬ電圧なので、オン抵抗が低下する。一方、ＮＭＯＳスイッチＣＳＷ１のオフ時には、ゲートがＬ電圧、ソース及びドレインがＨ電圧なので、オフ抵抗が増加する。
図７の構成によれば、可変容量部ＶＣにてＭＯＳスイッチのオン抵抗を小さくできることから、フィルタ特性を急峻にできる効果が得られる。また、ＭＯＳスイッチで歪特性及び飽和特性が劣化しない。
図８は、図５中の可変容量部ＶＣの更に他の詳細構成例を示す回路図である。図８の可変容量部ＶＣは、ＶｏｐとＶｏｎとの間に挿入されており、ｍ個（ｍは２以上の整数）のブランチを並列接続してなり、第１ブランチはＰＭＯＳスイッチＣＳＷ１ｐと容量Ｃ１とＰＭＯＳスイッチＣＳＷ１ｎとの直列回路からなり、第２ブランチはＰＭＯＳスイッチＣＳＷ２ｐと容量Ｃ２とＰＭＯＳスイッチＣＳＷ２ｎとの直列回路からなり、第ｍブランチはＰＭＯＳスイッチＣＳＷｍｐと容量ＣｍとＰＭＯＳスイッチＣＳＷｍｎとの直列回路からなる。その他の点は図３と同様であって、容量値制御回路４０は、ＰＭＯＳスイッチＣＳＷ１ｐ，ＣＳＷ２ｐ，…，ＣＳＷｍｐ；ＣＳＷ１ｎ，ＣＳＷ２ｎ，…，ＣＳＷｍｎの各々のゲートに与えられる制御信号を生成するように、ＥＳＤ対策用抵抗Ｒｅｓｄを介してＶｄｄ２（＞Ｖｄｄ１）が供給されている。また、ＰＭＯＳスイッチＣＳＷ１ｐ，ＣＳＷ２ｐ，…，ＣＳＷｍｐ；ＣＳＷ１ｎ，ＣＳＷ２ｎ，…，ＣＳＷｍｎの各々のバックゲートにも、ＥＳＤ対策用抵抗Ｒｅｓｄを介してＶｄｄ２が供給されている。しかも、ＰＭＯＳスイッチＣＳＷ１ｐ，ＣＳＷ２ｐ，…，ＣＳＷｍｐ；ＣＳＷ１ｎ，ＣＳＷ２ｎ，…，ＣＳＷｍｎの各々を構成するトランジスタは、高耐圧ＭＯＳトランジスタである。
図９は、図１又は図５の増幅回路を可変増幅回路として備えたチューナシステムのブロック図である。図９のチューナシステムは、アンテナ１と、図１又は図５の増幅回路を採用した可変増幅回路２と、ＰＬＬ（phase-locked loop）３と、ミキサ４と、ＬＰＦ（low pass filter）５と、ＡＤＣ（analog-to-digital converter）６と、ＤＳＰ（digital signal processor）７とで構成されている。図９の構成によれば、耐妨害波特性の良好なチューナシステムを実現できる。
以上のように、本願において開示する技術の例示として、第１及び第２の実施形態を説明した。しかしながら、本願における技術は、これに限定されず、適宜、変更、置き換え、付加、省略等を行った実施形態にも適用可能である。また、上記で説明した各構成要素を組み合わせて、新たな実施形態とすることも可能である。
以上説明してきたとおり、本発明に係る並列共振回路は、ＭＯＳスイッチのオフ状態を維持しやすくしたことで歪特性及び飽和特性の改善効果を有し、チューナシステムにおけるトラッキングフィルタ等として有用である。
１ アンテナ
２ 可変増幅回路
３ ＰＬＬ
４ ミキサ
５ ＬＰＦ
６ ＡＤＣ
７ ＤＳＰ
１０ トランスコンダクタンス増幅器
２０ 並列共振回路
３０ 抵抗値制御回路
３１ 論理回路
３２ レベルシフタ
４０ 容量値制御回路
４１ 論理回路
４２，４３ インバータ
４４，４５ 抵抗
Ｃ１，Ｃ２，…，Ｃｍ 容量
Ｃ１ｐ，Ｃ２ｐ，…，Ｃｍｐ 容量
Ｃ１ｎ，Ｃ２ｎ，…，Ｃｍｎ 容量
ＣＳＷ１，ＣＳＷ２，…，ＣＳＷｍ ＭＯＳスイッチ
ＣＳＷ１ｐ，ＣＳＷ２ｐ，…，ＣＳＷｍｐ ＭＯＳスイッチ
ＣＳＷ１ｎ，ＣＳＷ２ｎ，…，ＣＳＷｍｎ ＭＯＳスイッチ
Ｌ，Ｌｐ，Ｌｎ インダクタ
Ｒ１，Ｒ２，…，Ｒｎ 抵抗
Ｒ１ｐ，Ｒ２ｐ，…，Ｒｎｐ 抵抗
Ｒ１ｎ，Ｒ２ｎ，…，Ｒｎｎ 抵抗
Ｒｅｓｄ ＥＳＤ対策用抵抗
ＳＷ１，ＳＷ２，…，ＳＷｎ ＭＯＳスイッチ
ＶＣ 可変容量部
ＶＲ 可変抵抗部
Ｖｄｄ１ 第１の電源電圧（第１の電源の電源電圧）
Ｖｄｄ２ 第２の電源電圧（第２の電源の電源電圧）
Ｖｄｄ３ 第３の電源電圧（第３の電源の電源電圧）

Claims (20)

  1. インダクタ部と容量部と可変抵抗部とが並列接続され、かつ第１の電源が接続されてなる並列共振回路であって、
    前記可変抵抗部は、１つのブランチ又は複数のブランチの並列接続からなり、
    前記ブランチの各々は、抵抗とＭＯＳスイッチとの直列回路を有し、
    前記ＭＯＳスイッチの各々のゲートに与えられる制御信号の電源を供給し、かつ前記ＭＯＳスイッチの各々にバックゲート電圧を供給する第２の電源の電源電圧は、前記第１の電源の電源電圧よりも高いことを特徴とする並列共振回路。
  2. 請求項１記載の並列共振回路において、
    前記ＭＯＳスイッチの各々は、前記第１の電源の電源電圧で動作するＭＯＳトランジスタに比べて高耐圧であることを特徴とする並列共振回路。
  3. 請求項１記載の並列共振回路において、
    前記ＭＯＳスイッチ各々のバックゲートと前記第２の電源との間に挿入されたＥＳＤ対策用の抵抗を更に備えたことを特徴とする並列共振回路。
  4. 請求項１記載の並列共振回路において、
    前記ＭＯＳスイッチの各々のゲートに前記制御信号を与える制御回路は、
    第３の電源の電源電圧で動作する論理回路と、
    前記論理回路の出力をもとに前記第２の電源の電源電圧で動作して前記制御信号を出力するレベルシフタとを備え、
    前記第３の電源の電源電圧は、前記第１の電源の電源電圧よりも高くないことを特徴とする並列共振回路。
  5. 請求項１記載の並列共振回路において、
    前記容量部は、可変容量部を有することを特徴とする並列共振回路。
  6. 請求項５記載の並列共振回路において、
    前記可変容量部は、複数のブランチを並列接続してなり、
    前記可変容量部にて、前記ブランチの各々は、容量とＭＯＳスイッチとの直列回路を有することを特徴とする並列共振回路。
  7. 請求項６記載の並列共振回路において、
    前記第２の電源は、前記可変容量部にて、前記ＭＯＳスイッチの各々のゲートに与えられる制御信号の電源を供給し、かつ前記ＭＯＳスイッチの各々にバックゲート電圧を供給することを特徴とする並列共振回路。
  8. 請求項７記載の並列共振回路において、
    前記可変容量部にて、前記ＭＯＳスイッチの各々は、前記第１の電源の電源電圧で動作するＭＯＳトランジスタに比べて高耐圧であることを特徴とする並列共振回路。
  9. 請求項１記載の並列共振回路において、
    差動構成であることを特徴とする並列共振回路。
  10. 請求項９記載の並列共振回路において、
    前記容量部は、可変容量部を有することを特徴とする並列共振回路。
  11. 請求項１０記載の並列共振回路において、
    前記可変容量部は、複数のブランチを並列接続してなり、
    前記可変容量部にて、前記ブランチの各々は、ＭＯＳスイッチと当該ＭＯＳスイッチの両端にそれぞれ接続された容量との直列回路を有することを特徴とする並列共振回路。
  12. 請求項１１記載の並列共振回路において、
    前記可変容量部にて、前記ブランチの各々は、前記ＭＯＳスイッチのオン抵抗を小さくするためのバイアス回路を更に有することを特徴とする並列共振回路。
  13. 請求項１０記載の並列共振回路において、
    前記可変容量部は、複数のブランチを並列接続してなり、
    前記可変容量部にて、前記ブランチの各々は、容量と当該容量の両端にそれぞれ接続されたＭＯＳスイッチとの直列回路を有することを特徴とする並列共振回路。
  14. 請求項１記載の並列共振回路をトランスコンダクタンス増幅器の負荷として構成したことを特徴とする増幅回路。
  15. 請求項１４記載の増幅回路を備えたことを特徴とするチューナシステム。
  16. インダクタ部と可変容量部とが並列接続され、かつ第１の電源が接続されてなる並列共振回路であって、
    前記可変容量部は、複数のブランチを並列接続してなり、
    前記ブランチの各々は、容量とＭＯＳスイッチとの直列回路を有し、
    前記ＭＯＳスイッチの各々のゲートに与えられる制御信号の電源を供給し、かつ前記ＭＯＳスイッチの各々にバックゲート電圧を供給する第２の電源の電源電圧は、前記第１の電源の電源電圧よりも高いことを特徴とする並列共振回路。
  17. 請求項１６記載の並列共振回路において、
    前記インダクタ部と前記可変容量部とに対して並列接続された抵抗部を更に備えたことを特徴とする並列共振回路。
  18. 請求項１７記載の並列共振回路において、
    前記抵抗部は、可変抵抗部を有することを特徴とする並列共振回路。
  19. 請求項１６記載の並列共振回路をトランスコンダクタンス増幅器の負荷として構成したことを特徴とする増幅回路。
  20. 請求項１９記載の増幅回路を備えたことを特徴とするチューナシステム。
JP2015530665A 2013-08-08 2014-04-15 並列共振回路 Active JP6344390B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013164841 2013-08-08
JP2013164841 2013-08-08
PCT/JP2014/002141 WO2015019523A1 (ja) 2013-08-08 2014-04-15 並列共振回路

Publications (2)

Publication Number Publication Date
JPWO2015019523A1 JPWO2015019523A1 (ja) 2017-03-02
JP6344390B2 true JP6344390B2 (ja) 2018-06-20

Family

ID=52460887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015530665A Active JP6344390B2 (ja) 2013-08-08 2014-04-15 並列共振回路

Country Status (4)

Country Link
US (1) US9564858B2 (ja)
JP (1) JP6344390B2 (ja)
CN (1) CN105379110B (ja)
WO (1) WO2015019523A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3059116B1 (fr) * 2016-11-24 2019-02-01 Continental Automotive France Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree
US10574245B2 (en) * 2018-03-21 2020-02-25 Globalfoundries Inc. Digitally controlled oscillator for a millimeter wave semiconductor device
JP7077816B2 (ja) * 2018-06-25 2022-05-31 株式会社ソシオネクスト 半導体装置
JP7300968B2 (ja) * 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775577A (en) * 1972-04-20 1973-11-27 Environment One Corp Induction cooking apparatus having pan safety control
US6462962B1 (en) * 2000-09-08 2002-10-08 Slobodan Cuk Lossless switching DC-to-DC converter
US6424222B1 (en) * 2001-03-29 2002-07-23 Gct Semiconductor, Inc. Variable gain low noise amplifier for a wireless terminal
JP3840468B2 (ja) * 2003-09-29 2006-11-01 松下電器産業株式会社 Ｐｌｌ周波数シンセサイザ
CN101057396B (zh) * 2004-09-10 2012-07-18 卡莱汉系乐有限公司 在较宽频率范围上具有平坦增益响应的可调谐共射共基lna
JP2006325163A (ja) * 2005-05-20 2006-11-30 Toyota Industries Corp 広帯域送受信装置
WO2007099622A1 (ja) * 2006-03-01 2007-09-07 Fujitsu Limited 増幅回路
CA2655619C (en) * 2006-06-27 2013-09-03 Sensormatic Electronics Corporation Resonant circuit tuning system with dynamic impedance matching
US7764125B2 (en) * 2007-05-24 2010-07-27 Bitwave Semiconductor, Inc. Reconfigurable tunable RF power amplifier
JP5079595B2 (ja) * 2008-05-21 2012-11-21 シャープ株式会社 フィルタ回路および無線機器
JP2011249982A (ja) * 2010-05-25 2011-12-08 Alps Electric Co Ltd テレビジョンチューナの入力同調回路
US8704598B2 (en) * 2010-05-28 2014-04-22 Rf Micro Devices, Inc. Linear FET feedback amplifier
US10903753B2 (en) * 2011-03-29 2021-01-26 Texas Instruments Incorporated Resonant isolated converters for power supply charge balancing systems and other systems
WO2013157039A1 (ja) * 2012-04-18 2013-10-24 三菱電機株式会社 経路切替電力増幅器
US20130277333A1 (en) * 2012-04-24 2013-10-24 Applied Materials, Inc. Plasma processing using rf return path variable impedance controller with two-dimensional tuning space
CN104756391B (zh) * 2012-11-02 2018-03-02 丹麦科技大学 自激振荡谐振电力转换器

Also Published As

Publication number Publication date
US20160156315A1 (en) 2016-06-02
US9564858B2 (en) 2017-02-07
JPWO2015019523A1 (ja) 2017-03-02
WO2015019523A1 (ja) 2015-02-12
CN105379110A (zh) 2016-03-02
CN105379110B (zh) 2018-01-05

Similar Documents

Publication Publication Date Title
US8558611B2 (en) Peaking amplifier with capacitively-coupled parallel input stages
US7479830B2 (en) Differential amplifier using body-source cross coupling
US8106700B2 (en) Wideband voltage translators
US7663441B2 (en) Low noise amplifier
US5963094A (en) Monolithic class AB shunt-shunt feedback CMOS low noise amplifier having self bias
US8583072B1 (en) Multiphase local oscillator generator circuit for a broadband tuner device
JP6344390B2 (ja) 並列共振回路
JP5677930B2 (ja) 半導体スイッチ及び無線機器
JP2008193380A (ja) 可変利得増幅回路、受信機および受信機用ｉｃ
US10469121B2 (en) Non-linear shunt circuit for third order harmonic reduction in RF switches
JP2007243777A (ja) 半導体集積回路
US7688145B2 (en) Variable gain amplifying device
US8503960B2 (en) Amplifier and associated receiver
JP4991915B2 (ja) 周波数変換回路、信号処理回路及び受信機
JP5433614B2 (ja) 半導体集積回路および受信装置
JP2015170892A (ja) 低雑音増幅回路
US8229382B2 (en) Switched current resistor programmable gain array for low-voltage wireless LAN and method using the same
JP5524754B2 (ja) 正負電圧論理出力回路及びこれを用いた高周波スイッチ回路
US10389317B2 (en) Differential amplifier circuit and radar device
Khoshroo et al. A low-power current-reuse resistive-feedback LNA in 90nm CMOS
KR101960181B1 (ko) 안정적으로 이득을 부스팅하는 주파수 혼합기
JP2010056606A (ja) トランスコンダクタンスアンプ
US20100033249A1 (en) Differential amplifier
US20060145763A1 (en) Low voltage class ab transconductor circuits
JP4899992B2 (ja) フロントエンド集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R150 Certificate of patent or registration of utility model

Ref document number: 6344390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150