JP5677930B2 - 半導体スイッチ及び無線機器 - Google Patents
半導体スイッチ及び無線機器 Download PDFInfo
- Publication number
- JP5677930B2 JP5677930B2 JP2011272109A JP2011272109A JP5677930B2 JP 5677930 B2 JP5677930 B2 JP 5677930B2 JP 2011272109 A JP2011272109 A JP 2011272109A JP 2011272109 A JP2011272109 A JP 2011272109A JP 5677930 B2 JP5677930 B2 JP 5677930B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- signal
- power supply
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
Description
図1は、第1の実施形態に係る半導体スイッチを例示するブロック図である。
半導体スイッチ1は、スイッチ部3、スイッチ部3に制御信号を出力する駆動回路4、端子切替信号INをデコードするインタフェース回路5、制御信号の電位である第1の電位Vnと内部回路用の第2の電位Vdd1とを生成する電源回路(破線6で囲んだ部分)、及び第1の電位Vnを安定化する第1の電位制御回路10を備えている。半導体スイッチ1は、端子切替信号INに応じて、共通端子ANTと複数の高周波端子RF1〜RF6との間の接続を切り替えるSP6T(Single-Pole 6-Throw)のスイッチである。
駆動回路4には、オフ電位Voffとして第1の電位Vn、オン電位Vonとして正の電位が供給される。ここで、オフ電位Voffは、制御信号のローレベルの電位である。オフ電位Voffは、例えば、スイッチ部3の各FETのゲートに印加して各FETをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位である。また、オン電位Vonは、制御信号のハイレベルの電位である。オン電位Vonは、例えば、スイッチ部3の各FETのゲートに印加して各FETをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位である。なお、半導体スイッチ1においては、オン電位Vonとして電源電位Vddが、高電位電源端子9を介して駆動回路4に供給される。
図2は、第1の実施形態におけるスイッチ部を例示する回路図である。
スイッチ部3aは、共通端子ANTと、複数の高周波端子RF1〜RF6と、の端子間の接続を切替えるSP6Tスイッチである。共通端子ANTと各高周波端子RF1、RF2、RF3、RF4、RF5、RF6との間には、それぞれ第1のスイッチ素子13a、13b、13c、13d、13e、13fが接続されている。第1のスイッチ素子13a、13b、13c、13d、13e、13fをそれぞれオンさせることにより、共通端子ANTと各高周波端子RF1、RF2、RF3、RF4、RF5、RF6との間が導通する。
また、オフ電位Voffが所望の電位よりも高いと、最大許容入力電力が下がると共に、規定入力時に遮断状態のFETで生成する歪(オフ歪)が増大する。しかし、オフ電位Voffが負側に大きすぎてもオフ歪が劣化する。オフ電位Voffには、最適点が存在する。
図3においては、入力電力Pinが35dBm、周波数が900MHzのとき、すなわちGSM方式における最大入力電力時の3次高調波歪のオフ電位Voff依存性を表している。なお、スイッチ部3aのスルーFET及びシャントFETの段数は、n=m=16段である。
図4に表したように、入力電力Pinを小さくしていくと、3次高調波歪が最小になるオフ電位Voffが正側、すなわち電位の高い方へとシフトしていく。例えば、UMTS方式における最大入力電力時の3次高調波歪は、オフ電位Voffが−0.8Vのとき最小になる。
図5に表したように、インタフェース回路5aは、入力された端子切替信号INをデコードする。半導体スイッチ1においては、SP6Tのスイッチ部3を備えている。そのため、インタフェース回路5aは、3ビットの端子切替信号INをデコードしている。ここで、端子切替信号INは、LSB側から、それぞれIN1、IN2、IN3の3ビットで構成されている。また、インタフェース回路5aは、6ビットの信号D1(LSB)、D2、D3、D4、D5、D6(MSB)を出力する。インタフェース回路5aでデコードされた信号(デコード信号)D1〜D6は、駆動回路4に入力される。
レベルシフト回路12aは、デコード信号D1〜D6のLSBである信号D1を入力して、制御信号Con1a、Con1bを出力する。レベルシフト回路12b〜12fは、それぞれ、デコード信号D1〜D6の1ビットを入力して、制御信号Con2a、Con2b〜Con6a、Con6bを出力する。
図6においては、駆動回路4を構成するレベルシフト回路12aを例示している。駆動回路4を構成する他のレベルシフト回路12b〜12fは、レベルシフト回路12aと同様に構成される。
また、PMOS P11のドレインは、NMOS N11のドレインと接続される。PMOS P11のドレイン及びNMOS N11のドレインから、制御信号Con1aが出力される。PMOS P12のドレインは、NMOS N12のドレインと接続される。PMOS P12のドレイン及びNMOS N12のドレインから、制御信号Con1bが出力される。制御信号Con1a、Con1bは、差動信号として、レベルシフト回路12aから出力される。
図7に表したように、第1の電位生成回路7は、発振回路16、チャージポンプ17、ローパスフィルタ18で構成されている。
バイアス回路43は、リングオシレータ41及び出力バッファ42にバイアスを供給する。バイアス回路43の抵抗R2は、リングオシレータ41及び出力バッファ42に流れる電流を規定している。
なお、本実施形態においては、第1の電位生成回路7が電源端子8に接続され、電源電位Vddを供給する構成を例示したが、内部の電源電位、例えば第2の電位Vdd1を供給してもよい。以下に説明する他の実施形態についても同様である。
また、負の第1の電位Vnを生成する第1の電位生成回路7について説明したが、同様に電源電位Vddよりも高い正の電位を生成する電位生成回路を構成することもできる。
第1の電位制御回路10は、第1の電位Vnと第2の電位Vdd1との電位差を分割して電位V1として出力する分割回路(破線20で囲んだ部分)と、電位V1と基準電位Vrefとの電位差の大きさ(絶対値)が小さくなるように第1の電位Vnを制御する増幅回路21とで構成されている。
差動増幅回路23の反転入力端子(−)には、分割した電位V1が入力され、非反転入力端子(+)には、基準電位Vrefとして、接地電位0Vが入力される。差動増幅回路23の出力は、ソースフォロワ回路24に入力される。また、差動増幅回路23には、電源電位として第2の電位Vdd1と第1の電位Vnとが供給されている。
図9は、比較例のクランプ回路の回路図である。
クランプ回路19は、ダイオード接続された2つのNMOSで構成され、低電位電源端子9aと接地との間に接続され、NMOSのしきい値電圧に基づいて第1の電位Vnをクランプする。例えば、GSM方式においては、第1の電位Vn=−1.4Vに設定することで、3次高調波歪を最低にすることができるため、NMOSのしきい値電圧を0.7Vに設定する。しかし、製造プロセルのばらつきなどの影響でNMOSのしきい値電圧などはばらつくため、クランプ回路19を用いた場合、第1の電位Vnのクランプ電位は変動することになる。クランプ回路19においては、2段の直列接続したNMOSで構成されているため、各NMOSのしきい値電圧のばらつきの2倍の電圧だけばらつくことになる。例えば、しきい値電圧のばらつきが±0.1Vとすれば、第1の電位Vnのばらつきは±0.2V程度となり、図3から3次高調波歪は2dB程度劣化することになる。
図10は、第2の実施形態における第1の電位制御回路を例示する回路図である。
図10に表したように、本実施形態は、上記の第1の実施形態と比較して、第1の電位制御回路の構成が異なっている。すなわち、本実施形態においては、上記の第1の実施形態における第1の電位制御回路10の替わりに、第1の電位制御回路10aが設けられる。本実施形態に係る半導体スイッチ1aの第1の電位制御回路10a以外の構成は、第1の実施形態に係る半導体スイッチ1と同様である。
なお、第2の電位Vdd1は、3次高調波歪が最低になる第1の電位Vnの絶対値に等しくするのが望ましい。例えば第2の電位Vdd1を1.4Vに設定すると、第1の電位Vnは−1.4Vになり、GSM方式に最適な値になる。
上記以外の効果については、第1の実施形態と同様である。
図11は、第3の実施形態に係る半導体スイッチを例示するブロック図である。
図12は、第3の実施形態における第1の電位制御回路を例示する回路図である。
本実施形態は、上記の第1及び第2の実施形態と比較して、第1の電位制御回路の構成が異なっている。すなわち、本実施形態においては、上記の第2の実施形態における第1の電位制御回路10aの替わりに、第1の電位制御回路10bが設けられる。本実施形態に係る半導体スイッチ1bの第1の電位制御回路10b以外の構成は、第2の実施形態に係る半導体スイッチ1aと同様である。なお、高周波端子RF1〜RF4はGSM方式、高周波端子RF5、RF6はUMTS方式にそれぞれ設定されている。
また、デコード信号D5、D6のいずれもがローレベルのとき、すなわちGSM方式の高周波端子RF1〜RF4が選択されているとき、OR26は、ローレベルとして接地電位0Vを出力する。このとき、分割抵抗R23、R24は、基準電位Vrefとして、接地電位0Vを出力する。
したがって、GSM方式の高周波端子RF1〜RF4が選択されたとき、第1の電位Vnは−1.4Vになり、UMTS方式の高周波端子RF5、RF6が選択されたとき、第1の電位Vnは、−0.8Vになる。
上記以外の効果については、第1の実施形態と同様である。
図13は、第4の実施形態に係る半導体スイッチを例示するブロック図である。
図13に表したように、第4の実施形態は、第1の実施形態と比較して、インタフェース回路5と電源回路6と、第1の電位制御回路10の構成が異なっている。すなわち、第4の実施形態においては、第1の実施形態におけるインタフェース回路5と電源回路6と第1の電位制御回路10の替わりに、それぞれインタフェース回路5bと電源回路(破線6aで囲んだ部分)と第1の電位制御回路10cが設けられている。スイッチ部3及び駆動回路4については、第1の実施形態と同様である。
図14に表したように、インタフェース回路5bは、外部から入力される端子切替信号INをデコードして、デコードされた信号D1〜D6を駆動回路4に出力し、モード信号Enを第1の電位制御回路10cと電源回路6aとに出力する。信号D1〜D6は、第1の実施形態と同様であり、スイッチ部3における共通端子ANTと複数の高周波端子RF1〜RF6との間の接続を切り替える信号である。モード信号Enは、半導体スイッチ1cを通常の動作モードまたはスリープモードに切替える信号であり、動作モードのときハイレベル、スリープモードのときローレベルになる。
また、インタフェース回路5bには電源電位Vddが供給される。しかし、端子切替信号INの電位によっては、インタフェース回路5bに、第2の電位Vdd1を電源電位として供給してもよい。
第1の電位生成回路7aは、第1の実施形態における第1の電位生成回路7と比較して、バイアス回路43を有する発振回路16の替わりに、バイアス回路43aを有する発振回路16aが設けられている。チャージポンプ17、ローパスフィルタ18、リングオシレータ41、出力バッファ42については、第1の実施形態と同様である。
図16に表したように、第1の電位制御回路10cは、第2の実施形態における第1の電位制御回路10aと比較して、分割回路20aと、増幅回路21aの構成が異なっている。すなわち、第1の電位制御回路10cにおいては、分割回路20aの替わりにスリープモードのとき電流が遮断される分割回路(破線20bで囲んだ部分)が設けられている。また、増幅回路21aに、差動増幅回路23a及びソースフォロワ回路24の電流をスリープモードのとき遮断する遮断トランジスタP3を追加した増幅回路21bが設けられている。
分割回路20bにおいては、分割回路20aの分割素子B1a、B2aの替わりに、それぞれ分割素子B1b、B2bが設けられている。また、分割素子B1b、B2bは、分割素子B1a、B2aにそれぞれ遮断トランジスタP4、PMOS P5が追加されて構成されている。
図17は、第5の実施形態における第1の電位生成回路の発振回路を例示する回路図である。
図17に表したように、第5の実施形態は、第4の実施形態と比較して、第1の電位生成回路7aの発振回路16aの構成が異なる。すなわち、発振回路16bにおいては、発振回路16aのバイアス回路43aの替わりにバイアス回路43bが設けられている。これ以外については、第5の実施形態は、第4の実施形態と同様である。
また、本実施形態における通常の動作モードの動作は、第2の実施形態と同様であり、上記以外の本実施形態の効果は、第2の実施形態と同様である。
図18は、第6の実施形態における第1の電位生成回路の発振回路を例示する回路図である。
図18に表したように、第6の実施形態は、第4の実施形態と比較して、第1の電位生成回路7aの発振回路16aの構成が異なる。すなわち、発振回路16cは、発振回路16aの出力バッファ42の替わりに出力バッファ42aが設けられ、さらに出力バッファ42aの入力をスリープモードのときにハイレベルに保持する電位保持回路44が追加されている。これ以外については、第6の実施形態は、第4の実施形態と同様である。
本実施形態の上記以外の効果については、第2の実施形態と同様である。
図19は、第7の実施形態に係る半導体スイッチを例示するブロック図である。
図19に表したように、第7の実施形態は、第4の実施形態と比較して、駆動回路4及び電源回路6aの構成が異なり、また第2の電位制御回路28が追加されている点が異なっている。すなわち、第7の実施形態においては、駆動回路4及び電源回路6aの替わりに、それぞれ駆動回路4a及び電源回路(破線6bで囲んだ部分)が設けられている。スイッチ部3、インタフェース回路5bについては、第4の実施形態と同様である。
図20は、レベルシフト回路を例示する他の回路図である。
図20に表したように、レベルシフト回路45には、高電位電源端子9を介して正の第3の電位Vpが供給され、低電位電源端子9aを介して負の第1の電位Vnが供給される。駆動回路4aは、例えばレベルシフト回路45と同一回路の6つのレベルシフト回路で構成され、デコード信号D1〜D6をそれぞれ入力して、制御信号Con1a、Con1b〜Con6a、Con6bを出力する。
図21に表したように、第3の電位生成回路27は、チャージポンプ17a、ローパスフィルタ18aを有している。ローパスフィルタ18aは、第4の実施形態における第1の電位生成回路7aのローパスフィルタ18と同様である。
図22に表したように、第2の電位制御回路28は、第3の電位Vpを分割する分割回路48、高電位電源端子9と接地と間の電流を制御する電流制御回路49、増幅回路60を有している。
本実施形態における上記以外の通常の動作モードの動作は、第4の実施形態と同様であり、上記以外の本実施形態の効果は、第4の実施形態と同様である。
図23は、第8の実施形態に係る半導体スイッチを例示するブロック図である。
図23に表したように、第8の実施形態は、第7の実施形態と比較して、電源投入検出回路29が追加されている点が異なっている。スイッチ部3、駆動回路4a、インタフェース回路5b、電源回路6b、第1の電位制御回路10c及び第2の電位制御回路28については、第7の実施形態と同様である。
図24に表したように、電源投入検出回路29は、電源投入時に第2の電位Vdd1を抵抗とコンデンサとで積分し、2段のインバータで構成されたバッファを介して、電源投入を検出する。そして、検出された電源投入信号S2とモード信号Enとの論理積を生成して、信号S1として出力する。
また、本実施形態の上記以外の効果は、第7の実施形態の効果と同様である。
図25は、第9の実施形態に係る半導体スイッチを例示するブロック図である。
図25に表したように、第9の実施形態は、第7の実施形態と比較して、第2の電位制御回路28の構成が異なっている。すなわち、第9の実施形態においては、第2の電位制御回路28の替わりに第2の電位制御回路28aが設けられている。スイッチ部3、駆動回路4a、インタフェース回路5b、電源回路6b及び第1の電位制御回路10cについては、第7の実施形態と同様である。
図26に表したように、第2の電位制御回路28aは、第2の電位制御回路28に、比較回路61と論理積回路(AND)62とが追加され、遮断トランジスタN35、N36のゲートには、AND62を介してモード信号Enが入力される。また、抵抗R32は、直列接続された抵抗R32a、R32bで構成されている。
通常の動作モードのとき、すなわちモード信号Enがハイレベルのときは、比較回路61の出力信号S4が、第2の電位制御回路28aの出力信号S3として出力される。また、スリープモードのとき、すなわちモード信号Enがローレベルのときは、第2の電位制御回路28aは、比較回路61の出力信号S4のレベルによらず、出力信号S3としてローレベルを出力する。
図27に表したように、モード信号Enがハイレベルのときは、電源投入直後に第3の電位Vpが3×Vrefよりも少しだけ低い電位に上昇するまで(図27(a))、第2の電位制御回路28aの非反転入力端子の電位は、基準電位Vrefよりも低い。その結果、第2の電位制御回路28aは、出力信号S3としてローレベルを出力する(図27(b))。
また、本実施形態の上記以外の効果は、第7の実施形態の効果と同様である。
図28は、第10の実施形態における第1のトランジスタの等価回路図である。
図29は、第10の実施形態における第1のトランジスタのレイアウトを例示する平面図である。
本実施形態は、上記の第1、第2及び第3の実施形態と比較して、第1のトランジスタの構成が異なっている。すなわち、本実施形態においては、上記の第2の実施形態における第1のトランジスタN5が、一対のトランジスタ51、52で構成され、第1のトランジスタN6が、一対のトランジスタ53、54で構成されている。本実施形態に係る半導体スイッチの第1のトランジスタN5、N6以外の構成は、第2の実施形態に係る半導体スイッチ1aと同様である。
図30は、第11の実施形態に係る無線機器を例示するブロック図である。
図30に表したように、無線機器30は、半導体スイッチ1b、アンテナ31、送受信回路32a、32b、無線制御回路33を備える。
半導体スイッチ1bについては、第3の実施形態に係る半導体スイッチ1bと同様であり、端子切替信号INにより共通端子ANTと、6つの高周波端子RF1〜RF6との間の接続を切り替える。
アンテナ31は、携帯電話の無線通信、例えばGSM方式及びUMTS方式に対応した帯域、例えば、800M〜2GHzの高周波信号を送受信する。
送信回路36aは、送信信号をUMTS方式の高周波信号に変調してデュプレクサ38aを介して高周波端子RF5に出力する。受信回路37aは、デュプレクサ38aを介して高周波端子RF5から入力されるUMTS方式の高周波信号を受信し受信信号に復調する。
上記のとおり、半導体スイッチ1bにおいては、共通端子ANTと高周波端子RF1〜RF4とのいずれかが接続された場合に、第1の電位制御回路10bは、第1の電位VnをGSMの最適値である−1.4Vに制御する。その結果、電力が大きいGSM方式に最適な第1の電位Vnに制御され、3次高調波歪の増加が抑制される。
そのため、無線機器30によれば、半導体スイッチ1bの3次高調波歪の増加を抑制して、GSM方式、UMTS方式の高周波信号をそれぞれアンテナ31から送信することができる。
また、本実施形態に係る無線機器30においては、変調及び復調が、それぞれ送信回路34a、34b、36a、36b及び受信回路35a、35b、37a、37bで行われる。しかし、共通の変復調回路を設け、送信回路に変調信号を出力し、また受信回路から入力した信号を復調する構成としてもよい。
Claims (8)
- 負の第1の電位を生成する第1の電位生成回路と、電源電位を降圧した正の第2の電位を生成する第2の電位生成回路と、を有する電源回路と、
前記第1の電位と第3の電位とが供給され、端子切替信号に基づいて前記第1の電位及び前記第3の電位の少なくとも一方を出力する駆動回路と、
前記駆動回路の出力に応じて複数の高周波端子のいずれか1つに共通端子を接続するスイッチ部と、
前記第2の電位生成回路の出力と前記第1の電位生成回路の出力との間に接続され、ダイオード接続された第1のトランジスタを有し、前記第1の電位と前記第2の電位との電位差を分割する分割回路と、前記第1のトランジスタとカレントミラーを構成する第2のトランジスタを有し、前記分割回路が分割した電位と基準電位との電位差が小さくなるように前記第1の電位を制御する増幅回路と、を有する第1の電位制御回路と、
を備えた半導体スイッチ。 - 前記基準電位は、接地電位であることを特徴とする請求項1記載の半導体スイッチ。
- 前記基準電位は、前記端子切替信号に応じて接地電位または前記接地電位と異なる電位に変化する請求項1または2に記載の半導体スイッチ。
- 前記分割回路は、前記第1のトランジスタ、第1の抵抗、ゲートとドレインとが接続された第3のトランジスタ、および第2の抵抗による直列回路を有し、前記第1の電位と前記第2の電位との電位差を1対1に分割することを特徴とする請求項1〜3のいずれか1つに記載の半導体スイッチ。
- 前記第1の電位生成回路は、動作モードとスリープモードの機能を有し、
前記第1の電位制御回路は、前記スリープモードのとき、前記第2の電位から供給される電流を遮断する請求項1〜4のいずれか1つに記載の半導体スイッチ。 - 前記第1の電位生成回路は、前記スリープモードのとき前記第1の電位の生成を停止する請求項5記載の半導体スイッチ。
- 前記第1の電位生成回路は、
前記スリープモードのとき発振を停止するリングオシレータと、
前記リングオシレータの出力に接続された出力バッファと、
前記スリープモードのとき前記出力バッファの入力を前記第2の電位または接地電位に保持する電位保持回路と、
を有する請求項6記載の半導体スイッチ。 - 電波を放射するアンテナと、
送信信号を変調して前記アンテナを介して送信する送信回路と、
前記アンテナを介して受信した高周波信号を復調する受信回路と、
前記アンテナが前記共通端子に接続され、前記送信回路と前記受信回路とがそれぞれ前記高周波端子に接続され、前記アンテナを前記送信回路または前記受信回路に切替えて接続する請求項1〜7のいずれか1つに記載の半導体スイッチと、
前記半導体スイッチに前記端子切替信号を出力する無線制御回路と、
を備えた無線機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272109A JP5677930B2 (ja) | 2011-08-31 | 2011-12-13 | 半導体スイッチ及び無線機器 |
CN201210055846.6A CN102970018B (zh) | 2011-08-31 | 2012-03-05 | 半导体开关以及无线设备 |
US13/420,640 US8923784B2 (en) | 2011-08-31 | 2012-03-15 | Semiconductor switch and wireless device |
US14/557,503 US9525415B2 (en) | 2011-08-31 | 2014-12-02 | Radio frequency semiconductor switch |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011189411 | 2011-08-31 | ||
JP2011189411 | 2011-08-31 | ||
JP2011272109A JP5677930B2 (ja) | 2011-08-31 | 2011-12-13 | 半導体スイッチ及び無線機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013066139A JP2013066139A (ja) | 2013-04-11 |
JP5677930B2 true JP5677930B2 (ja) | 2015-02-25 |
Family
ID=47744409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011272109A Active JP5677930B2 (ja) | 2011-08-31 | 2011-12-13 | 半導体スイッチ及び無線機器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8923784B2 (ja) |
JP (1) | JP5677930B2 (ja) |
CN (1) | CN102970018B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5677930B2 (ja) * | 2011-08-31 | 2015-02-25 | 株式会社東芝 | 半導体スイッチ及び無線機器 |
US9048777B2 (en) * | 2012-12-31 | 2015-06-02 | Silicon Laboratories Inc. | Apparatus for integrated circuit interface and associated methods |
US9391515B2 (en) * | 2013-11-18 | 2016-07-12 | Cisco Technology, Inc. | Buck circuit |
US9577626B2 (en) | 2014-08-07 | 2017-02-21 | Skyworks Solutions, Inc. | Apparatus and methods for controlling radio frequency switches |
US9467124B2 (en) | 2014-09-30 | 2016-10-11 | Skyworks Solutions, Inc. | Voltage generator with charge pump and related methods and apparatus |
US10838446B2 (en) * | 2016-02-29 | 2020-11-17 | Skyworks Solutions, Inc. | Low leakage current switch controller |
GB2560045B (en) * | 2017-02-28 | 2019-10-30 | Cirrus Logic Int Semiconductor Ltd | Amplifiers |
WO2019188290A1 (ja) * | 2018-03-29 | 2019-10-03 | 株式会社村田製作所 | 高周波フロントエンド回路 |
JP6847160B2 (ja) | 2019-06-11 | 2021-03-24 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | リングオシレータ及び時間計測回路 |
US11863227B2 (en) | 2021-10-25 | 2024-01-02 | Analog Devices International Unlimited Company | Radio frequency switches with fast switching speed |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4811317U (ja) * | 1971-06-19 | 1973-02-08 | ||
JP3319960B2 (ja) * | 1996-10-17 | 2002-09-03 | 富士通株式会社 | 半導体装置 |
JP2000294786A (ja) | 1999-04-05 | 2000-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 高周波スイッチ |
JP3494635B2 (ja) * | 2001-09-19 | 2004-02-09 | 沖電気工業株式会社 | 内部降圧電源回路 |
JP2003110022A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | 半導体集積回路 |
US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
WO2006137031A2 (en) * | 2005-06-21 | 2006-12-28 | Nxp B.V. | Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops |
JP2007028178A (ja) * | 2005-07-15 | 2007-02-01 | Eudyna Devices Inc | 半導体装置およびその制御方法 |
US8040175B2 (en) * | 2007-10-24 | 2011-10-18 | Cypress Semiconductor Corporation | Supply regulated charge pump system |
KR100965766B1 (ko) * | 2008-06-30 | 2010-06-24 | 주식회사 하이닉스반도체 | 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로 |
JP2010103971A (ja) * | 2008-09-25 | 2010-05-06 | Toshiba Corp | 高周波半導体スイッチ装置 |
JP4960414B2 (ja) * | 2009-08-31 | 2012-06-27 | 株式会社東芝 | 半導体スイッチ |
JP5400567B2 (ja) * | 2009-10-23 | 2014-01-29 | 株式会社東芝 | 半導体スイッチ |
JP5383609B2 (ja) * | 2009-12-25 | 2014-01-08 | 株式会社東芝 | 半導体スイッチ及び無線機器 |
WO2011093150A1 (en) * | 2010-01-29 | 2011-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5467979B2 (ja) * | 2010-09-14 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 高周波モジュール |
JP5677930B2 (ja) * | 2011-08-31 | 2015-02-25 | 株式会社東芝 | 半導体スイッチ及び無線機器 |
JP2013172189A (ja) * | 2012-02-17 | 2013-09-02 | Toshiba Corp | スイッチ制御回路、半導体装置および無線通信装置 |
-
2011
- 2011-12-13 JP JP2011272109A patent/JP5677930B2/ja active Active
-
2012
- 2012-03-05 CN CN201210055846.6A patent/CN102970018B/zh active Active
- 2012-03-15 US US13/420,640 patent/US8923784B2/en active Active
-
2014
- 2014-12-02 US US14/557,503 patent/US9525415B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102970018A (zh) | 2013-03-13 |
US9525415B2 (en) | 2016-12-20 |
CN102970018B (zh) | 2016-01-20 |
JP2013066139A (ja) | 2013-04-11 |
US20150109032A1 (en) | 2015-04-23 |
US20130052969A1 (en) | 2013-02-28 |
US8923784B2 (en) | 2014-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5677930B2 (ja) | 半導体スイッチ及び無線機器 | |
US8232827B2 (en) | Semiconductor switch | |
JP5383609B2 (ja) | 半導体スイッチ及び無線機器 | |
US9312853B2 (en) | High frequency semiconductor switch circuit and high frequency radio system including same | |
US9020448B2 (en) | Switch control circuit, semiconductor device, and radio communication device | |
JP2007096609A (ja) | 半導体スイッチ回路装置 | |
US8682264B2 (en) | Digital-to-analog converter and wireless communication apparatus | |
JP2007243777A (ja) | 半導体集積回路 | |
JP2012186618A (ja) | 半導体スイッチ及び無線機器 | |
KR20170032167A (ko) | 복수 타입의 신호들을 매칭시키는 프로그램어블 매칭 네트워크 장치 및 방법 | |
US8937503B2 (en) | Switch control circuit, semiconductor device, and radio communication device | |
US11258445B2 (en) | Radio frequency apparatus and voltage generating device thereof | |
JP5114226B2 (ja) | 半導体スイッチ回路 | |
KR101298800B1 (ko) | 주파수 혼합기 | |
JP4868275B2 (ja) | 高周波スイッチ回路 | |
JP2013016975A (ja) | 半導体スイッチ及び無線機器 | |
JP5192900B2 (ja) | スイッチ半導体集積回路 | |
US10382036B2 (en) | High voltage switch | |
JP2010050769A (ja) | 半導体スイッチ回路 | |
JP2008028524A (ja) | 信号切替装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150105 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5677930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |