JP4960414B2 - 半導体スイッチ - Google Patents

半導体スイッチ Download PDF

Info

Publication number
JP4960414B2
JP4960414B2 JP2009200647A JP2009200647A JP4960414B2 JP 4960414 B2 JP4960414 B2 JP 4960414B2 JP 2009200647 A JP2009200647 A JP 2009200647A JP 2009200647 A JP2009200647 A JP 2009200647A JP 4960414 B2 JP4960414 B2 JP 4960414B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor switch
fet
control
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009200647A
Other languages
English (en)
Other versions
JP2011055129A (ja
Inventor
美友 寒河江
敏樹 瀬下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009200647A priority Critical patent/JP4960414B2/ja
Priority to US12/726,528 priority patent/US8232827B2/en
Publication of JP2011055129A publication Critical patent/JP2011055129A/ja
Application granted granted Critical
Publication of JP4960414B2 publication Critical patent/JP4960414B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体スイッチに関する。
携帯電話機の高周波回路部においては、送信回路および受信回路が高周波信号用スイッチ回路を介して共通のアンテナに選択的に接続されるようになっている。従来、このような高周波信号用スイッチ回路のスイッチ素子には、化合物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）が用いられてきたが、近年、低コスト、小型化の要求から、シリコン基板上に形成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体電界効果トランジスタ）に置き換えることが検討されている。
ただし、通常のシリコン基板上に形成されたＭＯＳＦＥＴでは、ソースあるいはドレイン電極とシリコン基板との間の寄生容量が大きい。また、シリコンは半導体であることから、高周波信号の電力損失が大きいといった問題がある。そこで、高周波信号用スイッチ回路をＳＯＩ（Silicon On Insulator）基板上に形成する技術が提案されている（例えば、特許文献１参照）。
特表２００５−５１５６５７号公報
しかし、端子間のアイソレーションや挿入損失については、さらなる改善が求められている。例えば、高精細デジタルテレビ信号を切り換えるスイッチには、周波数１ＧＨｚにおいて７５ｄＢ以上のアイソレーションが要求される。
本発明は、アイソレーションを改善した半導体スイッチを提供する。
本発明の一態様によれば、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスルーＦＥＴ及び前記第２の端子と第１の接地端子との間に接続されたシャントＦＥＴを有してなるスイッチ部と、前記スルーＦＥＴを駆動する第１の制御端子と、前記シャントＦＥＴを駆動する第２の制御端子と、前記スイッチ部と同一の基板に設けられ前記第１の制御端子及び前記第２の制御端子に差動出力する駆動回路と、を備え、前記スルーＦＥＴは、互いに直列接続された第１のＦＥＴと第２のＦＥＴであり、前記スイッチ部は、前記第１のＦＥＴと前記第２のＦＥＴとの接続点と、第２の接地端子との間に接続され、前記第２の制御端子により駆動される第３のＦＥＴと、前記第１の接地端子と第２の接地端子との間に接続された第１の容量と、を有することを特徴とする半導体スイッチが提供される。
本発明によれば、アイソレーションを改善した半導体スイッチが提供される。
本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。 図１に表した半導体スイッチの制御回路部の構成を例示する回路図である。 比較例の半導体スイッチの構成を例示する回路図である。 本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。 図４に表した半導体スイッチのアイソレーションのシミュレーション結果のグラフ図である。 本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。 本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。 図７に表したスイッチ部を用いた半導体スイッチのアイソレーションのシミュレーション結果のグラフ図である。 本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。 本発明の実施形態に係る半導体スイッチの構成を例示する模式図である。 本発明の実施形態に係る半導体スイッチの構成を例示する模式図である。 本発明の実施形態に係る半導体スイッチの構成を例示する模式図である。 本発明の実施形態に係る半導体スイッチの構成を例示する模式図である。 本発明の実施形態に係る半導体スイッチの構成を例示する回路図である。 本発明の実施形態に係る半導体スイッチの応用例の回路図である。 本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。 図１６に表した半導体スイッチ１ｆの制御回路部の構成を例示する回路図である。 本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。 本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。 図１８に表した半導体スイッチ１ｇの制御回路部の構成を例示する回路図である。
以下、本発明の実施形態について図面を参照して詳細に説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図１に表したように、半導体スイッチ１は、スイッチ部２、制御回路部３を備える。そして、これらを同一の基板１８（半導体スイッチ基板）に形成して、１チップ化した構造を備える。
スイッチ部２は、第１の端子ＲＦｃｏｍと、２つの第２の端子ＲＦ１、ＲＦ２との間の接続状態を切り替える構成を例示している。
制御回路部３は、スイッチ部２の接続状態を切替える。なお、制御回路部３は、スイッチ部２を制御する回路の一部であってもよい。
半導体スイッチ１は、ＳＰＤＴ（Single-Pole Double-Throw）スイッチである。
まず、スイッチ部２について説明する。
図１に表したように、第１の端子ＲＦｃｏｍと第２の端子ＲＦ１、ＲＦ２のそれぞれとの間には、ｎ段（ｎは自然数）のスルーＦＥＴ（Field Effect Transistor）Ｔ１１、Ｔ１２、・・・、Ｔ１ｎ、Ｔ２１、Ｔ２２、・・・、Ｔ２ｎが直列に接続されている。
第１の端子ＲＦｃｏｍと第２の端子ＲＦ１との間には、スルーＦＥＴ Ｔ１１、Ｔ１２、・・・、Ｔ１ｎが接続されている。第１の端子ＲＦｃｏｍと第２の端子ＲＦ２との間には、スルーＦＥＴ Ｔ２１、Ｔ２２、・・・、Ｔ２ｎが接続されている。
第２の端子ＲＦ１、ＲＦ２のそれぞれと第１の接地端子ＧＮＤ１、ＧＮＤ２のそれぞれとの間には、ｍ段（ｍは自然数）のシャントＦＥＴ Ｓ１１、Ｓ１２、・・・、Ｓ１ｍ、Ｓ２１、Ｓ２２、・・・、Ｓ２ｍが直列に接続されている。第２の端子ＲＦ１と第１の接地端子ＧＮＤ１との間には、シャントＦＥＴ Ｓ１１、Ｓ１２、・・・、Ｓ１ｍが接続されている。第２の端子ＲＦ２と第１の接地端子ＧＮＤ２との間には、シャントＦＥＴ Ｓ２１、Ｓ２２、・・・、Ｓ２ｍが接続されている。
第２の端子ＲＦ１に接続されたスルーＦＥＴ Ｔ１１、Ｔ１２、・・・、Ｔ１ｎのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＴ１１、ＲＴ１２、・・・、ＲＴ１ｎを介して、第１の制御端子Ｃｏｎ１ａと接続されている。第１の制御端子Ｃｏｎ１ａは、制御回路部３と接続されている。抵抗ＲＴ１１、ＲＴ１２、・・・、ＲＴ１ｎは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
第２の端子ＲＦ１に接続されたシャントＦＥＴ Ｓ１１、Ｓ１２、・・・、Ｓ１ｍのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＳ１１、ＲＳ１２、・・・、ＲＳ１ｍを介して、第２の制御端子Ｃｏｎ１ｂと接続されている。第２の制御端子Ｃｏｎ１ｂは、制御回路部３と接続されている。抵抗ＲＳ１１、ＲＳ１２、・・・、ＲＳ１ｍは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
第２の端子ＲＦ２に接続されたスルーＦＥＴ Ｔ２１、Ｔ２２、・・・、Ｔ２ｎのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＴ２１、ＲＴ２２、・・・、ＲＴ２ｎを介して、第１の制御端子Ｃｏｎ２ａと接続されている。第１の制御端子Ｃｏｎ２ａは、制御回路部３と接続されている。抵抗ＲＴ２１、ＲＴ２２、・・・、ＲＴ２ｎは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
第２の端子ＲＦ２に接続されたシャントＦＥＴ Ｓ２１、Ｓ２２、・・・、Ｓ２ｍのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＳ２１、ＲＳ２２、・・・、ＲＳ２ｍを介して、第２の制御端子Ｃｏｎ２ｂと接続されている。第２の制御端子Ｃｏｎ２ｂは、制御回路部３と接続されている。抵抗ＲＳ２１、ＲＳ２２、・・・、ＲＳ２ｍは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
シャントＦＥＴは、そのシャントＦＥＴが接続された第２の端子に接続されたスルーＦＥＴがオフにされた際、その第２の端子と第１の端子間のアイソレーションを高める。すなわち、スルーＦＥＴがオフ状態であってもそのオフ状態のスルーＦＥＴと接続された第２の端子に高周波信号が漏れてしまう場合があるが、この時、オン状態のシャントＦＥＴを介して、漏れた高周波信号をグランドに逃がすことができる。
例えば、第２の端子ＲＦ１と第１の端子ＲＦｃｏｍとの間を導通するためには、第２の端子ＲＦ１と第１の端子ＲＦｃｏｍとの間のｎ段直列接続スルーＦＥＴ Ｔ１１〜Ｔ１ｎをオンとし、第２の端子ＲＦ１とグランドとの間のｍ段直列接続シャントＦＥＴ Ｓ１１〜Ｓ１ｍをオフとする。同時に他の第２の端子ＲＦ２と第１の端子ＲＦｃｏｍとの間のスルーＦＥＴをすべてオフとし、他の第２の端子ＲＦ２と第１の接地端子ＧＮＤ２との間のシャントＦＥＴをすべてオンとすればよい。
すなわち、上記の場合、第１の制御端子Ｃｏｎ１ａにはオン電位Ｖｏｎ、第２の制御端子Ｃｏｎ１ｂにはオフ電位Ｖｏｆｆが与えられる。また、第１の制御端子Ｃｏｎ２ａにはオフ電位Ｖｏｆｆ、第２の制御端子Ｃｏｎ２ｂにはオン電位Ｖｏｎの電位が与えられる。オン電位Ｖｏｎは、各ＦＥＴが導通状態となりそのオン抵抗が十分小さい値になるゲート電位であり、オフ電位Ｖｏｆｆは各ＦＥＴが遮断状態となり高周波信号が重畳しても遮断状態を十分維持できるゲート電位である。各ＦＥＴのしきい値電圧Ｖｔｈは例えば０．１Ｖである。
オン電位Ｖｏｎが所望の電位（例えば２．４Ｖ）よりも低いと導通状態のＦＥＴのオン抵抗が高くなり、挿入損失が劣化すると共に、導通状態のＦＥＴで発生する歪（オン歪）が増大する。また、オフ電位Ｖｏｆｆが所望の電位（例えば−１．５Ｖ）よりも高いと、最大許容入力電力が下がると共に、規定入力時に遮断状態のＦＥＴで発生する歪（オフ歪）が増大する。
ただし、オン電位Ｖｏｎが高すぎたり、オフ電位Ｖｏｆｆが低すぎるとＦＥＴの耐圧を超えてしまうので、オン電位Ｖｏｎおよびオフ電位Ｖｏｆｆには最適な範囲がある。
スイッチ部２の各ＦＥＴのゲート電位を制御する信号は、制御回路部３で生成される。
図２は、図１に表した半導体スイッチ１の制御回路部３の構成を例示する回路図である。
図２に表したように、制御回路部３は、駆動回路４ａ、４ｂ、負電圧生成回路５、入力インタフェース回路１０、反転・非反転信号生成回路１１を有する。
電源電圧Ｖｄｄは、例えば２．７Ｖである。それに対し、外部制御端子ＩＮに入力される信号のハイレベルはＶｄｄよりも低く、例えば１．８Ｖである。そのため、入力インタフェース回路１０においてレベル変換する。
図２に表したように、入力インタフェース回路１０は、３段のＣＭＯＳインバータで構成されている。１段目は、通常のＣＭＯＳインバータの高電位側ノードに、２段のダイオード接続ＦＥＴが設けられている。２段目は、通常のＣＭＯＳインバータの高電位側ノードに１段のダイオード接続ＦＥＴが設けられている。そして、３段目は通常のＣＭＯＳインバータで構成されている。このような構成により、ハイレベルが１．８Ｖの入力信号を、ハイレベルがＶｄｄ（２．７Ｖ）の信号にレベルシフトする。
入力インタフェース回路１０の出力信号は、ＣＭＯＳインバータ２段で構成される反転・非反転信号生成回路１１に入力される。その差動出力は、駆動回路４ａおよび４ｂに入力される。ここで、駆動回路４ａ、４ｂは、それぞれレベルシフタで構成されている。
駆動回路４ａ、４ｂの低電位電源Ｖｎは、負電圧生成回路５で生成される。
負電圧生成回路５は、リングオシレータ６、チャージポンプ７、ローパスフィルタ（ＬＰＦ)８およびクランプ回路９などで生成される。なお、負電圧生成回路５の出力電位Ｖｎの値は、例えば−１．５Ｖである。
駆動回路４ａ、４ｂは、高電位電源（Ｖｄｄ）側にＰチャンネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳ）が設けられ、低電位電源（Ｖｎ）側に、ゲートが互いのドレインに接続されたクロスカップルＮチャンネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳ）が設けられている。
そして、駆動回路４ａのそれぞれのＮＭＯＳのドレイン及びＰＭＯＳのドレインに制御信号が差動出力される。この制御信号は、スイッチ部２の第１の制御端子Ｃｏｎ１ａ、第２の制御端子Ｃｏｎ１ｂに差動出力される。また、駆動回路４ｂのＮＭＯＳのドレイン及びＰＭＯＳのドレインに制御信号が差動出力される。この制御信号は、スイッチ部２の第１の制御端子Ｃｏｎ２ａ、第２の制御端子Ｃｏｎ２ｂに差動出力される。
駆動回路４ａ、４ｂにより、ローレベルが、０ＶからＶｎ（−１．５Ｖ）にレベル変換される。すなわち、第１及び第２の制御端子Ｃｏｎ１ａ、Ｃｏｎ１ｂ、Ｃｏｎ２ａ、Ｃｏｎ２ｂには、ハイレベルがＶｄｄ（２．７Ｖ）、ローレベルが、負電圧Ｖｎ（−１．５Ｖ）の制御信号が出力される。制御信号のローレベルを負電位にすることで、大電力の信号が入力しても歪の小さいスイッチを実現出来る。
ところで、制御信号の論理レベルは第１の制御端子Ｃｏｎ１ａと第２の制御端子Ｃｏｎ２ｂについては同じであり、また、第２の制御端子Ｃｏｎ１ｂと第１の制御端子Ｃｏｎ２ａについては同じである。
従って、駆動回路を２つ設ける必要はなく、１つで良いようにも考えられる。
図３は、比較例の半導体スイッチの構成を例示する回路図である。
図３に表したように、比較例の半導体スイッチ１０１においては、図１に表した半導体スイッチ１の制御回路部３をインバータ１０３で置き換えた構成である。第１の制御端子Ｃｏｎ１ａと第２の制御端子Ｃｏｎ２ｂとを、インバータ１０３の入力端に接続している。第２の制御端子Ｃｏｎ１ｂと第１の制御端子Ｃｏｎ２ａとをインバータ１０３の出力端に接続している。
しかし、このように複数の第２の端子ＲＦ１、ＲＦ２に接続されたスルーＦＥＴ Ｔ１１、Ｔ１２、・・・、Ｔ１ｎとシャントＦＥＴ Ｓ２１、Ｓ２２、・・・、Ｓ２ｍとを同一の駆動回路により駆動すると、各制御信号に重畳する高周波信号が他の制御信号と干渉するおそれがある。すなわち、第１の制御端子Ｃｏｎ２ａと第２の制御端子Ｃｏｎ１ｂとが接続され、１つのインバータ１０３により駆動されると、信号間の干渉などにより、アイソレーションの劣化につながるおそれがある。
そこで、図２に表した制御回路部３においては、駆動回路４ａ及び４ｂの２つが設けられている。
すなわち、駆動回路４ａは、第２の端子ＲＦ１に接続された一対のスルーＦＥＴ Ｔ１１、Ｔ１２、・・・、Ｔ１ｎとシャントＦＥＴ Ｓ１１、Ｓ１２、・・・、Ｓ１ｍとをそれぞれ駆動する第１の制御端子Ｃｏｎ１ａと第２の制御端子Ｃｏｎ１ｂとに制御信号を差動出力している。
また、駆動回路４ｂは、第２の端子ＲＦ２に接続された一対のスルーＦＥＴ Ｔ２１、Ｔ２２、・・・、Ｔ２ｎとシャントＦＥＴ Ｓ２１、Ｓ２２、・・・、Ｓ２ｍとをそれぞれ駆動する第１の制御端子Ｃｏｎ２ａと第２の制御端子Ｃｏｎ２ｂとに制御信号を差動出力している。
このように、駆動回路４ａ、４ｂをそれぞれの第２の端子（各ポート）に対して独立に設けることにより、各制御信号に重畳する高周波信号の他の制御信号との干渉を回避している。
これにより、半導体スイッチ１においては、アイソレーションを改善することができる。
なお、図１、図２に表した半導体スイッチ１においては、負電圧生成回路５を用いる構成を例示した。しかし、負電圧Ｖｎを用いなくてもスルーＦＥＴ、シャントＦＥＴが所望の損失、歪み特性を満足できれば、負電圧生成回路５、入力インタフェース回路１０、反転・非反転信号生成回路１１はなくてもよい。
また、半導体スイッチ１においては、ＳＰＤＴスイッチを例示したが、同様にｋ、ｌを自然数として、ｋＰｌＴスイッチを構成することもできる。
図４は、本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図４に表したように、半導体スイッチ１ａは、スイッチ部２ａ、制御回路部３を備える。そして、これらを同一の基板１８（半導体スイッチ基板）に形成して、１チップ化した構造を備える。すなわち、半導体スイッチ１ａは、図１に表した半導体スイッチ１のスイッチ部２を、スイッチ部２ａに置き換えた構成である。
スイッチ部２ａは、第１の端子ＲＦｃｏｍと、２つの第２の端子ＲＦ１、ＲＦ２との間の接続状態を切り替える構成を例示している。
スイッチ部２ａの接続状態は、制御回路部３により切替られる。
半導体スイッチ１ａは、ＳＰＤＴスイッチである。
図４に表したように、第１の端子ＲＦｃｏｍと第２の端子ＲＦ１、ＲＦ２のそれぞれとの間には、それぞれｎ段（ｎは自然数）の第１のＦＥＴ Ｔ１１、１２、・・・、１ｎ、Ｔ４１、Ｔ４２、・・・、Ｔ４ｎと第２のＦＥＴ Ｔ２１、Ｔ２２、・・・、Ｔ２ｎ、Ｔ３１、Ｔ３２、・・・、Ｔ３ｎを有するスルーＦＥＴ Ｔ１１、１２、・・・、Ｔ１ｎ、Ｔ２１、Ｔ２２、・・・、Ｔ２ｎ、・・・、Ｔ４１、Ｔ４２、・・・、Ｔ４ｎが直列に接続されている。
第１の端子ＲＦｃｏｍと第２の端子ＲＦ１との間には、第１のＦＥＴ Ｔ１１、Ｔ１２、・・・、Ｔ１ｎと第２のＦＥＴ Ｔ２１、Ｔ２２、・・・、Ｔ２ｎが接続されている。第１の端子ＲＦｃｏｍと第２の端子ＲＦ２との間には、第１のＦＥＴ Ｔ４１、Ｔ４２、・・・、Ｔ４ｎと第２のＦＥＴ Ｔ３１、Ｔ３２、・・・、Ｔ３ｎが接続されている。
第１のＦＥＴ Ｔ１１、Ｔ１２、・・・、Ｔ１ｎと第２のＦＥＴ Ｔ２１、Ｔ２２、・・・、Ｔ２ｎとの接続点Ｎ１と、第２の接地端子ＧＮＤ３との間には、ｍ段（ｍは自然数）の第３のＦＥＴ Ｓ２１、Ｓ２２、・・・、Ｓ２ｍが直列に接続されている。
第１のＦＥＴ Ｔ４１、Ｔ４２、・・・、Ｔ４ｎと第２のＦＥＴ Ｔ３１、Ｔ３２、・・・、Ｔ３ｎとの接続点Ｎ２と、第２の接地端子ＧＮＤ４との間には、ｍ段（ｍは自然数）の第３のＦＥＴ Ｓ３１、Ｓ３２、・・・、Ｓ３ｍが直列に接続されている。
第２の端子ＲＦ１、ＲＦ２のそれぞれと第１の接地端子ＧＮＤ１、ＧＮＤ２との間には、ｍ段（ｍは自然数）のシャントＦＥＴ Ｓ１１、Ｓ１２、・・・、Ｓ１ｍ、Ｓ４１、Ｓ４２、・・・、Ｓ４ｍと抵抗Ｒｔｅｍ１、Ｒｔｅｍ２とが直列に接続されている。第２の端子ＲＦ１と第１の接地端子ＧＮＤ１との間には、シャントＦＥＴ Ｓ１１、Ｓ１２、・・・、Ｓ１ｍと抵抗Ｒｔｅｍ１とが接続されている。第２の端子ＲＦ２と第１の接地端子ＧＮＤ２との間には、シャントＦＥＴ Ｓ４１、Ｓ４２、・・・、Ｓ４ｍと抵抗Ｒｔｅｍ２とが接続されている。
第２の端子ＲＦ１に接続された第１のＦＥＴ Ｔ１１、Ｔ１２、・・・、Ｔ１ｎのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＴ１１、ＲＴ１２、・・・、ＲＴ１ｎを介して、第１の制御端子Ｃｏｎ１ａと接続されている。第１の制御端子Ｃｏｎ１ａは、制御回路部３と接続されている。抵抗ＲＴ１１、ＲＴ１２、・・・、ＲＴ１ｎは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
第２の端子ＲＦ１に接続されたシャントＦＥＴ Ｓ１１、Ｓ１２、・・・、Ｓ１ｍのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＳ１１、ＲＳ１２、・・・、ＲＳ１ｍを介して、第２の制御端子Ｃｏｎ１ｂと接続されている。第２の制御端子Ｃｏｎ１ｂは、制御回路部３と接続されている。抵抗ＲＳ１１、ＲＳ１２、・・・、ＲＳ１ｍは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
接続点Ｎ１と第１の端子ＲＦｃｏｍとに接続された第２のＦＥＴ Ｔ２１、Ｔ２２、・・・、Ｔ２ｎのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＴ２１、ＲＴ２２、・・・、ＲＴ２ｎを介して、第１の制御端子Ｃｏｎ１ａと接続されている。抵抗ＲＴ２１、ＲＴ２２、・・・、ＲＴ２ｎは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
接続点Ｎ１と第２の接地端子ＧＮＤ３とに接続された第３のＦＥＴ Ｓ２１、Ｓ２２、・・・、Ｓ２ｍのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＳ２１、ＲＳ２２、・・・、ＲＳ２ｍを介して、第２の制御端子Ｃｏｎ１ｂと接続されている。抵抗ＲＳ２１、ＲＳ２２、・・・、ＲＳ２ｍは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
第２の端子ＲＦ２に接続された第１のＦＥＴ Ｔ４１、Ｔ４２、・・・、Ｔ４ｎのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＴ４１、ＲＴ４２、・・・、ＲＴ４ｎを介して、第１の制御端子Ｃｏｎ２ａと接続されている。第１の制御端子Ｃｏｎ２ａは、制御回路部３と接続されている。抵抗ＲＴ４１、ＲＴ４２、・・・、ＲＴ４ｎは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
第２の端子ＲＦ２に接続されたシャントＦＥＴ Ｓ４１、Ｓ４２、・・・、Ｓ４ｍのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＳ４１、ＲＳ４２、・・・、ＲＳ４ｍを介して、第２の制御端子Ｃｏｎ２ｂと接続されている。第２の制御端子Ｃｏｎ２ｂは、制御回路部３と接続されている。抵抗ＲＳ４１、ＲＳ４２、・・・、ＲＳ４ｍは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
接続点Ｎ２と第１の端子ＲＦｃｏｍとに接続された第２のＦＥＴ Ｔ３１、Ｔ３２、・・・、Ｔ３ｎのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＴ３１、ＲＴ３２、・・・、ＲＴ３ｎを介して、第１の制御端子Ｃｏｎ２ａと接続されている。抵抗ＲＴ３１、ＲＴ３２、・・・、ＲＴ３ｎは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
接続点Ｎ２と第２の接地端子ＧＮＤ４とに接続された第３のＦＥＴ Ｓ３１、Ｓ３２、・・・、Ｓ３ｍのゲートは、それぞれ、高周波漏洩防止用の抵抗ＲＳ３１、ＲＳ３２、・・・、ＲＳ３ｍを介して、第２の制御端子Ｃｏｎ２ｂと接続されている。抵抗ＲＳ３１、ＲＳ３２、・・・、ＲＳ３ｍは、それぞれ高周波信号が制御回路部３に漏洩しない程度の高い抵抗値を有する。
シャントＦＥＴ及び第３のＦＥＴは、そのシャントＦＥＴが接続された第２の端子に接続されたスルーＦＥＴ、すなわち第１及び第２のＦＥＴがオフにされた際、その第２の端子と第１の端子間のアイソレーションを高める。すなわち、第１及び第２のＦＥＴがオフ状態であってもそのオフ状態の第１のＦＥＴと接続された第２の端子に高周波信号が漏れてしまう場合があるが、この時、オン状態のシャントＦＥＴ及び第３のＦＥＴを介して、漏れた高周波信号を第１及び第２の接地端子を介してグランドに逃がすことができる。
さらに、第１の接地端子ＧＮＤ１と第２の接地端子ＧＮＤ３との間に第１の容量Ｃ１が接続されている。第１の接地端子ＧＮＤ２と第２の接地端子ＧＮＤ４との間に第１の容量Ｃ２が接続されている。また、第２の接地端子ＧＮＤ３とＧＮＤ４との間に第２の容量Ｃ３が接続されている。
例えば、第２の端子ＲＦ１と第１の端子ＲＦｃｏｍとの間を導通するためには、第２の端子ＲＦ１と第１の端子ＲＦｃｏｍとの間のスルーＦＥＴ、すなわちｎ段直列接続第１のＦＥＴ Ｔ１１〜Ｔ１ｎ及び第２のＦＥＴ Ｔ２１〜Ｔ２ｎをオンとする。同時に、第２の端子ＲＦ１と第１の接地端子ＧＮＤ１との間のｍ段直列接続シャントＦＥＴ Ｓ１１〜Ｓ１ｍ及び接続点Ｎ１と第２の接地端子ＧＮＤ３との間のｍ段直列接続第３のＦＥＴ Ｓ２１〜Ｓ２ｍをオフとする。同時に他の第２の端子ＲＦ２と第１の端子ＲＦｃｏｍとの間のスルーＦＥＴ、すなわち第１及び第２のＦＥＴをすべてオフとし、他の第２の端子ＲＦ２と第１の接地端子ＧＮＤ２との間のシャントＦＥＴ及び接続点Ｎ２と第２の接地端子ＧＮＤ４との間の第３のＦＥＴとをすべてオンとすればよい。
すなわち、上記の場合、第１の制御端子Ｃｏｎ１ａにはオン電位Ｖｏｎ、第２の制御端子Ｃｏｎ１ｂにはオフ電位Ｖｏｆｆが与えられる。また、第１の制御端子Ｃｏｎ２ａにはオフ電位Ｖｏｆｆ、第２の制御端子Ｃｏｎ２ｂにはオン電位Ｖｏｎの電位が与えられる。オン電位Ｖｏｎは、各ＦＥＴが導通状態となりそのオン抵抗が十分小さい値になるゲート電位であり、オフ電位Ｖｏｆｆは各ＦＥＴが遮断状態となり高周波信号が重畳しても遮断状態を十分維持できるゲート電位である。各ＦＥＴのしきい値電圧Ｖｔｈは例えば０．１Ｖである。
オン電位Ｖｏｎが所望の電位（例えば２．４Ｖ）よりも低いと導通状態のＦＥＴのオン抵抗が高くなり、挿入損失が劣化すると共に、導通状態のＦＥＴで発生する歪（オン歪）が増大する。また、オフ電位Ｖｏｆｆが所望の電位（例えば−１．５Ｖ）よりも高いと、最大許容入力電力が下がると共に、規定入力時に遮断状態のＦＥＴで発生する歪（オフ歪）が増大する。
ただし、オン電位Ｖｏｎが高すぎたり、オフ電位Ｖｏｆｆが低すぎるとＦＥＴの耐圧を超えてしまうので、オン電位Ｖｏｎおよびオフ電位Ｖｏｆｆには最適な範囲がある。なお、オン電位Ｖｏｎ、オフ電位Ｖｏｆｆについては、図１に表したスイッチ部２と同様である。
また、第２の端子ＲＦ１と第１の端子ＲＦｃｏｍが導通状態の時、第２の端子ＲＦ２からスイッチ側に見えるインピーダンスは、シャントＦＥＴ Ｓ４１〜Ｓ４ｍのオン抵抗と抵抗Ｒｔｅｍ２の抵抗値との和となる。この値は、通常７５Ωになるように設定されている。同様に、第２の端子ＲＦ２と第１の端子ＲＦｃｏｍとが導通状態の時、第２の端子ＲＦ１からスイッチ側に見えるインピーダンスは、シャントＦＥＴ Ｓ１１〜Ｓ１ｍのオン抵抗と抵抗Ｒｔｅｍ１の抵抗値の和となる。この値は、通常７５Ωになるように設定されている。なお、シャントＦＥＴ Ｓ１１〜Ｓ１ｍのオン抵抗が７５Ωになるように設定すれば抵抗Ｒｔｅｍ１は不要である。抵抗Ｒｔｅｍ２に関しても同様である。
このように、半導体スイッチ１ａにおいては、スイッチ部２ａの接地端子を第１の接地端子ＧＮＤ１、ＧＮＤ２及び第２の接地端子ＧＮＤ３、ＧＮＤ４に分離し、かつそれぞれの第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ４間に第１及び第２の容量Ｃ１〜Ｃ３を設けている。
これにより、次に説明するように、ボンディングワイヤーの寄生インダクタンスによるアイソレーションの劣化を抑制することができる。
図５は、図４に表した半導体スイッチのアイソレーションのシミュレーション結果のグラフ図である。
図５においては、周波数＝１ＧＨｚにおける第２の端子ＲＦ１、ＲＦ２の間のアイソレーションとボンディングワイヤーの寄生インダクタンスとの関係を表している。
第１の容量Ｃ１、Ｃ２及び第２の容量Ｃ３の静電容量をすべて０．４ｐＦとした場合と、０ｐＦ、すなわち第１及び第２の容量Ｃ１、Ｃ２、Ｃ３がない場合とを表している。
図５に表したように、第１及び第２の容量Ｃ１、Ｃ２、Ｃ３の静電容量が０．４ｐＦの場合、寄生インダクタンスが１ｎＨ程度存在しても、アイソレーションの劣化が完全に抑制される。
また、制御回路部３においては、駆動回路４ａ、４ｂを第２の端子（各ポート）のそれぞれに対して独立に設けている。これにより、各制御信号に重畳する高周波信号の他の制御信号との干渉を回避して、アイソレーションを改善することができる。さらに、スイッチ部２ａが第１及び第２の容量Ｃ１、Ｃ２、Ｃ３を備えることにより、寄生インダクタンスの影響によるアイソレーションの劣化を抑制して、アイソレーションを改善することができる。
このように、半導体スイッチ１ａによれば、アイソレーションを改善することができる。
図６は、本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図６に表したように、半導体スイッチ１ｂにおいては、図４に表したスイッチ部２ａをスイッチ部２ｂに置き換えた構成となっている。スイッチ部２ｂは、スイッチ部２ａの第１及び第２の容量Ｃ１、Ｃ２、Ｃ３をそれぞれＥＳＤ保護素子ＥＳＤ１、ＥＳＤ２、ＥＳＤ３に置き換えた点以外は、スイッチ部２ａと同様である。
直列接続したｐｎ接合ダイオードなどのＥＳＤ保護素子は、０．４ｐＦ程度の寄生容量を有する。そのため、半導体スイッチ１ｂは、図４に表した半導体スイッチ１ａと同様の効果が得られる。さらに、半導体スイッチ１ａに対して、第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ４のグランドパッド間のＥＳＤ耐圧が向上するという長所を有する。
なお、制御回路部３は、半導体スイッチ１ａと同様であり、例えば図２に表したように構成されている。
従って、半導体スイッチ１ｂによれば、アイソレーションを改善することができる。
図７は、本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図７に表したように、半導体スイッチ１ｃにおいては、図４に表したスイッチ部２ａをスイッチ部２ｃに置き換えた構成となっている。スイッチ部２ｃは、スイッチ部２ａの第２の接地端子ＧＮＤ３、ＧＮＤ４間を接続した構成となっている。すなわち、第２の容量Ｃ３が、短絡されている点以外については、図４に表した半導体スイッチ１ａと同様である。
接続点Ｎ１及びＮ２に接続される第３のＦＥＴ Ｓ２１〜Ｓ２ｍ、Ｓ３１〜Ｓ３ｍのグランドを共通の第２の接地端子ＧＮＤ３としている。第１の接地端子ＧＮＤ１、ＧＮＤ２は、図５に表した半導体スイッチ１ａと同様に分離している。そして、第１の接地端子ＧＮＤ１と第２の接地端子ＧＮＤ３間及び第１の接地端子ＧＮＤ２と第２の接地端子ＧＮＤ３間にそれぞれ第１の容量Ｃ１、Ｃ２が設けられている。
このような構成にすることにより、ボンディングワイヤーの寄生インダクタンスによるアイソレーションの劣化を抑制できる。
図８は、図７に表したスイッチ部を用いた半導体スイッチのアイソレーションのシミュレーション結果のグラフ図である。
図８においては、周波数＝１ＧＨｚにおける第２の端子ＲＦ１、ＲＦ２の間のアイソレーションとボンディングワイヤーの寄生インダクタンスとの関係を表している。
第１の容量Ｃ１、Ｃ２の静電容量をすべて０．４ｐＦとした場合と、０ｐＦ、すなわち第１の容量Ｃ１、Ｃ２がない場合とを表している。
図８に表したように、第１の容量Ｃ１、Ｃ２の静電容量が０．４ｐＦの場合、寄生インダクタンスによるアイソレーションの劣化が抑制される。
図４に表した半導体スイッチ１ａと比べて、アイソレーション劣化抑制の効果が若干劣るが、スイッチ部２ｃのグランド端子数が３つで良いことが半導体スイッチ１ａに対する長所である。
このように、半導体スイッチ１ｃによれば、ボンディングワイヤーによる寄生インダクタンスの影響によるアイソレーション劣化を抑制できる。
なお、制御回路部３は、半導体スイッチ１ａと同様であり、例えば図２に表したように構成されている。
従って、半導体スイッチ１ｃによれば、アイソレーションを改善することができる。
図９は、本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図９に表したように、半導体スイッチ１ｄにおいては、図７に表したスイッチ部２ｃをスイッチ部２ｄに置き換えた構成となっている。スイッチ部２ｄは、スイッチ部２ｃの第１の容量Ｃ１、Ｃ２をそれぞれＥＳＤ保護素子ＥＳＤ１、ＥＳＤ２に置き換えた点以外は、スイッチ部２ｃと同様である。
図６において説明したように、ＥＳＤ保護素子は、０．４ｐＦ程度の寄生容量を有する。そのため、半導体スイッチ１ｄは、図７に表した半導体スイッチ１ｃと同様の効果が得られる。さらに、半導体スイッチ１ｃに対して、第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ３のグランドパッド間のＥＳＤ耐圧が向上するという長所を有する。
半導体スイッチ１ｄによれば、ボンディングワイヤーによる寄生インダクタンスの影響によるアイソレーション劣化を抑制できる。
なお、制御回路部３は、半導体スイッチ１ａと同様であり、例えば図２に表したように構成されている。
従って、半導体スイッチ１ｄによれば、アイソレーションを改善することができる。
図１０は、本発明の実施形態に係る半導体スイッチの構成を例示する模式図である。
図１０においては、半導体スイッチ基板１８をパッケージ２１に実装した状態を模式的に表している。半導体スイッチ基板１８には、例えば、図４に表した半導体スイッチ１ａが設けられている。
図１０に表したように、半導体スイッチ基板１８は、パッケージ２１のベッド２２の上に配置されている。
半導体スイッチ基板１８の平面形状は４辺を有する矩形状である。１つの辺に外部制御端子ＩＮ、第１の端子ＲＦｃｏｍ、電源Ｖｄｄの各端子をパッケージ２１のリード２４ａ、２４ｂ、２４ｃにそれぞれ接続するためのパッドが配置されている。そして、各パッドは、ボンディングワイヤー２３ａ〜２３ｃにより、それぞれリード２４ａ〜２４ｃにボンディングされている。なお、図１０においては、各パッドに端子と同一の符号を付している。
また、第１の端子ＲＦｃｏｍのパッドが存在する辺と対向する他辺に第１の接地端子ＧＮＤ１、第２の接地端子ＧＮＤ３、第２の接地端子ＧＮＤ４、第１の接地端子ＧＮＤ２の各端子のパッドが並置されている。また、第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ４の両隣に第２の端子ＲＦ１、ＲＦ２のパッドが設けられている。
そして、第１の接地端子ＧＮＤ１のパッドは、パッケージ２１のベッド２２に、ボンディングワイヤー２３ｇによりボンディングされる。同様に、第１及び第２の接地端子ＧＮＤ２〜４の各パッドも、ベッド２２にボンディングされる。そのため、第１の接地端子ＧＮＤ１と第２の接地端子ＧＮＤ３の間の容量素子、第２の端子ＧＮＤ３、ＧＮＤ４の間の容量素子、及び第２の接地端子ＧＮＤ４と第１の接地端子ＧＮＤ２の間の容量素子がＥＳＤ破壊されることはない。
また、第２の端子ＲＦ１、ＲＦ２の各パッドは、それぞれリード２４ｄ、２４ｅにボンディングされる。
半導体スイッチ基板１８にこのようにパッドを配置することで、実装によるアイソレーションの劣化を防ぐことができる。
また、パッケージ２１のグランド用リード２５ｇに存在する寄生インダクタンスはアイソレーションを劣化させる方向に働くが、第１及び第２の容量Ｃ１、Ｃ２、Ｃ３を適当な値に設定することにより、劣化を抑制することが出来る。
図１１は、本発明の実施形態に係る半導体スイッチの構成を例示する模式図である。
図１１においては、半導体スイッチ基板１８をパッケージ２１に実装した状態を模式的に表している。半導体スイッチ基板１８には、例えば、図６に表した半導体スイッチ１ｂが設けられている。
図１１に表したように、半導体スイッチ基板１８は、パッケージ２１のベッド２２ａの上に配置されている。
ベッド２２ａの平面形状においては、リード２４ａとリード２４ｂ、リード２４ｂとリード２４ｃの間に、それぞれグランド用リード２５ａ、２５ｂ、２５ｃが設けられている。また、ベッド２２におけるリード２４ｅとリード２４ｄの間のグランド用リード２５ｇはなく、別にパッケージ２１のリード２４ｆ〜リード２４ｉが設けられている。第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ４の各パッドは、それぞれリード２４ｆ〜リード２４ｉとボンディングされる。これ以外の点については、図１０に表したパッケージ２１のベッド２２と同様である。
半導体スイッチ基板１８の１辺に、外部制御端子ＩＮ、第１の端子ＲＦｃｏｍ、電源Ｖｄｄの各端子のパッドが配置されている。また、第１の端子ＲＦｃｏｍのパッドが配置された辺と対抗する他辺に、第２の端子ＲＦ１、第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ４、第２の端子ＲＦ２が配置されている。
第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ４は、それぞれパッケージ２１の別のリード２４ｆ〜２４ｉに接続されているので、リードの寄生インダクタンスによるアイソレーション劣化は生じない。また、第１の接地端子ＧＮＤ１と第２の接地端子ＧＮＤ３との間、第２の接地端子ＧＮＤ３とＧＮＤ４との間、および第２の接地端子ＧＮＤ４と第１の接地端子ＧＮＤ２との間には、それぞれＥＳＤ保護素子ＥＳＤ１〜ＥＳＤ３が設けられている。そのため、各グランド端子、すなわちリード２４ｆ〜２４ｉ間に高電圧が印加されてもＥＳＤ破壊されることはない。
このようにパッドを配置することで、実装によるアイソレーションの劣化を防ぐことができる。
なお、半導体スイッチ１ｂをパッケージ２１のベッド２２ａに実装する場合について説明したが、同様に半導体スイッチ１ｄを実装することもできる。
図１２は、本発明の実施形態に係る半導体スイッチの構成を例示する模式図である。
図１２においては、半導体スイッチ基板１８をパッケージ２１に実装した状態を模式的に表している。半導体スイッチ基板１８には、例えば図７に表した半導体スイッチ１ｃが設けられている。すなわち、半導体スイッチ１ａを半導体スイッチ１ｃに置き換えた構成である。
半導体スイッチ基板１８の平面形状は４辺を有する矩形状である。１つの辺に外部制御端子ＩＮ、第１の端子ＲＦｃｏｍ、電源Ｖｄｄの各端子をパッケージ２１のリード２４ａ、２４ｂ、２４ｃにそれぞれ接続するためのパッドが配置されている。そして、各パッドは、ボンディングワイヤー２３ａ〜２３ｃにより、それぞれリード２４ａ〜２４ｃにボンディングされている。
また、第１の端子ＲＦｃｏｍのパッドが存在する辺と対向する他辺に第１の接地端子ＧＮＤ１、第２の接地端子ＧＮＤ３、第１の接地端子ＧＮＤ２の各端子のパッドが並置されている。また、第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ３の両隣に第２の端子ＲＦ１、ＲＦ２のパッドが設けられている。
そして、第１及の接地端子ＧＮＤ１のパッドは、パッケージ２１のベッド２２に、ボンディングワイヤー２３ｇによりボンディングされる。同様に、第１及び第２の接地端子ＧＮＤ２〜３の各パッドも、ベッド２２にボンディングされる。そのため、第１の接地端子ＧＮＤ１と第２の接地端子ＧＮＤ３の間の容量素子、第２の端子ＧＮＤ３と第１の接地端子ＧＮＤ２の間の容量素子がＥＳＤ破壊されることはない。
また、第２の端子ＲＦ１、ＲＦ２の各パッドは、リード２４ｄ、２４ｅにボンディングされる。
半導体スイッチ基板１８にこのようにパッドを配置することで、実装によるアイソレーションの劣化を防ぐことができる。
また、パッケージ２１のグランド用リード２５ｇに存在する寄生インダクタンスはアイソレーションを劣化させる方向に働くが、第１の容量Ｃ１、Ｃ２を適当な値に設定することにより、劣化を抑制することが出来る。
図１３は、本発明の実施形態に係る半導体スイッチの構成を例示する模式図である。
図１３においては、半導体スイッチ基板１８をパッケージ２１に実装した状態を模式的に表している。半導体スイッチ基板１８には、例えば図９に表した半導体スイッチ１ｄが設けられている。
図１３に表したように、半導体スイッチ基板１８は、パッケージ２１のベッド２２ｂの上に配置されている。
ベッド２２ｂの平面形状においては、リード２４ａとリード２４ｂ、リード２４ｂとリード２４ｃの間に、それぞれグランド用リード２５ａ、２５ｂが設けられている。また、ベッド２２におけるリード２４ｅとリード２４ｄの間のグランド用リード２５ｇの他に、別にパッケージ２１のリード２４ｆ、２４ｇが設けられている。第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ３の各パッドは、それぞれリード２４ｆ、グランド用リード２５ａ、リード２４ｇとボンディングされる。これ以外の点については、図１０に表したパッケージ２１のベッド２２と同様である。
半導体スイッチ基板１８の第１の端子ＲＦｃｏｍのパッドが存在する辺と対向する他辺に第１及び第２の接地端子ＧＮＤ１〜ＧＮＤ３が並置されている。また、その両隣に第２の端子ＲＦ１、ＲＦ２が設けられている。このようにパッドを配置することで、実装によるアイソレーションの劣化を防ぐことができる。
第１の接地端子ＧＮＤ１、ＧＮＤ２の各パッドは、それぞれパッケージ２１の別のリード２４ｆ、２４ｇに接続されているので、リードの寄生インダクタンスによるアイソレーション劣化は生じない。また、第１の接地端子ＧＮＤ１と第２の接地端子ＧＮＤ３との間、および第２の接地端子ＧＮＤ３と第１の接地端子ＧＮＤ２との間には、ＥＳＤ保護素子ＥＳＤ１、ＥＳＤ２が設けられているので、各グランド端子、すなわちリード２４ｆ、グランド用リード２５ｇ、リード２４ｇ間に高電圧が印加されてもＥＳＤ破壊されることはない。
なお、半導体スイッチ１ｄをパッケージ２１のベッド２２ｂに実装する場合について説明したが、同様に半導体スイッチ１ｂを実装することもできる。
ところで、再度図２に戻ると、半導体スイッチ１においては、制御回路部３は、２つの駆動回路４ａ、４ｂで構成されている。
すなわち、駆動回路４ａ、４ｂを第２の端子（各ポート）のそれぞれに対して独立に設けることにより、各制御信号に重畳する高周波信号の他の制御信号との干渉を回避している。これにより、アイソレーションを改善する。
図１４は、本発明の実施形態に係る半導体スイッチの構成を例示する回路図である。
図１４に表したように、半導体スイッチ１ｅは、スイッチ部２、制御回路部３ａを備える。そして、これらを同一の基板１８（半導体スイッチ基板）に形成して、１チップ化した構造を備える。
半導体スイッチ１ｅは、図１に表した半導体スイッチ１の制御回路部３を制御回路部３ａに置き換えた構成である。
制御回路部３ａは、スイッチ部２の接続状態を切替える。なお、制御回路部３ａは、スイッチ部２を制御する回路の一部であってもよい。
制御回路部３ａにおいては、外部制御端子ＩＮ１〜ＩＮ４の入力により、第１の制御端子Ｃｏｎ１ａ、第２の制御端子Ｃｏｎ１ｂ、第１の制御端子Ｃｏｎ２ａ、第２の制御端子Ｃｏｎ２ｂをそれぞれ独立に駆動出力する。
例えば、図示しない４つの駆動回路を有し、外部制御端子ＩＮ１〜ＩＮ４に入力される信号をそれぞれレベル変換して、第１及び第２の制御端子Ｃｏｎ１ａ〜Ｃｏｎ２ｂをそれぞれ独立に駆動する構成とすることができる。
これにより、アイソレーションを改善することができる。
また、半導体スイッチ１ｅにおいては、第１及び第２の制御端子Ｃｏｎ１ａ〜Ｃｏｎ２ｂのそれぞれを独立に駆動することができるため、全１６通りの切替が可能である。
すなわち、外部制御端子ＩＮ１〜ＩＮ４に、それぞれ独立にハイレベルまたはローレベルの２値を与えることにより、全１６通りの切替が可能である。
例えば、第２の端子ＲＦ１に接続されたスルーＦＥＴ Ｔ１１、Ｔ１２、・・・、Ｔ１ｎと、第２の端子ＲＦ２に接続されたスルーＦＥＴ Ｔ２１、Ｔ２２、・・・、Ｔ２ｎの両者をオフ状態にする。同時に、第２の端子ＲＦ１に接続されたシャントＦＥＴ Ｓ１１、Ｓ１２、・・・、Ｓ１ｍと、第２の端子ＲＦ２に接続されたシャントＦＥＴ Ｓ２１、Ｓ２２、・・・、Ｓ２ｍの両者をオン状態にするといったことが可能となる。
このような状態が可能になると、例えば図１５に表したように、ＳＰＤＴスイッチＳＷ１、ＳＷ２を２つ並置することにより、ＳＰ４Ｔスイッチを構成することが出来る。ここで、ＳＰＤＴスイッチＳＷ１、ＳＷ２は、それぞれ半導体スイッチ１ｅを用いることができる。
図１５に表したように、ＳＰＤＴスイッチＳＷ１の第１の端子ＲＦｃｏｍ１とＳＰＤＴスイッチＳＷ２の第１の端子ＲＦｃｏｍ２とは、ＳＰ４Ｔスイッチの共通端子ＲＦｃｏｍに接続されている。また、ＳＰＤＴスイッチＳＷ１の第２の端子ＲＦ１、ＲＦ２、ＳＰＤＴスイッチＳＷ２の第２の端子ＲＦ３、ＲＦ４は、それぞれＳＰ４Ｔスイッチの高周波端子となる。
例えば、第２の端子ＲＦ１と共通端子ＲＦｃｏｍとを導通させたい時は、ＳＰＤＴスイッチＳＷ１において、第２の端子ＲＦ１、第１の端子ＲＦｃｏｍ１間を導通状態にする。同時に、ＳＰＤＴスイッチＳＷ２の第２の端子ＲＦ３、ＲＦ４に接続された２つのスルーＦＥＴを共にオフ状態にすればよい。
ところで、このように第１及び第２の制御端子Ｃｏｎ１ａ〜Ｃｏｎ２ｂを全て独立に駆動する構成とすると、外部制御端子ＩＮ１〜ＩＮ４の数が増加する。半導体スイッチ１ｅのようにＳＰＤＴの場合でも４個必要であり、第１及び第２の端子数が増加すると指数関数的に増加する。
図１６は、本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図１６に表したように、半導体スイッチ１ｆは、スイッチ部２、制御回路部３ｂを備える。そして、これらを同一の基板１８（半導体スイッチ基板）に形成して、１チップ化した構造を備える。
半導体スイッチ１ｆは、図１に表した半導体スイッチ１の制御回路部３を制御回路部３ｂに置き換えた構成である。
制御回路部３ｂは、スイッチ部２の接続状態を切替える。なお、制御回路部３ｂは、スイッチ部２を制御する回路の一部であってもよい。
制御回路部３ｂにおいては、外部制御端子ＩＮ１の入力により、第１の制御端子Ｃｏｎ１ａを駆動する。同時に、外部制御端子ＩＮ１に入力される信号の反転信号により、第２の制御端子Ｃｏｎ１ｂを駆動する。また、外部制御端子ＩＮ２の入力により、第１の制御端子Ｃｏｎ２ａを駆動する。同時に、外部制御端子ＩＮ２に入力される信号の反転信号により第２の制御端子Ｃｏｎ２ｂを駆動する。
すなわち、半導体スイッチ１ｆにおいては、第２の端子ＲＦ１、ＲＦ２のそれぞれに駆動回路４ｃ、４ｄを設けることにより、アイソレーションの劣化を抑制している。また、必要な外部制御端子数は、第２の端子の数に減少する。なお、図１６においては、外部制御端子ＩＮ１、ＩＮ２と駆動回路４ｃ、４ｄとの信号レベルの整合をとるための入力インタフェース回路については省略している。
半導体スイッチ１ｆにおいては、スイッチ部２に対して次の４通りの状態を作りだすことが出来る。
第１の状態は、ＩＮ１＝ハイレベル、ＩＮ２＝ローレベルのときあり、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間が導通状態、かつ、第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間が遮断状態となる。
第２の状態は、ＩＮ１＝ローレベル、ＩＮ２＝ハイレベルのときであり、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間が遮断状態、かつ、第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間が導通状態となる。
第３の状態は、ＩＮ１＝ローレベル、ＩＮ２＝ローレベルのときであり、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間、および第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間共に遮断状態となる。
第４の状態は、ＩＮ１＝ハイレベル、ＩＮ２＝ハイレベルのときであり、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間、および第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間共に導通状態となる。
上記、第１および第２の状態は、図１に表したＳＰＤＴスイッチが有する２つの状態である。
第３の状態は、第１の端子ＲＦｃｏｍからスイッチ側を見たインピーダンスが高い状態である。従って、半導体スイッチ１ｆを他のスイッチの第１の端子ＲＦｃｏｍ端子とワイヤード接続するような場合に必要となる。
第４の状態は、第２の端子ＲＦ１、ＲＦ２、及び第１の端子ＲＦｃｏｍすべての高周波端子間の導通状態を実現させる。
このように、半導体スイッチ１ｆによれば、アイソレーションの劣化を抑制することができる。さらに、少ない外部制御端子数で多機能のスイッチを構成することができる。
図１７は、図１６に表した半導体スイッチ１ｆの制御回路部の構成を例示する回路図である。
図１７に表したように、制御回路部３ｃは、２つの反転・非反転信号生成回路１１ａ、１１ｂを備え、レベルシフタ４ａ、４ｂにそれぞれ出力する構成としている。それ以外の点については、図２に表した制御回路部３と同様である。なお、入力インタフェース回路については、省略している。
図１７に表したように、外部制御端子ＩＮ１に入力された信号は、反転・非反転信号生成回路１１ａを介して、駆動回路４ａに差動入力される。駆動回路４ａにより、第２の端子ＲＦ１に接続されたスルーＦＥＴ、シャントＦＥＴの第１及び第２の制御端子Ｃｏｎ１ａ、Ｃｏｎ１ｂが駆動される。
また、外部制御端子ＩＮ２に入力された信号は、反転・非反転信号生成回路１１ｂを介して、駆動回路４ｂに差動入力される。駆動回路４ｂにより、第２の端子ＲＦ２に接続されたスルーＦＥＴ、シャントＦＥＴの第１及び第２の制御端子Ｃｏｎ２ａ、Ｃｏｎ２ｂが駆動される。
外部制御端子の数は、外部制御端子への入力信号を多値論理とすることにより、さらに減少することができる。
図１８は、本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図１８に表したように、半導体スイッチ１ｇは、スイッチ部２、制御回路部３ｄを備える。そして、これらを同一の基板１８（半導体スイッチ基板）に形成して、１チップ化した構造を備える。
半導体スイッチ１ｇは、図１に表した半導体スイッチ１の制御回路部３を制御回路部３ｄに置き換えた構成である。
制御回路部３ｄにおいては、外部制御端子ＩＮへは、３値論理をもつ信号が入力される。そして、第１及び第２の制御端子Ｃｏｎ１ａ〜Ｃｏｎ２ｂは、外部制御端子ＩＮに入力される信号に従って、制御回路部３ｄにより駆動される。
制御回路部３ｄは、図示しない第１の制御端子Ｃｏｎ１ａ、第２の制御端子Ｃｏｎ１ｂを駆動する駆動回路と、第１の制御端子Ｃｏｎ２ａ、第２の制御端子Ｃｏｎ２ｂを駆動する駆動回路とを独立に有する。
次の３つの状態を実現することができる。
第１の状態は、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間が導通状態、かつ、第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間が遮断状態である。
第２の状態は、第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間が導通状態、かつ、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間が遮断状態である。
第３の状態は、上記第１及び第２の状態以外であり、必要に応じて設定することができる。例えば、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間、及び第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間の両者が導通する状態、または第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間及び第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間の両者が遮断する状態である。
半導体スイッチ１ｇによれば、アイソレーションを改善することができる。
さらに、少ない外部制御端子数で多機能のスイッチを構成することができる。
図１９は、本発明の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図１９に表したように、半導体スイッチ１ｈは、スイッチ部２、制御回路部３ｅを備える。そして、これらを同一の基板１８（半導体スイッチ基板）に形成して、１チップ化した構造を備える。
半導体スイッチ１ｈは、図１８に表した半導体スイッチ１ｇの制御回路部３ｄを制御回路部３ｅに置き換えた構成である。
制御回路部３ｅは、制御回路部３ｄの１つの具体例である。
外部制御端子ＩＮに入力される信号は、ローレベル、中間レベル、ハイレベルの３値を持つものとする。
ここで、ローレベルの範囲は、０〜Ｖ１
中間レベルの範囲は、Ｖ１〜Ｖ２
ハイレベルの範囲は、Ｖ２〜Ｖｄｄ
とする。なお、０＜Ｖ１＜Ｖ２＜Ｖｄｄであり、Ｖｄｄは、電源電位である。また、図示しないが、各論理ゲートの電源は、電源Ｖｄｄから供給されている。
外部制御端子ＩＮは、インバータＩＮＶ１の入力端子に接続されている。インバータＩＮＶ１の出力は、インバータＩＮＶ２に入力されている。
第２の端子ＲＦ１側のスルー及びシャントＦＥＴを駆動する第１及び第２の制御端子Ｃｏｎ１ａ、Ｃｏｎ１ｂには、互いに極性が逆の信号が入力される。第１の制御端子Ｃｏｎ１ａ、第２の制御端子Ｃｏｎ１ｂには、インバータＩＮＶ１の出力、ＩＮＶ２の出力がそれぞれ入力される。インバータＩＮＶ１、ＩＮＶ２が１つの駆動回路を構成している。
第２の端子ＲＦ２側のスルー及びシャントＦＥＴを駆動する第１及び第２の制御端子Ｃｏｎ２ａ、Ｃｏｎ２ｂには、互いに極性が逆の信号が出力される。第１の制御端子Ｃｏｎ２ａ、第２の制御端子Ｃｏｎ２ｂには、セレクタ１３の出力、インバータＩＮＶ３の出力がそれぞれ入力される。セレクタ１３及びインバータＩＮＶ３が１つの駆動回路を構成する。このように、制御回路部３ｅは、２つの駆動回路を有する。
セレクタ１３は、第１の制御端子Ｃｏｎ１ａまたは第２の制御端子Ｃｏｎ１ｂへの入力信号を、選択信号ＳＥＬに従って選択する回路である。
選択信号ＳＥＬは、中間論理レベル検出回路１２によって生成される。
中間論理レベル検出回路１２は、インバータＩＮＶ４、ＩＮＶ５、及び排他的論理和回路ＥＸＯＲで構成されている。
外部制御端子ＩＮへの入力信号は、それぞれインバータＩＮＶ４、ＩＮＶ５に入力される。インバータＩＮＶ４、ＩＮＶ５のそれぞれの出力は、排他的論理和回路ＥＸＯＲに入力され、排他的論理和回路ＥＸＯＲの出力が選択信号ＳＥＬとなる。
インバータＩＮＶ４の論理しきい値はＶ１であり、インバータＩＮＶ５の論理しきい値はＶ２である。
中間論理レベル検出回路１２は、次のように動作する。
外部制御端子ＩＮの入力がローレベルのときは、インバータＩＮＶ４、ＩＮＶ５共にハイレベルを出力する。排他的論理和回路ＥＸＯＲの出力はローレベルとなり、選択信号ＳＥＬは、ローレベルとなる。
外部制御端子ＩＮの入力がハイレベルのときは、インバータＩＮＶ４、ＩＮＶ５共にローレベルを出力する。排他的論理和回路ＥＸＯＲの出力は、ローレベルとなり、選択信号ＳＥＬは、ローレベルとなる。
外部制御端子ＩＮの入力が中間レベルのときは、インバータＩＮＶ４は、ローレベルを出力し、インバータＩＮＶ５は、ハイレベルを出力する。排他的論理和回路ＥＸＯＲの出力は、ハイレベルとなり、選択信号ＳＥＬは、ハイレベルとなる。
従って、外部制御端子ＩＮの入力がローレベルまたはハイレベルのとき、選択信号ＳＥＬはローレベルとなる。セレクタ１３は第２の制御端子Ｃｏｎ１ｂの信号を選択して出力する。その出力信号は、第１の制御端子Ｃｏｎ２ａへの出力となるので、通常のＳＰＤＴスイッチとして機能する。
すなわち、外部制御端子ＩＮの入力がハイレベルのとき、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間が導通状態、かつ、第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間が遮断状態となる。外部制御端子ＩＮの入力がローレベルのとき、第２の端子ＲＦ２−第１の端子ＲＦｃｏｍ間が導通状態、第２の端子ＲＦ１−第１の端子ＲＦｃｏｍ間が遮断状態となる。
一方、外部制御端子ＩＮの入力が中間レベルのとき、選択信号ＳＥＬはハイレベルとなる。セレクタ１３は、第１の制御端子Ｃｏｎ１ａの信号を選択して出力する。その出力信号は、第１の制御端子Ｃｏｎ２ａへの出力となるので、２つのスルーＦＥＴは同じ状態となる。なお、それぞれのシャントＦＥＴはスルーＦＥＴとは逆の状態となる。
従って、２つのスルーＦＥＴが共にオン状態で２つのシャントＦＥＴが共にオフ状態になるか、あるいは、２つのスルーＦＥＴが共にオフ状態で２つのシャントＦＥＴが共にオン状態になるかの２つの場合がある。それを決定するのはインバータＩＮＶ１の論理しきい値である。
インバータＩＮＶ１の論理しきい値は、Ｖ１またはＶ２に設定される。
インバータＩＮＶ１の論理しきい値がＶ１に設定された場合、インバータＩＮＶ１は入力信号をハイレベルと認識するので、２つのスルーＦＥＴは共にオン状態、かつ、２つのシャントＦＥＴはオフ状態となる。
インバータＩＮＶ１の論理しきい値がＶ２に設定された場合、インバータＩＮＶ１は入力信号をローレベルと認識するので、２つのスルーＦＥＴは共にオフ状態、かつ、２つのシャントＦＥＴはオン状態となる。
図２０は、図１８に表した半導体スイッチ１ｇの制御回路部の構成を例示する回路図である。
図２０に表したように、制御回路部３ｆは、図１８に表した半導体スイッチ１ｇの制御回路部３ｄの１つの具体例である。
制御回路部３ｆは、駆動回路４ａ、４ｂ、負電圧生成回路５ａ、反転・非反転信号生成回路１１ｃ、インバータＩＮＶ８を有する。図２に表した制御回路部３の負電圧生成回路５、反転・非反転信号生成回路１１をそれぞれ負電圧生成回路５ａ、反転・非反転信号生成回路１１ｃに置き換え、インバータＩＮＶ８を追加した構成である。なお、入力インタフェース回路については省略している。
負電圧生成回路５ａにおいては、リングオシレータ６ａの初段のカレントミラーにＮＭＯＳＮ１が追加されている。ＮＭＯＳＮ１のゲートへのイネーブル信号Ｅｎａｂｌｅにより、リングオシレータ６ａは、発振または停止の状態に切替ることができる。イネーブル信号Ｅｎａｂｌｅがローレベルのときは、ＮＭＯＳＮ１がオフ状態となり、リングオシレータ６ａは発振を停止する。また、イネーブル信号Ｅｎａｂｌｅがハイレベルのときは、ＮＭＯＳＮ１がオン状態となり、リングオシレータ６ａは発振する。イネーブル信号Ｅｎａｂｌｅは、外部制御端子ＩＮの入力信号を、インバータＩＮＶ８により反転して生成される。
反転・非反転信号生成回路１１ｃは、直列接続したインバータＩＮＶ６、ＩＮＶ７から構成され、外部制御端子ＩＮに入力された信号を駆動回路４ａ、４ｂへそれぞれ差動出力する。
外部制御端子ＩＮに入力される信号は、ローレベル、中間レベル、ハイレベルの３値を持つものとする。
ここで、ローレベルの範囲は、０〜Ｖ１
中間レベルの範囲は、Ｖ１〜Ｖ２
ハイレベルの範囲は、Ｖ２〜Ｖｄｄ
とする。なお、０＜Ｖ１＜Ｖ２＜Ｖｄｄであり、Ｖｄｄは、電源電位である。また、図示しないが、インバータＩＮＶ８などの各論理ゲートの電源は、電源Ｖｄｄから供給されている。
インバータＩＮＶ６の論理しきい値はＶ１であり、インバータＩＮＶ８の論理しきい値はＶ２である。インバータＩＮＶ７の論理しきい値は概略Ｖｄｄ／２に設定されている。
この構成により、制御回路部３ｆにおいては、通常動作モードとスリープモードを有することができる。ここで、通常モードとはＳＰＤＴスイッチが通常の切換え動作を行うモードであり、スリープモードとはリングオシレータ６ａが動作を停止しスイッチ機能を果たさないモードである。
通常動作モードでは、ローレベルおよび中間レベルの信号が外部制御端子ＩＮに供給される。インバータＩＮＶ８の論理しきい値はＶ２であるため、通常動作モードではインバータＩＮＶ８はその入力をローレベルと認識する。インバータＩＮＶ８の出力、すなわちイネーブル信号Ｅｎａｂｌｅは、ハイレベル（＝Ｖｄｄ）となる。イネーブル信号Ｅｎａｂｌｅがハイレベルのため、リングオシレータ６ａにおけるＮＭＯＳＮ１はオン状態になり、カレントミラーが動作し、リングオシレータ６ａが機能する。
また、通常動作モードでは、外部制御端子ＩＮに供給されるローレベル及び中間レベルの信号は、インバータＩＮＶ６によりそれぞれローレベル、ハイレベルと認識される。
例えば、外部制御端子ＩＮにハイレベルの信号が供給されたときは、インバータＩＮＶ６からローレベル、ＩＮＶ７からハイレベルの信号が、駆動回路４ａ、４ｂに出力される。
このとき、第１の制御端子Ｃｏｎ１ａにはオン電位Ｖｏｎ（＝Ｖｄｄ）、第２の制御端子Ｃｏｎ２ｂにはオン電位Ｖｏｎが与えられる。また、第２の制御端子Ｃｏｎ１ｂにはオフ電位Ｖｏｆｆ（＝Ｖｎ）、第１の制御端子Ｃｏｎ２ａにはオフ電位Ｖｏｆｆの電位が与えられる。
スリープモードでは、ハイレベルの信号が外部制御端子ＩＮに供給される。インバータＩＮＶ８はその入力をハイレベルと認識する。インバータＩＮＶ８の出力のイネーブル信号Ｅｎａｂｌｅはローレベル（＝０Ｖ）となる。イネーブル信号Ｅｎａｂｌｅがローレベルのため、リングオシレータ６ａにおけるＮＭＯＳＮ１はオフ状態になり、カレントミラーが動作しないのでリングオシレータ６ａは機能せず、消費電流も発生しない。
以上、ＳＰＤＴスイッチを具体例として、本発明の実施形態について説明した。しかし、同様にｋ、ｌを自然数として、ｋＰｌＴスイッチを構成することもできる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体スイッチを構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施形態として上述した半導体スイッチを基にして、当業者が適宜設計変更して実施し得る全ての半導体スイッチも、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。
１、１ａ〜１ｈ、１０１ 半導体スイッチ
２、２ａ〜２ｄ スイッチ部
３、３ａ〜３ｆ 制御回路部
４ａ〜４ｄ レベルシフタ（駆動回路）
５、５ａ 負電圧発生回路
６、６ａ リングオシレータ
７ チャージポンプ
８ ローパスフィルタ（ＬＰＦ）
９ クランプ回路
１０ 入力インタフェース回路
１１、１１ａ〜１１ｃ 反転・非反転信号生成回路
１２ 中間論理レベル検出回路
１３ セレクタ
１８ 基板（半導体スイッチ基板）
２１ パッケージ
２２、２２ａ〜２２ｂ ベッド
２３ａ〜２３ｇ ボンディングワイヤー
２４ａ〜２４ｉ リード
２５ａ〜２５ｇ グランド用リード
１０３ インバータ（制御回路部）
Ｃ１、Ｃ２ 第１の容量
Ｃ３ 第２の容量
Ｃｏｎ１ａ、Ｃｏｎ２ａ 第１の制御端子
Ｃｏｎ１ｂ、Ｃｏｎ２ｂ 第２の制御端子
ＥＳＤ１〜ＥＳＤ３ ＥＳＤ保護素子
ＥＸＯＲ 排他的論理和回路
ＧＮＤ１、ＧＮＤ２ 第１の接地端子
ＧＮＤ３、ＧＮＤ４ 第２の接地端子
ＩＮ、ＩＮ１〜ＩＮ３ 外部制御端子
ＩＮＶ１〜ＩＮＶ８ インバータ
Ｎ１、Ｎ２ 接続点
ＲＦ１〜ＲＦ４ 第２の端子
ＲＦｃｏｍ、ＲＦｃｏｍ１、ＲＦｃｏｍ２ 第１の端子（共通端子）
ＲＳ１１〜ＲＳ４ｍ、ＲＴ１１〜ＲＴ４ｎ、Ｒｔｅｍ１、Ｒｔｅｍ２ 抵抗
Ｓ１１〜Ｓ１ｍ、Ｓ４１〜Ｓ４ｍ シャントＦＥＴ
Ｓ２１〜Ｓ２ｍ、Ｓ３１〜Ｓ３ｍ シャントＦＥＴ（第３のＦＥＴ）
ＳＷ１、ＳＷ２ ＳＰＤＴスイッチ
Ｔ１１〜Ｔ１ｎ、Ｔ４１〜Ｔ４ｎ スルーＦＥＴ（第１のＦＥＴ）
Ｔ２１〜Ｔ２ｎ、Ｔ３１〜Ｔ３ｎ スルーＦＥＴ（第２のＦＥＴ）
Ｖｄｄ 電源

Claims (4)

  1. 第１の端子と、
    第２の端子と、
    前記第１の端子と前記第２の端子との間に接続されたスルーＦＥＴ及び前記第２の端子と第１の接地端子との間に接続されたシャントＦＥＴを有してなるスイッチ部と、
    前記スルーＦＥＴを駆動する第１の制御端子と、
    前記シャントＦＥＴを駆動する第２の制御端子と、
    前記スイッチ部と同一の基板に設けられ前記第１の制御端子及び前記第２の制御端子に差動出力する駆動回路と、
    を備え、
    前記スルーＦＥＴは、互いに直列接続された第１のＦＥＴと第２のＦＥＴであり、
    前記スイッチ部は、
    前記第１のＦＥＴと前記第２のＦＥＴとの接続点と、第２の接地端子との間に接続され、前記第２の制御端子により駆動される第３のＦＥＴと、
    前記第１の接地端子と第２の接地端子との間に接続された第１の容量と、
    を有することを特徴とする半導体スイッチ。
  2. 前記第２の接地端子間を接続する第２の容量をさらに備えたことを特徴とする請求項１記載の半導体スイッチ。
  3. 前記第１及び第２の容量は、保護ダイオードの接合容量であることを特徴とする請求項１または２に記載の半導体スイッチ。
  4. 前記基板は、４辺を有する半導体スイッチ基板であり、
    前記半導体スイッチ基板の一辺側に設けられた前記第１の端子に接続されたパッドと、前記一辺に対向する他辺に設けられた前記第１及び第２の接地端子に接続されたパッドと、前記第１及び第２の接地端子に接続されたパッドの両隣に設けられた第２の端子に接続されたパッドと、
    を備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体スイッチ。
JP2009200647A 2009-08-31 2009-08-31 半導体スイッチ Expired - Fee Related JP4960414B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009200647A JP4960414B2 (ja) 2009-08-31 2009-08-31 半導体スイッチ
US12/726,528 US8232827B2 (en) 2009-08-31 2010-03-18 Semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009200647A JP4960414B2 (ja) 2009-08-31 2009-08-31 半導体スイッチ

Publications (2)

Publication Number Publication Date
JP2011055129A JP2011055129A (ja) 2011-03-17
JP4960414B2 true JP4960414B2 (ja) 2012-06-27

Family

ID=43623919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009200647A Expired - Fee Related JP4960414B2 (ja) 2009-08-31 2009-08-31 半導体スイッチ

Country Status (2)

Country Link
US (1) US8232827B2 (ja)
JP (1) JP4960414B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4811317U (ja) * 1971-06-19 1973-02-08
JP2012065186A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体装置
JP5677930B2 (ja) * 2011-08-31 2015-02-25 株式会社東芝 半導体スイッチ及び無線機器
JP5927666B2 (ja) * 2012-03-30 2016-06-01 住友電工デバイス・イノベーション株式会社 半導体スイッチ素子の試験方法
JP5997624B2 (ja) 2013-02-01 2016-09-28 株式会社東芝 高周波半導体スイッチおよび無線機器
JP5868883B2 (ja) * 2013-02-14 2016-02-24 株式会社東芝 バッファ回路およびスイッチ制御回路
TWI479953B (zh) * 2013-02-26 2015-04-01 Wistron Corp 預防靜電放電干擾的主機板
JP5938357B2 (ja) * 2013-02-26 2016-06-22 株式会社東芝 半導体スイッチ回路
KR101616608B1 (ko) * 2014-01-28 2016-04-28 삼성전기주식회사 고주파 스위치 회로 및 전자기기
US9966946B2 (en) 2014-04-02 2018-05-08 Infineon Technologies Ag System and method for a driving a radio frequency switch
US9577626B2 (en) * 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9871512B2 (en) * 2014-08-29 2018-01-16 Skyworks Solutions, Inc. Switch stand-by mode isolation improvement
US20180337670A1 (en) * 2017-05-17 2018-11-22 Skyworks Solutions, Inc. Switch linearization with anti-series varactor
US10749501B2 (en) * 2017-11-22 2020-08-18 Integrated Device Technology, Inc. High power silicon on insulator switch
US10854596B2 (en) * 2018-11-29 2020-12-01 Berex, Inc. CMOS RF power limiter and ESD protection circuits
TWM614698U (zh) * 2020-12-23 2021-07-21 威鋒電子股份有限公司 開關晶片
CN112928085A (zh) * 2020-12-23 2021-06-08 威锋电子股份有限公司 开关芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685641A (ja) * 1992-08-31 1994-03-25 Mitsubishi Electric Corp マイクロ波スイッチ
JP3441236B2 (ja) * 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP2005006143A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ回路および半導体装置
JP2006121187A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 半導体切替回路
US7619462B2 (en) * 2005-02-09 2009-11-17 Peregrine Semiconductor Corporation Unpowered switch and bleeder circuit
JP4945215B2 (ja) * 2006-10-27 2012-06-06 新日本無線株式会社 半導体スイッチ集積回路
JP4874887B2 (ja) * 2007-07-20 2012-02-15 株式会社東芝 高周波半導体スイッチ装置

Also Published As

Publication number Publication date
US8232827B2 (en) 2012-07-31
JP2011055129A (ja) 2011-03-17
US20110050288A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
JP4960414B2 (ja) 半導体スイッチ
US20070290744A1 (en) Radio frequency switching circuit, radio frequency switching device, and transmitter module device
JP2006304013A (ja) スイッチ回路
JP2008017416A (ja) 高周波スイッチ装置
JP5512498B2 (ja) 半導体装置
JP2009194891A (ja) 高周波スイッチ回路
US9020448B2 (en) Switch control circuit, semiconductor device, and radio communication device
KR20110068584A (ko) 고주파 대역 스위칭용 씨모오스 스위치 및 스위칭 격리도 강화방법
JP2007110469A (ja) 高周波スイッチ装置
JP3426993B2 (ja) スイッチ回路装置
JP2010028304A (ja) 高周波信号用スイッチ回路
JP5358476B2 (ja) アンテナスイッチおよびそれを内蔵した高周波モジュール
JP2016009938A (ja) 正負電位生成回路
JP6835005B2 (ja) フロントエンド回路
JP5538610B2 (ja) 半導体スイッチ
JP2006121187A (ja) 半導体切替回路
JP4868275B2 (ja) 高周波スイッチ回路
JP6845680B2 (ja) アナログスイッチ回路
JP4750435B2 (ja) 半導体スイッチ集積回路
JP2007214825A (ja) 半導体スイッチ集積回路
JP2011259236A (ja) 半導体スイッチ回路
JP2006174425A (ja) 高周波スイッチ回路及び半導体装置
JP2020109908A (ja) 高周波増幅回路及び半導体装置
KR20140086487A (ko) 고주파 스위치 회로
JP2005244850A (ja) 高周波スイッチ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees