JP2005244850A - 高周波スイッチ装置 - Google Patents

Abstract

【課題】単一の制御信号で送受信の切り替えを行う。
【解決手段】高周波スイッチ装置は、スイッチ回路と、端子と、論理反転回路とを含む。前記スイッチ回路は、第１しきい値電圧を有し且つ送信信号の経路を接続状態或いは遮断状態にする第１ＦＥＴと、受信信号の経路を接続状態或いは遮断状態にする第２ＦＥＴとを有し、且つ送信モードと受信モードとを切り替える。前記端子は、前記第２ＦＥＴのゲート電極に接続され且つ前記送信モードと受信モードとを切り替える制御信号が入力される。前記論理反転回路は、前記第１しきい値電圧と実質的に同一のしきい値電圧を有する第３及び第４ＦＥＴを有し且つ前記第３及び第４ＦＥＴのソース電極が互いに接続された差動回路を有し、且つ前記送信モード時には前記制御信号のハイレベルと略同じ第１電圧を前記第１ＦＥＴのゲート電極に出力する。
【選択図】 図１

Description

本発明は、高周波信号の送信状態と受信状態とを切り替える高周波スイッチ装置に係り、特に高周波信号を扱うＳＰＤＴ（Single-Pole Double-Through）スイッチに関する。

携帯電話などの高周波通信装置においては、送受信切り替えのために半導体スイッチを用いたＳＰＤＴスイッチが一般的に用いられている。このＳＰＤＴスイッチは、単一の入力端子への入力を、２つの信号線路の出力端子のいずれかに切り替えて出力するための高周波スイッチである。

図６は、従来のＳＰＤＴスイッチの一例を示す回路図である。ＳＰＤＴスイッチは、アンテナ端子ＡＮＴと、送信端子ＴＸと、受信端子ＲＸと、制御端子ＣＯＮ１，ＣＯＮ２と、電源電圧端子ＶＤと、接地電圧端子ＧＮＤとを備えている。端子ＡＮＴは、アンテナに接続される。端子ＴＸには、送信信号が入力される。端子ＲＸは、受信信号を出力する。

端子ＶＤには、電源電圧Ｖｄｄが供給されている。また端子ＶＤは、デカップリングコンデンサＣｐを介して接地されている。すなわち、端子ＶＤは、高周波的に接地され、直流（ＤＣ）的に電源電圧Ｖｄｄが供給されている。端子ＧＮＤには、接地電圧が供給される。

ＳＰＤＴスイッチは、送信側スルーＦＥＴＱ１と、受信側スルーＦＥＴＱ２と、送信側シャントＦＥＴＱ３と、受信側シャントＦＥＴＱ４と、５つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５とを備えている。

スルーＦＥＴＱ１は、端子ＴＸと端子ＡＮＴとの間に接続されている。スルーＦＥＴＱ２は、端子ＲＸと端子ＡＮＴとの間に接続されている。シャントＦＥＴＱ３は、端子ＴＸと端子ＶＤとの間に接続されている。シャントＦＥＴＱ４は、端子ＲＸと端子ＶＤとの間に接続されている。

スルーＦＥＴＱ１のゲート電極は、抵抗Ｒ１を介して制御端子ＣＯＮ１に接続されている。スルーＦＥＴＱ２のゲート電極は、抵抗Ｒ２を介して制御端子ＣＯＮ２に接続されている。シャントＦＥＴＱ３のゲート電極は、抵抗Ｒ３を介して制御端子ＣＯＮ２に接続されている。シャントＦＥＴＱ４のゲート電極は、抵抗Ｒ４を介して制御端子ＣＯＮ１に接続されている。端子ＡＮＴは、抵抗Ｒ５を介して端子ＶＤに接続されている。

ＦＥＴＱ１,Ｑ２,Ｑ３,Ｑ４は、負のしきい値電圧Ｖthを有している。しきい値電圧Ｖthは、０Ｖから−｜Ｖｄｄ｜Ｖの間で設定される（例えば、Ｖth＝−０．６Ｖ）。図６に示すように、ＳＰＤＴスイッチ内の全てのＦＥＴのソース電極或いはドレイン電極のＤＣ電位は、電源電圧Ｖｄｄに設定されている。

制御端子ＣＯＮ１には、制御信号Ｖcon1が供給される。制御端子ＣＯＮ２には、制御信号Ｖcon2が供給される。制御信号Ｖcon1と制御信号Ｖcon2とは、相補的な信号の対により構成されている。制御信号Ｖcon1或いは制御信号Ｖcon2は、ハイレベル（例えば電源電圧Ｖｄｄ）とローレベル（例えば０Ｖ）との信号からなる。ＳＰＤＴスイッチは、制御信号Ｖcon1と制御信号Ｖcon2とに基づいて送信経路と受信経路との切り替えを行う。

ＦＥＴの特性は、オン抵抗Ｒon（オン状態でのソース−ドレイン間の抵抗値）が小さく、且つオフ容量Ｃoff（オフ状態でのソース−ドレイン間の容量値）が小さい事が要求される。この要求に対して優れた特性を有するＦＥＴとして、複数の元素の化合物からなる化合物半導体を用いて形成されたＨＥＭＴ（High Electron Mobility Transistor）がある。このＨＥＭＴは、バンドギャップの異なる２つの半導体層(例えばＩｎＡｌＡｓとＩｎＧａＡｓ)との接合界面に生じる電子層が通常の半導体内に比べて高速で動作することを利用した電界効果トランジスタであり、低いオン抵抗Ｒonと低いオフ容量Ｃoffとを実現することが可能である。このように、ＨＥＭＴは優れた特性を有するため、近年、ＨＥＭＴを用いた各種高周波スイッチが製造されている。

ところで、図６に示したＳＰＤＴスイッチにおいて、送受信を切り替えるための制御信号は相補的な対として２つの制御信号が必要である。もし、ＳＰＤＴスイッチ内部に論理反転回路を内蔵する事が出来れば、制御信号は１つあればよい。そのような論理反転回路として、従来は例えばエンハンスメント型ＦＥＴにより構成されたソース接地回路が用いられていた。その理由としては、エンハンスメント型ＦＥＴのソース接地回路における出力のハイレベルは、電源電圧Ｖｄｄとなり、一方ローレベルは、ソース接地ＦＥＴのオン抵抗が負荷に比して十分小さければ、略ゼロとなる。よって、論理反転回路の出力電圧は、電源電圧範囲内でほぼフルスウィングするからである。

ところが、ＳＰＤＴスイッチを構成するＦＥＴに負のしきい値電圧を持つディプレション型ＦＥＴを用いる場合、ＳＰＤＴスイッチ本体用のＦＥＴとは別に、論理反転回路用としてエンハンスメント型ＦＥＴを備える必要がある。ＨＥＭＴは、エピタキシャル基板上に形成されるので、しきい値電圧が異なる二種類のＦＥＴを単一半導体基板上に混載させる為には困難を伴う。すなわち、製造コストが増加し、またＳＰＤＴスイッチの回路面積が増大してしまう。

また、この種の関連技術として、単一制御電圧入力でスイッチング動作を行うＳＰＤＴスイッチが開示されている（特許文献１参照）。
特開平６−８５６４１号公報

本発明は、上記のような事情に鑑みてなされたもので、単一の制御信号で送受信の切り替えができ、且つ送信或いは受信時に信号の漏れが発生することなく、且つ同一構造を有するＦＥＴを用いることにより製造コストの低減と回路面積の縮小が可能な高周波スイッチ装置を提供することを目的とする。

上記目的を達成するために本発明の第１の視点に係る高周波スイッチ装置は、スイッチ回路と、第３端子と、論理反転回路とを含む。前記スイッチ回路は、送信信号が入力される第１端子と、第１しきい値電圧を有し且つ前記送信信号の経路を接続状態或いは遮断状態にする第１ＦＥＴと、受信信号を出力する第２端子と、前記受信信号の経路を接続状態或いは遮断状態にする第２ＦＥＴとを有し、且つ前記送信信号の入出力を行う送信モードと前記受信信号の入出力を行う受信モードを切り替える。前記第３端子は、前記第２ＦＥＴのゲート電極に接続され且つ前記送信モードと受信モードとを切り替える制御信号が入力される。前記論理反転回路は、前記第１しきい値電圧と実質的に同一のしきい値電圧を有する第３及び第４ＦＥＴを有し且つ前記第３及び第４ＦＥＴのソース電極が互いに接続された差動回路と、前記第３端子に接続された入力部と、前記第１ＦＥＴのゲート電極に接続された出力部とを有し、且つ前記送信モード時には前記制御信号のハイレベルと略同じ第１電圧を出力し、一方前記受信モード時には前記第１ＦＥＴをオフ状態にする第２電圧を出力する。

本発明によれば、単一の制御信号で送受信の切り替えができ、且つ送信或いは受信時に信号の漏れが発生することなく、且つ同一構造を有するＦＥＴを用いることにより製造コストの低減と回路面積の縮小が可能な高周波スイッチ装置を提供することができる。

以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るＳＰＤＴスイッチ１の構成を示す回路図である。ＳＰＤＴスイッチ１は、アンテナ端子ＡＮＴと、送信端子ＴＸと、受信端子ＲＸと、制御端子ＣＯＮと、電源電圧端子ＶＤと、接地電圧端子ＧＮＤとを備えている。

端子ＡＮＴは、アンテナに接続される。端子ＴＸは、例えば送信信号を増幅する電力増幅器（図示せず）の出力部に接続される。端子ＴＸには、送信信号が入力される。端子ＲＸは、例えば受信信号を増幅する受信側増幅器（図示せず）の入力部に接続される。端子ＲＸは、受信信号を出力する。

端子ＶＤには、電源電圧Ｖｄｄが供給されている。また端子ＶＤは、デカップリングコンデンサＣｐ１を介して接地されている。すなわち、端子ＶＤは、高周波的に接地され、直流（ＤＣ）的に電源電圧Ｖｄｄが供給されている。端子ＧＮＤには、接地電圧が供給される。

制御端子ＣＯＮには、送信と受信とを切り替えるための制御信号Ｖconが入力される。制御信号Ｖconは、ハイレベル（例えば電源電圧Ｖｄｄ）とローレベル（例えば０Ｖ）との信号から構成される。

ＳＰＤＴスイッチ１は、スイッチ回路２と論理反転回路３とにより構成されている。スイッチ回路２は、制御信号Ｖconと、論理反転回路３が出力する反転信号Ｖinvとに基づいて送信経路と受信経路との切り替えを行う。論理反転回路３は、制御信号Ｖconの論理反転を行い、反転信号Ｖinvを出力する。

スイッチ回路２は、送信側スルーＦＥＴＱ１と、受信側スルーＦＥＴＱ２と、送信側シャントＦＥＴＱ３と、受信側シャントＦＥＴＱ４と、５つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５とにより構成されている。

スルーＦＥＴＱ１は、端子ＴＸと端子ＡＮＴとの間に接続されている。スルーＦＥＴＱ２は、端子ＲＸと端子ＡＮＴとの間に接続されている。シャントＦＥＴＱ３は、端子ＴＸと端子ＶＤとの間に接続されている。シャントＦＥＴＱ４は、端子ＲＸと端子ＶＤとの間に接続されている。

スルーＦＥＴＱ１のゲート電極には、抵抗Ｒ１を介して反転信号Ｖinvが供給されている。スルーＦＥＴＱ２のゲート電極は、抵抗Ｒ２を介して制御端子ＣＯＮに接続されている。シャントＦＥＴＱ３のゲート電極は、抵抗Ｒ３を介して制御端子ＣＯＮに接続されている。シャントＦＥＴＱ４のゲート電極には、抵抗Ｒ４を介して反転信号Ｖinvが供給されている。

端子ＡＮＴは、抵抗Ｒ５を介して端子ＶＤに接続されている。上記説明した接続関係から明らかなように、スイッチ回路２内の全てのＦＥＴのソース電極或いはドレイン電極のＤＣ電位は、電源電圧Ｖｄｄに設定されている。抵抗Ｒ１〜Ｒ５は、バイアス電圧を供給すると共に高周波信号を遮断するために用いられ、例えば夫々１０ｋΩ程度の高抵抗が用いられている。

ＦＥＴＱ１,Ｑ２,Ｑ３,Ｑ４は、負のしきい値電圧Ｖthを有している。しきい値電圧Ｖthは、０Ｖから−｜Ｖｄｄ｜Ｖの間で設定される（例えば、Ｖth＝−０．６Ｖ）。また、スイッチ回路２を構成するＦＥＴには、例えばＨＥＭＴが用いられる。図２は、ＨＥＭＴの構成の一例を示す断面図である。

図２において、基板１０（ＧａＡｓから構成される）の上には、チャネル層１１（ＩｎＧａＡｓから構成される）が形成されている。このチャネル層１１は、不純物イオンが低濃度であるアンドープ層である。チャネル層１１の上には、キャリア供給層１２（ＩｎＡｌＡｓから構成される）が形成されている。このキャリア供給層１２は、不純物イオンが高濃度であるドープ層である。このチャネル層１１とキャリア供給層１２とを合わせて導電層と称する。

キャリア供給層１２の上には、ゲート電極１４が形成されている。また、キャリア供給層１２の上には、オーミックコンタクト層１３（ＩｎＡｌＡｓから構成される）が形成されている。オーミックコンタクト層１３の上には、ソース電極１５とドレイン電極１６とが形成されている。

このように構成されたＨＥＭＴでは、キャリア（例えば、電子）が走行する状態において、チャネル層１１に絶えず電子が供給される。このとき、チャネル層１１における不純物イオン散乱は少なくなるため、高い電子移動度が得られる。したがって、このＨＥＭＴは、高い電子移動度と高い耐圧を有するという特性がある。さらに、このＨＥＭＴは、低いオン抵抗Ｒonと低いオフ容量Ｃoffとを実現している。

次に、論理反転回路３について説明する。論理反転回路３は、入力バッファ回路４と、レベルシフト回路５と、差動回路６と、基準電圧生成回路７とにより構成されている。論理反転回路３を構成するＦＥＴは、スイッチ回路２で用いられたＦＥＴと同一の構成を有するＦＥＴにより構成されている。

入力バッファ回路４は、制御信号Ｖconが０Ｖから“Ｖｄｄ”Ｖまで変化した場合でも、制御端子ＣＯＮから論理反転回路３へ電流がほとんど流れ込まないようにするために設けられている。入力バッファ回路４は、ＦＥＴＱ５とＦＥＴＱ６とにより構成され、且つソースフォロワ回路により構成されている。ＦＥＴＱ５のドレイン電極は、端子ＶＤに接続されている。ＦＥＴＱ５のゲート電極は、制御端子ＣＯＮに接続されている。ＦＥＴＱ５のソース電極は、ＦＥＴＱ６のドレイン電極と接続されている。ＦＥＴＱ６のゲート電極とソース電極とは、接続されている。ＦＥＴＱ６のソース電極は、端子ＧＮＤに接続されている。なお、ＦＥＴＱ６は、能動負荷として用いられている。

レベルシフト回路５は、制御信号Ｖconを負側にレベルシフトし、後段の差動回路６に適切な電圧レベルを供給するために設けられている。レベルシフト回路５は、ソースフォロワ回路により構成されている。またレベルシフト回路５は、ＦＥＴＱ７〜Ｑ１０により構成されている。ＦＥＴＱ７のドレイン電極は、端子ＶＤに接続されている。ＦＥＴＱ７のゲート電極は、入力バッファ回路４の出力部（ＦＥＴＱ５のソース電極）に接続されている。ＦＥＴＱ７のソース電極は、ＦＥＴＱ８のドレイン電極に接続されている。

ＦＥＴＱ８のドレイン電極とゲート電極とは、ダイオード接続されている。ＦＥＴＱ８のソース電極は、ＦＥＴＱ９のドレイン電極に接続されている。ＦＥＴＱ９のドレイン電極とゲート電極とは、ダイオード接続されている。ＦＥＴＱ９のソース電極は、ＦＥＴＱ１０のドレイン電極に接続されている。ＦＥＴＱ１０のゲート電極とソース電極とは、接続されている。ＦＥＴＱ１０のソース電極は、端子ＧＮＤに接続されている。なお、ＦＥＴＱ１０は、能動負荷として用いられている。レベルシフト回路５は、レベルシフトした信号をＦＥＴＱ９のソース電極から出力している。

ＨＥＭＴを形成するために用いられるエピタキシャル基板は、理想的なダイオードを形成する事が比較的困難である。このため、レベルシフト回路５では、ダイオード接続したＦＥＴＱ８，Ｑ９をレベルシフト手段として用いている。レベルシフトさせる電圧は、電源電圧ＶｄｄやＦＥＴの特性等よって異なるため、回路設計に応じて設定される。

なお本実施形態では、ソースフォロワ回路として、入力バッファ回路４とレベルシフト回路５との２段で構成されているが、ソースフォロワ回路を３段以上備えていてもよい。

基準電圧生成回路７は、差動回路６に対して基準電圧を供給する。この基準電圧は、電源電圧Ｖｄｄや差動回路６の特性等によって異なるため、回路設計に応じて設定される。基準電圧生成回路７は、端子ＶＤと端子ＧＮＤとの間に、抵抗Ｒ６とＲ７とが直列に接続されて構成されている。そして基準電圧生成回路７は、抵抗Ｒ６とＲ７との接続部分から基準電圧を出力する。

差動回路６は、レベルシフト回路５から出力された信号の論理反転を行う。差動回路６は、２つのＦＥＴのソース電極が共通接続されたＳＣＦＬ（Source Coupled FET Logic）回路により構成されている。差動回路６は、ＦＥＴＱ１１〜Ｑ１５により構成されている。ＦＥＴＱ１１とＱ１２とのドレイン電極は、夫々端子ＶＤに接続されている。ＦＥＴＱ１１とＱ１２とは、夫々ゲート電極とソース電極とが接続されている。

ＦＥＴＱ１３のゲート電極は、レベルシフト回路５の出力部に接続されている。ＦＥＴＱ１３のドレイン電極は、ＦＥＴＱ１１のソース電極に接続されている。ＦＥＴＱ１４のゲート電極は、基準電圧生成回路７の出力部に接続されている。ＦＥＴＱ１４のドレイン電極は、ＦＥＴＱ１２のソース電極に接続されている。ＦＥＴＱ１４のソース電極は、ＦＥＴＱ１３のソース電極に接続されている。ＦＥＴＱ１３のソース電極は、ＦＥＴＱ１５のドレイン電極に接続されている。ＦＥＴＱ１５のゲート電極とソース電極とは、接続されている。ＦＥＴＱ１５のソース電極は、端子ＧＮＤに接続されている。なお差動回路６において、ＦＥＴＱ１１、Ｑ１２及びＱ１５を能動負荷として用いているが、代わりに抵抗を用いてもよい。

前述したように、スイッチ回路２と論理反転回路３とは、同一構造を有するＦＥＴ（本実施形態では、例えばＨＥＭＴ）により構成されている。またスイッチ回路２と論理反転回路３とは、同一基板に形成されている。

このように構成されたＳＰＤＴスイッチ１の動作について説明する。先ずスイッチ回路２の動作について説明する。なお、本実施形態では、各ＦＥＴのしきい値電圧Ｖthは−０．６Ｖ、電源電圧Ｖｄｄは３Ｖであるものとして説明するが、これに限定されるものではない。

制御信号Ｖconがハイレベル且つ反転信号Ｖinvがローレベルの時、スルーＦＥＴＱ１およびシャントＦＥＴＱ４はオン状態、スルーＦＥＴＱ２およびシャントＦＥＴＱ３はオフ状態となる。この場合、端子ＴＸ−ＡＮＴ間は導通状態且つ端子ＡＮＴ−ＲＸ間は遮断状態となり、ＳＰＤＴスイッチ１は送信モードとなる。一方、制御信号Ｖconがローレベル且つ反転信号Ｖinvがハイレベルの時、スルーＦＥＴＱ１およびシャントＦＥＴＱ４はオフ状態、スルーＦＥＴＱ２およびシャントＦＥＴＱ３はオン状態となる。この場合、端子ＴＸ−ＡＮＴ間は遮断状態且つ端子ＡＮＴ−ＲＸ間は導通状態となり、ＳＰＤＴスイッチ１は受信モードとなる。

なお、シャントＦＥＴＱ３は、端子ＴＸ−ＡＮＴ間が遮断された際、その端子間のアイソレーションを高めるために設けられている。すなわち、スルーＦＥＴＱ１がオフ状態であっても、受信信号がスルーＦＥＴＱ１を介して端子ＴＸに漏れてしまう場合がある。この時、シャントＦＥＴＱ３は、漏れた受信信号を高周波的に接地された端子ＶＤに逃がすように機能する。同様に、シャントＦＥＴＱ４は、端子ＲＸ−ＡＮＴ間が遮断された際、その端子間のアイソレーションを高めるために設けられている。このように、シャントＦＥＴを備えたＳＰＤＴスイッチ１をシャント型ＳＰＤＴスイッチという。

次に、論理反転回路３の動作について説明する。図３は、論理反転回路３の入出力特性を示す図である。なお、本実施形態では、例えば抵抗Ｒ６に３．１ｋΩ、抵抗Ｒ７に２．９ｋΩを用いている。図３から分かるように、論理反転回路３は、制御信号Ｖconが０Ｖの時、反転信号Ｖinvとして３Ｖを出力している。また、論理反転回路３は、制御信号Ｖconが３Ｖの時、反転信号Ｖinvとして１．７Ｖを出力している。

ここで、差動回路６にＳＣＦＬ回路を用いた事により、ＦＥＴのしきい値電圧Ｖthが負であっても、論理反転回路３のハイレベルは電源電圧Ｖｄｄと同じ３Ｖになっている。もし、論理反転回路３のハイレベルが電源電圧Ｖｄｄよりも低下してしまうと、その信号を入力とするＦＥＴのオン抵抗Ｒonが増加してしまう。これにより、ＳＰＤＴスイッチ１の送信モード時の特性が劣化してしまう。しかし、本実施形態では、論理反転回路３のハイレベルが電源電圧Ｖｄｄを維持しているため、そのような問題は生じない。なお、論理反転回路３のハイレベルは電源電圧Ｖｄｄであることが望ましいが、ＦＥＴのオン抵抗の低下が許される範囲内での低下（例えば、電源電圧Ｖｄｄの１０％程度）であれば問題は無く、本実施例の効果は得られる。

一方、論理反転回路３のローレベルは１．７Ｖであり、通常の理想値と考えられる０Ｖに近い値にはなっていない。しかし、論理反転回路３の出力は、受信モードの時にオフ状態となるスルーＦＥＴＱ１のゲート電極と高抵抗を介して接続されている。この点につき、以下に説明する。

まず、ＳＰＤＴスイッチ１を構成するＦＥＴをオフ状態にさせるための条件について説明する。各ＦＥＴは、ソース電極或いはドレイン電極に電源電圧Ｖｄｄが印加されているため、ゲート電圧が“Ｖｄｄ＋Ｖth”以下になればオフ状態となる。すなわち、Ｖｄｄ＝３Ｖ、Ｖth＝−０．６Ｖであれば、ゲート電圧として２．４Ｖが供給されればＦＥＴはオフ状態となるのである。しかし、高周波信号を扱うＳＰＤＴスイッチにおいては、実際には高周波信号がゲート電極に重畳されるため、その場合でもなおＦＥＴをオフ状態に保つために、ＤＣバイアス電位を更に負側に設定している。

ところが、高周波信号送受信切り替え用のＳＰＤＴスイッチにおいては、アンテナから入力されＲＸ端子から出力される高周波信号は電力が微弱であり、その電圧振幅は極めて小さい。よって、受信モード時にオフ状態となるスルーＦＥＴＱ１とシャントＦＥＴＱ４とに供給されるゲート電圧は、“Ｖｄｄ＋Ｖth”からわずかに負側であれば、スルーＦＥＴＱ１とシャントＦＥＴＱ４とをオフ状態にするには十分である。

本実施形態では、論理反転回路３のローレベルとして１．７Ｖが供給されるので、スルーＦＥＴＱ１とシャントＦＥＴＱ４とをオフ状態にするゲート電位としては、十分なマージンを有していることになる。これにより、受信モード時に、受信信号が端子ＴＸに漏れるのを防止することが可能となる。

一方、送信信号の電力は大きいため、送信モード時にはスルーＦＥＴＱ２を完全にオフ状態にする必要がある。すなわち、スルーＦＥＴＱ２をオフ状態にするゲート電位に、十分なマージンを持たせる必要がある。本実施形態では、制御信号Ｖconを直接にスルーＦＥＴＱ２とシャントＦＥＴＱ３とのゲート電極に接続している。このため、送信モード時には、スルーＦＥＴＱ２とシャントＦＥＴＱ３とのゲート電圧に０Ｖを供給することが可能となる。これにより、送信モード時に、送信信号が端子ＲＸに漏れるのを防止することができる。

以上詳述したように本実施形態では、送受信の切り替えを行う制御信号Ｖconの論理反転を行う論理反転回路３を備えている。そして論理反転回路３の出力信号を受信側スルーＦＥＴＱ２と受信側シャントＦＥＴＱ４とのゲート電極に高抵抗を介して接続している。そして論理反転回路３をＳＣＦＬ回路で構成し、論理反転回路３のハイレベルを電源電圧Ｖｄｄと略同じにするようにしている。さらに論理反転回路３を構成するＦＥＴに、スイッチ回路２を構成するＦＥＴと同一構造を有するＦＥＴを用いている。

したがって本実施形態によれば、送受信の切り替えを行う制御信号が単一の場合でも、確実に送信モードと受信モードとの切り替えを行うことができる。

また、送信モードと受信モードとのいずれの場合においても、スイッチ回路２に必要なハイレベルとローレベルとの電位を供給することができる。よって、高周波信号の送信或いは受信時に、信号の漏れが発生することがない。

また、論理反転回路３をＳＣＦＬ回路で構成したことにより、ＳＰＤＴスイッチ１を同一構造のＦＥＴにより構成することができる。また、ＳＰＤＴスイッチ１を同一基板に形成することができる。これにより、製造コストの低減と回路面積の縮小とが可能となる。

なお、図１で示した４つのＦＥＴＱ１,Ｑ２,Ｑ３,Ｑ４は、シングルゲートＦＥＴを表しているが、マルチゲートＦＥＴであってもよい。図４は、トリプルゲートＦＥＴの構成の一例を示す回路図である。このトリプルゲートＦＥＴは、ゲート幅（チャネル幅方向のゲート電極の長さ）を長くし、ゲート電極に３本の配線を接続する。そして、各配線に抵抗Ｒを接続している。このようなマルチゲートＦＥＴをスイッチ回路２に用いることで、高耐圧のスイッチ回路２を構成することができる。

また、各ＦＥＴとしてＨＥＭＴの代りにＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）を用いても、本実施形態のＳＰＤＴスイッチ１を構成することができ、且つ上記同様の効果を得ることができる。また、一般にディプレション型ＦＥＴを用いるのであれば、上記同様に実施可能である。

（第２の実施形態）
第２の実施形態は、図１に示したシャントＦＥＴＱ３,Ｑ４の代わりに、インダクタを用いて端子ＴＸ−ＡＮＴ間或いは端子ＲＸ−ＡＮＴ間のアイソレーションを高めるようにしてＳＰＤＴスイッチ１を構成したものである。

図５は、本発明の第２の実施形態に係るＳＰＤＴスイッチ１の構成を示す回路図である。

スルーＦＥＴＱ１のソース電極には、インダクタＬ１の一方の端子が接続されている。スルーＦＥＴＱ１のドレイン電極には、インダクタＬ１の他方の端子が接続されている。すなわち、インダクタＬ１は、スルーＦＥＴＱ１に並列に接続されている。

スルーＦＥＴＱ２のソース電極には、インダクタＬ２の一方の端子が接続されている。スルーＦＥＴＱ２のドレイン電極には、インダクタＬ２の他方の端子が接続されている。すなわち、インダクタＬ２は、スルーＦＥＴＱ２に並列に接続されている。

スルーＦＥＴＱ１がオフ状態の時、スルーＦＥＴＱ１とインダクタＬ１とは、所望の周波数で並列共振する。これにより、シャントＦＥＴＱ３が取り除かれても、端子ＴＸ−ＡＮＴ間が遮断された際、その端子間のアイソレーションを高めることができる。スルーＦＥＴＱ２についても同様である。このように、スルーＦＥＴと並列にインダクタを備えたＳＰＤＴスイッチ１を共振型ＳＰＤＴスイッチという。

その他のスイッチ回路２の構成と、論理反転回路３の構成とは、上記第１の実施形態と同じである。

このようにしてＳＰＤＴスイッチ１を構成しても、送受信の切り替えを行う単一の制御信号で、確実に送信モードと受信モードとの切り替えを行うことができる。

また、送信モードと受信モードとのいずれの場合においても、スイッチ回路２に必要なハイレベルとローレベルとの電位を供給することができる。よって、高周波信号の送信或いは受信時に、信号の漏れが発生することがない。

また、論理反転回路３をＳＣＦＬ回路で構成したことにより、ＳＰＤＴスイッチ１を同一構造のＦＥＴにより構成することができる。また、ＳＰＤＴスイッチ１を同一基板に形成することができる。これにより、製造コストの低減と回路面積の縮小とが可能となる。

また、図５で示した２つのＦＥＴＱ１,Ｑ２は、シングルゲートＦＥＴであるが、マルチゲートＦＥＴであってもよい。また、各ＦＥＴとしてＨＥＭＴの代りにＭＥＳＦＥＴを用いても同様の効果を得ることができる。

この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。

本発明の第１の実施形態に係るＳＰＤＴスイッチ１の構成を示す回路図。 ＨＥＭＴの構成の一例を示す断面図。 図１に示した論理反転回路３の入出力特性を示す図。 トリプルゲートＦＥＴの構成の一例を示す回路図。 本発明の第２の実施形態に係るＳＰＤＴスイッチ１の構成を示す回路図。 従来のＳＰＤＴスイッチの一例を示す回路図。

符号の説明

ＡＮＴ…アンテナ端子、ＴＸ…送信端子、ＲＸ…受信端子、ＶＤ…電源電圧端子、ＧＮＤ…接地電圧端子、ＣＯＮ，ＣＯＮ１，ＣＯＮ２…制御端子、Ｖｄｄ…電源電圧、Ｃｐ，Ｃｐ１…デカップリングコンデンサ、Ｒ，Ｒ１〜７…抵抗、Ｖｄｄ…電源電圧、Ｑ１〜Ｑ１５…ＦＥＴ、Ｌ１，Ｌ２…インダクタ、１…ＳＰＤＴスイッチ、２…スイッチ回路、３…論理反転回路、４…入力バッファ回路、５…レベルシフト回路、６…差動回路、７…基準電圧生成回路、１０…基板、１１…チャネル層、１２…キャリア供給層、１３…オーミックコンタクト層、１４…ゲート電極、１５…ソース電極、１６…ドレイン電極。

Claims (5)

1. 送信信号が入力される第１端子と、第１しきい値電圧を有し且つ前記送信信号の経路を接続状態或いは遮断状態にする第１ＦＥＴ（電界効果トランジスタ）と、受信信号を出力する第２端子と、前記受信信号の経路を接続状態或いは遮断状態にする第２ＦＥＴとを有し、且つ前記送信信号の入出力を行う送信モードと前記受信信号の入出力を行う受信モードとを切り替えるスイッチ回路と、
   前記第２ＦＥＴのゲート電極に接続され且つ前記送信モードと受信モードとを切り替える制御信号が入力される第３端子と、
   前記第１しきい値電圧と実質的に同一のしきい値電圧を有する第３及び第４ＦＥＴを有し且つ前記第３及び第４ＦＥＴのソース電極が互いに接続された差動回路と、前記第３端子に接続された入力部と、前記第１ＦＥＴのゲート電極に接続された出力部とを有し、且つ前記送信モード時には前記制御信号のハイレベルと略同じ第１電圧を出力し、一方前記受信モード時には前記第１ＦＥＴをオフ状態にする第２電圧を出力する論理反転回路と
   を具備することを特徴とする高周波スイッチ装置。
2. 前記論理反転回路は、前記第３端子と差動回路との間に接続され、且つ前記第１電圧を前記制御信号のハイレベルと略同一にするために前記制御信号をレベルシフトするレベルシフト回路をさらに具備することを特徴とする請求項１記載の高周波スイッチ装置。
3. 前記論理反転回路は、前記第１電圧を前記制御信号のハイレベルと略同一にするために、前記差動回路に入力する基準電圧を生成する電圧生成回路をさらに具備することを特徴とする請求項１又は２記載の高周波スイッチ装置。
4. 前記論理反転回路は、前記第３端子から電流が流れ込まないようにする入力バッファをさらに具備することを特徴とする請求項１乃至３記載の高周波スイッチ装置。
5. 前記各ＦＥＴは、高電子移動度トランジスタ（ＨＥＭＴ）からなることを特徴とする請求項１記載の高周波スイッチ装置。

Images