JP6845680B2 - アナログスイッチ回路 - Google Patents
アナログスイッチ回路 Download PDFInfo
- Publication number
- JP6845680B2 JP6845680B2 JP2016245525A JP2016245525A JP6845680B2 JP 6845680 B2 JP6845680 B2 JP 6845680B2 JP 2016245525 A JP2016245525 A JP 2016245525A JP 2016245525 A JP2016245525 A JP 2016245525A JP 6845680 B2 JP6845680 B2 JP 6845680B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- conductive type
- input
- back gate
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000002955 isolation Methods 0.000 description 18
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 11
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Description
前記第1トランジスタがオフに制御されるとき、前記第2トランジスタのオン抵抗と前記キャパシタにより、前記第1入出力端子と前記第2入出力端子との間の経路からみるとローパスフィルタが構成されることを特徴とする。
図1に本発明の第1実施例のアナログスイッチ回路を示す。図1において、前述した図7のアナログスイッチ回路を構成する要素と同じ要素には同じ符号をつけて重複説明を省略する。本実施例では、トランジスタMP1のバックゲートバイアス用のトランジスタMP2のソース・ドレイン間に並列にキャパシタC1を接続し、トランジスタMN1のバックゲートバイアス用のトランジスタMN2のソース・ドレイン間にも並列にキャパシタC2を接続している。なお、トランジスタMP4,MN4は省略することができる。
によって表される。このため、トランジスタMP1,MN1がオフ状態のときに入出力端子A,Bにこのカットオフ周波数を超える高周波信号が入力するときは、トランジスタMP1,MN1の逆バイアス電圧がさらに大きくなって、そのトランジスタMP1,MN1の閾値電圧がさらに大きくなり、アイソレーション特性がより向上する。
図3に第2実施例のアナログスイッチ回路を示す。アナログスイッチ回路は単独のMOSトランジスタで構成することもできる。この図3のアナログスイッチ回路は、メインスイッチをPMOSトランジスタMP1で構成し、バックゲートバイアス制御用をPMOSトランジスタMP2,MP3で構成したものである。図4にこの図3の等価回路を示した。
によって表される。したがって、入出力端子A,Bにこのカットオフ周波数を超える高周波信号が入力するときは、トランジスタMP1の逆バイアス電圧が大きくなって、そのトランジスタMP1の閾値電圧がさらに大きくなり、遮断時のアイソレーション特性がより向上する。
図5に第3実施例のアナログスイッチ回路を示す。この図3のアナログスイッチ回路は、メインスイッチをNMOSトランジスタMN1で構成し、バックゲートバイアス制御用をNMOSトランジスタMN2、MN3で構成したものである。図6にこの図3の等価回路を示した。
MN1〜MN4,MN11,MN12:NMOSトランジスタ
Claims (2)
- 第1入出力端子と第2入出力端子の間に接続された第1トランジスタと、前記第1トランジスタがオフに制御されるとき前記第1トランジスタのバックゲートに逆バイアス電圧を印加するための第2トランジスタと、前記第1トランジスタがオンに制御されるとき前記第1トランジスタのソースとバックゲートとの間を接続するための第3トランジスタと、前記第2トランジスタに並列接続されたキャパシタとを備えるアナログスイッチ回路において、
前記第1トランジスタがオフに制御されるとき、前記第2トランジスタのオン抵抗と前記キャパシタにより、前記第1入出力端子と前記第2入出力端子の間の経路からみるとローパスフィルタが構成されることを特徴とするアナログスイッチ回路。 - 第1入出力端子と第2入出力端子に並列接続された第1導電型の第1トランジスタ及び第2導電型の第1トランジスタと、前記第1導電型の第1トランジスタのバックゲートと第1電源端子の間に接続された第1導電型の第2トランジスタと、前記第2導電型の第1トランジスタのバックゲートと第2電源端子の間に接続された第2導電型の第2トランジスタと、前記第1導電型の第1トランジスタのソースとバックゲートとの間に接続された第1導電型の第3トランジスタと、前記第2導電型の第1トランジスタのソースとバックゲートとの間に接続された第2導電型の第3トランジスタと、前記第1導電型の第2トランジスタに並列接続された第1キャパシタと、前記第2導電型の第2トランジスタに並列接続された第2キャパシタとを備え、
第1制御信号によって、前記第1導電型の第1トランジスタ及び前記第2導電型の第1トランジスタがオンし、前記第1導電型の第2トランジスタ及び前記第2導電型の第2トランジスタがオフし、前記第1導電型の第3トランジスタ及び前記第2導電型の第3トランジスタがオンし、
第2制御信号によって、前記第1導電型の第1トランジスタ及び前記第2導電型の第1トランジスタがオフし、前記第1導電型の第2トランジスタ及び前記第2導電型の第2トランジスタがオンし、前記第1導電型の第3トランジスタ及び前記第2導電型の第3トランジスタがオフするように制御され、
前記第1導電型の第1トランジスタがオフに制御されるとき、前記第1導電型の第2トランジスタのオン抵抗と前記第1キャパシタにより、
前記第2導電型の第1トランジスタがオフに制御されるとき、前記第2導電型の第2トランジスタのオン抵抗と前記第2キャパシタにより、
前記第1入出力端子と前記第2入出力端子の間の経路からみるとローパスフィルタが形成されることを特徴とするアナログスイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016245525A JP6845680B2 (ja) | 2016-12-19 | 2016-12-19 | アナログスイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016245525A JP6845680B2 (ja) | 2016-12-19 | 2016-12-19 | アナログスイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018101838A JP2018101838A (ja) | 2018-06-28 |
JP6845680B2 true JP6845680B2 (ja) | 2021-03-24 |
Family
ID=62715685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016245525A Active JP6845680B2 (ja) | 2016-12-19 | 2016-12-19 | アナログスイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6845680B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117240277B (zh) * | 2023-11-15 | 2024-02-09 | 浙江地芯引力科技有限公司 | 一种衬底选择电路及电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928723A (ja) * | 1982-08-09 | 1984-02-15 | Toshiba Corp | アナログスイツチ回路 |
JPH0666670B2 (ja) * | 1983-01-08 | 1994-08-24 | 三菱電機株式会社 | 相補型mosアナログスイッチ |
JPH06169247A (ja) * | 1992-11-30 | 1994-06-14 | New Japan Radio Co Ltd | アナログスイッチ |
US5818099A (en) * | 1996-10-03 | 1998-10-06 | International Business Machines Corporation | MOS high frequency switch circuit using a variable well bias |
JPH11355114A (ja) * | 1998-06-05 | 1999-12-24 | Murata Mfg Co Ltd | 信号線路、増幅回路、半導体集積回路、および半導体集積回路装置 |
DE112007000404B4 (de) * | 2006-02-17 | 2022-03-31 | Fairchild Semiconductor Corporation | Verfahren zur Reduzierung von Einfügungsverlust und Bereitstellung von Abschaltschutz für MOSFET-Schalter |
JP2011193191A (ja) * | 2010-03-15 | 2011-09-29 | Renesas Electronics Corp | 半導体集積回路およびそれを内蔵した高周波モジュール |
US8115518B1 (en) * | 2010-08-16 | 2012-02-14 | Analog Devices, Inc. | Integrated circuit for reducing nonlinearity in sampling networks |
-
2016
- 2016-12-19 JP JP2016245525A patent/JP6845680B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018101838A (ja) | 2018-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9190994B2 (en) | RF switch branch having improved linearity | |
TWI716500B (zh) | 放大電路以及電壓調整器 | |
US8288895B2 (en) | High-power tunable capacitor | |
JP2015046876A5 (ja) | ||
JP2013501410A (ja) | 改良されたバイアスを備えるスイッチ | |
JP2011055129A (ja) | 半導体スイッチ | |
JP2010220200A (ja) | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 | |
US20080122536A1 (en) | Three-stage amplifier | |
US8575991B2 (en) | Switching circuit sharing a resistor for switching devices | |
JP6845680B2 (ja) | アナログスイッチ回路 | |
JP5743983B2 (ja) | 送受切替回路、無線装置および送受切替方法 | |
US20120161851A1 (en) | High bandwidth switch design | |
JP6375307B2 (ja) | 周波数乗算器 | |
US20140009139A1 (en) | Differential current source and differential current mirror circuit | |
JP5868883B2 (ja) | バッファ回路およびスイッチ制御回路 | |
JP2006319576A (ja) | 反転増幅器及びこれを有する水晶発振器 | |
US9847758B2 (en) | Low noise amplifier | |
JP2016096497A (ja) | イコライザ回路及び半導体集積装置 | |
JP5807762B2 (ja) | 高周波モジュール及びそれを用いた携帯端末 | |
JP2015019328A (ja) | 増幅回路 | |
WO2017130878A1 (ja) | スイッチング増幅器 | |
JP6336775B2 (ja) | 利得可変型増幅器 | |
TW201501467A (zh) | 半導體開關 | |
JP2018110142A (ja) | スイッチデバイス及びスイッチ回路 | |
JP5492657B2 (ja) | 半導体スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191113 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200207 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200923 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6845680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |