JP2010056606A - トランスコンダクタンスアンプ - Google Patents

トランスコンダクタンスアンプ Download PDF

Info

Publication number
JP2010056606A
JP2010056606A JP2008216423A JP2008216423A JP2010056606A JP 2010056606 A JP2010056606 A JP 2010056606A JP 2008216423 A JP2008216423 A JP 2008216423A JP 2008216423 A JP2008216423 A JP 2008216423A JP 2010056606 A JP2010056606 A JP 2010056606A
Authority
JP
Japan
Prior art keywords
voltage
mos transistor
source
tuning
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008216423A
Other languages
English (en)
Inventor
Akio Maruo
章郎 丸尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2008216423A priority Critical patent/JP2010056606A/ja
Publication of JP2010056606A publication Critical patent/JP2010056606A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】線形性を悪化させることなくトランスコンダクタンスGmのチューニングを行うことができるトランスコンダクタンスアンプを提供する。
【解決手段】差動対を構成するMOSトランジスタ11,12と、MOSトランジスタ13,14と、電圧発生回路20と、差動対入力電圧発生回路30とを備える。電圧発生回路20の一実施形態は、MOSトランジスタ15,16と、可変電流源21と、固定電流源22と、抵抗Rとを有し、電圧B(チューニング電圧Vctrl)及び電圧C(ドレイン電圧Vdp)と電圧A(コモン電圧Vcm)との差が一定となるようにチューニング電圧Vctrl及びコモン電圧Vcmを出力する。
【選択図】図4

Description

本発明は、トランスコンダクタンスアンプに関し、特に、電圧を電流に変換するトランスコンダクタンスアンプに関するものである。
トランスコンダクタンスアンプは、入力電圧に比例した出力電流を供給する増幅器であり、一般に安定した利得(トランスコンダクタンス)を持つ。言い換えると、所定の動作入力範囲にわたり入力電圧を変化させたとき、出力電流がそれに比例して変化する、つまり出力電流が入力電圧に関して線形である。
所定の動作入力範囲において入力電圧と出力電流との間の良好な線形性を有するトランスコンダクタンスアンプとして、例えば、図14に示すようなソース接地されたMOSトランジスタから構成された差動対を用いるものが知られている(例えば、非特許文献1参照)。図14に示すトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111及び112から構成された差動対と、ソース端子がMOSトランジスタ111のドレイン端子に接続されたMOSトランジスタ113と、ソース端子がMOSトランジスタ112のドレイン端子に接続されると共に、そのゲート端子がMOSトランジスタ113のゲート端子に接続されたMOSトランジスタ114と、MOSトランジスタ113及び114のゲート端子に入力されるチューニング電圧Vctrlを出力する電圧発生回路120と、差動対に入力される電圧Vip及びVinを生成するためのコモン電圧Vcmを出力する電圧発生器と、入力電圧Vinput及びコモン電圧Vcmが入力され、電圧VipをMOSトランジスタ111のゲート端子に出力し電圧VinをMOSトランジスタ112のゲート端子に出力する差動対入力電圧発生回路130とから構成されている。
ここで、各MOSトランジスタのトランジスタサイズやチューニング電圧Vctrl及びコモン電圧Vcmは、差動対を形成するMOSトランジスタ111及び112が三極管領域で動作するように、且つMOSトランジスタ113及び114が飽和領域で動作するように制御されている。また、電圧Vip及びVinは、Vin=2×Vcm−Vipの関係を満たすものである。VipとVinとの差がVinputにより定まる。
このような構成において、Vip−Vinを入力電圧、Ip−Inを出力電流とすると、図14に示す回路はトランスコンダクタンスアンプとして機能する。
図15は、入力電圧とトランスコンダクタンスGmとの関係を示す図である。この図15に示すように、Vip−Vin=0の付近においてトランスコンダクタンスGmが一定であり、出力電流が入力電圧に比例することがわかる。また、入力電圧と出力電流との間の良好な線形性に加えて、チューニング電圧Vctrlの制御によってトランスコンダクタンスGmのチューニングを行うことも可能であり、図15には、チューニング電圧Vctrlを中レベルから小レベル及び大レベルに変えたときのトランスコンダクタンスGmがそれぞれ示されている。
Chun-Sup Kim, "A CMOS 4X Speed DVD Read Channel IC", IEEE Journal of Solid-State Circuits, vol.33, No.8, August 1998
ところで、図15に示すように、チューニング電圧Vctrlが大きくなるにつれて、トランスコンダクタンスGmが一定である範囲は狭くなる。
したがって、MOSトランジスタ111に着目し、MOSトランジスタ111のゲート電圧Vipを一定のままチューニング電圧Vctrlを上げていった場合、図16に示すように、動作点はαからβへ移動し、三極管領域から飽和領域へ近づいて線形性が悪化してしまう。
そこで、本発明は、線形性を悪化させることなくトランスコンダクタンスGmのチューニングを行うことができるトランスコンダクタンスアンプを提供することを目的としている。
上記目的を達成するために、本発明に係るトランスコンダクタンスアンプは、入力電圧に比例した出力電流を供給するトランスコンダクタンスアンプであって、三極管領域で動作する、ソース接地された第1及び第2のMOSトランジスタから構成される差動対と、飽和領域で動作する、ソース端子が前記第1のMOSトランジスタのドレイン端子に接続された第3のMOSトランジスタと、飽和領域で動作する、ソース端子が前記第2のMOSトランジスタのドレイン端子に接続されると共に、ゲート端子が前記第3のMOSトランジスタのゲート端子に接続された第4のMOSトランジスタと、前記第3及び第4のMOSトランジスタのゲート端子に入力されるチューニング電圧と、前記差動対に入力される第1の電圧及び第2の電圧を生成するためのコモン電圧とを、前記チューニング電圧と前記コモン電圧との差が所定の関係を有するように出力する電圧発生回路と、を備え、前記電圧発生回路は、三極管領域で動作する、ソース接地された第5のMOSトランジスタと、飽和領域で動作する、ソース端子が前記第5のMOSトランジスタのドレイン端子に接続され、ドレイン端子が前記第5のMOSトランジスタのゲート端子に接続され、ゲート端子に前記チューニング電圧が入力される第6のMOSトランジスタと、電流源と、前記電流源の出力端子と前記第5のMOSトランジスタのゲート端子との間に直列接続された抵抗と、を有し、前記第5のMOSトランジスタのゲート電圧を前記コモン電圧として出力し、前記電流源と前記抵抗との接続点から前記チューニング電圧を出力するように構成され、前記第2の電圧は、前記コモン電圧の2倍の電圧値から前記第1の電圧を減じた電圧値に設定されており、前記入力電圧は、前記第1の電圧と前記第2の電圧との差であり、前記出力電圧は、前記第1及び第3のMOSトランジスタのドレイン・ソース間を流れる第1の電流と、前記第2及び第4のMOSトランジスタのドレイン・ソース間を流れる第2の電流との差であることを特徴としている。
これにより、チューニング電圧にトラッキングしてコモン電圧も変化させることができるので、線形性を悪化させることなくトランスコンダクタンスのチューニングを行うことができる。ここで、チューニング電圧とコモン電圧との差は、(電流源からの電流値)×(抵抗値)となる。したがって、電流源を固定電流源とすれば上記差を一定とすることができ、電流源を可変電流源とすれば上記差を可変電流値に比例させることができるなど、当該差を所定の関係とすることができる。
さらに、本発明に係るトランスコンダクタンスアンプは、上記において、前記電圧発生回路は、前記第5のMOSトランジスタのゲート端子に電流を出力する可変電流源をさらに有し、前記電流源は固定電流源であることを特徴としている。
これにより、比較的簡易な回路構成で、チューニング電圧にトラッキングしてコモン電圧も変化させることができる。また、チューニング電圧とコモン電圧との差を(固定電流源からの電流値)×(抵抗値)で一定に保つことができるので、チューニング電圧を変化させても、トランスコンダクタンスアンプが良好な線形性を得ることができる範囲を一定に保つことができる。その結果、トランスコンダクタンスのチューニング目的でチューニング電圧を変化させたとしても、チューニング前に定められた動作入力範囲全体にわたって入力電圧と出力電流との間の線形性を保つことができる。
また、本発明に係るトランスコンダクタンスアンプは、上記において、前記電流源は可変電流源であることを特徴としている。
これにより、比較的簡易な回路構成で、チューニング電圧にトラッキングしてコモン電圧も変化させた上で、(可変電流源からの電流値)×(抵抗値)の電圧だけチューニング電圧を変化させることができる。このように、チューニング電圧およびコモン電圧の変動分の関係を一定の比とすることで、入力電圧と出力電流との間の線形性の悪化を抑制しつつ、トランスコンダクタンスの可変範囲を広げることができる。
また、本発明に係るトランスコンダクタンスアンプは、上記において、前記電圧発生回路は、前記第5のMOSトランジスタのゲート端子に電流を出力する固定電流源をさらに有することを特徴としている。
これにより、チューニング電圧およびコモン電圧に、固定電流源からの電流によるオフセット電圧を付加することができ、安定的に三極管領域で動作させることができる。
以上説明したように、本発明のトランスコンダクタンスアンプは、線形性を悪化させることなくトランスコンダクタンスGmのチューニングを行うことができる。
以下、本発明の実施の形態を、図面を参照して説明する。
図1は、本発明の本実施形態に係るトランスコンダクタンスアンプの回路図である。
本実施形態におけるトランスコンダクタンスアンプ1は、ソース接地されたMOSトランジスタ11と12とで構成された差動対と、MOSトランジスタ13,14と、電圧発生回路20と、差動対入力電圧発生回路30と、を備えている。
MOSトランジスタ13のソース端子はMOSトランジスタ11のドレイン端子に接続されており、MOSトランジスタ14のソース端子はMOSトランジスタ12のドレイン端子に接続されると共に、そのゲート端子はMOSトランジスタ13のゲート端子に接続されている。
また、電圧発生回路20は、MOSトランジスタ13及び14のゲート端子に入力されるチューニング電圧Vctrl、並びに差動対に入力される電圧Vip及びVinを生成するためのコモン電圧Vcmを出力する。
差動対入力電圧発生回路30は、入力端子INPUTから、電圧Vipと電圧Vinとの差(トランスコンダクタンスアンプの入力)と実質的に等価である入力電圧Vinputが入力されると共に、電圧発生回路20からコモン電圧Vcmが入力され、電圧Vip及びVinを生成する。電圧VipはMOSトランジスタ11のゲート端子に出力され、電圧VinはMOSトランジスタ12のゲート端子に出力される。
この差動対入力電圧発生回路30では、入力電圧Vinputが図示しないシングル差動変換回路を経て差動信号Vinputp,Vinputnとなり、HPF(ハイパスフィルタ)やレベルシフト回路により、それぞれの信号の基準電位がコモン電圧Vcmに直された後、MOSトランジスタ11及び12のゲート端子に出力される。なお、ここでは差動対入力電圧発生回路30として上記構成を採用する場合について説明したが、本発明をこの構成に限定する趣旨ではない。
ここで、差動対を形成するMOSトランジスタ11及び12は三極管領域で動作するように、MOSトランジスタ13および14は飽和領域で動作するように、それぞれ調整されている。
このような構成において、MOSトランジスタ11,12の各ゲート端子に発生する電圧Vip,Vinの差Vip−Vinを入力電圧とし、MOSトランジスタ13,14の各ドレイン端子OP,ONに流れる電流Ip,Inの差Ip−Inを出力電流とする。
なお、図1において、MOSトランジスタ11〜14が第1〜第4のMOSトランジスタに対応し、電圧Vipが第1の電圧に対応し、電圧Vinが第2の電圧に対応し、電流Ipが第1の電流に対応し、電流Inが第2の電流に対応している。
図2は、電圧Vipに対する電流Ipの値と、電流Ipを電圧Vipで微分したMOSトランジスタ11のトランスコンダクタンスGmpとを示す図である。
この図2に示すように、電圧Vipが0VからMOSトランジスタ11のスレショルド電圧Vth1までの領域では、電流Ipは0となる(遮断領域)。また、MOSトランジスタ11のドレイン電圧をVdpとすると、電圧VipがVth1<Vip<Vtr1(=Vdp+Vth1)となる領域では、MOSトランジスタ11は飽和領域で動作する。さらに、電圧VipがVip>Vtr1となる領域では、MOSトランジスタ11は三極管領域で動作する。
図3は、トランスコンダクタンスGmpと、電流Inを電圧Vinで微分したMOSトランジスタ12のトランスコンダクタンスGmnとを示す図である。ここで、トランスコンダクタンスGmnは電圧Vipの関数として点線で示されており、トランスコンダクタンスGmpをコモン電圧Vcmで折り返したようになっている。
差動対の全体のトランスコンダクタンスGmは、GmpとGmnとの和で与えられる。したがって、トランスコンダクタンスGmは、図3に示すように、コモン電圧Vcmを中心に±(Vcm−Vtr1)の範囲内でほぼ一定となり、良好な線形性を得ることができる。このトランスコンダクタンスGmが一定である範囲がトランスコンダクタンスアンプ1の使用時の動作入力範囲となる。ここで、MOSトランジスタ11及び12を三極管領域で動作させるために、コモン電圧VcmをVtr1<Vcmとなるように設定するものとする。
また、本実施形態では、コモン電圧VcmとMOSトランジスタ11のドレイン電圧Vdpとの差が一定となるように、電圧発生回路20で、コモン電圧Vcm及びチューニング電圧Vctrlを出力する。
図4は、第1の実施形態におけるトランスコンダクタンスアンプ1の詳細な構成を示す回路図である。
この図4に示すように、電圧発生回路20は、ソース接地されたMOSトランジスタ15(第5のMOSトランジスタ)と、ソース端子がMOSトランジスタ15のドレイン端子に接続され、ドレイン端子がMOSトランジスタ15のゲート端子に接続され、ゲート端子にチューニング電圧Vctrlが入力されるMOSトランジスタ16(第6のMOSトランジスタ)と、可変電流源21と、固定電流源22と、固定電流源22の出力端子とMOSトランジスタ15のゲート端子との間に直列接続された抵抗Rとを備える。可変電流源21は、MOSトランジスタ15のゲート端子に電流を出力する。
そして、この電圧発生回路20は、MOSトランジスタ15のゲート電圧をコモン電圧Vcmとして出力し、固定電流源22と抵抗Rとの接続点からチューニング電圧Vctrlを出力するように構成されている。
すなわち、MOSトランジスタ15のゲート電圧に相当する電圧Aは、下記(1)式により表され、チューニング電圧Vctrlに相当する電圧Bは、下記(2)式により表される。
A=Vth5+√{(L5/K´W5)(Ic+I1)} ………(1)
B=A+I1×R ………(2)
ここで、Icは可変電流源21からの電流値、I1は固定電流源22からの電流値、W5/L5はMOSトランジスタ15のトランジスタサイズ、Vth5はMOSトランジスタ15のスレショルド電圧、K´はMOSトランジスタ15のトランジスタサイズと製造プロセスに依存する係数である。
MOSトランジスタ13のトランジスタサイズW3/L3が十分大きいものとすると、MOSトランジスタ13のVgs−Vth≒0とできる。したがって、MOSトランジスタ11のドレイン電圧Vdpに相当する電圧Cは、MOSトランジスタ13のスレショルド電圧をVth3とすると、
C=B−Vth3 ………(3)
となる。よって、上記(1)及び(3)式より、
C−A=I1×R−Vth3 ………(4)
となり、電圧Cと電圧Aとの差は可変電流値Icによらず一定となることがわかる。
ところで、図14に示すトランスコンダクタンスアンプでは、チューニング電圧Vctrlのみを調整することでトランスコンダクタンスGmの調整を行っており、このような構成の場合、図16に示すように、MOSトランジスタ111のゲート電圧Vipを一定のままチューニング電圧Vctrlを上げていくと、動作点はαからβへ移動し、三極管領域から飽和領域へ近づいて線形性が悪化してしまう。
これに対して、本実施形態では、トランスコンダクタンスGmのチューニングの際には、電圧発生回路20によってチューニング電圧Vctrlだけでなくコモン電圧Vcmもコントロールする。このように、電圧Bと電圧Aの両方を変化させることで、例えば、MOSトランジスタ11に着目したとき、図5に示すように、動作点をαからγへ移動させることができ、安定的に三極管領域で動作させて線形性を確保することができる。
また、このとき、電圧C(MOSトランジスタ11のドレイン電圧Vdp)と電圧A(コモン電圧Vcm)との差を、可変電流源21からの電流値Icによらずに一定にしている。
上述したように、飽和領域と三極管領域との境界であるゲート電圧Vipの電圧Vtr1は、Vtr1=Vdp+Vth1で表される。したがって、トランスコンダクタンスGmが一定となる範囲(Vcm−Vtr1)は、次式で表される。
Vcm−Vtr1=Vcm−Vdp−Vth1 ………(5)
上記(5)式から、コモン電圧Vcmとドレイン電圧Vdpとの差が一定となるようにすると、(Vcm−Vtr1)に対するチューニング電圧Vctrlの影響を低減することができることが見出される。
図6は、トランスコンダクタンスアンプをチューニングしたときの動作を示す図である。
この図6に示すように、本実施形態に係るトランスコンダクタンスアンプでは、チューニング電圧Vctrlを変化させたとしても、トランスコンダクタンスGmが一定となる範囲が一定となる。
このように、上記第1の実施形態では、チューニング電圧にトラッキングしてコモン電圧も変化させることができる。具体的には、チューニング電圧とコモン電圧との差を(固定電流値)×(抵抗値)で一定に保つことができるので、チューニング電圧を変化させても、トランスコンダクタンスアンプが良好な線形性を得ることができる範囲を一定に保つことができる。
したがって、動作入力範囲における良好な線形性を有する範囲のチューニング電圧の大きさによる変化を無くし、広いトランスコンダクタンスチューニングレンジを持つトランスコンダクタンスアンプとすることができる。
次に、本発明における第2の実施形態について説明する。
この第2の実施形態では、前述した第1の実施形態において、電圧Aと電圧Cとの差を一定に保つ構成としているのに対し、電圧Aおよび電圧Cの変動分の関係を一定の比とするようにしたものである。
図7は、第2の実施形態におけるトランスコンダクタンスアンプ1の詳細な構成を示す回路図である。
この図7に示すように、第2の実施形態における電圧発生回路20は、図4に示す第1の実施形態の電圧発生回路20における可変電流源21を削除し、固定電流源22に代えて可変電流源23を設置したことを除いては、図4に示す電圧発生回路20と同様の構成を有する。
このような構成により、MOSトランジスタ15のゲート電圧に相当する電圧Aは、下記(6)式により表され、チューニング電圧Vctrlに相当する電圧Bは、下記(7)式により表される。
A=Vth5+√{(L5/K´W5)×Ic} ………(6)
B=A+Ic×R ………(7)
また、MOSトランジスタ11のドレイン電圧Vdpに相当する電圧Cは、
C=B−Vth3 ………(8)
となる。よって、上記(6)及び(8)式より、
C−A=Ic×R−Vth3 ………(9)
となり、電圧Cと電圧Aとの変動分は、抵抗Rを比例係数として可変電流値Icに比例することがわかる。
図8は、可変電流値Icに対する電圧A及びBの関係を示す図である。
このように、チューニング電圧Vctrl(電圧B)にトラッキングしてコモン電圧Vcm(電圧A)も変化させることができるので、図9に示すように、トランスコンダクタンスGmが一定となる範囲(Vcm−Vtr1)を近似的に一定とし、線形性の悪化を抑制することができる。
なお、本実施形態において、電圧Aと電圧Cとの差は一定ではないため、Gm一定範囲(Vcm−Vtr1)はチューニング電圧Vctrlが大きくなるにつれて狭くなるが、その量は図15に示す従来方式と比較して小さくなる。このように、動作入力範囲における良好な線形性を有する範囲のチューニング電圧Vctrlの大きさによる変化を抑制することができる。
また、このとき、チューニング電圧Vctrlにトラッキングしてコモン電圧Vcmも変化させた上で、(Ic×R)だけチューニング電圧Vctrlを変化させている。このように、チューニング電圧Vctrlとコモン電圧Vcmとの差分が可変電流値Icに比例するように構成することで、図9に示すように、図15に示す従来方式と比較してトランスコンダクタンスGmの可変範囲を広げることができる。
このように、上記第2の実施形態では、チューニング電圧にトラッキングしてコモン電圧も変化させた上で、(可変電流値)×(抵抗値)の電圧だけチューニング電圧を変化させることができる。したがって、入力電圧と出力電流との間の線形性の悪化を抑制しつつ、トランスコンダクタンスの可変範囲を広げることができる。
次に、本発明における第3の実施形態について説明する。
この第3の実施形態は、前述した第2の実施形態において、固定電流源を追加するようにしたものである。
図10は、第3の実施形態におけるトランスコンダクタンスアンプ1の詳細な構成を示す回路図である。
この図10に示すように、第3の実施形態における電圧発生回路20は、図7に示す第2の実施形態の電圧発生回路20に、MOSトランジスタ15のゲート端子に電流を出力する固定電流源24を追加したことを除いては、図4に示す電圧発生回路20と同様の構成を有する。
このような構成により、MOSトランジスタ15のゲート電圧に相当する電圧Aは、下記(10)式により表され、チューニング電圧Vctrlに相当する電圧Bは、下記(11)式により表される。
A=Vth5+√{(L5/K´W5)(I1+Ic)} ………(10)
B=A+Ic×R ………(11)
また、MOSトランジスタ11のドレイン電圧Vdpに相当する電圧Cは、
C=B−Vth3 ………(12)
となる。よって、上記(10)及び(12)式より、
C−A=Ic×R−Vth3 ………(13)
となり、電圧Cと電圧Aとの変動分は、前述した第2の実施形態と同様に、抵抗Rを比例係数として可変電流値Icに比例することがわかる。
図11は、可変電流値Icに対する電圧A及びBの関係を示す図である。
このように、チューニング電圧Vctrl(電圧B)にトラッキングしてコモン電圧Vcm(電圧A)も変化させることができるので、トランスコンダクタンスGmが一定となる範囲(Vcm−Vtr1)を近似的に一定とし、線形性の悪化を抑制することができる。
ここで、第3の実施形態における電圧A及びBは、第2の実施形態における電流A及びBに固定電流値I1による固定のオフセット電圧を付加したものとなる。
図12は、可変電流値Icに対する電圧A及びCの関係を示す図である。ここで、実線は第3の実施形態における電圧A及びC、破線は第2の実施形態における電圧A及びCを示している。
上記(9)及び(13)式に表されているように、第2の実施形態と第3の実施形態とでは、電圧C−電圧Aの値は等しくなる。ところが、電圧C−電圧A:電圧Aで表される比Xを比較すると、図12からも明らかなように、第3の実施形態は、可変電流値Icの変化量に対して比Xが大きくなる。これにより、確実に線形性を確保して安定的に三極管領域で動作させることができる。
なお、上記各実施形態においては、図13に示すように、コモンモードフォードバック回路40を設けることもできる。
トランスコンダクタンスアンプ1の出力コモン電圧は、コンデンサの両端から取り出せるようになっている。コモンモードフィードバック回路40は、トランスコンダクタンスアンプ1の出力コモン電圧に基づいてフィードバック電圧CMFを生成し、これをP型MOSトランジスタ17,18の各ゲート端子にそれぞれ印加する。
ここで、コモンモードフィードバック回路40は増幅器41を有し、増幅器41の正入力端子には出力コモン電圧が印加され、負入力端子にはチューニング電圧Vctrlが印加されるようになっている。これにより、出力コモン電圧をチューニング電圧Vctrlと等しくなるように制御することができる。
本実施形態に係るトランスコンダクタンスアンプの回路図である。 電圧Vipに対する電流Ipの値とトランスコンダクタンスGmpとを示す図である。 トランスコンダクタンスGmpとGmnとを示す図である。 第1の実施形態におけるトランスコンダクタンスアンプ1の構成を示す回路図である。 第1の実施形態の効果を説明するための図である。 第1の実施形態に係るトランスコンダクタンスアンプをチューニングしたときの動作を示す図である。 第2の実施形態におけるトランスコンダクタンスアンプ1の構成を示す回路図である。 可変電流値Icに対する電圧A及びBの関係を示す図である。 第2の実施形態の効果を説明するための図である。 第3の実施形態におけるトランスコンダクタンスアンプ1の構成を示す回路図である。である。 可変電流値Icに対する電圧A及びBの関係を示す図である。 可変電流値Icに対する電圧A及びCの関係を示す図である。 本発明のトランスコンダクタンスアンプの別の例を示す回路図である。 従来のトランスコンダクタンスアンプを示す図である。 従来のトランスコンダクタンスアンプにおける入力電圧とトランスコンダクタンスGmとの関係を示す図である。 従来方式の課題を説明するための図である。
符号の説明
1 トランスコンダクタンスアンプ
20 電圧発生回路
21,23 可変電流源
22,24 固定電流源
30 差動対入力電圧発生回路
40 コモンモードフォードバック回路
11〜18 MOSトランジスタ

Claims (4)

  1. 入力電圧に比例した出力電流を供給するトランスコンダクタンスアンプであって、
    三極管領域で動作する、ソース接地された第1及び第2のMOSトランジスタから構成される差動対と、
    飽和領域で動作する、ソース端子が前記第1のMOSトランジスタのドレイン端子に接続された第3のMOSトランジスタと、
    飽和領域で動作する、ソース端子が前記第2のMOSトランジスタのドレイン端子に接続されると共に、ゲート端子が前記第3のMOSトランジスタのゲート端子に接続された第4のMOSトランジスタと、
    前記第3及び第4のMOSトランジスタのゲート端子に入力されるチューニング電圧と、前記差動対に入力される第1の電圧及び第2の電圧を生成するためのコモン電圧とを、前記チューニング電圧と前記コモン電圧との差が所定の関係を有するように出力する電圧発生回路と、を備え、
    前記電圧発生回路は、
    三極管領域で動作する、ソース接地された第5のMOSトランジスタと、
    飽和領域で動作する、ソース端子が前記第5のMOSトランジスタのドレイン端子に接続され、ドレイン端子が前記第5のMOSトランジスタのゲート端子に接続され、ゲート端子に前記チューニング電圧が入力される第6のMOSトランジスタと、
    電流源と、
    前記電流源の出力端子と前記第5のMOSトランジスタのゲート端子との間に直列接続された抵抗と、を有し、
    前記第5のMOSトランジスタのゲート電圧を前記コモン電圧として出力し、前記電流源と前記抵抗との接続点から前記チューニング電圧を出力するように構成され、
    前記第2の電圧は、前記コモン電圧の2倍の電圧値から前記第1の電圧を減じた電圧値に設定されており、
    前記入力電圧は、前記第1の電圧と前記第2の電圧との差であり、
    前記出力電圧は、前記第1及び第3のMOSトランジスタのドレイン・ソース間を流れる第1の電流と、前記第2及び第4のMOSトランジスタのドレイン・ソース間を流れる第2の電流との差であることを特徴とするトランスコンダクタンスアンプ。
  2. 前記電圧発生回路は、前記第5のMOSトランジスタのゲート端子に電流を出力する可変電流源をさらに有し、前記電流源は固定電流源であることを特徴とする請求項1に記載のトランスコンダクタンスアンプ。
  3. 前記電流源は可変電流源であることを特徴とする請求項1に記載のトランスコンダクタンスアンプ。
  4. 前記電圧発生回路は、前記第5のMOSトランジスタのゲート端子に電流を出力する固定電流源をさらに有することを特徴とする請求項3に記載のトランスコンダクタンスアンプ。
JP2008216423A 2008-08-26 2008-08-26 トランスコンダクタンスアンプ Pending JP2010056606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008216423A JP2010056606A (ja) 2008-08-26 2008-08-26 トランスコンダクタンスアンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008216423A JP2010056606A (ja) 2008-08-26 2008-08-26 トランスコンダクタンスアンプ

Publications (1)

Publication Number Publication Date
JP2010056606A true JP2010056606A (ja) 2010-03-11

Family

ID=42072113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008216423A Pending JP2010056606A (ja) 2008-08-26 2008-08-26 トランスコンダクタンスアンプ

Country Status (1)

Country Link
JP (1) JP2010056606A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673824B2 (ja) * 2011-07-14 2015-02-18 富士通株式会社 差動型増幅回路
WO2022054771A1 (ja) * 2020-09-14 2022-03-17 株式会社村田製作所 電流制御回路、バイアス供給回路及び増幅装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254118A (ja) * 2005-03-10 2006-09-21 Handotai Rikougaku Kenkyu Center:Kk 電流ミラー回路
WO2008026528A1 (fr) * 2006-08-28 2008-03-06 Asahi Kasei Emd Corporation Amplificateur à transconductance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254118A (ja) * 2005-03-10 2006-09-21 Handotai Rikougaku Kenkyu Center:Kk 電流ミラー回路
WO2008026528A1 (fr) * 2006-08-28 2008-03-06 Asahi Kasei Emd Corporation Amplificateur à transconductance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673824B2 (ja) * 2011-07-14 2015-02-18 富士通株式会社 差動型増幅回路
WO2022054771A1 (ja) * 2020-09-14 2022-03-17 株式会社村田製作所 電流制御回路、バイアス供給回路及び増幅装置

Similar Documents

Publication Publication Date Title
TWI535225B (zh) 接收器,及接收器前端電路
US6084476A (en) Operational amplifier
KR100693821B1 (ko) 차동 증폭기 및 이를 위한 액티브 로드
US9225351B2 (en) Current amplifier circuit, integrator, and ad converter
US10523165B2 (en) Common mode feedback circuit with backgate control
JPH10303664A (ja) 可変利得増幅器
US20110133837A1 (en) Variable gain amplifier
KR101113378B1 (ko) 트랜스컨덕턴스 증폭기
JP4855470B2 (ja) トランスコンダクタンスアンプ
JP2006270442A (ja) フィルタ回路のq補正
KR20060056419A (ko) Am 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로
JP4907395B2 (ja) 可変利得増幅回路
JP2007228399A (ja) 電圧制御電流源および可変利得増幅器
WO2015019523A1 (ja) 並列共振回路
JP2010056606A (ja) トランスコンダクタンスアンプ
JP2006157644A (ja) カレントミラー回路
JP2012029206A (ja) トランスコンダクタ回路、ミキサ回路、無線機器
JP2007258888A (ja) 増幅回路
US9455676B2 (en) Semiconductor circuit and amplifier circuit
JP2008193191A (ja) 増幅回路、agc回路、およびrf受信装置
JP6701685B2 (ja) デューティ比調整回路
JP2008072424A (ja) 可変利得増幅回路
JP4799051B2 (ja) 半導体回路
JP2006086682A (ja) 増幅回路
JP5555600B2 (ja) カレントミラー回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120911