JP2007274179A

JP2007274179A - 同調回路及びこれに用いる可変利得減衰器

Info

Publication number: JP2007274179A
Application number: JP2006095484A
Authority: JP
Inventors: Takeshi Mitsunaka; 健満仲; Masayuki Miyamoto; 雅之宮本; Nobuo Fujii; 信生藤井; Shigetaka Takagi; 茂孝高木
Original assignee: Sharp Corp; Tokyo Institute of Technology NUC
Current assignee: Sharp Corp; Tokyo Institute of Technology NUC
Priority date: 2006-03-30
Filing date: 2006-03-30
Publication date: 2007-10-18

Abstract

【課題】通過周波数を変化させても通過帯域の周波数幅と通過域利得が変化しないよう改良された同調回路を提供することを主要な目的とする。
【解決手段】本発明の同調回路は可変利得減衰器１３を備え、上記可変利得減衰器１３の入出力端子をインダクタ１４で帰還をかけ、上記可変利得減衰器１３の利得を変えることで、見かけ上インダクタ値を変え、それによって、同調周波数を設定することを特徴とする。上記した構成を用いて同調回路を構成した場合、通過周波数を広く設定しても、通過帯域の周波数幅と、通過域利得が変化しない同調回路が構成できる。
【選択図】図１

Description

本発明は、一般に例えばテレビチューナのような受信端末装置の同調回路に関し、より特定的には通過帯域一定で広い周波数帯に同調する同調回路に関する。本発明はまた、上記同調回路に用いる可変利得減衰器に関する。

受信機の混変調特性を改善する方法は、受信する周波数における同調回路の周波数選択度を向上させることである。通過周波数を変化させる回路例として、従来特許文献１にある同調回路が提案されている。

図４を参照して、従来の同調回路においては、MOSトランジスタ等で構成されたインバータ回路４２に、並列接続されたフィードバックインダクタ４６と、一方端が接地され他方端がインバータ回路４２の入力端に接続された可変容量素子４８とを含んで構成されている。受信する周波数に同調させるためには、可変容量素子４８の値を変えることで周波数変換を行う。

特開平９−１４８８８１号公報

ところで、テレビチューナのチャネル周波数のように、約４０MHz〜８００MHzと広範囲にわたる周波数選択度が必要なバンドパスフィルタを構成する場合、チャネル信号は約６〜８MHzと広い帯域を持つことから、帯域一定で通過周波数を設定できる同調回路が必要になる。インダクタ(L)、容量(C)、抵抗(R)を並列に接続した合成インピーダンスに電圧制御電流源を接続した同調回路の伝達関数T(s)は、s=jω（jは虚数単位）、ω=2πf （fは動作周波数）とすると、

であり、

と書ける。ここでω₀=2πf₀(中心周波数)、ω_b=2πf_bであり、f_bは帯域周波数である。またgmはトランスインダクタンス値であり、この場合ω=ω₀=√1/LCであるので、H=gmRとなり、この回路の利得となる。したがって、帯域一定で周波数を可変にするにはgm、C、Rは一定値が必要であり、Lが可変であればよい。

したがって、上記から鑑みて、特許文献１の回路構成はCを変化させて周波数同調を行っているため、通過周波数を設定するたびに通過帯域の周波数幅と通過域利得が変化する同調回路となるという問題があった。

本発明は上記問題点を解決するためになされたもので、通過周波数を変化させても通過帯域の周波数幅と通過域利得が変化しないよう改良された同調回路を提供することを目的とする。

また、かかる同調回路に使用する可変利得減衰器に入力されるDC電圧が低い場合であっても、可変利得減衰器より出力されるDC電圧は一定となることが望ましい。

本発明の他の目的は、入力されるDC電圧にかかわらず、出力されるDC電圧は一定となるよう改良された、上記同調回路に使用される可変利得減衰器を提供することにある。

更に、上記同調回路を実現するために多くの外付け部品を要すれば、装置が大型化し、その用途が制限される。

本発明の他の目的は、基板上に作成されるよう改良された上記同調回路を提供することにある。

本発明にかかる同調回路は、可変利得減衰器を備え、上記可変利得減衰器の入出力端子をインダクタで帰還をかけ、上記可変利得減衰器の利得を変えることで、見かけ上インダクタ値を変え、それによって、同調周波数を設定することを特徴とする。上記した構成を用いて同調回路を構成した場合、通過周波数を広く設定しても、通過帯域の周波数幅と、通過域利得が変化しない同調回路が構成できる。

また、本発明の同調回路は、差動回路で構成されていることが好ましい。このように構成すると、基板雑音に強くすることができるためである。

また、本発明の同調回路においては、上記可変利得減衰器の差動の入力端子間に、容量素子を接続することを特徴とすることが好ましい。上記した構成を用いて同調回路を構成した場合、基準となる同調周波数を設定することが可能になる。

また、本発明の同調回路においては、上記可変利得減衰器の差動の入力端子間に、抵抗を接続することを特徴とすることが好ましい。上記した構成を用いて同調回路を構成した場合、インダクタ値を大きく変化させ、同調周波数を変化させても帯域一定とすることができる。

また、本発明の同調回路においては、上記インダクタに直列に接続され、上記インダクタの直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路を備えることが好ましい。上記した構成を用いて同調回路を構成した場合、同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持ち、かつ周波数選択度の指数であるＱが高い同調回路が構成できる。

また、本発明の同調回路が備える上記負性抵抗回路は、互いに差動で動く第１、第２のトランジスタと、上記第１のトランジスタのコレクタ端に、そのエミッタ端が接続された第３のトランジスタと、上記第２のトランジスタのコレクタ端に、そのエミッタ端が接続された第４のトランジスタと、上記第１、第２のトランジスタのコレクタ端に接続され、上記第１、第２のトランジスタと上記第３、第４のトランジスタに異なる電流を流すための第１の電流源とを備えることが好ましい。

この構成を用いれば、アンプの利得を変えて具体的に同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持ち、かつ周波数選択度の指数であるＱが高い同調回路が構成できる。

また本発明の同調回路は、レベルシフタを入力に持つことを特徴とする上記可変利得減衰器を備えることが好ましい。上記した構成を用いて同調回路を構成した場合、上記負性抵抗回路によって決まるDC電圧値によらない同調回路が構成できる。

また、本発明の同調回路は以下の構成の可変利得減衰器を備えることが好ましい。すなわち、第５、第６の差動トランジスタを備え、上記レベルシフタからの出力端は、上記第５、第６の差動トランジスタのベースに接続され、上記第５、第６のトランジスタのエミッタ両端に第２の抵抗素子と第２の容量素子が並列に接続され、上記第５の差動トランジスタのコレクタ端に第７、８のトランジスタのエミッタ端が接続され、上記第６の差動トランジスタのコレクタ端に第９、１０のトランジスタのエミッタ端が接続され、上記第７、第９のトランジスタのコレクタ端に第３の抵抗が接続され、上記第８、第１０のトランジスタのコレクタ端に第４の抵抗が接続され、第７、第１０のトランジスタのベースにかかる電圧と、第８、第９のトランジスタのベースにかかる電圧の差によって、当該可変利得減衰器の利得が１倍を超えないように変化することを特徴とする。

上記した構成を用いて同調回路を構成した場合、インダクタ値が変化する同調回路を構成できるため、帯域一定で同調周波数が大きく変化する同調回路を構成することができる。

また本発明の同調回路は、上記インダクタが、上記レベルシフタ、上記第１〜１０のトランジスタ、上記第１、第２の抵抗素子および上記第１、第２の容量素子と同一半導体基板上に形成されることが好ましい。外付け部品の削減につながり、部品の小型化に貢献できるためである。

上記同調回路に用いられる、本発明にかかる可変利得減衰器は、レベルシフタを入力に持つことを特徴とする。かかる可変利得減衰器を用いて同調回路を構成した場合、上記負性抵抗回路によって決まるDC電圧値によらない同調回路が構成できる。

また、上記可変利得減衰器は、第５、第６の差動トランジスタを備え、上記レベルシフタからの出力端は、上記第５、第６の差動トランジスタのベースに接続され、上記第５、第６のトランジスタのエミッタ両端に第２の抵抗素子と第２の容量素子が並列に接続され、上記第５の差動トランジスタのコレクタ端に第７、８のトランジスタのエミッタ端が接続され、上記第６の差動トランジスタのコレクタ端に第９、１０のトランジスタのエミッタ端が接続され、上記第７、第９のトランジスタのコレクタ端に第３の抵抗が接続され、上記第８、第１０のトランジスタのコレクタ端に第４の抵抗が接続され、第７、第１０のトランジスタのベースにかかる電圧と、第８、第９のトランジスタのベースにかかる電圧の差によって、当該可変利得減衰器の利得が１倍を超えないように変化することを特徴とすることが好ましい。

上記構成の可変利得減衰器を用いれば、インダクタ値が変化する同調回路を構成できるため、帯域一定で同調周波数が大きく変化する同調回路を構成することができる。

本発明によれば、例えばテレビチューナのような端末装置の同調回路に関し、同調回路に負性抵抗回路を直列に付加することによって、同調周波数が高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化でき、さらにIC化することにより小型化に貢献できる。

同調周波数が高周波数であっても、帯域一定で同調周波数を大きく変化でき、かつＱを増大させ、さらにIC化することで小型化することができるように改良された同調回路を得るという目的を、トランジスタ、負性抵抗素子（クロスカップル回路）、インダクタを直列に繋いで構成し、上記トランジスタと上記負性抵抗素子に異なる電流を流すことで負性抵抗を発生させ、上記インダクタの直列抵抗成分を打ち消すことによって実現した。以下、本発明の実施例について図を用いて説明する。

図１（a）は本発明の実施例に係る同調回路の簡易的な概念図である。図１（a）を参照して、入力信号Viを電圧―電流変換回路１７に通し、可変インピーダンス回路１０に電流信号を与える。可変インピーダンス回路１０は、可変インダクタ回路１１と、周波数を決定する容量素子（以下キャパシタとする）１６と、Ｑを設定する抵抗素子１５との並列接続で構成されている。上記可変インダクタ回路１１は、直列に接続されたインダクタ１４と負性抵抗回路１２を備え、可変利得減衰器１３にて帰還をかけられてなる。図１（b）に示すように、インダクタ１４は半導体基板上で構成される場合、インダクタを構成するメタルの長さに起因するメタル抵抗成分RMが大きいため、インダクタのＱが小さい。このため、インダクタ１４のＱを増大させるために、インダクタ１４に負性抵抗回路１２（=r＜０）を直列に接続すると、

となり、ｒが負の数であればRM＋ｒにより、インダクタ１４のメタル抵抗成分を小さく出来るため、Ｑを大きくすることができる。

上記のインダクタ１４と負性抵抗回路１２の直列回路を可変利得減衰器１３にて帰還を組んだ可変インダクタ回路１１のインピーダンスZaは、

であり、可変利得減衰器１３の利得値Aによって、インダクタ値が変わっても、RM＋ｒの値を限りなく０に近い値にすると、周波数に対するメタル抵抗成分の寄与が表れにくい。

RM＋ｒ〜０のとき、上記の可変インダクタ回路１１とキャパシタ１６（＝C）、抵抗素子１５（＝R）を並列につないだインピーダンスの中心周波数ω_oとＱは

で表される。同調周波数は可変利得減衰器１３で決めることができる。また、同調周波数に対し帯域一定で、Ｑ値が比較的高い可変インピーダンス回路１０を作ることが出来る。可変インピーダンス回路１０に電圧―電流変換回路１７を接続することによって、出力Voでは、高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化する信号を取り出すことが出来る。

図２は、同調回路の一実現例である。この同調回路に含まれる負性抵抗回路は互いに差動で動く第１，第２のトランジスタＱ２，Ｑ２と、上記第１のトランジスタＱ２のコレクタ端に、そのエミッタ端が接続された第３のトランジスタＱ１と、上記第２のトランジスタのコレクタ端に、そのエミッタ端が接続された第４のトランジスタＱ１と、上記第１、第２のトランジスタのコレクタ端に接続され、上記第１，第２のトランジスタＱ２，Ｑ２と上記第３，第４のトランジスタＱ１，Ｑ１に異なる電流を流すための第１の電流源２１とを備える。

すなわち、トランジスタＱ１のエミッタに、電流源２１と、差動のトランジスタＱ２のベースとコレクタを互いに接続して構成した負性抵抗素子１８とを接続し、負性抵抗回路１２を実現する。トランジスタＱ２のエミッタを、インダクタ１４を介して、可変利得減衰器１３で帰還を構成すると、上記した可変インダクタ１１のインピーダンスZLは、

である。ここでトランジスタＱ１のトランスコンダクタンスをgm₁、トランジスタＱ２
のトランスコンダクタンスをgm₂とすると、

であれば、抵抗成分が除去できるため、Ｑが非常に高い可変インダクタ回路１１が実現できる。キャパシタ１６を並列に接続すると、可変利得減衰器１３の値Aにより同調周波数が調整でき、さらに抵抗素子１５を並列に接続すると同調周波数におけるＱが調整できる。トランジスタＱ１，Ｑ２のトランスコンダクタンス値gm₁，gm₂は、電流値で値が決められるため、トランジスタＱ１，Ｑ２に流す電流値を変えることでＱが調整できる。これはトランジスタＱ２に電流を流し込む電流源２１を付加させることで実現でき、電流値を調整することでメタル抵抗成分RMの除去を行う。なお、電流源２２を設置すると、Ｑが非常に高い可変インダクタ回路１１が実現できる。

可変インピーダンス回路１０の入力には、電圧―電流変換回路１７を接続し、Voから信号を取り出すことで、同調回路を実現する。

図３は可変利得減衰器１３の一実現例である。当該可変利得減衰器１３はレベルシフタ３１と第５，第６の差動トランジスタＱ３，Ｑ４を備え、上記レベルシフタからの出力端は、上記第５，第６の差動トランジスタＱ３，Ｑ４のベースに接続され、上記第５，第６のトランジスタＱ３，Ｑ４のエミッタ両端に第２の抵抗素子３２と第２の容量素子３３が並列に接続され、上記第５の差動トランジスタＱ３のコレクタ端に第７，８のトランジスタＱ５，Ｑ６のエミッタ端が接続され、上記第６の差動トランジスタＱ４のコレクタ端に第９，１０のトランジスタＱ７，Ｑ８のエミッタ端が接続され、上記第７，第９のトランジスタＱ５，Ｑ７のコレクタ端に第３の抵抗３４が接続され、上記第８，第１０のトランジスタＱ６，Ｑ８のコレクタ端に第４の抵抗３５が接続され、上記第７，第１０のトランジスタＱ５，Ｑ８のベースにかかる電圧と、第８，第９のトランジスタＱ６，Ｑ７のベースにかかる電圧の差によって、当該可変利得減衰器の利得が１倍を超えないように変化することを特徴とする。

図２と図３を参照して、トランジスタＱ２のエミッタ端のDC電圧（Ain）は、トランジスタＱ１のベース端から見て約１.４V低い値となる。この電圧はトランジスタＱ１のベース端の電圧に依存する。仮に電源電圧３V、トランジスタＱ１のベース端が２.５Vとした場合、可変利得減衰器１３の入力電圧が約１V程度と低い値になってしまうため、可変利得減衰器１３の入力にPMOS等で構成されたレベルシフタ３１を接続する。上記レベルシフタ３１からの出力端は、差動トランジスタＱ３，Ｑ４のベースに接続され、トランジスタＱ３，Ｑ４のエミッタ両端には抵抗素子３２とキャパシタ３３を並列に接続し、差動トランジスタＱ３，Ｑ４のコレクタ端には、トランジスタＱ５，６、Ｑ７，８のエミッタ端が接続し、上記トランジスタＱ５，Ｑ７のコレクタ端と抵抗素子３４が接続され、また、上記トランジスタＱ６，Ｑ８のコレクタ端と抵抗３５が接続されており、トランジスタＱ５，Ｑ８のベースにかかる電圧と、トランジスタＱ６，Ｑ７のベースにかかる電圧の差によって、利得が１倍を超えないように変化する。また、抵抗素子３４，３５に流れる電流は可変利得減衰器１３の利得の大きさによらず一定値であるため、トランジスタＱ１，Ｑ２のベースにかかるDC電圧（Aout）は一定値となる。

本構成では、インダクタ、トランジスタ等、すべて同一基板上に構成することを念頭に説明したが、IC化するにあたり、温度のばらつき、プロセスばらつき等により、同調回路のＱが当初設計とおりにいかない場合がある。所望のＱを得るために、例えば実施例における電流源２１は、外部から電流値を設定できるようにすることで、所望のＱが得られるように調整回路を構成した場合も含まれる。

さらに、上記した構成ではすべてバイポーラトランジスタで構成することを念頭に説明したが、バイポーラトランジスタに限定されるものではなく、MOSトランジスタなどでも構成した場合も含まれる。また、NPNトランジスタの場合について説明したが、PNPトランジスタなどで構成した場合も含まれる。

また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、例えばテレビチューナのような端末装置の同調回路に関し、同調回路に負性抵抗回路を直列に付加することによって、同調周波数が高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化でき、さらにIC化することにより小型化に貢献できる同調回路に好適に実施することが出来る。

本発明の同調回路の概念図とインダクタの等価回路である。本発明の同調回路の一実施例である。本発明の同調回路に用いる可変利得減衰器の一実施例である。従来の同調回路における概略図である。

符号の説明

１０可変インピーダンス回路
１１可変インダクタ回路
１２負性抵抗回路
１３可変利得減衰器
１４インダクタ
１５，３２，３４，３５抵抗素子
１６，３３容量素子（キャパシタ）
１７電流変換回路
１８負性抵抗素子
２１，２２，４１電流源
３１レベルシフタ
４２インバータ回路
４６フィードバックインダクタ
４８可変容量素子
Ｑ１〜Ｑ８トランジスタ
RM メタル抵抗成分
Vi 入力信号
Vo 出力

Claims

可変利得減衰器を備え、
前記可変利得減衰器の入出力端子をインダクタで帰還をかけ、
前記可変利得減衰器の利得を変えることで、見かけ上インダクタ値を変え、それによって、同調周波数を設定することを特徴とする同調回路。
当該同調回路が、差動回路で構成されていることを特徴とする請求項１に記載の同調回路。
前記可変利得減衰器の差動の入力端子間に、第１の容量素子を接続することを特徴とする請求項２に記載の同調回路。
前記可変利得減衰器の差動の前記入力端子間に、第１の抵抗素子を接続することを特徴とする請求項２又は３に記載の同調回路。
前記インダクタに直列に接続され、前記インダクタの直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路を備える請求項１〜４のいずれかに記載の同調回路。
前記負性抵抗回路は、
互いに差動で動く第１、第２のトランジスタと、
前記第１のトランジスタのコレクタ端に、そのエミッタ端が接続された第３のトランジスタと、
前記第２のトランジスタのコレクタ端に、そのエミッタ端が接続された第４のトランジスタと、
前記第１、第２のトランジスタのコレクタ端に接続され、前記第１、第２のトランジスタと前記第３、第４のトランジスタに異なる電流を流すための第１の電流源とを備える、
請求項５に記載の同調回路。
前記可変利得減衰器は、レベルシフタを入力に持つことを特徴とする請求項１に記載の同調回路。
前記可変利得減衰器は、
第５、第６の差動トランジスタをさらに備え、
前記レベルシフタからの出力端は、前記第５、第６の差動トランジスタのベースに接続され、
前記第５、第６のトランジスタのエミッタ両端に第２の抵抗素子と第２の容量素子が並列に接続され、
前記第５の差動トランジスタのコレクタ端に第７、８のトランジスタのエミッタ端が接続され、
前記第６の差動トランジスタのコレクタ端に第９、１０のトランジスタのエミッタ端が接続され、
前記第７、第９のトランジスタのコレクタ端に第３の抵抗が接続され、
前記第８、第１０のトランジスタのコレクタ端に第４の抵抗が接続され、
前記第７、第１０のトランジスタのベースにかかる電圧と、第８、第９のトランジスタのベースにかかる電圧の差によって、当該可変利得減衰器の利得が１倍を超えないように変化することを特徴とする請求項１に記載の同調回路。
前記インダクタが、前記レベルシフタ、前記第１〜１０のトランジスタ、前記第１、第２の抵抗素子および前記第１、第２の容量素子と同一半導体基板上に形成されることを特徴とする請求項１〜８のいずれか１項に記載の同調回路。
請求項１〜５に記載の同調回路に用いる可変利得減衰器において、
レベルシフタを入力に持つことを特徴とする可変利得減衰器。
第５、第６の差動トランジスタをさらに備え、
前記レベルシフタからの出力端は、前記第５、第６の差動トランジスタのベースに接続され、
前記第５、第６のトランジスタのエミッタ両端に第２の抵抗素子と第２の容量素子が並列に接続され、
前記第５の差動トランジスタのコレクタ端に第７、８のトランジスタのエミッタ端が接続され、
前記第６の差動トランジスタのコレクタ端に第９、１０のトランジスタのエミッタ端が接続され、
前記第７、第９のトランジスタのコレクタ端に第３の抵抗が接続され、
前記第８、第１０のトランジスタのコレクタ端に第４の抵抗が接続され、
前記第７、第１０のトランジスタのベースにかかる電圧と、第８、第９のトランジスタのベースにかかる電圧の差によって、当該可変利得減衰器の利得が１倍を超えないように変化することを特徴とする請求項１０に記載の可変利得減衰器。