JP2009117913A - フィルタ回路及びこれを用いたテレビチューナ回路 - Google Patents
フィルタ回路及びこれを用いたテレビチューナ回路 Download PDFInfo
- Publication number
- JP2009117913A JP2009117913A JP2007285352A JP2007285352A JP2009117913A JP 2009117913 A JP2009117913 A JP 2009117913A JP 2007285352 A JP2007285352 A JP 2007285352A JP 2007285352 A JP2007285352 A JP 2007285352A JP 2009117913 A JP2009117913 A JP 2009117913A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- transconductance
- filter circuit
- frequency
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Abstract
【解決手段】フィルタ回路1は、入力電圧信号を電流信号に変換する可変トランスコンダクタンスgm1と、可変トランスコンダクタンスgm1の後段に結合されたRLCタンクと3aを備え、RLCタンク3aは、互いに並列に結合された可変キャパシタC1と可変抵抗R1とインダクタL1とを有し、可変キャパシタC1のキャパシタンス値を、フィルタ回路1の周波数特性を示す中心周波数またはカットオフ周波数の2乗に反比例して設定する周波数チューニング回路7と、可変抵抗R1の抵抗値を、可変トランスコンダクタンスgm1のトランスコンダクタンス値に反比例して設定するゲインチューニング回路8とをさらに備え、可変トランスコンダクタンスgm1のトランスコンダクタンス値は、中心周波数またはカットオフ周波数に依存した値に設定される。
【選択図】図1
Description
ωc=2・π・130MHz
とした。また、QはRLCフィルタ1段のQuality Factor(Q)である。バンドパスフィルタの中心周波数を所望の値に設定するため(ここでは130MHz)、RLCタンクのインダクタとキャパシタの値を決める。その決まったインダクタとキャパシタの値に対して、(式4)より、バンドパスフィルタのQ値を所望の値に設定するために抵抗の値を決める。ここで、各RLCタンク84a・84bを構成するインダクタL1、キャパシタC1には寄生の抵抗成分があり、またトランスコンダクタンスGM1・GM2の出力端子とACグランドとの間にも寄生の抵抗が存在する。その寄生抵抗の効果を補正するため、RLCタンクの抵抗は負性抵抗素子により構成してもよい。
図1に実施の形態1に係るフィルタ回路1の構成を示す。フィルタ回路1は、直列に接続されたRLCフィルタ14aとRLCフィルタ14bとを備えている。RLCフィルタ14aは、入力電圧信号を電流信号に変換する可変トランスコンダクタンスgm1と、可変トランスコンダクタンスgm1の後段に結合されたRLCタンク3aとを有している。RLCタンク3aは、互いに並列に結合された可変キャパシタC1と可変抵抗R1とインダクタL1とを有している。RLCフィルタ14bは、入力電圧信号を電流信号に変換する可変トランスコンダクタンスgm2と、可変トランスコンダクタンスgm2の後段に結合されたRLCタンク3bとを有している。RLCタンク3bは、互いに並列に結合された可変キャパシタC2と可変抵抗R2とインダクタL2とを有している。
2i・gmU・dgm[i]
とすると、図3の入力端子VINP(VINM)から、RLCタンク3a・3bが接続される差動出力端子の一方vn(vp)へのトランスコンダクタンスは次の(式8)となる。
本発明の実施の形態2について図7〜図9を用いて説明すれば以下の通りである。図7に実施の形態2に係るフィルタ回路1aの構成を示す。フィルタ回路1aは、直列に接続されたRLCフィルタ14cとRLCフィルタ14dとから構成される。RLCフィルタ14c・14dは、それぞれ、インダクタL1・L2と、可変抵抗R1・R2と、可変キャパシタC1・C2と、ローパス機能が搭載された可変トランスコンダクタンスgmLPF1・gmLPF2とから構成される。可変抵抗R1・R2、可変キャパシタC1・C2、及び可変トランスコンダクタンスgmLPF1・gmLPF2のチューニング方法、制御方法は、前述した実施の形態1と同様であるため、詳細の説明を省略する。
2i・gmIN・dgm[i]、
2i・gmCAS・dgm[i]、
となる。
本発明の実施の形態3について図10を用いて説明すれば以下の通りである。図10に実施の形態3に係るフィルタ回路1cの構成を示す。フィルタ回路1cは、RLCフィルタ14eと、RLCフィルタ14eに設けられたプログラマブル(可変)抵抗R1・R2をチューニングするためのゲインチューニング回路8と、RLCフィルタ14eに設けられたプログラマブル(可変)キャパシタC1・C2をチューニングするための周波数チューニング回路7とを備える。
3a、3b RLCタンク
7 周波数チューニング回路
8 ゲインチューニング回路
15a、15c トグルスイッチ
16a 反転ゲイン段
16c ゲイン段
gm1、gm2 可変トランスコンダクタンス
gmLPF1、gmLPF2 可変トランスコンダクタンス(差動トランスコンダクタンス)
Gm1 可変トランスコンダクタンス
3a〜3e RLCタンク
L1、L2 インダクタ
C1、C2 可変キャパシタ
R1、R2 可変抵抗
M1、M3 トランジスタ
M2 カスコードトランジスタ
M4 トランジスタスイッチ
CLPF 可変キャパシタ(第2キャパシタ)
Claims (15)
- 入力電圧信号を電流信号に変換する可変トランスコンダクタンスと、
前記可変トランスコンダクタンスの後段に結合されたRLCタンクとを備え、
前記RLCタンクは、可変キャパシタと可変抵抗とインダクタとを有するフィルタ回路であって、
前記可変キャパシタのキャパシタンス値を、前記フィルタ回路の周波数特性を示す中心周波数またはカットオフ周波数の2乗に反比例して設定する周波数チューニング回路と、
前記可変抵抗の抵抗値を、前記可変トランスコンダクタンスのトランスコンダクタンス値に反比例して設定するゲインチューニング回路とをさらに備え、
前記可変トランスコンダクタンスのトランスコンダクタンス値は、前記中心周波数またはカットオフ周波数に依存した値に設定されることを特徴とするフィルタ回路。 - 前記ゲインチューニング回路は、前記RLCタンクに生じる寄生抵抗によるQ値劣化を補償する抵抗値を前記可変抵抗に設定する請求項1記載のフィルタ回路。
- 前記可変抵抗は、負性抵抗素子によって構成されている請求項1記載のフィルタ回路。
- 前記フィルタ回路のフィルタ特性がバンドパス型またはローパス型である請求項1記載のフィルタ回路。
- 前記可変トランスコンダクタンスのトランスコンダクタンス値と前記可変キャパシタのキャパシタンス値と前記可変抵抗の抵抗値とのうちの少なくとも1つは、デジタル信号によりプログラマブル化されている請求項1記載のフィルタ回路。
- 周波数チューニング回路およびゲインチューニング回路の設定動作中に、前記フィルタ回路全体またはその一部の回路が発振器として構成される請求項1記載のフィルタ回路。
- 前記インダクタは、インダクタンス値が可変である可変インダクタであり、複数のインダクタ素子と複数のスイッチとを有し、前記スイッチはトランジスタまたはダイオードである請求項1記載のフィルタ回路。
- 前記可変トランスコンダクタンスと、前記可変キャパシタと、前記可変抵抗とが集積回路として実現され、前記インダクタがオフチップ部品により構成される請求項1記載のフィルタ回路。
- 前記可変トランスコンダクタンスのトランスコンダクタンス値は、前記中心周波数またはカットオフ周波数の増加に伴って単調に減少するように設定される請求項1記載のフィルタ回路。
- 入力電圧信号を電流信号に変換するトランスコンダクタンスと、
前記トランスコンダクタンスの後段に結合されたRLCタンクとを備え、
前記RLCタンクは、第1キャパシタとインダクタとを有するフィルタ回路であって、
前記トランスコンダクタンスは、カスコードトランジスタと、前記カスコードトランジスタのソースとグランドとの間に配置された第2キャパシタとを有することを特徴とするフィルタ回路。 - 差動入力電圧信号を差動電流信号に変換する差動トランスコンダクタンスと、
前記差動トランスコンダクタンスの後段に結合された差動RLCタンクとを備え、
前記差動RLCタンクは、前記差動入力電圧信号の正相信号と逆相信号とに対応する1対の第1キャパシタと1対のインダクタとを有する差動型フィルタ回路であって、
前記差動トランスコンダクタンスは、前記差動入力電圧信号の正相信号と逆相信号とに対応する1対のカスコードトランジスタと、各カスコードトランジスタのソースとグランドとの間にそれぞれ配置された第2キャパシタとを有することを特徴とするフィルタ回路。 - 差動入力電圧信号を差動電流信号に変換する差動トランスコンダクタンスと、
前記差動トランスコンダクタンスの後段に結合された差動RLCタンクとを備え、
前記差動RLCタンクは、前記差動入力電圧信号の正相信号と逆相信号とに対応する1対の第1キャパシタと1対のインダクタとを有する差動型フィルタ回路であって、
前記差動トランスコンダクタンスは、前記差動入力電圧信号の正相信号と逆相信号とに対応する1対のカスコードトランジスタと、前記1対のカスコードトランジスタのソースの間に配置された第2キャパシタとを有することを特徴とするフィルタ回路。 - 前記第1キャパシタのキャパシタンス値を、前記フィルタ回路の周波数特性を示す中心周波数またはカットオフ周波数の2乗に反比例して設定する周波数チューニング回路を備え、
前記トランスコンダクタンスは、前記第2キャパシタと前記グランドとの間に設けられたスイッチをさらに有し、
前記周波数チューニング回路がチューニング動作を実行中には、前記スイッチが遮断される請求項10または11記載のフィルタ回路。 - 前記第1キャパシタのキャパシタンス値を、前記フィルタ回路の周波数特性を示す中心周波数またはカットオフ周波数の2乗に反比例して設定する周波数チューニング回路を備え、
前記第2キャパシタのキャパシタンス値が、前記第1キャパシタのキャパシタンス値を設定する前記周波数チューニング回路からの信号に応じて制御される請求項10、11または12記載のフィルタ回路。 - 高周波増幅回路と高周波ミキサとを備えたテレビチューナ回路であって、
前記高周波ミキサよりも前段に配置された請求項1〜14のいずれかに記載のフィルタ回路をさらに備えることを特徴とするテレビチューナ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285352A JP5058752B2 (ja) | 2007-11-01 | 2007-11-01 | フィルタ回路及びこれを用いたテレビチューナ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285352A JP5058752B2 (ja) | 2007-11-01 | 2007-11-01 | フィルタ回路及びこれを用いたテレビチューナ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117913A true JP2009117913A (ja) | 2009-05-28 |
JP5058752B2 JP5058752B2 (ja) | 2012-10-24 |
Family
ID=40784595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007285352A Expired - Fee Related JP5058752B2 (ja) | 2007-11-01 | 2007-11-01 | フィルタ回路及びこれを用いたテレビチューナ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5058752B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011122024A1 (ja) * | 2010-03-31 | 2011-10-06 | 旭化成エレクトロニクス株式会社 | フィルタ装置及びその制御方法 |
KR101339756B1 (ko) * | 2012-04-13 | 2013-12-10 | 전자부품연구원 | Q 조절이 가능한 필터 및 필터링 제어 방법 |
JP2016096500A (ja) * | 2014-11-17 | 2016-05-26 | 富士通株式会社 | 増幅回路および半導体装置 |
-
2007
- 2007-11-01 JP JP2007285352A patent/JP5058752B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011122024A1 (ja) * | 2010-03-31 | 2011-10-06 | 旭化成エレクトロニクス株式会社 | フィルタ装置及びその制御方法 |
US8410844B2 (en) | 2010-03-31 | 2013-04-02 | Asahi Kasei Microdevices Corporation | Filter device and control method of the same |
JP5572166B2 (ja) * | 2010-03-31 | 2014-08-13 | 旭化成エレクトロニクス株式会社 | フィルタ装置及びその制御方法 |
KR101339756B1 (ko) * | 2012-04-13 | 2013-12-10 | 전자부품연구원 | Q 조절이 가능한 필터 및 필터링 제어 방법 |
JP2016096500A (ja) * | 2014-11-17 | 2016-05-26 | 富士通株式会社 | 増幅回路および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5058752B2 (ja) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6917789B1 (en) | Adaptive radio transceiver with an antenna matching circuit | |
US8014719B2 (en) | Adaptive radio transceiver with a power amplifier | |
US6608527B2 (en) | Adaptive radio transceiver with low noise amplification | |
US8159619B2 (en) | Multi-standard integrated television receiver | |
Le et al. | A passive mixer for a wideband TV tuner | |
JP6278281B2 (ja) | ミキサ回路 | |
US8503963B2 (en) | Amplifier with on-chip filter | |
US10263574B2 (en) | Radio frequency receiver | |
Lee et al. | 3.7 A fully integrated TV tuner front-end with 3.1 dB NF,>+ 31dBm OIP3,> 83dB HRR3/5 and> 68dB HRR7 | |
US7203474B2 (en) | Receiver system | |
JP2011250084A (ja) | ジャイレータ回路、広帯域増幅器及び無線通信装置 | |
Kwon et al. | A 50–300-MHz Highly Linear and Low-Noise CMOS $ Gm {\hbox {-}} C $ Filter Adopting Multiple Gated Transistors for Digital TV Tuner ICs | |
JP5058752B2 (ja) | フィルタ回路及びこれを用いたテレビチューナ回路 | |
Kwon | A 50-to 300-MHz CMOS $ Gm\mbox {-} C $ Tracking Filter Based on Parallel Operation of Saturation and Triode Transconductors for Digital TV Tuner ICs | |
JP2009207031A (ja) | 増幅回路 | |
JP2008270924A (ja) | 周波数変換回路および受信装置 | |
Kwon et al. | A 23.4 mW 68 dB dynamic range low band CMOS hybrid tracking filter for ATSC digital TV tuner adopting RC and Gm-C topology | |
US20140247089A1 (en) | Two Stage Source-Follower Based Filter | |
JP2011205229A (ja) | 無線受信回路 | |
Villegas et al. | A 3.6 mW@ 1.2 V high linear 8 th-order CMOS complex filter for IEEE 802.15. 4 standard | |
Lindner et al. | Reconfigurable complex g m-c band-pass filter with high linearity for multi-standard radio receivers | |
Moritz et al. | Programmable analogue baseband filters for software defined and cognitive radio | |
JPWO2013175681A1 (ja) | ダイレクトコンバージョン方式の受信機 | |
KR100652809B1 (ko) | 가변 저항 및 가변 용량을 이용한 광대역 다상 필터 | |
Jolivet et al. | A 45–470MHz Gm-C tunable RF bandpass filter for TV tuners designed in 65nm CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5058752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |