JP2008103970A - ミキサ及び受信装置 - Google Patents

Abstract

【課題】トランスインピーダンス段で発生するフリッカ雑音が信号に及ぼす影響を低減することができるミキサ、及び、受信装置を提供する。
【解決手段】ミキサ３は、電圧信号である入力信号を電流信号に変換するトランスコンダクタンス段１０と、電流信号の周波数を変換するスイッチング段１１と、スイッチング段１１から出力された電流信号を電圧信号に変換するトランスインピーダンス段１２とを有する。さらに、トランスインピーダンス段１２は、スイッチング段１１から出力された信号の周波数をより高い周波数に一旦変換する第１チョッピング段３０と、第１チョッピング段３０から出力された信号を増幅する差動オペアンプ３１と、差動オペアンプ３１で増幅された信号の周波数を、第１チョッピング段３０に入力される前の周波数に戻す第２チョッピング段３２とを備えている。
【選択図】図３

Description

本発明は、受信信号の周波数を変換するためのミキサ、及び、このミキサを備えた受信装置に関する。

無線通信用、もしくは、放送用の受信装置は、アンテナで受信された高周波数の受信信号と局部発信信号（ローカル信号）とを混合して、受信信号の周波数を低い周波数に変換するミキサを備えている。従来の受信装置においては、このようなミキサとしてギルバート構成（ギルバートセルミキサ）が広く使われていた。しかし、近年、ＷＬＡＮ、携帯電話、地上波テレビなど、様々な通信・放送方式があるために、アンテナで受信された信号には、受信したい希望信号の他に複数の妨害信号が存在する。従って、これらの妨害信号が希望信号に及ぼす影響をできるだけ小さくするために、受信装置の各ブロックに要求される線形性性能は高くなってきている。そこで、ギルバートセルミキサよりも高い線形性性能を有するミキサが提案されている。例えば、受信信号と局部発信信号とを混合する周波数変換回路の出力を電流として取り出して、トランスインピーダンスにより電圧に変換するように構成されたものが知られている（特許文献１、非特許文献１）。

図８にトランスインピーダンスを用いた従来のミキサのブロック図を示す。ミキサ１００は、トランスコンダクタンス段１０１と、スイッチング段１０２（周波数変換段）と、トランスインピーダンス段１０３とを備えている。トランスコンダクタンス段１０１は、入力端子１０４から高周波数のＲＦ（Radio Frequency）入力信号（RF_in）を受けて、このＲＦ入力信号の電圧に比例する電流を発生し、発生したＲＦ電流信号をスイッチング段１０２に伝達する。また、スイッチング段１０２には、局部発信器（図示略）から基準信号であるＬＯ信号（LO_in）が入力され、スイッチング段１０２のスイッチがＬＯ信号で駆動される。これにより、ＲＦ信号とＬＯ信号とが混合されて、ＲＦ信号の周波数がより低い周波数領域（ＢＢ：Baseband）に変換され（ダウンコンバージョン）、スイッチング段１０２からＢＢ電流信号がトランスインピーダンス段１０３へ出力される。トランスインピーダンス段１０３は、スイッチング段１０２から出力されたＢＢ電流信号を電圧に変換して、電圧信号を出力端子１０５に出力する。

特許第３６６５７１４号公報 A low-IF CMOS double quadrature mixer exhibiting 58 dB of image rejection for silicon TV tuners, M. Notten et al., RFIC 2005, RM02D-3

ところで、図８に示す従来のミキサでは、トランスインピーダンス段において、熱雑音やフリッカ雑音等のノイズが発生する。これらのノイズのうち、熱雑音は周波数に依存しないが、フリッカ雑音は周波数に反比例する特性を有する（１／ｆ特性）。従って、スイッチング段（周波数変換段）から出力された、受信信号中の希望信号（受信したい信号）の周波数がある程度高い場合には、トランスインピーダンス段で生じるフリッカ雑音が信号に与える影響を無視できることから熱雑音による影響のみを考慮すればよいが、周波数変換後の希望信号の周波数が低いと、熱雑音とフリッカ雑音の両方が信号に影響を及ぼすことになる。

特に、ダイレクトコンバージョン方式を採用した場合には、スイッチング段において希望信号の周波数と等しい周波数のＬＯ信号が入力されて、希望信号の周波数がＤＣ近辺の非常に低い周波数に変換される。図９は、ダイレクトコンバージョン方式を採用した従来のミキサにおける出力信号の周波数スペクトルを概略的に示す図である。高周波数領域においては熱雑音のみが存在し、周波数スペクトルは殆どフラットな特性となるが、低周波数領域においては熱雑音よりもフリッカ雑音が支配的となる。そのため、希望信号が存在するＤＣ近辺でノイズが最大となってしまい、受信性能、即ち、ＳＮＲ（Signal to Noise Ratio：信号強度とノイズ強度の比）が低くなってしまう。

尚、このフリッカ雑音を減少させるために、トランスインピーダンス段の入力トランジスタのサイズを大きくするなどの対策をとることが考えられるが、トランジスタのサイズを大きくすると、チップの面積が大きくなって寄生容量が増加してしまう。

本発明の目的は、トランスインピーダンス段で発生するフリッカ雑音が、信号に及ぼす影響を低減することができるミキサ、及び、受信装置を提供することである。

課題を解決するための手段及び発明の効果

本発明のミキサは、電圧信号である入力信号を電流信号に変換するトランスコンダクタンス段と、前記トランスコンダクタンス段から出力された電流信号と局部発信信号とを混合して、前記電流信号の周波数を変換する周波数変換段と、前記周波数変換段から出力された電流信号を電圧信号に変換するトランスインピーダンス段とを有し、
前記トランスインピーダンス段は、前記周波数変換段から出力された信号の周波数を、より高い周波数に一旦変換する第１変換部と、前記第１変換部から出力された信号を増幅する増幅部と、前記増幅部で増幅された信号の周波数を、前記第１変換部に入力される前の周波数に戻す第２変換部とを備えていることを特徴とするものである。

この構成によれば、トランスインピーダンス段は、周波数変換段から出力された電流信号の周波数を、第１変換部により一旦高い周波数に変換してから、増幅部で電流信号を増幅し、その後、第２変換部により電流信号の周波数を元に戻す。そのため、トランスインピーダンス段の出力において、フリッカ雑音が大きくなる周波数領域と、信号の周波数領域とが重ならなくなり、フリッカ雑音が信号に与える影響を低減することができる。

ここで、前記トランスコンダクタンス段は、信号入力端子と前記周波数変換段の入力に接続された第１抵抗を有するものであってもよい。この構成によれば、信号入力端子に入力された電圧信号が、第１抵抗により電流信号に変換されて、周波数変換段へ出力される。

また、前記周波数変換段は、前記トランスコンダクタンス段の出力と前記トランスインピーダンス段の入力に接続されるとともに、その制御端子に前記局部発信信号が入力されるスイッチを有するものであってもよい。この構成によれば、制御端子に入力された局部発信信号によりスイッチが駆動されることで、電流信号の周波数と局部発信信号の周波数が掛け合わされて、電流信号の周波数が変換される。

また、前記トランスインピーダンス段は、その入力と出力との間において、前記増幅部と並列に設けられた第２抵抗を有するものであってもよい。この構成によれば、周波数変換段から入力された電流信号が、第２抵抗により電圧信号に変換されて出力される。

さらに、前記第１変換部は、前記周波数変換段の出力と前記増幅部の入力に接続されるとともに、その制御端子に所定周波数の制御信号が入力される第１スイッチを有し、前記第２変換部は、前記増幅部の出力と信号出力端子に接続されるとともに、その制御端子に前記所定周波数の制御信号が入力される第２スイッチを有するものであってもよい。

第１変換部において、第１スイッチの制御端子に所定周波数の制御信号が入力されると、この制御信号の周波数で第１スイッチが駆動される。すると、周波数変換段から入力された電流信号の周波数と制御信号の周波数が掛け合わされて（混合されて）、電流信号の周波数が一旦高い周波数に変換される。一方、第２変換部において、第２スイッチの制御端子に、第１スイッチへ入力されたものと同じ周波数の制御信号が入力されると、この制御信号の周波数で第２スイッチが駆動される。すると、増幅部から入力された電流信号の周波数と制御信号の周波数が掛け合わされて、電流信号の周波数が第１変換部に入力される前の周波数に再変換されて、信号が信号出力端子に伝達される。

本発明の受信装置は、入力された受信信号の周波数を変換する請求項１〜５の何れかに記載のミキサを少なくとも含み、前記受信信号にそれぞれ所定の処理を施す複数の処理部と、前記複数の処理部の少なくとも１つから出力される前記受信信号の状態に基づいて、前記第１変換部と前記第２変換部を制御する変換制御部とを備えていることを特徴とするものである。この構成によれば、処理部から出力される受信信号の状態に基づいて、変換制御部により第１変換部と第２変換部を制御することで、妨害信号やトランスインピーダンス段で発生する内部雑音が希望信号に及ぼす影響をできるだけ小さく抑えることが可能になる。

ここで、前記変換制御部は、前記受信信号に含まれる希望信号の強度に基づいて、前記第１変換部と前記第２変換部を制御するように構成されていてもよい。希望信号の強度が十分に高い場合には、トランスインピーダンス段で発生するフリッカ雑音の影響を無視できるため、第１変換部と第２変換部による周波数変換を行う必要がない。そこで、希望信号の強度が低い場合にのみ、第１変換部と第２変換部による周波数変換を行い、希望信号の強度が高い場合には、第１変換部と第２変換部による周波数変換を行わないようにすることができる。

あるいは、前記変換制御部は前記受信信号に含まれる、希望信号と妨害信号の周波数に基づいて、前記第１変換部と前記第２変換部を制御するように構成されていてもよい。この場合には、第１変換部と第２変換部による受信信号の周波数変換が行われることによって、妨害信号の一部が希望信号の周波数域に移らないように、第１変換部と第２変換部を適切に制御することができるようになる。

本発明の実施の形態について説明する。本実施形態は、ダイレクトコンバージョン方式のデジタル受信装置に本発明を適用した一例である。

図１は本実施形態の受信装置を概略的に示すブロック図である。図１に示すように、受信装置１は、低雑音増幅器（ＬＮＡ：Low Noise Amplifier）２と、ミキサ３と、局部発信回路であるＰＬＬ（Phase Locked Loop）４と、ベースバンド（ＢＢ）フィルタ５と、可変利得増幅器（ＶＧＡ：Variable Gain Amplifier）６と、ＡＤＣ／ＤＳＰ（Analog-to-Digital Converter/Digital Signal Processor）７等を備えている。

まず、デジタル変調が施された高周波数５００ＭＨｚ〜８００ＭＨｚの電波は、アンテナ８で受信されて電圧信号に変換される。この受信された信号（ＲＦ信号）は、ＬＮＡ２で増幅された後、ミキサ３に入力される。また、ミキサ３には、ＰＬＬ４から基準信号（ＬＯ信号）が入力される。ここで、ＬＯ信号の周波数は、受信信号に含まれる、受信したい信号（希望信号）の周波数と等しくなっている。従って、ミキサ３において、周波数の互いに等しい希望信号とＬＯ信号とが混合されることにより、希望信号の周波数は、ＤＣ付近の周波数域に変換される。

また、ミキサ３には、チョッピング制御回路９から制御信号Ｆｃｈｏｐが入力されて、ミキサ３の第１チョッピング段３０と第２チョッピング段３２（図２、図３参照）が制御されるようになっている。これについては後ほど詳しく説明する。

ミキサ３から出力された受信信号は、ＢＢフィルタ５により不要周波数域の信号が除去された後、ＶＧＡ６で増幅される。さらに、ＡＤＣ／ＤＳＰ７において、デジタル信号に変換されて、デジタル復調等の処理が施されることによって、受信信号から画像、文字、音声等の種々の情報が取り出される。

次に、ミキサ３について詳細に説明する。図２は、ミキサ３のブロック図であり、図３はミキサ３の具体的な回路構成の１例を示す回路図である。図２、図３に示すように、ミキサ３は、電圧信号であるＲＦ入力信号を電流信号に変換するトランスコンダクタンス段１０と、トランスコンダクタンス段１０から出力された電流信号とＰＬＬ４（図１参照）からの基準信号（ＬＯ信号）とを混合して、電流信号の周波数を変換するスイッチング段１１（周波数変換段）と、スイッチング段１１から出力された電流信号を増幅するとともに、電圧信号に変換するトランスインピーダンス段１２とを備えている。

尚、このミキサ３は、一般的に知られている差動回路構成となっている。即ち、ミキサ３の前段に位置するＬＮＡ２（図１参照）から、受信信号と同位相のＲＦ信号と逆位相のＲＦ信号がミキサ３に対してそれぞれ出力される。そして、図３に示すように、互いに逆位相の２つのＲＦ信号が、ミキサ３の２つの入力端子２０，２１にそれぞれ入力される（同位相側ＲＦ＿ｉｎ＋、逆位相側ＲＦ＿ｉｎ−）。すると、ミキサ３は、２つのＲＦ信号に対してそれぞれ周波数変換処理等を施した後に、２つの出力端子２２，２３から互いに逆位相の２つの電圧信号（同位相側Ｖｏ＋、逆位相側Ｖｏ−）を出力する。

図３に示すように、トランスコンダクタンス段１０は、２つの入力端子２０，２１（信号入力端子）と後段の周波数変換段１１の入力に接続された２つの抵抗Ｒ１＋、Ｒ１−（第１抵抗）を有する。そして、これら２つの抵抗Ｒ１＋、Ｒ１−により、２つの入力端子２０，２１に入力されたＲＦ入力信号ＲＦ＿ｉｎ＋ 、ＲＦ＿ｉｎ−（電圧信号）が、その電圧に比例する電流信号にそれぞれ変換される。

スイッチング段１１は、それぞれＮＭＯＳトランジスタからなる４つのスイッチＳＷ１〜ＳＷ４を有し、これら４つのスイッチＳＷ１〜ＳＷ４は、トランスコンダクタンス段１０の出力とトランスインピーダンス段１２の入力に接続されている。

スイッチング段１１の回路構成をより具体的に説明する。４つのスイッチＳＷ１〜ＳＷ４を有するスイッチング段１１は、いわゆるダブルバランス型に構成されている。即ち、スイッチＳＷ１とスイッチＳＷ２のドレイン端子が接続され、それらの共通点が、同位相側の抵抗Ｒ１＋に接続された、スイッチング段１１の同位相入力となる。一方、スイッチＳＷ３とスイッチＳＷ４のドレイン端子が接続され、それらの共通点が、逆位相側の抵抗Ｒ１−に接続された、スイッチング段１１の逆位相入力となる。また、スイッチＳＷ１とスイッチＳＷ３のソース端子が接続され、それらの共通点がスイッチング段１１の同位相出力となる。一方、スイッチＳＷ２とスイッチＳＷ４のソース端子が接続され、それらの共通点がスイッチング段１１の逆位相入力となる。

また、図１に示すＰＬＬ４から、スイッチング段１１に対して、基準信号ＬＯと、この信号ＬＯと逆位相の信号ｎＬＯの、２つの信号がそれぞれ入力される。より具体的には、スイッチＳＷ１とスイッチＳＷ４のゲート端子（制御端子）に基準信号ＬＯが入力され、スイッチＳＷ２とスイッチＳＷ３のゲート端子（制御端子）に逆位相信号ｎＬＯが入力される。尚、これら２つの信号ＬＯ、ｎＬＯの周波数は、ＲＦ入力信号に含まれる希望信号の周波数と等しい。

そして、基準信号ＬＯの周波数（＝希望信号の周波数）で４つのスイッチＳＷ１〜ＳＷ４がＯＮ／ＯＦＦ駆動されることにより、トランスコンダクタンス段１０から入力された高周波数のＲＦ電流信号と、ＰＬＬ４から入力された基準信号（ＬＯ、ｎＬＯ）とが掛け合わされ、ＲＦ信号に含まれる希望信号の周波数が、希望信号と基準信号の周波数の差、つまり、ＤＣ近辺の低い周波数領域に変換される。

図２、図３に示すように、トランスインピーダンス段１２は、スイッチング段１１から出力された電流信号の周波数を、より高い周波数に一旦変換する第１チョッピング段３０（第１変換部）と、第１チョッピング段３０から出力された信号を増幅する差動オペアンプ３１（増幅部）と、差動オペアンプ３１で増幅された信号の周波数を、第１チョッピング段３０に入力される前の周波数に戻す第２チョッピング段３２（第２変換部）とを備えている。

図３に示すように、スイッチング段１１の同位相出力は、第１チョッピング段３０を介して差動オペアンプ３１の逆位相入力（−）に接続され、スイッチング段１１の逆位相出力は、第１チョッピング段３０を介して差動オペアンプ３１の同位相入力（＋）に接続されている。また、差動オペアンプ３１の同位相出力（＋）は第２チョッピング段３２を介して同位相側の出力端子２２に接続され、差動オペアンプ３１の逆位相出力（−）は第２チョッピング段３２を介して逆位相側の出力端子２３に接続されている。また、トランスインピーダンス段１２の入力（第１チョッピング段３０の入力）と出力（第２チョッピング段３２の出力）の間には、差動オペアンプ３１と並列に、２つの抵抗Ｒ２＋、Ｒ２−（第２抵抗）がそれぞれ設けられている。従って、スイッチング段１１から入力された同位相及び逆位相の電流信号は、差動オペアンプ３１で増幅されるとともに、２つの抵抗Ｒ２＋、Ｒ２−により電圧信号に変換されて、２つの出力端子２２，２３から同位相及び逆位相の電圧信号（Ｖｏ＋、Ｖｏ−）がそれぞれ出力される。

ところで、受信信号に含まれる希望信号は、スイッチング段１１により周波数が変換されて、スイッチング段１１の出力においてはＤＣ近辺の周波数となっている。また、図９に示すように、低周波数領域においては、トランスインピーダンス段１２の差動オペアンプ３１等で生じるノイズは、周波数に反比例するフリッカ雑音が熱雑音よりも支配的となっており、希望信号が存在するＤＣ近辺でノイズが一番大きくなる。そのため、スイッチング段１１から出力された希望信号をそのまま差動オペアンプ３１で増幅して出力すると、ＳＮＲ（Signal to Noise Ratio）を大きくとれず、受信性能が低くなってしまう。

そこで、本実施形態のトランスインピーダンス段１２は、差動オペアンプ３１等で発生するフリッカ雑音が希望信号に及ぼす影響を小さく抑えることができるように構成されている。具体的には、トランスインピーダンス段１２は、第１チョッピング段３０により、入力された電流信号の周波数をより高い周波数に一旦変換し、差動オペアンプ３１で信号を増幅した後、第２チョッピング段３２により信号の周波数を元に戻す（周波数を再変換する）。

ここで、第１チョッピング段３０と第２チョッピング段３２は全く同一の回路構成を有する。図４は第１チョッピング段３０（第２チョッピング段３２）の具体的な構成を示す回路図である。図４に示すように、第１チョッピング段３０は、それぞれＮＭＯＳトランジスタからなる４つのスイッチＳＷａ〜ＳＷｄ（第１スイッチ）を有し、これら４つのスイッチＳＷａ〜ＳＷｄは、スイッチング段１１の出力と差動オペアンプ３１の入力に接続されている。

第１チョッピング段３０の回路構成をより具体的に説明する。図４に示すように、スイッチＳＷａとスイッチＳＷｂのドレイン端子が接続され、それらの共通点が第１チョッピング段３０の同位相入力となる。一方、スイッチＳＷｃとスイッチＳＷｄのドレイン端子が接続され、それらの共通点が第１チョッピング段３０の逆位相入力となる。また、スイッチＳＷａとスイッチＳＷｃのソース端子が接続され、それらの共通点が第１チョッピング段３０の同位相出力となる。一方、スイッチＳＷｂとスイッチＳＷｄのソース端子が接続され、それらの共通点が第１チョッピング段３０の逆位相入力となる。

また、図１に示すチョッピング制御回路９から、第１チョッピング段３０に対して、チョッピング制御信号Ｆｃｈｏｐと、この信号Ｆｃｈｏｐと逆位相の信号（否定信号）ｎＦｃｈｏｐがそれぞれ入力される。より具体的には、スイッチＳＷａとスイッチＳＷｄのゲート端子（制御端子）にチョッピング制御信号Ｆｃｈｏｐが入力され、スイッチＳＷｂとスイッチＳＷｃのゲート端子（制御端子）に逆位相信号ｎＦｃｈｏｐが入力される。尚、チョッピング制御信号Ｆｃｈｏｐ（ｎＦｃｈｏｐ）の周波数（ｆ＿Ｃｈｏｐ）は、ＤＣ近辺にある希望信号の周波数と比べて十分に高い周波数になっている。

この第１チョッピング段３０のチョッピング動作について説明する。尚、以下の説明においてはチョッピング制御信号Ｆｃｈｏｐ、ｎＦｃｈｏｐが共に矩形波であると仮定しているが、正弦波などの他の波形であっても同様の動作は可能である。

制御信号Ｆｃｈｏｐの電圧がＶＤＤ（電源電圧）になると、逆位相信号（否定信号）ｎＦｃｈｏｐがＧＮＤ（基準電圧）となるため、スイッチＳＷａ、ＳＷｄがＯＮとなり、スイッチＳＷｂ、ＳＷｃがＯＦＦとなる。この時、第１チョッピング段３０の同位相入力と同位相出力が接続されるとともに、逆位相入力と逆位相出力が接続される。一方、制御信号Ｆｃｈｏｐの電圧がＧＮＤになると、逆位相信号ｎＦｃｈｏｐがＶＤＤとなるため、スイッチＳＷａ、ＳＷｄがＯＦＦとなり、スイッチＳＷｂ、ＳＷｃがＯＮとなる。この時、第１チョッピング段３０の同位相入力と逆位相出力が接続されるとともに、逆位相入力と同位相出力が接続される。

このように、チョッピング制御信号Ｆｃｈｏｐ、ｎＦｃｈｏｐの周波数ｆ＿Ｃｈｏｐで４つのスイッチＳＷａ〜ＳＷｄがＯＮ／ＯＦＦ駆動されて、チョッピング動作が行われることにより、スイッチング段１１から入力された信号と、チョッピング制御信号Ｆｃｈｏｐ、ｎＦｃｈｏｐとが掛け合わされる。これにより、ＤＣ近辺に存在する希望信号の周波数が、より高い周波数である、チョッピング制御信号の周波数ｆ＿Ｃｈｏｐ近辺に変換される。

図４に示すように、第２チョッピング段３２は、第１チョッピング段３０と同一の回路構成を有する。簡単に説明すると、第２チョッピング段３２は、それぞれＮＭＯＳからなる４つのスイッチＳＷａ〜ＳＷｄ（第２スイッチ）を有し、これら４つのスイッチＳＷａ〜ＳＷｄは、差動オペアンプ３１の出力と２つの出力端子２２，２３（信号出力端子）に接続されている。スイッチＳＷａ、ＳＷｄのゲート端子（制御端子）には、チョッピング制御回路９からチョッピング制御信号Ｆｃｈｏｐが入力される。一方、スイッチＳＷｂ、ＳＷｃのゲート端子（制御端子）には、チョッピング制御回路９から、Ｆｃｈｏｐの逆位相信号ｎＦｃｈｏｐが入力される。

そして、チョッピング制御信号Ｆｃｈｏｐ、ｎＦｃｈｏｐの周波数ｆ＿Ｃｈｏｐで４つのスイッチＳＷａ〜ＳＷｄがＯＮ／ＯＦＦ駆動されて、チョッピング動作が行われることにより、差動オペアンプ３１により増幅された後の信号と、チョッピング制御回路９から入力されたチョッピング制御信号Ｆｃｈｏｐ、ｎＦｃｈｏｐとが掛け合わされる。これにより、前述した第１チョッピング段３０によってチョッピング制御信号の周波数ｆ＿Ｃｈｏｐ近辺に変換されていた希望信号の周波数が、ＤＣ近辺に再変換される。

第１チョッピング段３０と第２チョッピング段３２のチョッピング動作による周波数変換の効果について図５を参照してさらに説明する。図５は、チョッピング動作が行われる際の、受信信号の周波数スペクトルを概略的に示す図である。

図５（ａ）に示すように、スイッチング段１１から出力された希望信号の周波数は、ＤＣ近辺の低い周波数領域にある。この希望信号を含む信号が第１チョッピング段３０に入力されると、第１チョッピング段３０のチョッピング動作によって、図５（ｂ）に示すように、希望信号の周波数は、チョッピング制御信号の周波数ｆ＿Ｃｈｏｐ近辺に変換される。

その後、差動オペアンプ３１により信号が増幅される際に、この差動オペアンプ３１等において熱雑音及びフリッカ雑音を含むノイズが発生する。しかし、図５（ｂ）に示すように、希望信号の周波数域（ｆ＿Ｃｈｏｐ近辺）と、フリッカ雑音が大きくなる周波数域（ＤＣ近辺）は重ならない。

次に、第２チョッピング段３２のチョッピング動作によって、図５（ｃ）に示すように、希望信号の周波数が、ｆ＿Ｃｈｏｐ近辺から、第１チョッピング段３０に入力される前の周波数（ＤＣ近辺の周波数）に戻される。このとき、ＤＣ近辺の周波数域に存在するフリッカ雑音は、逆に、チョッピング制御信号の周波数ｆ＿Ｃｈｏｐ近辺に変換される。従って、希望信号の周波数域とフリッカ雑音が大きくなる周波数域とが重ならず、希望信号の周波数域には、周波数に対してフラットな特性を有する熱雑音のみが存在することになる。つまり、希望信号がフリッカ雑音の影響を受けなくなり、その分、ＳＮＲを大きくとることができるため、受信装置１の受信性能が向上する。尚、ＤＣ近辺の低周波数領域からｆ＿Ｃｈｏｐに周波数変換されたフリッカ雑音は、低周波数領域のみを通過させる、ミキサ後段のＢＢフィルタ５により除去される。

さらに、本実施形態のミキサ３を試作してその効果を検証した。図６は、その試作したミキサの出力雑音スペクトルの測定結果を示すグラフである。尚、図６のグラフにおいて、横軸はヘルツ（Hz）単位で表示されたミキサの出力周波数、縦軸は、nV/√Hz単位で表示されたミキサの出力雑音密度である。また、カーブＡは、第１、第２チョッピング段３０，３２のチョッピング動作を行わなかった場合（Chopper OFF）に測定された出力雑音密度であり、カーブＢは第１、第２チョッピング段３０，３２のチョッピング動作を行った場合（Chopper ON）に測定された出力雑音密度である。

第１、第２チョッピング段３０，３２にチョッピング動作を行わせない場合には、チョッピング制御信号Ｆｃｈｏｐを常に電源電圧（ＶＤＤ）とし、ｎＦｃｈｏｐを常に基準電圧（ＧＮＤ）とする。このとき、低周波数領域にフリッカ雑音が現れることから、カーブＡで示される特性は、周波数に反比例するフリッカ雑音の理想的な特性（カーブＣ）とほぼ一致している。一方、第１、第２チョッピング段３０，３２にチョッピング動作を行わせる場合には、第１、第２チョッピング段３０，３２に対して、チョッピング制御信号Ｆｃｈｏｐとして、周波数１５．６ＭＨｚの矩形波信号を入力し、ｎＦｃｈｏｐとして、Ｆｃｈｏｐの逆位相信号を入力する。この場合には、フリッカ雑音が高周波数領域へ移動して（図６では示されていない）、カーブＢで示されるように、希望信号が存在するＤＣ近辺の周波数領域には存在しなくなるため、希望信号がフリッカ雑音の影響を受けなくなる。

ところで、図１に示すように、ミキサ３の２つのチョッピング段３０，３２を制御するチョッピング制御回路９（変換制御部）は、受信信号に対してそれぞれ所定の処理を施す、ＬＮＡ２、ミキサ３、ＢＢフィルタ５、ＶＧＡ６、及び、ＡＤＣ／ＤＳＰ７（複数の処理部）の少なくとも１つから、受信信号の状態に関する情報を受け取り、その情報に基づいて受信信号の状態を監視している。ここで、受信信号の状態に関する情報には、受信信号に含まれる希望信号と妨害信号の、信号強度と周波数の情報等が含まれる。

そして、チョッピング制御回路９は、ＬＮＡ２等の複数の処理部からそれぞれ出力される受信信号の状態に基づいて、第１チョッピング段３０と第２チョッピング段３２のチョッピング動作（周波数変換）を適切に制御するように構成されている。これにより、妨害信号やトランスインピーダンス段１２で発生する内部雑音が希望信号に及ぼす影響をできるだけ小さく抑えることが可能となる。

このチョッピング制御回路９によるチョッピング制御について、具体的な制御例を挙げて説明する。

（制御例１）
受信された希望信号の強度が十分に大きく、ミキサ３のトランスインピーダンス段１２（差動オペアンプ３１等）において発生するフリッカ雑音が希望信号に比べて十分に小さい場合には、希望信号とフリッカ雑音の周波数域が重なったとしても、フリッカ雑音が希望信号に及ぼす影響は軽微である。

そこで、チョッピング制御回路９は、希望信号の強度に関する情報からチョッピング段３０，３２のチョッピング動作の要否を判断する。例えば、ＬＮＡ２から出力される希望信号の強度が、フリッカ雑音の強度に対して十分に大きい所定の強度以上である場合には、チョッピング制御回路９は、第１チョッピング段３０と第２チョッピング段３２のチョッピング動作（周波数変換）を行わせない。具体的には、第１、第２チョッピング段３０，３２へ出力するチョッピング制御信号Ｆｃｈｏｐを常に電源電圧（ＶＤＤ）とし、否定信号ｎＦｃｈｏｐを常に基準電圧（ＧＮＤ）とする。すると、スイッチＳＷａ，ＳＷｄが常にＯＮとなる一方で、スイッチＳＷｂ，ＳＷｃが常にＯＦＦとなる。従って、第１、第２チョッピング段３０，３２に入力された信号は周波数変換されることなくそのまま出力される。

一方、ＬＮＡ２から出力される希望信号の強度が所定強度未満である場合には、チョッピング制御回路９は、第１チョッピング段３０と第２チョッピング段３２を制御して、前述したチョッピング動作（周波数変換）を行わせ、希望信号とトランスインピーダンス段１２で発生するフリッカ雑音の周波数域が重ならないようにする。

尚、フリッカ雑音の強度と比較すべき希望信号の強度は、ミキサ３へ入力される直前における信号強度であることから、この制御例１のように、ミキサ３の直前にあるＬＮＡ２の出力における希望信号の強度がチョッピング制御回路９に入力されることが最も好ましい。しかし、回路設計上の理由等からＬＮＡ２の出力における信号強度を監視できない場合も考えられる。そこで、このような場合には、ミキサ３やＢＢフィルタ５等の、ＬＮＡ２以外の他の処理部の出力における希望信号の強度をチョッピング制御回路９へ入力し、得られた希望信号の強度と、ミキサ３からその処理部までの間における信号強度の変化量（即ち、ミキサ３やＢＢフィルタ５等の各処理部における信号の増幅量、又は、減衰量）から、ミキサ３の入力における希望信号の強度を逆算すればよい。

（制御例２）
受信信号に強度の大きい妨害信号が含まれている場合には、チョッピング段３０，３２のチョッピング動作（周波数変換）によって、妨害信号の一部が希望信号の周波数域に含まれてしまうことがある。

図７は、妨害信号を含む受信信号の周波数スペクトルを示す図である。図７（ａ）に示すように、アンテナ８で受信された受信信号において、ＬＯ信号の周波数ｆ＿ＬＯ近辺に希望信号が存在し、さらに、希望信号よりもチョッピング制御信号Ｆｃｈｏｐの周波数ｆ＿Ｃｈｏｐだけ離れた周波数域（ｆ＿ＬＯ＋ｆ＿Ｃｈｏｐ）に、強度の大きな妨害信号が存在しているとする。このような希望信号と妨害信号とを含む受信信号が、スイッチング段１１においてＬＯ信号（周波数ｆ＿ＬＯ）と混合されると、図７（ｂ）に示すように、希望信号の周波数がＤＣ近辺に変換されるとともに、妨害信号の周波数がｆ＿Ｃｈｏｐ近辺に変換される。

その後、第１、第２チョッピング段３０，３２において、周波数ｆ＿Ｃｈｏｐでチョッピング動作を行うと、図７（ｃ）に示すように、希望信号が一旦ｆ＿Ｃｈｏｐに変換された後に、ＤＣ近辺に戻される。また、差動オペアンプ３１等で発生したフリッカ雑音の周波数は、ＤＣ近辺からｆ＿Ｃｈｏｐ近辺の周波数に変換される。さらに、妨害信号の周波数は、一旦ＤＣ近辺に変換されてから、再びｆ＿Ｃｈｏｐ近辺に戻される（妨害信号１）。但し、第１、第２チョッピング段３０，３２のチョッピング動作において、妨害信号（周波数ｆ＿Ｃｈｏｐ）とチョッピング制御信号の倍音（ｆ＿Ｃｈｏｐの整数倍の周波数）とが掛け合わされることに起因して、図７（ｃ）に示すように、妨害信号の一部がＤＣ近辺に残って（妨害信号２）、希望信号と周波数域が重なってしまうことがある。この場合、妨害信号の強度が大きいほど、ＤＣ近辺に残留した一部の妨害信号（妨害信号２）が希望信号に大きな影響を及ぼす。

そこで、チョッピング制御回路９は、ＬＮＡ２から出力された希望信号と妨害信号の周波数から、妨害信号の一部が希望信号の周波数域と重ならないように、第１チョッピング段３０と第２チョッピング段３２のチョッピング動作を制御する。例えば、受信信号に含まれる希望信号と妨害信号の周波数から、妨害信号が希望信号と重なることのないようなチョッピング周波数ｆ＿Ｃｈｏｐを決定し、決定された周波数ｆ＿Ｃｈｏｐのチョッピング制御信号をチョッピング段３０，３２に出力して、チョッピング動作を行わせる。あるいは、チョッピング周波数ｆ＿Ｃｈｏｐは不変とし、このチョッピング周波数ｆ＿Ｃｈｏｐでチョッピング動作を行うことによって、妨害信号が希望信号と重なる場合には、チョッピング動作を行わせないように制御する。

尚、この制御例２においては、ＬＮＡ２の出力における希望信号と妨害信号の周波数の情報がチョッピング制御回路９に入力されているが、ミキサ３の出力においても妨害信号が含まれているため（次のＢＢフィルタ５で妨害信号が除去される）、このミキサ３の出力における希望信号と妨害信号の周波数に基づいて、チョッピング制御回路９がチョッピング段３０，３２を制御することも可能である。即ち、ミキサ３の出力（周波数変換後）における希望信号と妨害信号の周波数と、ＬＯ信号の周波数とから、ミキサ３の入力（周波数変換前）における希望信号と妨害信号の周波数を逆算すればよい。

以上、本発明の一実施形態について説明したが、本発明の適用可能な形態はこのような形態に限られるものではなく、本発明の趣旨を逸脱しない範囲内で適宜変更を加えることが可能である。例えば、前記実施形態は、差動入力−差動出力のダブルバランス型のミキサに本発明を適用した一例であるが、シングルバランス型のミキサにも本発明を適用できる。また、トランスコンダクタンス段や、トランスインピーダンス段の増幅部を、同じ作用を奏する公知の回路構成に置き換えることも可能である。

本実施形態の受信装置の構成を概略的に示すブロック図である。 ミキサのブロック図である。 図２のミキサの具体的な一構成を示す回路図である。 第１、第２チョッピング段の具体的な一構成を示す回路図である。 チョッピング動作が行われる際の、受信信号の周波数スペクトルを概略的に示す図であり、（ａ）は第１チョッピング段の入力、（ｂ）は第２チョッピング段の入力、（ｃ）は第２チョッピング段の出力、における周波数スペクトルをそれぞれ示す。 試作したミキサの出力雑音スペクトルの測定結果を示すグラフである 妨害信号を含む受信信号の周波数スペクトルを示す図であり、（ａ）はスイッチング段の入力、（ｂ）はトランスインピーダンス段の入力、（ｃ）はトランスインピーダンス段の出力、における周波数スペクトルをそれぞれ示す。 トランスインピーダンス段を有する従来のミキサの構成を概略的に示すブロック図である。 従来のミキサにおける受信信号の周波数スペクトルを示す図である。

符号の説明

１ 受信装置
２ 低雑音増幅器（ＬＮＡ）
３ ミキサ
５ ベースバンドフィルタ
６ 可変利得増幅器（ＶＧＡ）
７ ＡＤＣ／ＤＳＰ
９ チョッピング制御回路（変換制御部）
１０ トランスコンダクタンス段
１１ スイッチング段（周波数変換段）
１２ トランスインピーダンス段
３０ 第１チョッピング段（第１変換部）
３１ 差動オペアンプ（増幅部）
３２ 第２チョッピング段（第２変換部）
Ｒ１ 抵抗（第１抵抗）
Ｒ２ 抵抗（第２抵抗）
ＳＷ１〜ＳＷ４ スイッチ
ＳＷａ〜ＳＷｄ スイッチ（第１スイッチ、第２スイッチ）

Claims (8)

1. 電圧信号である入力信号を電流信号に変換するトランスコンダクタンス段と、
   前記トランスコンダクタンス段から出力された電流信号と局部発信信号とを混合して、前記電流信号の周波数を変換する周波数変換段と、
   前記周波数変換段から出力された電流信号を電圧信号に変換するトランスインピーダンス段とを有し、
   前記トランスインピーダンス段は、
   前記周波数変換段から出力された信号の周波数を、より高い周波数に一旦変換する第１変換部と、
   前記第１変換部から出力された信号を増幅する増幅部と、
   前記増幅部で増幅された信号の周波数を、前記第１変換部に入力される前の周波数に戻す第２変換部とを備えていることを特徴とするミキサ。
2. 前記トランスコンダクタンス段は、信号入力端子と前記周波数変換段の入力に接続された第１抵抗を有することを特徴とする請求項１に記載のミキサ。
3. 前記周波数変換段は、前記トランスコンダクタンス段の出力と前記トランスインピーダンス段の入力に接続されるとともに、その制御端子に前記局部発信信号が入力されるスイッチを有することを特徴とする請求項１又は２に記載のミキサ。
4. 前記トランスインピーダンス段は、その入力と出力との間において、前記増幅部と並列に設けられた第２抵抗を有することを特徴とする請求項１〜３の何れかに記載のミキサ。
5. 前記第１変換部は、前記周波数変換段の出力と前記増幅部の入力に接続されるとともに、その制御端子に所定周波数の制御信号が入力される第１スイッチを有し、
   前記第２変換部は、前記増幅部の出力と信号出力端子に接続されるとともに、その制御端子に前記所定周波数の制御信号が入力される第２スイッチを有することを特徴とする請求項１〜４の何れかに記載のミキサ。
6. 入力された受信信号の周波数を変換する請求項１〜５の何れかに記載のミキサを少なくとも含み、前記受信信号にそれぞれ所定の処理を施す複数の処理部と、
   前記複数の処理部の少なくとも１つから出力される前記受信信号の状態に基づいて、前記第１変換部と前記第２変換部を制御する変換制御部と、
   を備えていることを特徴とする受信装置。
7. 前記変換制御部は、
   前記受信信号に含まれる希望信号の強度に基づいて、前記第１変換部と前記第２変換部を制御することを特徴とする請求項６に記載の受信装置。
8. 前記変換制御部は、
   前記受信信号に含まれる希望信号と妨害信号の周波数に基づいて、前記第１変換部と前記第２変換部を制御することを特徴とする請求項６又は７に記載の受信装置。

Images