JP6583293B2 - Ａｇｃ回路および無線受信機 - Google Patents

Description

本発明は、高周波信号をベースバンド信号に変換する無線受信機のための自動利得制御（ＡＧＣ）回路と、それを備えた無線受信機とに関するものである。

ダイレクトコンバージョン受信機は、アンテナで受信された高周波信号をそれと同一周波数の局部発振信号によってベースバンド信号へと変換する無線受信機である。この技術は、無線受信機の小型化、軽量化および低消費電力化に貢献する。しかしながら、回路固有の直流（ＤＣ）オフセットが発生するという問題があった。

この問題に対して、一般に、ＡＧＣ回路の制御対象である可変利得増幅器（ＶＧＡ）の信号経路にハイパスフィルタ（ＨＰＦ）を挿入し、このＨＰＦ内のキャパシタによりＤＣ成分を阻止するという対策をとる。

ある従来技術によれば、ＶＧＡの利得探索期間などの大きなＤＣオフセットが発生する可能性が高い期間では、ＨＰＦのカットオフ周波数を高くすることでＤＣオフセットを速やかに収束させ、これ以外の期間では、復調精度を向上させるためにＨＰＦのカットオフ周波数を低くする（特許文献１参照）。

特開２００３−２２４４８８号公報

上記従来技術では、後に詳述するように、ＨＰＦのカットオフ周波数を高い値から低い値へ切り替えた際にＶＧＡの出力に大きなＤＣオフセットが発生することがあった。

本発明の目的は、ＶＧＡの出力におけるＤＣオフセットの発生を抑制したＡＧＣ回路および無線受信機を提供することにある。

上記目的を達成するため、本発明に係るＡＧＣ回路は、高周波信号をベースバンド信号に変換する無線受信機のためのＡＧＣ回路において、ベースバンド信号を可変の利得で増幅する増幅回路と当該増幅回路に結合された可変のカットオフ周波数を持つＨＰＦとを有するＶＧＡと、当該ＶＧＡへ利得制御信号を供給する制御部と、高周波信号を一時的に遮断する遮断部とを備えた構成を採用し、制御部は、ＨＰＦのカットオフ周波数を高い値から低い値へ切り替える前に高周波信号の遮断を開始するように遮断部を制御する機能をさらに有することとしたものである。

また、本発明に係る無線受信機は、高周波信号をベースバンド信号に変換する検波器と、ベースバンド信号を可変の利得で増幅する増幅回路と当該増幅回路に結合された可変のカットオフ周波数を持つＨＰＦとを有するＶＧＡと、当該ＶＧＡへ利得制御信号を供給する制御部と、高周波信号を一時的に遮断する遮断部とを備えた無線受信機であって、制御部は、ＨＰＦのカットオフ周波数を高い値から低い値へ切り替える前に高周波信号の遮断を開始するように遮断部を制御する機能をさらに有することとしたものである。

本発明によれば、ＨＰＦのカットオフ周波数を高い値から低い値へ切り替える前に高周波信号を遮断することとしたので、高周波信号の遮断によりＶＧＡの出力ＤＣオフセットが速やかに収束した後に、ＨＰＦのカットオフ周波数が高い値から低い値へ切り替えられることとなる。よって、ＨＰＦのカットオフ周波数を高い値から低い値へ切り替える際のＶＧＡの出力ＤＣオフセットの発生が抑制される。

本発明に係るＡＧＣ回路を備えた無線受信機の構成例を示すブロック図である。 図１中のＶＧＡの内部構成例を示すブロック図である。 図２中のＨＰＦの内部構成例を示す回路図である。 図１中の制御部の内部部分構成例を示す回路図である。 （ａ）、（ｂ）および（ｃ）は、図４の回路の動作説明のための信号波形図である。 （ａ）、（ｂ）、（ｃ）および（ｄ）は、図１の無線受信機の動作説明のための信号波形図である。 （ａ）、（ｂ）、（ｃ）および（ｄ）は、図６（ａ）〜図６（ｄ）の時間軸を拡大して示す信号波形図である。 （ａ）、（ｂ）、（ｃ）および（ｄ）は、図１の無線受信機に対する比較例の動作説明のための信号波形図である。 図１の無線受信機の第１変形例を示すブロック図である。 図１の無線受信機の第２変形例を示すブロック図である。 図１の無線受信機の第３変形例を示すブロック図である。

以下、本発明の実施形態を図面に基づいて詳細に説明する。

図１は、本発明に係るＡＧＣ回路を備えた無線受信機の構成例を示している。図１の無線受信機は、ダイレクトコンバージョン受信機であって、アンテナ１０と、低雑音増幅器（ＬＮＡ）２０と、スイッチ３０と、局部発振器４０と、直交検波器５０と、ＶＧＡ６０ａ，６０ｂと、アナログ・デジタル変換器（ＡＤＣ）７０ａ，７０ｂと、制御部８０と、復調部９０とを備えている。

アンテナ１０は、高周波信号を受信する。ＬＮＡ２０は、受信した高周波信号を増幅して直交検波器５０へ供給する。スイッチ３０は、高周波信号を一時的に遮断するように、ＬＮＡ２０と直交検波器５０との間に介在している。局部発振器４０は、アンテナ１０で受信された高周波信号と同一周波数の局部発振信号を生成する。直交検波器５０は、局部発振器４０からの局部発振信号により、ＬＮＡ２０からの高周波信号をベースバンド信号ＩおよびＱに変換する。ＶＧＡ６０ａ，６０ｂは、ベースバンド信号ＩおよびＱをそれぞれ増幅する。増幅されたベースバンド信号ＶａおよびＶｂは、それぞれＡＤＣ７０ａ，７０ｂに入力される。ＡＤＣ７０ａ，７０ｂは、増幅されたベースバンド信号ＶａおよびＶｂをそれぞれデジタル信号に変換する。制御部８０は、デジタル信号で表される振幅が所定値に近づくようにＶＧＡ６０ａ，６０ｂへ利得制御信号ＧＮＣを供給する。さらに、制御部８０は、ＶＧＡ６０ａ，６０ｂへカットオフ周波数（Ｆｃ）制御信号ＦＣＣを、スイッチ３０へ遮断制御信号ＳＷＣをそれぞれ供給する機能を有する。復調部９０は、制御部８０によるＶＧＡ６０ａ，６０ｂの利得制御が完了した後に、ＡＤＣ７０ａ，７０ｂからのデジタル化されたベースバンド信号を復調して、受信データを出力する。

図１中のスイッチ３０と、ＶＧＡ６０ａ，６０ｂと、ＡＤＣ７０ａ，７０ｂと、制御部８０とは、ダイレクトコンバージョン受信機のためのＡＧＣ回路を構成する。ここで、ＳＷＣ＝Ｈであれば、スイッチ３０が閉じる結果、ＬＮＡ２０からの高周波信号が直交検波器５０へ供給されて、ベースバンド信号ＩおよびＱがＶＧＡ６０ａ，６０ｂの入力へ供給されるものとする。逆に、ＳＷＣ＝Ｌであれば、スイッチ３０が開く結果、ＬＮＡ２０から直交検波器５０への高周波信号の供給が遮断されるとともに、ＶＧＡ６０ａ，６０ｂの入力へのベースバンド信号ＩおよびＱの供給が遮断される。

図２は、図１中のＶＧＡ６０ａの内部構成例を示している。図１中の他のＶＧＡ６０ｂの内部構成は、図２と同様であるので図示を省略する。図２のＶＧＡ６０ａは、十分な利得を得るために、３段の増幅回路６１，６２，６３を有している。そして、１段目の増幅回路６１の入力端にＨＰＦ６４が、１段目の増幅回路６１と２段目の増幅回路６２との段間にＨＰＦ６５が、２段目の増幅回路６２と３段目の増幅回路６３との段間にＨＰＦ６６が、３段目の増幅回路６３の出力端にＨＰＦ６７がそれぞれ挿入されている。増幅回路６１，６２，６３は、各々ベースバンド信号を可変の利得で増幅し、その各々の利得が利得制御信号ＧＮＣにより制御されるようになっている。また、ＨＰＦ６４，６５，６６，６７は、各々可変のカットオフ周波数Ｆｃを持ち、その各々のカットオフ周波数ＦｃがＦｃ制御信号ＦＣＣにより制御されるようになっている。

なお、ＶＧＡ６０ａを構成する増幅回路の段数は任意である。各増幅回路に個別の利得制御信号が入力されてもよい。また、ＨＰＦは、増幅回路自体で生じるＤＣオフセットの抑制効果を高めるために増幅回路の入力端、出力端および段間にそれぞれ挿入することが可能であるが、必ずしもその全てに備える必要はない。また、各ＨＰＦのカットオフ周波数Ｆｃは互いに異なってもよい。

図３は、図２中のＨＰＦ６４の内部構成例を示している。図２中の他のＨＰＦ６５，６６，６７の内部構成は、図３と同様であるので図示を省略する。図３のＨＰＦ６４は、キャパシタＣと抵抗器Ｒとで構成されている。そして、抵抗器Ｒの抵抗値がＦｃ制御信号ＦＣＣにより制御されるようになっている。ここで、ＦＣＣ＝Ｈであれば、抵抗器Ｒが小さい抵抗値に制御されて、ＨＰＦ６４の回路時定数が小さくなり、そのカットオフ周波数Ｆｃが高くなるものとする。逆に、ＦＣＣ＝Ｌであれば、抵抗器Ｒが大きい抵抗値に制御されて、ＨＰＦ６４の回路時定数が大きくなり、そのカットオフ周波数Ｆｃが低くなる。

図４は、図１中の制御部８０の内部部分構成例を示している。また、図５（ａ）〜図５（ｃ）は、図４の回路の動作説明のための信号波形図である。なお、図４は、制御部８０の内部構成のうち、Ｆｃ制御信号ＦＣＣおよび遮断制御信号ＳＷＣに関わる部分のみを示している。

図４の制御部８０は、非反転出力を持つ第１の遅延回路８１と、反転出力を持つ第２の遅延回路８２と、論理和回路８３とを備えている。第１の遅延回路８１は、ＨレベルからＬレベルへ遷移するカットオフ周波数（Ｆｃ）切り替え指令ＣＭＤを時間Ｔ１だけ遅延させることにより、図５（ｂ）に示すようなＦｃ制御信号ＦＣＣを出力する。第２の遅延回路８２は、Ｆｃ切り替え指令ＣＭＤを時間Ｔ２だけ遅延させかつ出力論理を反転させる。ここに、Ｔ１≦Ｔ２とする。論理和回路８３は、Ｆｃ切り替え指令ＣＭＤと第２の遅延回路８２の出力とを受けて、図５（ｃ）に示すような遮断制御信号ＳＷＣを出力する。

以上のとおり、図４の制御部８０は、１つのＦｃ切り替え指令ＣＭＤに基づいて、Ｆｃ制御信号ＦＣＣと、遮断制御信号ＳＷＣとを生成する回路を有している。また、図４の制御部８０によれば、Ｆｃ制御信号ＦＣＣが立ち下がる前に遮断制御信号ＳＷＣが立ち下がるようにできる。つまり、この制御部８０は、ハイパスフィルタ６４〜６７のカットオフ周波数Ｆｃを高い値から低い値へ切り替える前に高周波信号の遮断を開始するようにスイッチ３０を制御する機能を有する。さらに、図４の制御部８０によれば、Ｆｃ制御信号ＦＣＣが立ち下がる前に遮断制御信号ＳＷＣが立ち上がらないようにできる。つまり、この制御部８０は、ハイパスフィルタ６４〜６７のカットオフ周波数Ｆｃを高い値から低い値へ切り替える前に高周波信号の遮断を終了しないようにスイッチ３０を制御する機能をさらに有する。

図６（ａ）〜図６（ｄ）は、図１の無線受信機の動作説明のための信号波形図である。また、図７（ａ）〜図７（ｄ）は、図６（ａ）〜図６（ｄ）の時間軸を拡大して示す信号波形図である。ここでは、無線ＬＡＮやミリ波通信などのパケット受信機におけるように、パケット受信開始時点において利得探索のために受信利得を大きく変化させるものとしている。

制御部８０は、初期状態では、ＶＧＡ６０ａ，６０ｂへ利得制御信号ＧＮＣを供給して、それらの利得が大きくなるように制御している。つまり、受信した高周波信号が微弱な場合でも、その入力が検知できるよう、初期状態としてＶＧＡ６０ａ，６０ｂの利得は大きな値とされている。また、高周波信号の入力検知後は短時間で利得を大きく変更していく必要があるため、ＤＣオフセットを速やかに収束させるべく、初期状態でＦＣＣ＝ＨとしてＨＰＦ６４〜６７のカットオフ周波数Ｆｃを大きな値にしておく。

パケット状の高周波信号の入力開始時刻を時刻０ｎｓとする。それ以前では、図６（ｄ）に示すように、増幅されたベースバンド信号Ｖａとして、ＬＮＡ２０からＶＧＡ６０ａまでの構成に起因した熱雑音による小さな振幅の信号が出力されている。図示の例では、熱雑音による振幅を大きく超える振幅の期間が約１００ｎｓを超えたことを以て、高周波信号入力の検知としている。

この条件で高周波信号の入力が検知されれば、図６（ａ）に示すように、利得制御信号ＧＮＣを上下させながら、ＡＤＣ７０ａ，７０ｂからのデジタル信号で表される振幅が所定値に近くなる利得制御値を探索する（時刻１１０ｎｓ〜３６０ｎｓ）。

探索が終了すれば、図６（ｂ）および図７（ｂ）に示すように、Ｆｃ制御信号ＦＣＣをＨレベルからＬレベルへ切り替えることで（時刻３７０ｎｓ）、ＨＰＦ６４〜６７のカットオフ周波数Ｆｃを小さくする。これにより、復調精度を向上させた通常の受信状態にする。

その後は、デジタル信号で表される振幅が所定値にさらに近くなるよう、利得制御値を微調整してもよいし、そのまま復調部９０で復調動作を行わせてもよい。なお、図６（ａ）〜図６（ｄ）の例では、微調整無しとしている。

次に、遮断制御信号ＳＷＣについて説明する。図６（ｃ）および図７（ｃ）に示すように、制御部８０は、Ｆｃ制御信号ＦＣＣを立ち下げるより前に高周波信号の遮断を開始（ＳＷＣ＝Ｌ）するようにスイッチ３０を制御し、かつＦｃ制御信号ＦＣＣを立ち下げた時点以後に高周波信号の遮断を終了（ＳＷＣ＝Ｈ）するようにスイッチ３０を制御する。このようにして直交検波器５０への入力信号の遮断を制御することにより、次のような作用効果が得られる。

受信開始時はＦＣＣ＝Ｈとして、利得を調整する。この際は、ＨＰＦ６４〜６７の回路時定数が小さいので、信号ＶａにＤＣオフセットが発生した場合であっても速やかに収束する。利得の調整が終了すると、遮断制御信号ＳＷＣをＨレベルからＬレベルへと変化させることで、直交検波器５０への入力信号を遮断する。そうすると、その際に信号Ｖａの電圧値やＨＰＦ６４〜６７中のキャパシタＣが蓄えている電圧値がゼロでなかった場合でも、まだＦＣＣ＝Ｈの状態であるため、信号Ｖａの電圧は速やかに０に収束する（図７（ｄ）の丸部分）。その後にＦＣＣ＝Ｌとし、またＳＷＣ＝Ｈとしても、信号Ｖａの電圧が０の状態から開始され、すなわちＤＣオフセットがない状態から開始することができる。したがって、この時点から利得の微調整をさらに行う場合にはＤＣオフセットにより利得調整が乱されることはなく、またすぐに通常の復調を開始する場合には復調信号の精度低下によるデータ誤りが発生することを防ぐことができる。

図８（ａ）〜図８（ｄ）は、図１の無線受信機に対する比較例の動作説明のための信号波形図である。ここでは、Ｆｃ制御信号ＦＣＣの立ち下げタイミングにかかわらずスイッチ３０の遮断動作を行わないように、ＳＷＣ＝Ｈの状態を保持することとしている。この場合には、利得の調整が終了して、Ｆｃ制御信号ＦＣＣをＨレベルからＬレベルへ立ち下げることでＨＰＦ６４〜６７のカットオフ周波数Ｆｃを切り替えた際に、その時点の信号Ｖａの電圧値やＨＰＦ６４〜６７中のキャパシタＣが蓄えている電圧値によっては、信号Ｖａに大きなＤＣオフセットが発生（図８（ｄ）の例ではマイナス方向に大きなＤＣオフセットが発生）することがある。大きなＤＣオフセットが発生した場合にはこのＤＣオフセットが収束するまでに長い時間がかかる。したがって、この時点から利得の微調整をさらに行う場合にはＤＣオフセットにより利得調整が乱され、すぐに通常の復調を開始する場合には復調信号の精度低下によりデータ誤りが発生することになる。

なお、図１では信号遮断を、直交検波器５０の出力であるベースバンド信号ではなく、直交検波前の高周波信号で行っている。これは、信号遮断を直交検波の後で行うと、直交検波器５０の出力に含まれてＶＧＡ６０ａ，６０ｂに入力されるＤＣオフセットの値が信号遮断の有無により変化してしまうからである。その場合、信号遮断を解除した時点で新たなＤＣオフセットがＶＧＡ６０ａ，６０ｂに入力されることになり、ＶＧＡ６０ａ，６０ｂの出力Ｖａ，Ｖｂにも大きなＤＣオフセットが生じることになる。

また、図６（ｃ）および図７（ｃ）にて破線で示すように、スイッチ３０の遮断を解除する時点を、ＨＰＦ６４〜６７のカットオフ周波数Ｆｃを小さくした後にすれば、制御信号タイミング生成の誤差や回路諸部の遅延があっても確実にＤＣオフセットを防ぐことができる。

最後に、ビームフォーミングに対応した無線受信機に係る３つの変形例について説明する。

図９は、図１の無線受信機の第１変形例を示している。図９の無線受信機は、複数のアンテナ１１，１２と、各々受信した高周波信号を増幅する複数のＬＮＡ２１，２２と、当該複数のＬＮＡ２１，２２の各々の出力の位相および振幅を調整しつつ合成出力を直交検波器５０へ供給する移相器１００とを備える。移相器１００と直交検波器５０との間に１つのスイッチ３０が介在している。

図９の構成によれば、それぞれのアンテナ１１，１２で受信した高周波信号はＬＮＡ２１，２２で増幅された後、移相器１００により調整および合成されてから、直交検波器５０に供給される。この場合、遮断用のスイッチ３０は１つで済む。ただし、図９の構成では、直交検波に用いる局部発振信号が移相器１００に漏れ込み、それが直交検波されてＤＣオフセットが生じているような場合には、遮断制御信号ＳＷＣを切り替えるたびにＤＣオフセットが変化するため、ＤＣオフセットの抑制が不十分になる。

図１０は、図１の無線受信機の第２変形例を示している。図１０の無線受信機は、複数のＬＮＡ２１，２２の各々と移相器１００との間にそれぞれスイッチ３１，３２を有している。

図１０の構成によれば、ＬＮＡ２１，２２と移相器１００との間にてスイッチ３１，３２で高周波信号をそれぞれ遮断する。図１０の構成では、遮断用のスイッチ３１，３２は複数必要となるが、直交検波に用いる局部発振信号が移相器１００に漏れ込み、それが直交検波されてＤＣオフセットが生じているような場合でも、ＤＣオフセットを防ぐことができる。

図１１は、図１の無線受信機の第３変形例を示している。図１１の無線受信機は、図１０中のスイッチ３１，３２の機能を、移相器１１０の利得ゼロ制御により達成するものである。

図１１の構成によれば、位相器１１０の各信号に対する振幅利得をゼロにすることにより、各信号を遮断する。これにより、遮断用のスイッチを省くことができる。

以上説明してきたとおり、本発明に係るＡＧＣ回路および無線受信機は、ＨＰＦのカットオフ周波数を高い値から低い値へ切り替える際のＶＧＡの出力ＤＣオフセットの発生が抑制される効果を有し、高周波信号をベースバンド信号に変換する無線受信機などとして有用である。

１０，１１，１２ アンテナ
２０，２１，２２ 低雑音増幅器（ＬＮＡ）
３０，３１，３２ スイッチ
４０ 局部発振器
５０ 直交検波器
６０ａ，６０ｂ 可変利得増幅器（ＶＧＡ）
６１〜６３ 増幅回路
６４〜６７ ハイパスフィルタ（ＨＰＦ）
７０ａ，７０ｂ アナログ・デジタル変換器（ＡＤＣ）
８０ 制御部
８１，８２ 遅延回路
８３ 論理和回路
９０ 復調部
１００，１１０ 移相器
Ｃ キャパシタ
ＣＭＤ カットオフ周波数（Ｆｃ）切り替え指令
ＦＣＣ カットオフ周波数（Ｆｃ）制御信号
ＧＮＣ 利得制御信号
Ｉ，Ｑ ベースバンド信号
Ｒ 抵抗器
ＳＷＣ 遮断制御信号
Ｖａ，Ｖｂ 増幅されたベースバンド信号

Claims (10)

1. 高周波信号をベースバンド信号に変換する無線受信機のための自動利得制御（ＡＧＣ）回路であって、
   前記ベースバンド信号を可変の利得で増幅する増幅回路と、当該増幅回路に結合された可変のカットオフ周波数を持つハイパスフィルタとを有する可変利得増幅器と、
   前記可変利得増幅器へ利得制御信号を供給する制御部と、
   前記高周波信号を一時的に遮断する遮断部とを備え、
   前記制御部は、前記ハイパスフィルタのカットオフ周波数を高い値から低い値へ切り替える前に前記高周波信号の遮断を開始するように前記遮断部を制御する機能をさらに有するＡＧＣ回路。
2. 請求項１記載のＡＧＣ回路において、
   前記制御部は、前記ハイパスフィルタのカットオフ周波数を高い値から低い値へ切り替える前に前記高周波信号の遮断を終了しないように前記遮断部を制御する機能をさらに有するＡＧＣ回路。
3. 請求項１記載のＡＧＣ回路において、
   前記制御部は、前記ハイパスフィルタのカットオフ周波数を制御するためのカットオフ周波数制御信号と、前記遮断部における前記高周波信号の遮断を制御するための遮断制御信号とを、１つのカットオフ周波数切り替え指令に基づいて生成する回路を有するＡＧＣ回路。
4. 高周波信号をベースバンド信号に変換する検波器と、
   前記ベースバンド信号を可変の利得で増幅する増幅回路と、当該増幅回路に結合された可変のカットオフ周波数を持つハイパスフィルタとを有する可変利得増幅器と、
   前記可変利得増幅器へ利得制御信号を供給する制御部と、
   前記高周波信号を一時的に遮断する遮断部とを備えた無線受信機であって、
   前記制御部は、前記ハイパスフィルタのカットオフ周波数を高い値から低い値へ切り替える前に前記高周波信号の遮断を開始するように前記遮断部を制御する機能をさらに有する無線受信機。
5. 請求項４記載の無線受信機において、
   前記制御部は、前記ハイパスフィルタのカットオフ周波数を高い値から低い値へ切り替える前に前記高周波信号の遮断を終了しないように前記遮断部を制御する機能をさらに有する無線受信機。
6. 請求項４記載の無線受信機において、
   前記制御部は、前記ハイパスフィルタのカットオフ周波数を制御するためのカットオフ周波数制御信号と、前記遮断部における前記高周波信号の遮断を制御するための遮断制御信号とを、１つのカットオフ周波数切り替え指令に基づいて生成する回路を有する無線受信機。
7. 請求項４記載の無線受信機において、
   前記高周波信号を増幅して前記検波器へ供給する低雑音増幅器をさらに備え、
   前記遮断部は、前記低雑音増幅器と前記検波器との間に介在したスイッチを有する無線受信機。
8. 請求項４記載の無線受信機において、
   各々受信した高周波信号を増幅する複数の低雑音増幅器と、
   前記複数の低雑音増幅器の各々の出力の位相および振幅を調整しつつ合成出力を前記検波器へ供給する移相器とをさらに備え、
   前記遮断部は、前記移相器と前記検波器との間に介在したスイッチを有する無線受信機。
9. 請求項４記載の無線受信機において、
   各々受信した高周波信号を増幅する複数の低雑音増幅器と、
   前記複数の低雑音増幅器の各々の出力の位相および振幅を調整しつつ合成出力を前記検波器へ供給する移相器とをさらに備え、
   前記遮断部は、前記複数の低雑音増幅器の各々と前記移相器との間に介在した複数のスイッチを有する無線受信機。
10. 請求項４記載の無線受信機において、
    各々受信した高周波信号を増幅する複数の低雑音増幅器と、
    前記複数の低雑音増幅器の各々の出力の位相および振幅を調整しつつ合成出力を前記検波器へ供給する移相器とをさらに備え、
    前記遮断部の機能は、前記移相器の利得ゼロ制御により達成される無線受信機。