JP2008010909A - 自動利得制御回路 - Google Patents

自動利得制御回路 Download PDF

Info

Publication number
JP2008010909A
JP2008010909A JP2006176149A JP2006176149A JP2008010909A JP 2008010909 A JP2008010909 A JP 2008010909A JP 2006176149 A JP2006176149 A JP 2006176149A JP 2006176149 A JP2006176149 A JP 2006176149A JP 2008010909 A JP2008010909 A JP 2008010909A
Authority
JP
Japan
Prior art keywords
gain
level
signal
unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006176149A
Other languages
English (en)
Inventor
Kazuhisa Ishiguro
和久 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Nigata Semitsu Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006176149A priority Critical patent/JP2008010909A/ja
Priority to CNA2007800238484A priority patent/CN101479947A/zh
Priority to US12/306,687 priority patent/US20090310723A1/en
Priority to PCT/JP2007/052443 priority patent/WO2008001510A1/ja
Publication of JP2008010909A publication Critical patent/JP2008010909A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Noise Elimination (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

【課題】妨害波の受信時にRF段の最適な利得を設定できるようにし、2信号妨害波が入力されたときに生じる相互変調歪み特性を改善し、所望の受信感度を得ることができるようにする。
【解決手段】周波数変換回路4の出力に妨害波のアンテナレベルを検出するための回路(AGCアンプ8、第2のA/D変換回路9)を設け、希望波と妨害波のアンテナ端のレベルをDSP10で計算し、それぞれのレベルに応じてアンテナダンピング回路2、LNA3あるいは周波数変換回路4の利得を調整することにより、希望波と妨害波のレベルに応じてRF段の最適な利得配分を設定できるようにする。
【選択図】 図1

Description

本発明は自動利得制御回路に関し、特に、ラジオ受信機などの無線通信装置に強い信号が入力されたときにおける信号の歪みを抑制するためのAGC動作を行う回路に関するものである。
通常、ラジオ受信機などの無線通信装置では、受信信号の利得を調整するためにAGC(Automatic Gain Control)回路が設けられている。RF(Radio Frequency)AGC回路は、アンテナで受信された高周波信号(RF信号)のゲインを調節して、受信信号のレベルを一定に保つようにするものである。RF−AGCは、アンテナダンピング回路での減衰量やLNA(Low Noise Amplifier)等の利得を制御することで実現できる。
RF−AGC回路は、アンテナ入力信号の電界強度が閾値より大きくないときは動作せず、受信信号のゲインを下げることはない。しかし、アンテナに強電界の信号が入力されて電界強度が閾値を超えると、RF−AGC回路が動作して受信信号のゲインを下げることにより、無線通信装置に過大な電力が加えられないようにする。
従来、アンテナダンピング回路とLNAのAGC処理を、DSP(Digital Signal Processor)を用いてデジタル信号処理として行うようにした技術が提案されている(例えば、特許文献1参照)。この特許文献1に記載の技術では、LNAより出力される広帯域のRF信号のレベル、IF(Intermediate Frequency)アンプより出力される中帯域の中間周波信号(IF信号)のレベル、IFフィルタより出力される狭帯域のIF信号のレベルをそれぞれ検出してデジタル信号に変換し、DSPが各帯域の信号レベルに基づいてアンテナダンピング回路およびLNAの利得調整の可否および利得調整量を決定するようにしている。
WO2005/053171号公報
図6は、DSPを用いてアンテナダンピング回路とLNAのAGC処理を行う従来のラジオ受信機の構成を示す図である。図6において、アンテナ101で受信したRF信号は、アンテナダンピング回路102およびLNA103を通過して周波数変換回路104に供給される。この周波数変換回路104により、LNA103から供給されるRF信号と、図示しない局部発振回路から供給される局部発振信号とが混合され、周波数変換によりIF信号が生成される。周波数変換回路104より出力されたIF信号は、BPF105において帯域制限が行われることによって、希望周波数の1局のみが含まれる狭帯域のIF信号となる。
BPF105より出力された狭帯域のIF信号は、IFアンプ106により増幅された後、第1のA/D変換回路107によりアナログ−デジタル変換が施され、デジタルデータとなる。こうして得られた狭帯域のデジタルIF信号は、DSP111に入力される。DSP111では、第1のA/D変換回路107より入力された狭帯域のデジタルIF信号をベースバンド信号に復調する処理が行われ、得られたベースバンド信号が外部に出力される。
LNA103より出力された広帯域のRF信号(希望波および妨害波の両方が含まれる信号)は、検波回路108にも供給される。そして、RF−AGC処理のために、当該広帯域のRF信号のレベルが検波回路108で検出され、そのRF信号のレベルと所定の閾値とが比較器109において比較される。比較器109からは、RF信号の検出レベルと所定の閾値との大小関係を表す信号が出力される。さらに、その比較器109から出力された信号が第2のA/D変換回路110によりデジタル信号に変換されて、DSP111に供給される。
次いで、第2のA/D変換回路110からのデジタル信号に基づいて、DSP111によりAGC信号が生成され、D/A変換回路112に供給される。D/A変換回路112によりアナログ信号とされたAGC信号は、インタフェース回路113を介してアンテナダンピング回路102またはLNA103に供給され、アンテナダンピング回路102での減衰量またはLNA103での利得が制御される。このようにして、RF信号のレベルが比較器109にあらかじめ設定された閾値に収束するように、DSP111、D/A変換回路112、インタフェース回路113を介してアンテナダンピング回路102およびLNA103の利得がアナログ的に制御される。
ここで、検波回路108で検出される信号のレベルは、希望波と妨害波との両方が含まれる広帯域のRF信号のレベルである。そのため、その検出レベルが希望波のものか妨害波のものかを区別することができない。このため、比較器109の閾値は、希望波のみが入力されたときにRF信号が歪まないように設定された値を用いるのが一般的である。つまり、RF−AGCの閾値は希望波のレベルに対して最適となるように設定されている。
一方、IFアンプ106から出力されるIF信号を第1のA/D変換回路107でデジタル信号に変換し、これをDSP111に供給することによって、希望波のみのレベルをDSP111にて検出することが可能である。図6に示すラジオ受信機では、DSP111において希望波のレベルと所定値とを比較し、希望波のレベルが所定値より小さいときに、RSSI(Received Signal Strength Indicator)信号を出力することにより、アンテナダンピング回路102での減衰量やLNA103での利得を適切に制御するようにしている。
もしRSSI信号がないと、希望波のレベルが所定値より小さく、妨害波のレベルが所定値より大きいときは、第2のA/D変換回路110より供給される信号によりRF−AGC回路が働き、RF信号の利得が下げられてしまう。この場合は、妨害波と共に希望波の利得も下げられ、元々小さいレベルが更に小さくなってしまうので、感度抑圧により所望の受信感度が取れない問題を生じる。これに対して、RSSI信号を用いた場合には、希望波のレベルが所定値より小さいときは、妨害波のレベルが所定値より大きくても、RF信号の利得を或る値以下には下げないように制御される。これにより、感度抑圧の問題を回避できる。
上述のように、図6に示す従来の自動利得制御回路では、比較器109の閾値が希望波のレベルに対して最適となるように設定されている。この場合は、特に希望波のみが入力されたときには、受信感度を落とさないように利得を制御し、RF信号に歪みが生じないようにすることが可能である。
しかしながら、従来の自動利得制御回路では、AGCの閾値が希望波に対して最適となるように設定されており、妨害波に対して最適な利得設定ができない。そのため、希望波と共に妨害波も入力されたときには、受信感度を落とすことなくRF信号の利得を最適に制御することが困難となる。特に、2信号妨害波(周波数が近接した2つの信号にそれぞれ含まれる妨害波)が入力されたときには相互変調歪み特性が悪化し、所望の受信感度を得ることができないという問題があった。
また、希望波のレベルが所定値より小さいときに妨害波によるAGC動作で感度抑圧が起こる不都合を防ぐために、RSSI信号を用いてAGCの動作を制御する手法を用いた場合、RF信号の利得を変えたときにRSSI信号のレベルが変化してしまうため、妨害波の受信時にRF信号の最適な利得設定ができないという問題があった。
本発明は、このような問題を解決するために成されたものであり、妨害波の受信時にRF−AGC回路の最適な利得を設定できるようにすることを目的とする。特に、2信号妨害波が入力されたときに生じる相互変調歪み特性を改善し、所望の受信感度を得ることができるようにすることを目的としている。
上記した課題を解決するために、本発明では、希望波周波数のレベルおよび妨害波周波数のレベルを検出するレベル検出部と、レベル検出部により検出されるレベルと利得調整部により調整すべき受信信号の利得とを対応付けたテーブル情報を記憶したテーブル情報記憶部と、レベル検出部により検出されたレベルに基づいてテーブル情報を参照し、利得調整部による受信信号の利得の調整を制御する制御部とを備えている。
上記のように構成した本発明によれば、受信信号について検出される希望波周波数の信号レベルと妨害波周波数の信号レベルとに基づいて、受信信号の利得調整を行うべきか否か、行う場合にはどの程度利得を調整するべきかが制御部によってテーブル情報に基づいてインテリジェントに判断され、その結果に基づいて利得調整が行われるので、妨害波の受信時に受信信号の利得を最適に設定することができるようになる。特に、2信号妨害波が入力されたときに生じる相互変調歪み特性を大幅に改善することができ、所望の受信感度を得ることができるようになる。
以下、本発明の一実施形態を図面に基づいて説明する。図1は、本発明の自動利得制御回路を実施したラジオ受信機の構成例を示す図である。図1に示すように、本実施形態によるラジオ受信機は、アンテナ1、アンテナダンピング回路2
、LNA3、周波数変換回路4、BPF5、IFアンプ6、第1のA/D変換回路7、AGCアンプ8、第2のA/D変換回路9、DSP10、インタフェース回路11およびテーブル情報記憶部12を備えて構成されている。これらの構成(アンテナ1を除く)は、例えばCMOS(Complementary Metal Oxide Semiconductor)プロセスにより1つの半導体チップに集積されている。
アンテナダンピング回路2は、アンテナ1で受信したRF信号(希望波周波数および妨害波周波数を含む比較的広帯域の放送波信号)を、インタフェース回路11より供給される制御信号に応じて可変設定された減衰度に制御する。LNA3は、アンテナダンピング回路2を通過したRF信号を低雑音で増幅する。LNA3の利得は、インタフェース回路11より供給される制御信号に応じて制御される。
LNA3により増幅された信号は、周波数変換回路4に供給される。周波数変換回路4は、LNA3から供給されるRF信号と、図示しない局部発振回路から供給される局部発振信号とを混合し、周波数変換を行ってIF信号を生成して出力する。この周波数変換回路4も利得調整機能を有しており、その利得が、インタフェース回路11より供給される制御信号に応じて制御される。
上述のアンテナダンピング回路2、LNA3および周波数変換回路4により、本発明の利得調整部が構成されている。BPF5は、周波数変換回路4より供給されたIF信号に対して帯域制限を行って、希望波周波数のみが含まれる狭帯域のIF信号を抽出する。
IFアンプ6は、BPF5より出力された狭帯域のIF信号を増幅する。第1のA/D変換回路7は、IFアンプ6より出力されたIF信号をアナログ−デジタル変換する。このようにしてデジタルデータとされた狭帯域のデジタルIF信号は、DSP10に入力される。DSP10は、その機能構成として、復調部10a、第1のレベル検出部10b、第2のレベル検出部10cおよび制御部10dを備えている。復調部10aは、第1のA/D変換回路7より入力された狭帯域のデジタルIF信号をベースバンド信号に復調して出力する。
AGCアンプ8は、周波数変換回路4より出力された広帯域のIF信号を増幅する。第2のA/D変換回路9は、AGCアンプ8より出力されたIF信号をアナログ−デジタル変換する。このようにしてデジタルデータとされた広帯域のデジタルIF信号は、DSP10に入力される。
DSP10の第1のレベル検出部10bは、第1のA/D変換回路7より入力される狭帯域デジタルIF信号に基づいて、アンテナ1で受信された信号に含まれる希望波周波数の受信電界強度(希望波のアンテナレベル)を検出する。また、第2のレベル検出部10cは、第1のA/D変換回路7より入力される狭帯域デジタルIF信号と、第2のA/D変換回路9より入力される広帯域デジタルIF信号とに基づいて、アンテナ1で受信された信号に含まれる妨害波周波数の受信電界強度(妨害波のアンテナレベル)を検出する。
また、DSP10の制御部10dは、第1および第2のレベル検出部10b,10cにより検出された希望波のアンテナレベルおよび妨害波のアンテナレベルに基づいて、テーブル情報記憶部12に記憶されているテーブル情報(詳しくは後述する)を参照し、RF段の利得調整部(アンテナダンピング回路2、LNA3および周波数変換回路4)による受信信号の利得の調整を制御する。
すなわち、制御部10dは、テーブル情報を参照することにより、RF段の利得を制御するための制御データを生成する。そして、この制御データをインタフェース回路11に出力する。インタフェース回路11は、DSP10から供給される制御データに基づいて、アンテナダンピング回路2、LNA3および周波数変換回路4の利得を制御するための制御信号を生成し、アンテナダンピング回路2、LNA3および周波数変換回路4に供給する。これにより、RF段における受信信号の利得を制御する。
インタフェース回路11は、制御部10dから供給される制御データをデコードするデコーダと、当該デコーダの出力に基づいて切り替えが制御されるアナログスイッチとを備え、アナログスイッチの切り替えでRF段における受信信号の利得を制御する。このような構成のため、テーブル情報記憶部12に記憶されているテーブル情報によってアナログスイッチを直接制御し、RF段の利得をデジタル的に制御することができる。
ここで、DSP10による希望波のアンテナレベルおよび妨害波のアンテナレベルの検出方法について説明する。まず、希望波のアンテナレベルVDは、次の(式1)に示す演算によって求めることができる。
VD=VIFO+Grf+Gif ・・・(式1)
ただし、
VIFO:希望波のIFアンプ出力レベル
Grf:RF段(アンテナダンピング回路2、LNA3、周波数変換回路4)の合計利得
Gif:IFアンプ6の利得
なお、第1のA/D変換回路7からDSP10に入力されるIF信号は、希望波周波数のみが含まれる狭帯域のIF信号である。したがって、第1のA/D変換回路7からDSP10に入力されるIF信号のレベルをDSP10が検出することにより、希望波のIFアンプ出力レベルVIFOは簡単に求めることができる。また、RF段の合計利得Grfは、DSP10が自身で制御してインタフェース回路11を介してアンテナダンピング回路2、LNA3および周波数変換回路4に設定した利得の合計であるから、DSP10自身が把握している。また、図示はしていないが、第1のA/D変換回路7の最大入力を超えないようにDSP10によってIFアンプ6の利得Gifが調整されている(IF−AGC)ため、IFアンプ6の利得GifはDSP10が把握している。
一方、第2のA/D変換回路9からDSP10に入力される広帯域デジタルIF信号は、希望波周波数および妨害波周波数の両方が含まれる広帯域のIF信号である。したがって、その信号レベルVAGCは、次の(式2)で表される。
VAGC=√{(VD(Grf+Gagc))2+(VUD(Grf+Gagc))2} ・・・(式2)
ただし、
VUD:妨害波のアンテナレベル
Gagc:AGCアンプ8の利得
なお、妨害波が2波のときは、広帯域デジタルIF信号のレベルVAGCは次の(式3)で与えられる。ただし、2波の妨害波レベルは同一とする。
VAGC=√{(VD(Grf+Gagc))2+2(VUD(Grf+Gagc))2} ・・・(式3)
ここで、AGCアンプ8の利得は固定値であるから、これをDSP10においてあらかじめ把握しておくことが可能である。したがって、上記(式1)〜(式3)から、広帯域デジタルIF信号のレベルVAGCと希望波のIFアンプ出力レベルVIFOとが分かれば、妨害波のアンテナレベルVUDを求めることができる。上述のように、DSP10は、第1のA/D変換回路7から入力されるIF信号のレベルを検出することにより、希望波のIFアンプ出力レベルVIFOを簡単に求めることができる。また、DSP10は、第2のA/D変換回路9から入力されるIF信号のレベルを検出することにより、広帯域デジタルIF信号のレベルVAGCを簡単に求めることができる。
以上のように、周波数変換回路4の出力段にAGCアンプ8と第2のA/D変換回路9とを配置し、妨害波のアンテナレベルを検出するための専用の信号パスを設けることにより、上述の(式2)または(式3)より妨害波のアンテナレベルVUDを求めることができる。
次に、テーブル情報記憶部12に記憶されているテーブル情報について説明する。本実施形態のテーブル情報は、DSP10により検出される希望波のアンテナレベルVDおよび妨害波のアンテナレベルVUDと、RF段の利得調整部により調整すべき受信信号の利得とを対応付けた情報である。具体的には、希望波のアンテナレベルVDと利得調整部により調整すべき受信信号の利得とを対応付けた第1のテーブル情報と、希望波のアンテナレベルVDおよび妨害波のアンテナレベルVUDと利得調整部により調整すべき受信信号の利得とを対応付けた第2のテーブル情報とを有している。
DSP10の制御部10dは、上述のようにして検出した希望波のアンテナレベルVDおよび妨害波のアンテナレベルVUDに基づいて、第1のテーブル情報および第2のテーブル情報の何れかを参照し、RF段における受信信号の利得の調整を制御する。具体的には、妨害波のアンテナレベルVUDが所定値より小さいときには第1のテーブル情報を参照し、妨害波のアンテナレベルVUDが所定値以上のときには第2のテーブル情報を参照して、RF段における受信信号の利得の調整を制御する。
図2は、第1のテーブル情報の例を示す図である。また、図3は、第2のテーブル情報の例を示す図である。例えば、妨害波のアンテナレベルVUDが第1の所定値より小さく、希望波のアンテナレベルVDが第2の所定値より大きいときには、図2に例示した第1のテーブル情報により定められた利得配分表を利用する。制御部10dは、この第1のテーブル情報に基づいて、アンテナダンピング回路2の利得Ga、LNA3の利得Gnおよび周波数変換回路4の利得Gmを、希望波のアンテナレベルVDに応じて順次制御することにより、受信信号の歪みの発生を改善する。
図2の例では、希望波のアンテナレベルVDが60[dBμ]以上のときAGCを動作させて、アンテナダンピング回路2、LNA3および周波数変換回路4の利得を制御するようになっている。具体的には、希望波のアンテナレベルVDが60〜90[dBμ]のときに、まずLNA3で受信信号の減衰を行う。また、希望波のアンテナレベルVDが100[dBμ]以上のときは、LNA3の利得を下げるだけでは減衰量が不足するので、更にアンテナダンピング回路2でも利得を下げるようにしている。
なお、図2の例では周波数変換回路4の利得は全く調整していないが、最初に周波数変換回路4の利得を制御するようにしても良い。相互変調歪みは主にアンテナ1、LNA3で発生するが、システム構成によっては、希望波の入力レベルが小さいときに周波数変換回路4の利得を調整することにより相互変調歪みが改善される。
図2に示す第1のテーブル情報として、希望波のアンテナレベルVDに応じた各段の最適な利得配分を決めた表を作成することにより、希望波のアンテナレベルVDから最適な利得設定を制御することができる。なお、希望波のアンテナレベルVDに応じた各段の最適な利得配分はシミュレーション値に基づき設定することが可能であるが、最終的には、図1に示す回路が実装されたICを用い評価して決めることになる。
また、例えば、妨害波のアンテナレベルVUDが第1の所定値より大きいときには、相互変調歪みの問題が発生する。この場合は、図3に例示した第2のテーブル情報により定められた利得配分表を利用して利得の調整を行う。すなわち、制御部10dは、第2のテーブル情報に基づいて、アンテナダンピング回路2の利得Ga、LNA3の利得Gnおよび周波数変換回路4の利得Gmを、希望波のアンテナレベルVDおよび妨害波のアンテナレベルVUDに応じて順次制御することにより、受信信号の歪みの発生を改善する。
図3の例では、妨害波のアンテナレベルVUDが50[dBμ]以上のときには、希望波のアンテナレベルVDが小さくてもAGCを動作させて、アンテナダンピング回路2、LNA3および周波数変換回路4の利得を制御するようになっている。例えば、希望波のアンテナレベルVDが50[dBμ]、妨害波のアンテナレベルVUDが50[dBμ]とすると、アンテナダンピング回路2の利得Ga、LNA3の利得Gn、周波数変換回路4の利得Gmは、それぞれGa=0[dB]、Gn=20[dB]、Gm=20[dB]に設定される。また、フィールドの状態が変化してVD=50[dBμ]、VUD=70[dBμ]になったとすると、利得設定がGa=0[dB]、Gn=0[dB]、Gm=20[dB]となるように制御される。
図3に示す第2のテーブル情報として、妨害波のアンテナレベルに応じた各段の最適な利得配分を決めた表を作成することにより、妨害波のアンテナレベルVUDから最適な利得設定を制御することができる。なお、妨害波のアンテナレベルVUDに応じた各段の最適な利得配分はシミュレーション値に基づき設定することが可能であるが、最終的には、図1に示す回路が実装されたICを用い評価して決めることになる。
以上詳しく説明したように、本実施形態では、周波数変換回路4の出力に妨害波のアンテナレベルVUDを検出するための回路を設けることにより、希望波に加えて妨害波のアンテナ端のレベルVD,VUDをDSP10で計算し、それぞれのレベルVD,VUDに応じてアンテナダンピング回路2、LNA3あるいは周波数変換回路4の利得を適正に設定するようにしている。これにより、希望波と妨害波のレベルに応じてRF段の最適な利得配分を設定できるので、ノイズおよび歪み特性を最適化することができ、所望の受信感度を得ることができるようになる。RF段の最適な利得配分を設定できるため、特に2信号妨害波が入力されたときに生じる相互変調歪み特性を改善し、所望の受信感度を得ることができるようになる。
図4は、ラジオ受信機に2信号妨害波が入力されたときの相互変調特性を示す図である。図4において、符号Aで示すグラフは、図6に示した従来のラジオ受信機に2信号妨害波が入力されたときの相互変調特性を示す。また、符号Bで示すグラフは、図1に示した本実施形態のラジオ受信機に2信号妨害波が入力されたときの相互変調特性を示す。ここでは、FM復調出力のS/Nを30[dB]確保できるときの希望波と妨害波のレベルを示している。
例えば、妨害波のアンテナレベルVUDが100[dBμ]のとき、従来方式のRF−AGCでは希望波の入力レベルが約72[dBμ]無いとS/Nを30[dB]確保することができない。これに対して、本実施形態のRF−AGCでは、約46[dBμ]の希望波入力レベルでS/Nを30[dB]確保することができる。
また、図3の例では、希望波のアンテナレベルVDが10[dBμ]と小さく、妨害波のアンテナレベルVUDが50[dBμ]以上のときにも、LNA3の利得Gnを減らしている。これは、シミュレーション値に基づき設定されたものであり、S/Nを30[dB]確保することができる利得配分例である。従来はRF段の利得をアナログ的に制御しているため、VD=10[dBμ]、VUD=50[dBμ]以上のときにRF段の利得を減少させると、S/N=30[dB]の点で制御が収束する保証は無く、感度低下までRF段の利得が減少してしまう。これに対して、本実施形態では利得をデジタル的に制御しているので、S/N=30[dB]を確保することができる。
なお、上記実施形態では、図2および図3のようなテーブル情報を用いてRF段の利得を設定する例について説明したが、本発明はこれに限定されない。 例えば、図2に示す第1のテーブル情報を図3に示す第2のテーブル情報に追加して1つのテーブル情報としても良い。ただし、第2のテーブル情報は希望波、妨害波のアンテナレベルVD,VUDに対して利得設定を行っているため、複雑になる。AGC制御において使用頻度の高い妨害波のアンテナレベルVUDが第1の所定値より低い場合のために、図2のような簡素なテーブルを用意しておいた方が好ましい。また、希望波のアンテナレベルや妨害波のアンテナレベルに応じた可変閾値をAGCループ内で設定できれば、必ずしもテーブル情報は用いなくても良い。
また、上記実施形態では、DSP10から出力されるデジタルのAGC信号をインタフェース回路11にダイレクトに入力しているが、これに限定されない。例えば、DSP10とインタフェース回路11との間にD/A変換回路を配置するようにしても良い。例えば、5ビットのD/A変換回路を用い、LNA3のゲートバイアス電位を制御する場合、32段階の分解能でLNA3の利得を制御可能である。この場合、インタフェース回路11は、D/A変換回路の出力信号に基づいてLNA3のAGCの閾値を決定する閾値決定回路とを備える。このように、LNA3の閾値を変化させて利得制御を行えば、細かい利得制御が可能となる。この場合の制御テーブルの例を図5に示す。
図1に示した実施形態の場合は、インタフェース回路11にアナログスイッチを用いるため、AM等の細かい利得制御を必要とする場合、多くのアナログスイッチが必要となり、インタフェース回路11が煩雑になる。これに対して、DSP10とインタフェース回路11との間にD/A変換回路を配置した構成の場合は、多くのアナログスイッチが不要なため、インタフェース回路11を簡素化することができる。一方、図1の実施形態の場合は、D/A変換回路が不要で、DSP10でRF段の利得を直接制御できるため、システムを簡素化できるというメリットを有する。
また、上記実施形態では、利得調整部としてアンテナダンピング回路2、LNA3、周波数変換回路4の3つを設ける例について説明したが、必ずしも3つ全てを設ける必要はない。例えば、アンテナダンピング回路2とLNA3のみ(周波数変換回路4は固定利得とする)を利得調整部としても良い。
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明は、ラジオ受信機などの無線通信装置に強い信号が入力されたときにおける信号の歪みを抑制するためのAGC動作を行う自動利得調整回路に有用である。
本発明の自動利得制御回路を実施したラジオ受信機の構成例を示す図である。 本実施形態による第1のテーブル情報の例を示す図である。 本実施形態による第2のテーブル情報の例を示す図である。 ラジオ受信機に2信号妨害波が入力されたときの相互変調特性を示す図である。 DSPとインタフェース回路との間にD/A変換回路を配置した場合に用いる制御テーブルの例を示す図である。 DSPを用いてアンテナダンピング回路とLNAのAGC処理を行う従来のラジオ受信機の構成を示す図である。
符号の説明
1 アンテナ
2 アンテナダンピング回路
3 LNA
4 周波数変換回路
5 BPF
6 IFアンプ
7 第1のA/D変換回路
8 AGCアンプ
9 第2のA/D変換回路
10 DSP
10a 復調部
10b 第1のレベル検出部
10c 第2のレベル検出部
10d 制御部
11 インタフェース回路
12 テーブル情報記憶部

Claims (7)

  1. 受信信号の利得を調整する利得調整部と、
    上記受信信号に含まれる希望波周波数のレベルを検出する第1のレベル検出部と、
    上記受信信号に含まれる妨害波周波数のレベルを検出する第2のレベル検出部と、
    上記第1および第2のレベル検出部により検出されるレベルと上記利得調整部により調整すべき受信信号の利得とを対応付けたテーブル情報を記憶したテーブル情報記憶部と、
    上記第1のレベル検出部により検出された上記希望波周波数のレベルおよび上記第2のレベル検出部により検出された上記妨害波周波数のレベルに基づいて、上記テーブル情報を参照し、上記利得調整部による受信信号の利得の調整を制御する制御部とを備えたことを特徴とする自動利得制御回路。
  2. 上記テーブル情報記憶部は、上記第1のレベル検出部により検出される上記希望波周波数のレベルと上記利得調整部により調整すべき受信信号の利得とを対応付けた第1のテーブル情報と、上記第1のレベル検出部により検出される上記希望波周波数のレベルおよび上記第2のレベル検出部により検出される上記妨害波周波数のレベルと上記利得調整部により調整すべき受信信号の利得とを対応付けた第2のテーブル情報とを記憶して成り、
    上記制御部は、上記第1のレベル検出部により検出された上記希望波周波数のレベルおよび上記第2のレベル検出部により検出された上記妨害波周波数のレベルに基づいて、上記第1および第2のテーブル情報の何れかを参照し、上記利得調整部による受信信号の利得の調整を制御することを特徴とする請求項1に記載の自動利得制御回路。
  3. 上記制御部は、上記第2のレベル検出部により検出された上記妨害波周波数のレベルが所定値より小さいときには上記第1のテーブル情報を参照し、上記第2のレベル検出部により検出された上記妨害波周波数のレベルが上記所定値以上のときには上記第2のテーブル情報を参照して、上記利得調整部による受信信号の利得の調整を制御することを特徴とする請求項2に記載の自動利得制御回路。
  4. 上記第1のレベル検出部、上記第2のレベル検出部および上記制御部はデジタル信号処理部により構成されていることを特徴とする請求項1〜3の何れか1項に記載の自動利得制御回路。
  5. 上記利得調整部で利得が調整された受信信号に対して周波数変換処理を行う周波数変換回路より出力された広帯域の中間周波信号を増幅する増幅回路と、
    上記増幅回路により増幅された広帯域の中間周波信号をデジタル信号に変換して上記デジタル信号処理部に供給するA/D変換回路とを備えたことを特徴とする請求項4に記載の自動利得制御回路。
  6. 上記利得調整部による受信信号の利得の調整を制御するために上記制御部から出力される制御データをデコードするデコーダと、
    上記デコーダの出力に基づいて切り替えが制御されるアナログスイッチとを備え、
    上記アナログスイッチの切り替えで上記利得調整部による受信信号の利得を制御するようにしたことを特徴とする請求項1〜5の何れか1項に記載の自動利得制御回路。
  7. 上記利得調整部による受信信号の利得の調整を制御するために上記制御部から出力される制御データをアナログ信号に変換するD/A変換回路と、
    上記D/A変換回路の出力信号に基づいて上記利得調整部における利得制御の閾値を決定する閾値決定回路とを備え、
    上記閾値を変化させることにより上記利得調整部による受信信号の利得を制御するようにしたことを特徴とする請求項1〜5の何れか1項に記載の自動利得制御回路。
JP2006176149A 2006-06-27 2006-06-27 自動利得制御回路 Pending JP2008010909A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006176149A JP2008010909A (ja) 2006-06-27 2006-06-27 自動利得制御回路
CNA2007800238484A CN101479947A (zh) 2006-06-27 2007-02-06 自动增益控制电路
US12/306,687 US20090310723A1 (en) 2006-06-27 2007-02-06 Automatic gain control circuit
PCT/JP2007/052443 WO2008001510A1 (fr) 2006-06-27 2007-02-06 Circuit de commande de gain automatique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006176149A JP2008010909A (ja) 2006-06-27 2006-06-27 自動利得制御回路

Publications (1)

Publication Number Publication Date
JP2008010909A true JP2008010909A (ja) 2008-01-17

Family

ID=38845285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006176149A Pending JP2008010909A (ja) 2006-06-27 2006-06-27 自動利得制御回路

Country Status (4)

Country Link
US (1) US20090310723A1 (ja)
JP (1) JP2008010909A (ja)
CN (1) CN101479947A (ja)
WO (1) WO2008001510A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232722A (ja) * 2009-03-25 2010-10-14 Denso Corp 携帯機
JP2012191428A (ja) * 2011-03-10 2012-10-04 Casio Comput Co Ltd 受信装置、および、プログラム
JP2016005009A (ja) * 2014-06-13 2016-01-12 株式会社デンソー 受信装置
CN113310400A (zh) * 2021-05-26 2021-08-27 桂林电子科技大学 一种闭环控制的激光干涉测量同步动态增益补偿方法
WO2021192124A1 (ja) * 2020-03-26 2021-09-30 三菱電機株式会社 受信装置及び制御方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843094B2 (ja) * 2010-04-19 2011-12-21 カシオ計算機株式会社 受信装置、および、プログラム
JP2012195735A (ja) * 2011-03-16 2012-10-11 Sony Corp 利得制御回路、通信装置、電子機器、及び、利得制御方法
US9001941B2 (en) * 2012-01-31 2015-04-07 Analog Devices, Inc. Method and apparatus to independently control front end gain and baseband gain
TWI565232B (zh) * 2014-04-16 2017-01-01 微晶片科技公司 增益控制方法、模組與使用其的無線信號接收器
GB2533300B (en) * 2014-12-15 2017-03-22 Nordic Semiconductor Asa Packet-based radio receiver with automatic gain control
CN104954033B (zh) * 2015-05-29 2017-07-28 复旦大学 一种用于ofdm系统的快速自动增益控制电路及方法
EP3513456B1 (en) * 2016-10-13 2021-04-28 Telefonaktiebolaget LM Ericsson (PUBL) Method and device for beam forming
CN111399001B (zh) * 2020-03-31 2022-05-06 和芯星通科技(北京)有限公司 一种处理宽带干扰方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192705A (ja) * 1990-11-27 1992-07-10 Fujitsu Ltd 自動利得制御回路
JP2000137046A (ja) * 1998-08-10 2000-05-16 Sony Tektronix Corp 広帯域信号アナライザ
JP2001086172A (ja) * 1999-09-10 2001-03-30 Fujitsu Ltd 受信機
JP2005278122A (ja) * 2004-03-26 2005-10-06 Mitsubishi Electric Corp 受信機
JP2006011994A (ja) * 2004-06-29 2006-01-12 Auto Recovery Technology:Kk 携帯電話のメモリバックアップ装置
JP2006511994A (ja) * 2002-12-20 2006-04-06 ソニー ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 放送信号監視方法及び利得制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752851B2 (ja) * 1987-09-02 1995-06-05 松下電器産業株式会社 Fm受信装置
US6356067B1 (en) * 1998-08-10 2002-03-12 Sony/Tektronix Corporation Wide band signal analyzer with wide band and narrow band signal processors
JP4383248B2 (ja) * 2003-06-19 2009-12-16 Necエレクトロニクス株式会社 半導体装置の製造方法
KR100565306B1 (ko) * 2003-11-22 2006-03-30 엘지전자 주식회사 이동통신 수신단의 증폭 오프셋 조정장치
TW200518450A (en) * 2003-11-26 2005-06-01 Niigata Seimitsu Co Ltd Automatic gain control device
JP2005333182A (ja) * 2004-05-18 2005-12-02 Sony Ericsson Mobilecommunications Japan Inc フィルタ装置、携帯無線通信端末
JP2006166367A (ja) * 2004-12-10 2006-06-22 Pioneer Electronic Corp 高周波受信機および隣接妨害波の低減方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192705A (ja) * 1990-11-27 1992-07-10 Fujitsu Ltd 自動利得制御回路
JP2000137046A (ja) * 1998-08-10 2000-05-16 Sony Tektronix Corp 広帯域信号アナライザ
JP2001086172A (ja) * 1999-09-10 2001-03-30 Fujitsu Ltd 受信機
JP2006511994A (ja) * 2002-12-20 2006-04-06 ソニー ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 放送信号監視方法及び利得制御装置
JP2005278122A (ja) * 2004-03-26 2005-10-06 Mitsubishi Electric Corp 受信機
JP2006011994A (ja) * 2004-06-29 2006-01-12 Auto Recovery Technology:Kk 携帯電話のメモリバックアップ装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232722A (ja) * 2009-03-25 2010-10-14 Denso Corp 携帯機
JP2012191428A (ja) * 2011-03-10 2012-10-04 Casio Comput Co Ltd 受信装置、および、プログラム
JP2016005009A (ja) * 2014-06-13 2016-01-12 株式会社デンソー 受信装置
WO2021192124A1 (ja) * 2020-03-26 2021-09-30 三菱電機株式会社 受信装置及び制御方法
JPWO2021192124A1 (ja) * 2020-03-26 2021-09-30
JP7229421B2 (ja) 2020-03-26 2023-02-27 三菱電機株式会社 受信装置及び制御方法
CN113310400A (zh) * 2021-05-26 2021-08-27 桂林电子科技大学 一种闭环控制的激光干涉测量同步动态增益补偿方法
CN113310400B (zh) * 2021-05-26 2022-03-15 桂林电子科技大学 一种闭环控制的激光干涉测量同步动态增益补偿方法

Also Published As

Publication number Publication date
CN101479947A (zh) 2009-07-08
WO2008001510A1 (fr) 2008-01-03
US20090310723A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP2008010909A (ja) 自動利得制御回路
JP4204589B2 (ja) 自動利得制御装置
US6741844B2 (en) Receiver for audio enhancement and method therefor
JPH11136154A (ja) 受信装置
US7460890B2 (en) Bi-modal RF architecture for low power devices
KR100818002B1 (ko) 자동 이득 제어 회로 및 제어 방법
KR20070119612A (ko) 자동 이득 제어 전환-포인트의 동적 제어를 위한 시스템 및동작 방법
JP2007097123A (ja) 高周波受信装置
WO2007113931A1 (ja) 受信機
JP4387435B2 (ja) 自動利得制御装置
JP5453195B2 (ja) 高周波受信装置及び無線受信機
JP2004147000A (ja) Agcシステム
JP2009027329A (ja) 自動利得制御回路
JP2001086172A (ja) 受信機
US8013767B2 (en) Analogue-to-digital converter (ADC) dynamic range and gain control
JP2009177568A (ja) 受信装置とこれを用いた電子機器
JP2009111848A (ja) 相互変調妨害検出回路
US8284876B2 (en) Automatic gain control circuit
JP2008193442A (ja) 無線受信装置および無線受信方法
JP2009164981A (ja) 受信機
JP2009111849A (ja) 相互変調妨害検出回路
JP2004304568A (ja) 受信回路およびこれを用いた移動無線受信機
JP2006287572A (ja) アンプシステム及びアンプシステムの制御方法
JP2006253886A (ja) 受信装置
JP2006270582A (ja) 受信回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090602

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20091020

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706