JP2003324365A

JP2003324365A - 高周波受信用集積回路およびそれを備えた高周波受信装置

Info

Publication number: JP2003324365A
Application number: JP2002127565A
Authority: JP
Inventors: Toshifumi Akiyama; 利文秋山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-04-26
Filing date: 2002-04-26
Publication date: 2003-11-14

Abstract

(57)【要約】【課題】高周波受信用集積回路において、位相雑音特
性を悪化させるインダクタを含むタンク回路を内蔵して
も、良好な位相雑音特性を確保する。【解決手段】受信ＩＣ１において、第１ローカル信号
を発生するＶＣＯ回路１ｆの発振周波数を整数分周比型
のＰＬＬ回路１ｈによりステップ周波数間隔で制御する
一方、第２ローカル信号を発生するＶＣＯ回路１ｇの発
振周波数を分数分周比型のＰＬＬ回路１ｉによりステッ
プ周波数間隔で制御する。ＰＬＬ回路の位相雑音は、整
数分周比型のＰＬＬ回路１ｈについてステップ周波数が
小さくなる（分周比が大きくなる）ほど悪く、分数分周
比型のＰＬＬ回路１ｉについて基準信号発生器５の基準
周波数が低いほど悪くなる。そこで、ＶＣＯ回路１ｆの
ステップ周波数を基準周波数と同じにして従来より高く
するとともに、高い基準周波数を分周せずにそのままＰ
ＬＬ回路１ｉで用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広帯域の受信周波
数で位相雑音特性を要求されるＣＡＴＶ用チューナなど
の高周波受信装置に用いられる高周波受信用集積回路で
あって、より詳しくは、ＰＬＬ(Phase Locked Loop)回路
によってローカル信号の周波数を制御する高周波受信用
集積回路およびそれを用いた高周波受信装置に関するも
のである。

【０００２】

【従来の技術】例えば、従来の高周波受信装置のチュー
ナは、例えば、図７に示すような集積回路１１によって
構成されている。この集積回路１１は、増幅回路１１ａ
〜１１ｃ、ミキサー回路１１ｄ・１１ｅ、ＶＣＯ回路１
１ｆ・１１ｇおよびＰＬＬ回路１１ｈ・１１ｉを含んで
おり、例えば、特開平９−９３１５２号公報に開示され
ているような、いわゆるダブルコンバージョン方式の受
信回路を構成している。

【０００３】上記の集積回路１１では、入力されたＲＦ
信号（高周波信号）が、増幅回路１１ａで増幅された
後、ミキサー回路１１ｄで第１中間周波数に変換され
る。その第１中間周波信号は、集積回路１１の外部に設
けられたバンドパスフィルター１３で帯域制限される。
このバンドパスフィルター１３は、チャンネル幅にほぼ
等しい帯域を持っている。バンドパスフィルター１３を
経た信号は、集積回路１１内に戻り、増幅回路１１ｂで
増幅され、さらにミキサー回路１１ｅで第２中間周波数
に変換された後、増幅回路１１ｃで増幅されて出力され
る。

【０００４】ミキサー回路１１ｄでは、局部発振回路と
してのＶＣＯ回路１１ｆで発生したローカル信号（ＶＣ
Ｏ回路１１ｆの発振周波数を有する）と入力信号とが混
合されることによって、ＲＦ信号がＩＦ信号（中間周波
信号）に変換される。ＶＣＯ回路１１ｆの発振周波数
は、集積回路１１の外部に設けられたタンク回路１４の
容量をＰＬＬ回路１１ｈで調整することによって一定に
制御される。

【０００５】一方、ミキサー回路１１ｅでは、局部発振
回路としてのＶＣＯ回路１１ｇで発生したローカル信号
（ＶＣＯ回路１１ｇの発振周波数を有する）と第１中間
周波信号とが混合されることによって、増幅回路１１ｂ
を経た第１中間周波信号が第２の中間周波信号（ＩＦ信
号）に変換される。ＶＣＯ回路１１ｇの発振周波数は、
集積回路１１の外部に設けられたタンク回路１５の静電
容量をＰＬＬ回路１１ｉで調整することによって一定に
制御される。

【０００６】ところで、上記のＰＬＬ回路１１ｈ・１１
ｉは、整数分周比型（Integer−Ｎ型）のＰＬＬ回路で
構成されている。ＰＬＬ回路１１ｈ・１１ｉのステップ
周波数ｆstepである２５０ｋＨｚと６２．５ｋＨｚ／５
０ｋＨｚは、基準信号発生器１６で発生した４ＭＨｚの
基準信号をそれぞれＰＬＬ回路１１ｈ・１１ｉで分周す
ることによって得られる。ＰＬＬ回路１１ｈのステップ
周波数ｆstepは、チャンネル幅より十分小さい数百ｋＨ
ｚオーダーに設定される。また、ＰＬＬ回路１１ｉのス
テップ周波数ｆstepを米国で使用されている６２．５ｋ
Ｈｚと欧州で使用されている５０ｋＨｚとで切り替える
ために、ＰＬＬ回路１１ｉ内の分周回路の分周比を変更
するなどしている。基準信号発生器１６は、水晶振動発
振器などからなり、集積回路１１の外部に設けられる。

【０００７】また、従来の他の高周波受信装置のチュー
ナは、例えば、図８に示すような集積回路１２によって
構成されている。この集積回路１２は、例えば、特開平
６−１０４７８８号公報に開示されているような、いわ
ゆるシングルコンバージョン方式のチューナを形成して
おり、増幅回路１２ａ・１２ｂ、ミキサー回路１２ｃ、
ＶＣＯ回路１２ｄおよびＰＬＬ回路１２ｅを含んでい
る。

【０００８】上記の集積回路１２では、入力されたＲＦ
信号（高周波信号）が、増幅回路１２ａで増幅された
後、ミキサー回路１２ｃで中間周波数に変換された後、
増幅回路１２ｂで増幅されてＩＦ信号（中間周波信号）
として出力される。

【０００９】ミキサー回路１２ｃでは、局部発振回路と
してのＶＣＯ回路１２ｄで発生したローカル信号（ＶＣ
Ｏ回路１２ｄの発振周波数を有する）とＲＦ信号とが混
合されることによって、ＲＦ信号がＩＦ信号に変換され
る。ＶＣＯ回路１２ｄの発振周波数は、集積回路１２の
外部に設けられたタンク回路１４の容量をＰＬＬ回路１
２ｅで調整することによって一定に制御される。

【００１０】上記のＰＬＬ回路１２ｅは、前述のＰＬＬ
回路１１ｈと同様、整数分周比型（Integer−Ｎ型）の
ＰＬＬ回路で構成されており、そのステップ周波数が、
基準信号発生器１６で発生した４ＭＨｚの基準信号を分
周することによって得られる。

【００１１】

【発明が解決しようとする課題】しかしながら、一般
に、上記のようなチューナを構成する集積回路において
は、タンク回路に含まれるインダクタをそれぞれの内部
に設けようとすると、インダクタが外部に設けられた
（外付けの）構成と比べてＱ値が低くなるため、位相雑
音性能を悪化させるという問題があり、これがタンク回
路を内蔵する集積回路の実現を妨げていた。それゆえ、
上記の集積回路１１・１２においても、タンク回路１４
・１５を外付けにして設けなければならず、これらの外
付け部品を削減することができなかった。このため、集
積回路１１・１２が有する外付け部品用の接続端子もそ
れに応じて設ける必要がある上、基板上で外付け部品を
実装するスペースを確保する必要がある。

【００１２】また、前記のチューナでは、方式によるス
テップ周波数の違いを、分周回路の切り替えや、基準信
号発生器１６で得られる基準周波数の変更などによって
対応していた。ステップ周波数は、国や地域に応じて異
なっており、例えば、米国では６２．５ｋＨｚが使用さ
れ、欧州では５０ｋＨｚまたは６２．５ｋＨｚが使用さ
れている。このため、米国向けの６２．５ｋＨｚで使用
されていた従来のチューナを欧州向けの５０ｋＨｚで使
用する場合には、基準信号発生器１６の基準周波数をそ
の０．８倍の周波数に変更するため、基準信号発生器１
６そのものを置き換えたり、発振周波数を変換する手段
を設けたりする必要がある。

【００１３】本発明は、上記の事情に鑑みてなされたも
のであって、インダクタを含むタンク回路を内蔵した良
好な位相雑音特性を有する高周波受信用集積回路を提供
することを主な目的としており、さらには、ステップ周
波数の異なる複数の方式の高周波信号を基準周波数変更
することなく受信できる高周波受信用集積回路を提供す
ることを目的としている。

【００１４】

【課題を解決するための手段】本発明の高周波受信用集
積回路は、上記の課題を解決するために、第１ローカル
信号を発生する第１ローカル信号発生回路、入力信号と
第１ローカル信号とを混合する第１混合回路、前記第１
ローカル信号発振回路の発振周波数を変化させる第１周
波数可変回路、および前記第１周波数可変回路を制御す
ることによって第１ローカル信号発生回路の発振周波数
を設定された一定値に制御する第１ＰＬＬ回路を有し、
入力信号の周波数を第１中間周波数に変換する第１周波
数変換部と、第２ローカル信号を発生する第２ローカル
信号発生回路、前記第１混合回路を経た信号と第２ロー
カル信号とを混合する第２混合回路、前記第２ローカル
信号発振回路の発振周波数を変化させる第２周波数可変
回路、および前記第２周波数可変回路を制御することに
よって前記第２ローカル信号発生回路の発振周波数を設
定された一定値に制御する第２ＰＬＬ回路を有し、前記
第１混合回路を経た信号の周波数を第２中間周波数に変
換する第２周波数変換部とを備え、前記第２ＰＬＬ回路
が、分数分周比型のＰＬＬ回路によって構成されている
ことを特徴としている。

【００１５】ＰＬＬ回路の位相雑音は、ＰＬＬ回路を構
成する各部の位相雑音によって決定されるが、分数分周
比型のＰＬＬ回路の位相雑音については基準周波数の位
相雑音の依存性が高い。具体的には、基準周波数が高い
ほど位相雑音が良くなる。上記の構成では、第２ＰＬＬ
回路が分数分周比型のＰＬＬ回路によって構成されてい
るので、高い基準周波数を分周せずにそのまま第２ＰＬ
Ｌ回路で使用することで、第２ＰＬＬ回路の位相雑音を
向上させることができる。それゆえ、位相雑音の悪化を
招くタンク回路として設けられる第１および第２周波数
可変回路を高周波受信用集積回路に内蔵しても、集積回
路全体の位相雑音特性を実用可能な範囲に向上させるこ
とができる。

【００１６】上記の高周波受信用集積回路においては、
上記第１ＰＬＬ回路が、分数分周比型のＰＬＬ回路によ
って構成されていることが好ましい。この構成では、第
１ＰＬＬ回路でも第２ＰＬＬ回路と同様に位相雑音特性
を向上させることができる。

【００１７】上記の高周波受信用集積回路においては、
前記第１ＰＬＬ回路が整数分周比型のＰＬＬ回路であ
り、前記第１ＰＬＬ回路のステップ周波数が基準信号の
基準周波数に設定されていることが好ましい。整数分周
比型のＰＬＬ回路で発生する位相雑音は、ステップ周波
数（換言すれば分周比）による依存性が高く、ステップ
周波数が高いほど分周比を大きくする必要がなく、向上
する。そこで、第１ＰＬＬ回路を整数分周比型のＰＬＬ
で構成するとともに、第１ＰＬＬ回路のステップ周波数
を基準周波数に設定して分周比を１にすることにより、
第１ＰＬＬ回路の位相雑音特性が向上する。

【００１８】上記の高周波受信用集積回路においては、
前記第２ＰＬＬ回路のステップ周波数が、ステップ周波
数の異なる複数の方式で用いられるステップ周波数の最
大公約数の周波数に設定されていることが好ましい。こ
のような構成では、第２ＰＬＬ回路において、上記のよ
うに設定されたステップ周波数の間隔で第２ローカル信
号発生回路の発信周波数を制御するので、ステップ周波
数の異なる各方式で信号を受信することができる。

【００１９】本発明の高周波受信装置は、前記の各高周
波受信用集積回路と、前記第１周波数変換回路と前記第
２周波数変換回路との間に設けられ、前記第１周波数変
換回路から出力される信号の通過周波数帯域を制限する
フィルターと、前記第１ＰＬＬ回路および前記第２ＰＬ
Ｌ回路に基準周波数を有する基準信号を与える基準信号
発生器とを備えていることを特徴としている。

【００２０】前記の高周波受信用集積回路にフィルター
および基準信号発生器を付加することによって、いわゆ
るダブルコンバージョン方式の高周波受信装置が形成さ
れる。

【００２１】前記の高周波受信装置においては、前記フ
ィルターの帯域幅が、前記フィルターに入力される信号
の帯域幅とステップ周波数の２倍の幅との和の帯域幅に
設定されていることが好ましい。フィルターの帯域幅が
このような帯域幅に設定されることによって、入力信号
が第１混合回路において基準周波数毎にロックされた第
１ローカル信号によって周波数変換されるときに、第１
中間周波数に±（基準周波数）の誤差が含まれるが、フ
ィルターがその誤差も含めて第１中間周波数の信号を通
過させることができる。

【００２２】本発明の他の高周波受信用集積回路は、ロ
ーカル信号を発生するローカル信号発生回路と、入力信
号とローカル信号とを混合する混合回路と、前記ローカ
ル信号発振回路の発振周波数を変化させる周波数可変回
路と、および前記周波数可変回路を制御することによっ
てローカル信号発生回路の発振周波数を設定された一定
値に制御するＰＬＬ回路とを備え、前記ＰＬＬ回路は、
分数分周比型のＰＬＬによって構成されていることを特
徴としている。

【００２３】上記の構成では、ＰＬＬ回路が分周比型の
ＰＬＬによって構成されるので、前述の高周波受信用集
積回路と同様、高い基準周波数を分周せずにそのままＰ
ＬＬ回路で使用することで、ＰＬＬ回路の位相雑音を向
上させることができる。それゆえ、位相雑音の悪化を招
くタンク回路として設けられる周波数可変回路を高周波
受信用集積回路に内蔵しても、集積回路全体の位相雑音
特性を実用可能な範囲に向上させることができる。

【００２４】この高周波受信用集積回路においては、前
記ＰＬＬ回路のステップ周波数が、複数の方式で使われ
るステップ周波数の最大公約数の周波数に設定されてい
ることが好ましい。このような構成では、ＰＬＬ回路に
おいて、上記のように設定されたステップ周波数の間隔
でローカル信号発生回路の発信周波数を制御するので、
ステップ周波数の異なる各方式で信号を受信することが
できる。

【００２５】本発明の他の高周波受信装置は、上記の高
周波受信用集積回路と、前記ＰＬＬ回路に基準周波数を
有する基準信号を与える基準信号発生器とを備えている
ことを特徴としている。

【００２６】前記の高周波受信用集積回路に基準信号発
生器を付加することによって、いわゆるシングルコンバ
ージョン方式の高周波受信装置が形成される。

【００２７】前記の各高周波受信装置は、５０ＭＨｚ〜
１ＧＨｚの高周波信号が入力されるケーブルテレビジョ
ン用チューナであることが好ましい。これにより、日
本、米国および欧州の各国の周波数帯域で定まる５０Ｍ
Ｈｚ〜９００ＭＨｚのＲＦ信号の受信が可能になる。

【００２８】

【発明の実施の形態】本発明の実施の形態について図１
ないし図６に基づいて説明すれば、以下の通りである。

【００２９】本実施の一形態に係る高周波受信装置は、
図２に示すように、受信ＩＣ１と、復調回路３と、制御
回路４とを備えている。

【００３０】高周波受信用集積回路としての受信ＩＣ１
は、入力されたＲＦ信号から所望のチャンネルの信号を
選択して、ＩＦ信号に変換する回路を形成する集積回路
である。本高周波受信装置がＣＡＴＶ（ケーブルテレビ
ジョン）の受信装置として適用されるように、受信ＩＣ
１は、数１０ＭＨｚ〜１ＧＨｚの周波数範囲のＲＦ信号
（高周波信号）をＩＦ信号（中間周波信号）に変換する
ように、周波数可変範囲が設定されている。これによ
り、日本、米国および欧州の各国の周波数帯域で定まる
５０ＭＨｚ〜９００ＭＨｚのＲＦ信号の受信が可能にな
る。

【００３１】復調回路３は、受信ＩＣ１からのＩＦ信号
を復調して復調信号を出力するとともに、ＩＦ信号に基
づいて、受信ＩＣ１の増幅回路１ａ・１ｃに与えるため
のＲＦＡＧＣ制御信号を生成する回路である。この復
調回路３は、デジタルで処理を行うように構成されてい
る回路であれば、ＤＳＰやＬＳＩなどによって構成する
ことが可能である。

【００３２】制御回路４は、復調回路３からの制御信号
に基づいて、受信ＩＣ１に与えるための制御信号を発生
する回路であり、マイクロコンピュータなどによって構
成されている。受信ＩＣ１にあたえる制御信号として
は、後述するＰＬＬ回路１ｈ・１ｉ内の分周回路（図３
および図４に示すプリスケーラ２２・３２およびプログ
ラマブル分周器２３・３３）に与えるための分周比設定
用の信号や分周比切り替えのための制御信号が用意され
ている。一方、復調回路３に与える制御信号としては、
デジタル復調に用いられる各種のタイミング信号が用意
されている。

【００３３】続いて、受信ＩＣ１の詳細について説明す
る。

【００３４】受信ＩＣ１は、図１に示すように、増幅回
路１ａ〜１ｃ、ミキサー回路１ｄ・１ｅ、ＶＣＯ回路１
ｆ・１ｇ、ＰＬＬ回路１ｈ・１ｉおよびタンク回路１ｊ
・１ｋを内蔵している。この受信ＩＣは、ＰＬＬ回路１
ｈ・１ｉを中心とするＰＬＬ周波数シンセサイザ方式の
ローカル発振周波数制御部を有するとともに、ダブルコ
ンバージョン方式の受信回路を構成している。

【００３５】上記の受信ＩＣ１においては、増幅回路１
ａ、ミキサー回路１ｄ、ＶＣＯ回路１ｆ、ＰＬＬ回路１
ｈおよびタンク回路１ｊによって、ＲＦ信号を後述の第
１ＩＦ信号に変換するアップコンバータ部１ｘ（第１周
波数変換部）が構成され、増幅回路１ｂ・１ｃ、ミキサ
ー回路１ｅ、ＶＣＯ回路１ｇ、ＰＬＬ回路１ｉおよびタ
ンク回路１ｋによって第１ＩＦ信号を第２ＩＦ信号に変
換するダウンコンバータ部１ｙ（第２周波数変換部）が
構成される。

【００３６】受信ＩＣ１には、基準信号発生器５および
バンドパスフィルター６が外付けされている。

【００３７】基準信号発生器５は、水晶振動子や水晶発
振器などの安定して発振する高精度の発振器であり、基
準信号ＲＥＦ（リファレンスクロック）を発生する。基
準信号発生器５の基準周波数は、例えば、４ＭＨｚに設
定されるが、それに限らず、例えば８ＭＨｚであっても
よい。また、基準周波数は、４ＭＨｚに限らず、１ＭＨ
ｚの任意の周波数であってもよい。

【００３８】バンドパスフィルター６は、チャンネル幅
にほぼ等しい通過帯域幅を持っており、ミキサー回路１
ｄから出力される後述の第１ＲＦ信号の帯域を制限す
る。バンドパスフィルター６は、入力される第１ＩＦ信
号の帯域幅にステップ周波数の２倍の幅を加えた帯域幅
を有している。

【００３９】なお、ディスクリートで構成していた従来
の高周波受信装置におけるバンドパスフィルターでは、
第１ＩＦ信号の帯域幅より少し広い程度の通過帯域幅を
有している。このようなバンドパスフィルターをそ備え
た高周波受信装置では、アップコンバータ部の周波数ス
テップを位相雑音の許される範囲で低い周波数に設定
し、かつバンドパスフィルターの通過帯域幅を狭くする
ように設計されている。

【００４０】増幅回路１ａは、入力されたＲＦ信号（高
周波信号）を、復調回路３によって与えられるＲＦＡ
ＧＣ制御信号に基づいて制御したゲインで増幅する回路
である。

【００４１】ミキサー回路１ｄは、ＶＣＯ回路１ｆで発
生した第１ローカル信号（ＶＣＯ回路１ｆの発振周波数
を有する）と増幅回路１ａで増幅されたＲＦ信号とを混
合することによって、ＲＦ信号を第１ＩＦ信号（第１中
間周波信号）に変換する回路である。

【００４２】第１ローカル信号発生回路としてのＶＣＯ
回路１ｆは、上記の第１ローカル信号を発生する発振回
路である。ＶＣＯ回路１ｆの発振周波数は、タンク回路
１ｊの静電容量に基づいて制御され、ＲＦ信号の周波数
よりも高い周波数に設定されている。ＰＬＬ回路１ｈが
ロックしたときのＶＣＯ回路１ｆのステップ周波数ｆst
epは、基準信号ＲＥＦの基準周波数と同じ４ＭＨｚに設
定されている。

【００４３】第１周波数可変回路としてのタンク回路１
ｊは、可変容量ダイオードなどの可変容量素子とインダ
クタとからなる同調機構（ＬＣ発振器）を含んでおり、
ＰＬＬ回路１ｈから与えられる制御電圧に基づいて静電
容量（可変容量素子の静電容量）が制御されることによ
って、ＶＣＯ回路１ｆの発振周波数を変化させる。例え
ば、可変容量ダイオードを備えているタンク回路１ｊで
は、可変容量ダイオードの両端子間に印加される逆方向
の制御電圧によって静電容量が変化し、制御電圧が大き
いほど静電容量が小さくなる。

【００４４】第１ＰＬＬ回路としてのＰＬＬ回路１ｈ
は、ＶＣＯ回路１ｆからのローカル信号を基準信号発生
器５からの基準信号ＲＥＦを基に生成される複数の分周
信号に一致させるように制御する回路である。このＰＬ
Ｌ回路１ｈは、後述するプログラマブル分周器２３を含
んでおり、このプログラマブル分周器２３の分周比を適
当に変更することによって、任意のチャンネルに応じた
ローカル信号をＶＣＯ回路１ｆに発生させる。また、Ｐ
ＬＬ回路１ｈのステップ周波数ｆstepは、基準信号ＲＥ
Ｆの基準周波数と同じ４ＭＨｚに設定されている。ＰＬ
Ｌ回路１ｈについては、後に詳しく説明する。

【００４５】なお、上記のステップ周波数ｆstepは、必
ずしも基準周波数と同じでなくてもよい。前述のよう
に、第１ＩＦ信号の帯域を制限するには、バンドパスフ
ィルター６の帯域幅を第１ＩＦ信号の帯域幅にステップ
周波数ｆstepの２倍の幅を加えた値に設定するが、例え
ば、基準周波数が前述のように８ＭＨｚに設定されてい
る場合は、ステップ周波数ｆstepも８ＭＨｚに設定する
と、バンドパスフィルター６の帯域幅が大きくなりすぎ
て、必要な減衰特性を得ることが困難になる。そこで、
８ＭＨｚの基準周波数を１／２に分周した周波数をステ
ップ周波数ｆstepに設定することによって、バンドパス
フィルター６の帯域を広げる必要がなくなる。

【００４６】増幅回路１ｂは、前述のバンドパスフィル
ター６を経て帯域制限された第１ＩＦ信号を、制御回路
４によって与えられる上記のＲＦＡＧＣ制御信号に基
づいて制御したゲインで増幅する回路である。

【００４７】ミキサー回路１ｅは、ＶＣＯ回路１ｇで発
生した第２ローカル信号（ＶＣＯ回路１ｇの発振周波数
を有する）と増幅回路１ｂで増幅された第１ＩＦ信号と
を混合することによって、第１ＩＦ信号を第２ＩＦ信号
（第２中間周波信号）に変換する回路である。

【００４８】第２ローカル信号発生回路としてのＶＣＯ
回路１ｇは、上記の第２ローカル信号を発生する電圧制
御型の発振回路である。ＶＣＯ回路１ｇの発振周波数
は、タンク回路１ｋの静電容量に基づいて制御され、Ｒ
Ｆ信号の周波数よりも高く設定されている。ＰＬＬ回路
１ｉがロックしたときのＶＣＯ回路１ｇのステップ周波
数ｆstepは、米国および欧州で使用される６２．５ｋＨ
ｚと欧州で使用される５０ｋＨｚとの最大公約数の１
２．５ｋＨｚに設定されている。

【００４９】第２周波数可変回路としてのタンク回路１
ｋは、前述のタンク回路１ｊと同様、可変容量ダイオー
ドなどの可変容量素子とインダクタとからなる同調機構
（ＬＣ発振器）を含んでいる。このタンク回路１ｋは、
ＰＬＬ回路１ｉから与えられる制御電圧に基づいて静電
容量が制御されることによって、ＶＣＯ回路１ｇの発振
周波数を変化させる。

【００５０】第２ＰＬＬ回路としてのＰＬＬ回路１ｉ
は、ＶＣＯ回路１ｇからのローカル信号を基準信号発生
器５からの基準信号ＲＥＦを基に生成される複数の分周
信号に一致させるように制御する回路である。このＰＬ
Ｌ回路１ｉは、後述するプログラマブル分周器３３を含
んでおり、このプログラマブル分周器３３の分周比を適
当に変更することによって、任意のチャンネルに応じた
ローカル信号をＶＣＯ回路１ｇに発生させる。ＰＬＬ回
路１ｉについては、後に詳しく説明する。

【００５１】ＰＬＬ回路１ｉのステップ周波数ｆstep
は、米国および欧州で使用される６２．５ｋＨｚと欧州
で使用される５０ｋＨｚとの最大公約数の１２．５ｋＨ
ｚに設定されている。これにより、米国および欧州のい
ずれの方式でも、基準信号発生器５を変更することなく
ステップ周波数の異なる複数の方式のＲＦ信号を周波数
変換することができる。

【００５２】なお、ＶＣＯ回路１ｇのステップ周波数ｆ
stepは、上記の最大公約数である１２．５ｋＨｚである
必要はなく、例えば、米国および欧州の両方式で使用さ
れる６２．５ｋＨｚと５０ｋＨｚとの公約数であればよ
く、同様に両方式に対応できる。ただし、ＰＬＬ回路１
ｉのステップ周波数ｆstepは、その値が小さくなるほど
分周回路の規模が大きくなるので、上記の最大公約数を
用いることが好ましい。また、米国や欧州に限らず、他
の国や地域で用いられている様々な２種類以上の方式に
応じてＰＬＬ回路１ｉのステップ周波数ｆstepを設定す
れば、それらの方式に対応できることは勿論である。

【００５３】ＰＬＬ回路１ｈは、図３に示すような整数
分周比型（Integer−Ｎ型）のＰＬＬ回路（以降、ＩＮ
型ＰＬＬ回路と称する）２１で構成されている。このＩ
Ｎ型ＰＬＬ回路２１は、プリスケーラ２２、プログラマ
ブル分周器２３、位相周波数検出器２４およびループフ
ィルター２５を有している。また、ＶＣＯ回路２６は、
前述のＶＣＯ回路１ｆ、ＶＣＯ回路１ｇまたは後述する
ＶＣＯ回路２ｄ（図６参照）と、それぞれ対になるタン
ク回路１ｊ、タンク回路１ｋまたはタンク回路２ｆとを
含んで構成されている。

【００５４】プリスケーラ２２は、プログラマブル分周
器２３での分周動作が容易になるように、ＶＣＯ回路２
６から出力されるローカル信号の周波数を予め分周する
前段分周器である。このプリスケーラ２２は、分周のた
めの設定データＣＮＴが、図示しない外部のデータ設定
回路から与えられる。

【００５５】プログラマブル分周器２３は、プリスケー
ラ２２からの前段分周信号をさらに分周して比較信号Ｓ
ＩＧとして出力する回路である。このプログラマブル分
周器２３は、図示はしないが、ＰカウンタおよびＳカウ
ンタを備えており、これらのカウンタにより２段階の分
周を行う。プログラマブル分周器２３には、ＶＣＯ回路
２６の設定周波数に対応した複数の整数の分周比を、外
部より与えられる設定値（プログラムデータ）Ｐ・Ｓに
よってプログラマブルに設定する。

【００５６】位相周波数検出器２４は、プログラマブル
分周器２３からの分周信号ＳＩＧと、基準信号発生器５
からの基準信号ＲＥＦとの位相差や周波数差を誤差信号
として検出する回路である。この位相周波数検出器２４
は、ループフィルター２５内のチャージポンプに与える
ためのチャージポンプ制御信号ＵＰ・ＤＮを出力する。

【００５７】ループフィルター２５は、前段に設けられ
たチャージポンプと、その後段に設けられたローパスフ
ィルターとからなっている。

【００５８】チャージポンプは、ローパスフィルターを
構成するコンデンサの充放電を制御する回路であり、Ｃ
ＭＯＳトランジスタなどによって構成されている。この
チャージポンプは、位相周波数検出器２４での両信号の
誤差が検出されている状態で、チャージポンプ制御信号
ＤＮが“Ｈ”レベルになると、コンデンサが充電するよ
うに、ローパスフィルターを電源に接続する一方、チャ
ージポンプ制御信号ＵＰが“Ｈ”レベルになると、コン
デンサが放電するように、ローパスフィルターをグラン
ドに接続する。また、チャージポンプは、位相周波数検
出器２４での両信号の誤差が検出されていないる状態
（両信号の位相が一致した状態）で、チャージポンプ制
御信号ＤＮ・ＵＰがともに“Ｌ”レベルになると、ロー
パスフィルターを電源およびグランドから切り離して、
コンデンサをホールド（電荷保持）状態にする。

【００５９】ローパスフィルターは、上記のようなコン
デンサの充放電で生じるチャージポンプの電流出力を取
り出してＶＣＯ回路２６の発振周波数を変更するための
補正電圧に変換する。また、ローパスフィルターは、ロ
ック時には、ＶＣＯ回路２６の発振周波数をキャプチャ
レンジ内に保持するように、一定値の補正電圧を出力す
る。

【００６０】ＰＬＬ回路１ｉは、図４に示すような分数
分周比型（Fractional−Ｎ型）のＰＬＬ回路（以降、Ｆ
Ｎ型ＰＬＬ回路と称する）３１で構成されている。この
ＦＮ型ＰＬＬ回路３１は、プリスケーラ３２、プログラ
マブル分周器３３、ΔΣ（デルタ−シグマ）変調器３
４、位相周波数検出器３５およびループフィルター３６
を有している。また、ＶＣＯ回路３７は、前述のＶＣＯ
回路１ｆ、ＶＣＯ回路１ｇまたは後述するＶＣＯ回路２
ｄ（図６参照）と、それぞれ対になるタンク回路１ｊ、
タンク回路１ｋまたはタンク回路２ｆとを含んで構成さ
れている。

【００６１】プリスケーラ３２は、前述のＩＮ型ＰＬＬ
回路２１におけるプリスケーラ２２と同等の機能を有し
ており、ＶＣＯ回路３７から出力されるローカル信号の
周波数を予め分周する前段分周器である。

【００６２】プログラマブル分周器３３は、プリスケー
ラ３２からの前段分周信号をさらに分周して比較信号Ｓ
ＩＧとして出力する回路である。このプログラマブル分
周器３３は、図示はしないが、ＰカウンタおよびＳカウ
ンタを備えており、これらのカウンタにより２段階の分
周を行う。プログラマブル分周器３３には、ＶＣＯ回路
３７の設定周波数に対応した複数の分数数の分周比を、
外部より与えられる設定値（プログラムデータ）Ｐ・Ｓ
によってプログラマブルに設定する。

【００６３】ＦＮ型ＰＬＬ回路は、分周比を分数に設定
することで、良好なＣ／Ｎ特性、低スプリアスおよび高
速ロックアップを実現することができる。分数による分
周は、時間的に分周比を変化させることで実現できる。
例えば、１０．５分周の場合は、１０分周と１１分周と
を交互に切り替えれば、その平均として１０．５分周が
実現できる。また、１０．２５分周の場合は、１０分周
を３回、１１分周を１回繰り返すことにより実現でき
る。

【００６４】しかし、このように交互に（周期性を持っ
て）分周比を切り替えると、分周された結果に、この周
期性が重畳されてしまう。例えば、１０．５分周の場合
では、分周結果が１ＭＨｚであるとすると、０．５ＭＨ
ｚの周波数成分が生成されることになる。この周波数成
分は、ＰＬＬの帯域内であるならば、ＰＬＬ出力にスプ
リアスとなって現れてくる。

【００６５】したがって、このような不都合を回避する
ため、分周比を周期性を持って切り替える手法を用いる
ことはできない。これを換言すれば、少なくとも低周波
数側には、余分な周波数成分が現れないようにする必要
がある。

【００６６】ΔΣ変調器３４は、これを実現する一つの
手法として用いられており、Ｓカウンタ用の分周比の設
定値Ｓを周期的に切り替えることで発生する低周波数側
のノイズを抑制する。

【００６７】位相周波数検出器３５は、前述のＩＮ型Ｐ
ＬＬ回路２１における位相周波数検出器２４と同等の機
能を有しており、プログラマブル分周器３３からの分周
信号ＳＩＧと、基準信号発生器５からの基準信号ＲＥＦ
との位相差や周波数差を誤差信号として検出する回路で
ある。この位相周波数検出器３５は、ループフィルター
３６内のチャージポンプに与えるためのチャージポンプ
制御信号ＵＰ・ＤＮを出力する。

【００６８】ループフィルター３６は、前述のＩＮ型Ｐ
ＬＬ回路２１におけるループフィルター２５と同等の機
能を有しており、位相周波数検出器３５のチャージポン
プ制御信号ＵＰ・ＤＮによってチャージポンプを制御し
て、ＶＣＯ回路３７の発振周波数を変更または保持する
ための補正値電圧を出力する。

【００６９】続いて、上記のように構成される受信ＩＣ
１の動作について説明する。

【００７０】まず、受信ＩＣ１に入力されたＲＦ信号
は、増幅回路１ａで増幅された後、ミキサー回路１ｄで
第１中間周波数の第１ＩＦ信号に変換される。このと
き、ミキサー回路１ｄでは、ＶＣＯ回路１ｆで発生した
第１ローカル信号と入力されたＲＦ信号とが混合される
ことによって、ＲＦ信号が第１ＩＦ周波数の第１ＩＦ信
号に変換される。ＶＣＯ回路１ｆの発振周波数は、受信
ＩＣ１内のタンク回路１ｊの静電容量をＰＬＬ回路１ｈ
で調整することによって、設定された一定に制御され
る。

【００７１】その第１ＩＦ信号は、受信ＩＣ１の外部に
設けられたバンドパスフィルター６で帯域制限されて、
受信ＩＣ１内に戻り、増幅回路１ｂで増幅される。バン
ドパスフィルター６の帯域幅は、ＶＣＯ回路１ｆのステ
ップ周波数ｆstepが４ＭＨｚであれば、第１ＩＦ信号の
帯域幅に８ＭＨｚを加えた値に設定される。このような
帯域幅に設定されるのは、ＲＦ信号がミキサー回路１ｄ
で４ＭＨｚ毎にロックされた第１ローカル信号によって
周波数変換されるときに、第１ＩＦ周波数に±４ＭＨｚ
の誤差が含まれるので、バンドパスフィルター６がその
誤差も含めて通過させる必要があるからである。

【００７２】このため、前述のように基準周波数を４Ｍ
Ｈｚではなく８ＭＨｚに設定する場合、バンドパスフィ
ルター６の帯域幅が第１ＩＦ信号の帯域幅に８ＭＨｚを
加えた値に設定されることになる。この場合、バンドパ
スフィルター６の帯域幅が広くなりすぎて、バンドパス
フィルター６に必要な減衰特性を得ることが難しくな
る。したがって、このような場合は、基準周波数を分周
することによって（８ＭＨｚの場合は２分周）、ステッ
プ周波数ｆstepを低下させれば、バンドパスフィルター
６の帯域幅を拡大させずにすむ。

【００７３】増幅回路１ｂを経た信号は、さらにミキサ
ー回路１ｅで第２ＩＦ周波数に変換される。ミキサー回
路１ｅでは、ＶＣＯ回路１ｇで発生した第２ローカル信
号と帯域制限された第１ＩＦ信号とが混合されることに
よって、その第１ＩＦ信号が第２ＩＦ信号（ＩＦ信号）
に変換される。ＶＣＯ回路１ｇの発振周波数は、受信Ｉ
Ｃ１内のタンク回路１ｋの静電容量をＰＬＬ回路１ｉで
調整することによって、設定された一定に制御される。

【００７４】ダブルコンバージョン方式の受信回路で
は、２つのローカル発振周波数（後述する第１および第
２ローカル信号の周波数）が受信帯域よりも高い周波数
に設定される。このため、ローカル信号が入力端に回り
込んでも、受信ＩＣ１の入力段に設けられるフィルター
回路（ハイパスフィルター）で減衰される。

【００７５】ところで、ＰＬＬ回路で発生する位相雑音
は、ＩＮ型ＰＬＬ回路（ＰＬＬ回路２１）ではステップ
周波数（換言すれば分周比）による依存性が高く、ＦＮ
型ＰＬＬ回路（ＰＬＬ回路３１）では基準信号発生器５
の位相雑音による依存性が高い。ここで、分周比をＮと
し、基準信号発生器５の位相雑音を−ＸｄＢｃ／Ｈｚと
すれば、一般にＰＬＬ回路の位相雑音ＰＮは、ＰＮ＝−
Ｘ＋２０＊ｌｏｇ（Ｎ）で表される。例えば、ＩＮ型Ｐ
ＬＬ回路では、ステップ周波数ｆstepが６２．５ｋＨｚ
であり、ＶＣＯ回路１ｆの発振周波数が１０００ＭＨｚ
である場合、その発振周波数をプリスケーラ２２および
プログラマブル分周器２３で１６分周する。この場合の
位相雑音は理想的に、ＰＮ＝−Ｘ＋２０＊ｌｏｇ（１
６）となり、基準信号発生器５の位相雑音より２４ｄＢ
悪くなる。

【００７６】したがって、ステップ周波数が低いと、そ
れだけ分周比を大きくする必要があるので、上記のよう
に、ＩＮ型ＰＬＬ回路に対して分周比による依存性の高
い位相雑音ＰＮは分周比が大きくなるほど悪化してしま
う。

【００７７】そこで、本実施の形態では、ＶＣＯ回路１
ｆのステップ周波数ｆstepを例えば基準周波数に設定し
て従来の回路より高めて分周比を小さくすることによ
り、ＰＬＬ回路１ｈの位相雑音特性を向上させている。
具体的には、図７に示した従来の回路では、アップコン
バータ部のＶＣＯ回路１ｆのステップ周波数stepが２５
０ｋＨｚに設定されているが、本受信ＩＣ１では、ＶＣ
Ｏ回路１ｆのステップ周波数stepが従来回路の１０倍以
上である４ＭＨｚに設定されている。これにより、位相
雑音特性を従来回路より大幅に向上させることができ
る。

【００７８】なお、位相雑音は、換言すれば、比較周波
数と比較される基準周波数による依存性が高い。これ
は、周期の短い基準周波数信号で比較すると、位相に対
する感度が高くなることによる。したがって、ＶＣＯ回
路１ｆのからのローカル信号を分周するための分周比の
大小は位相雑音には関与しない。

【００７９】一方、ＦＮ型ＰＬＬ回路では、基準周波数
が４ＭＨｚの場合、ΔΣ変調（ΔΣ変調回路３４）によ
って１０００ＭＨｚと１００４ＭＨｚのクロックを用い
てロックさせるので、分周比はほぼ１となる。このた
め、ｌｏｇ≒０となり、位相雑音ＰＮが基準信号発生器
５の位相雑音に依存する。つまり、同じオフセット周波
数では、基準周波数が高いほど位相雑音が良くなる。

【００８０】そこで、本実施の形態では、高い基準信号
ＲＥＦを分周せずにそのまま用いることにより、ＰＬＬ
回路１ｉの位相雑音特性を向上させている。

【００８１】なお、上記の受信ＩＣ１では、ＰＬＬ回路
１ｈがＩＮ型ＰＬＬ回路からなり、ＰＬＬ回路１ｉがＦ
Ｎ型ＰＬＬ回路からなっているが、両ＰＬＬ回路１ｈ・
１ｉがＦＮ型ＰＬＬ回路からなっていてもよい。

【００８２】この構成では、ダウンコンバータ部のＰＬ
Ｌ回路１ｉもＦＮ型ＰＬＬ回路からなるので、ステップ
周波数ｆstepに関わらず、ＰＬＬ回路１ｉでもＰＬＬ回
路１ｈと同様に位相雑音特性を向上させることができ
る。ただし、ＦＮ型ＰＬＬ回路では、ＰＬＬ回路３１の
ようにΔΣ変調器３４を有しているため、回路規模が大
きくなりがちである。このため、両ＰＬＬ回路１ｈ・１
ｉがＦＮ型ＰＬＬ回路からなる構成は、受信ＩＣ１を小
型化するには、ＰＬＬ回路１ｈがＩＮ型ＰＬＬ回路から
なり、ＰＬＬ回路１ｉがＦＮ型ＰＬＬ回路からなる構成
に比べて不利である。

【００８３】また、上記の受信ＩＣでは、ＰＬＬ回路１
ｈがＦＮ型ＰＬＬ回路からなり、ＰＬＬ回路１ｉがＩＮ
型ＰＬＬ回路からなっていてもよい。この構成では、Ｐ
ＬＬ回路１ｈとＰＬＬ回路１ｉとでステップ周波数を入
れ換える。すなわち、ＰＬＬ回路１ｈのステップ周波数
ｆstepが１２．５ｋＨｚに設定され、ＰＬＬ回路１ｉの
ステップ周波数ｆstepが４ＭＨｚに設定される。ただ
し、このような構成では、リファレンス妨害（ステップ
周波数）が大きくなり、実用には向いていない。

【００８４】したがって、図１に示すＰＬＬ回路１ｈが
ＩＮ型ＰＬＬ回路からなり、ＰＬＬ回路１ｉがＦＮ型Ｐ
ＬＬ回路からなる構成が性能面で最も好ましい。

【００８５】このように、本実施の形態の受信ＩＣ１
は、ダウンコンバータ部のＰＬＬ回路１ｉをＦＮ型ＰＬ
Ｌ回路によって構成することで、ＰＬＬ回路１ｉの位相
雑音における基準周波数の位相雑音の依存性が高くな
る。これにより、高い基準周波数を分周せずにそのまま
ＰＬＬ回路１ｉで使用することで、ＰＬＬ回路１ｉの位
相雑音を向上させることができる。それゆえ、位相雑音
の悪化を招くタンク回路１ｊ・１ｋを受信ＩＣ１に内蔵
しても、受信ＩＣ１全体の位相雑音特性を実用可能な範
囲に向上させることができる。したがって、タンク回路
１ｊ・１ｋを含む高品位の受信ＩＣ１を用いれば、高周
波受信装置の小型化および低コスト化を実現することが
できる。

【００８６】また、ＦＮ型ＰＬＬ回路の位相雑音は、上
記のように、ステップ周波数よりも基準周波数に依存す
ることから、ＶＣＯ回路１ｇのステップ周波数ｆstepを
前述のように複数の方式で共通するような値、例えば複
数の方式のステップ周波数の公約数（望ましくは最大公
約数）に設定したために、ステップ周波数が従来のステ
ップ周波数より低下しても、位相雑音の悪化はほとんど
ない。それゆえ、基準周波数の変更などをすることな
く、ステップ周波数の異なる複数の方式に対し、受信Ｉ
Ｃ１による周波数変換処理を行うことができる。

【００８７】したがって、異なる方式で部品が共通化さ
れるので、在庫の削減を図ることができる。また、受信
ＩＣ１が異なる方式に対応しているので、受信ＩＣ１を
基板に実装して高周波受信装置を作製した後でも、他の
部分を調整することにより、容易に異なる方式に対応す
ることができる。

【００８８】続いて、本発明の実施の他の形態に係る高
周波受信装置について説明する。

【００８９】他の実施の係る高周波受信装置は、図５に
示すように、受信ＩＣ２と、復調回路３と、制御回路４
とを備えている。

【００９０】高周波受信用集積回路としての受信ＩＣ２
は、前述の受信ＩＣ１と同様、入力されたＲＦ信号から
所望のチャンネルの信号を選択して、ＩＦ信号に変換す
る回路を形成する集積回路である。この受信ＩＣ２も、
受信ＩＣ１と同様、数１０ＭＨｚ〜１ＧＨｚの周波数範
囲のＲＦ信号をＩＦ信号に変換することができる。

【００９１】続いて、受信ＩＣ２の詳細について説明す
る。

【００９２】受信ＩＣ２は、図６に示すように、増幅回
路２ａ・２ｂ、ミキサー回路２ｃ、ＶＣＯ回路２ｄ、Ｐ
ＬＬ回路２ｅおよびタンク回路２ｆを内蔵している。こ
の受信ＩＣ２は、ＰＬＬ回路２ｅを中心とするＰＬＬ周
波数シンセサイザ方式のローカル発振周波数制御部を有
するとともに、シングルコンバージョン方式の受信回路
を構成している。また、受信ＩＣ２には、基準信号発生
器５が外付けされている。

【００９３】増幅回路２ａは、前述の増幅回路１ａと同
様、入力されたＲＦ信号（高周波信号）を、復調回路３
によって与えられるＲＦＡＧＣ信号に基づいて制御し
たゲインで増幅する回路である。

【００９４】ミキサー回路２ｃは、ＶＣＯ回路２ｄで発
生したローカル信号（ＶＣＯ回路２ｄの発振周波数を有
する）と増幅回路２ａで増幅されたＲＦ信号とを混合す
ることによって、ＲＦ信号をＩＦ信号（中間周波信号）
に変換する回路である。

【００９５】ローカル信号発生回路としてのＶＣＯ回路
２ｄは、上記のローカル信号を発生する電圧制御型の発
振回路である。ＶＣＯ回路２ｄの発振周波数は、タンク
回路２ｆの静電容量に基づいて制御される。ＶＣＯ回路
２ｄのステップ周波数ｆstepは、前述のＶＣＯ回路１ｇ
のステップ周波数ｆstepと同様に、米国および欧州で使
用される６２．５ｋＨｚと欧州で使用される５０ｋＨｚ
との最大公約数の１２．５ｋＨｚに設定されている。こ
れにより、米国および欧州のいずれの方式でも、基準信
号発生器５を変更することなくステップ周波数の異なる
複数の方式のＲＦ信号を周波数変換することができる。

【００９６】なお、ＶＣＯ回路２ｄのステップ周波数ｆ
stepも、ＶＣＯ回路１ｇのステップ周波数ｆstepと同様
に、上記の最大公約数である１２．５ｋＨｚである必要
はなく、例えば、米国および欧州の両方式で使用される
６２．５ｋＨｚと５０ｋＨｚとの公約数であればよく、
同様に両方式に対応できる。また、米国や欧州に限ら
ず、他の国や地域で用いられている様々な２種類以上の
方式に応じてＶＣＯ回路２ｄのステップ周波数ｆstepを
設定すれば、それらの方式に対応できることは勿論であ
る。

【００９７】周波数可変回路としてのタンク回路２ｆ
は、前述のタンク回路１ｊと同様、可変容量ダイオード
などの可変容量素子とインダクタとからなる同調機構
（ＬＣ発振器）を含んでいる。このタンク回路２ｆは、
ＰＬＬ回路１ｈから与えられる制御電圧に基づいて静電
容量が制御されることによって、ＶＣＯ回路１ｆの発振
周波数を変化させる。

【００９８】ＰＬＬ回路２ｅは、ＶＣＯ回路２ｄからの
ローカル信号を基準信号発生器５からの基準信号ＲＥＦ
を基に生成される複数の分周信号に一致させるように制
御する回路である。このＰＬＬ回路２ｅは、前述のプロ
グラマブル分周器３３を含んでおり、このプログラマブ
ル分周器３３の分周比を適当に変更することによって、
任意のチャンネルに応じたローカル信号をＶＣＯ回路２
ｄに発生させる。また、ＰＬＬ回路２ｅは、前述のＦＮ
型ＰＬＬ回路であるＰＬＬ回路３１により構成されてい
る。

【００９９】続いて、上記のように構成される受信ＩＣ
２の動作について説明する。

【０１００】まず、受信ＩＣ２に入力されたＲＦ信号
は、増幅回路２ａで増幅された後、ミキサー回路２ｃで
ＩＦ（中間周波数）のＩＦ信号に変換される。このと
き、ミキサー回路２ｃでは、ＶＣＯ回路２ｄで発生した
ローカル信号と入力されたＲＦ信号とが混合されること
によって、ＲＦ信号が第１ＩＦ信号に変換される。ＶＣ
Ｏ回路２ｄの発振周波数は、受信ＩＣ２内のタンク回路
２ｅの静電容量をＰＬＬ回路２ｅで調整することによっ
て、ステップ周波数ｆstep間隔で設定された一定に制御
される。そのＩＦ信号は、さらに、増幅回路２ｂで増幅
されて出力される。

【０１０１】シングルコンバージョン方式の受信回路で
は、ローカル信号が受信周波数の数十ＭＨｚ上に設定さ
れる。このため、ローカル信号が入力端に回り込んだと
きの漏れの信号は、減衰することなく増幅回路２ａで増
幅される。それゆえ、ＣＡＴＶにおいては、シングルコ
ンバージョン方式の受信回路は、ケーブルモデムを中心
に、ノイズに強いデジタル通信に用いられる。

【０１０２】この受信ＩＣ２においては、ＰＬＬ回路２
ｅがＦＮ型ＰＬＬ回路からなるので、前述のＰＬＬ回路
１ｉと同様、ＰＬＬ回路２ｅの位相雑音が基準信号発生
器５の位相雑音に依存する。それゆえ、高い基準信号Ｒ
ＥＦを分周せずにそのまま用いることにより、ＰＬＬ回
路２ｅの位相雑音特性が向上する。

【０１０３】このように、本実施の形態の受信ＩＣ２
は、ＰＬＬ回路２ｅをＦＮ型ＰＬＬ回路によって構成す
ることで、ＰＬＬ回路２ｅの位相雑音における基準信号
発振器５の位相雑音の依存性が高くなる。これにより、
高い基準周波数を分周せずにそのままＰＬＬ回路１ｉで
使用することで、ＰＬＬ回路２ｅの位相雑音を向上させ
ることができる。

【０１０４】特に、ＰＬＬ回路がＩＮ型ＰＬＬ回路から
なる、従来のシングルコンバージョン方式の受信用集積
回路では、ステップ周波数を仕様で決められたステップ
周波数に設定する必要があるため、位相雑音特性が悪く
なっていた。これに対し、本受信ＩＣ２を用いることに
よって、位相雑音特性を容易に改善することができる。

【０１０５】それゆえ、位相雑音の悪化を招くタンク回
路２ｆを受信ＩＣ２に内蔵しても、受信ＩＣ２全体の位
相雑音特性を実用可能な範囲に向上させることができ
る。したがって、タンク回路２ｆを含む高品位の受信Ｉ
Ｃ２を用いれば、高周波受信装置の小型化および低コス
ト化を実現することができる。

【０１０６】また、ＦＮ型ＰＬＬ回路の位相雑音は、上
記のように、ステップ周波数よりも基準周波数に依存す
ることから、ＶＣＯ回路２ｄのステップ周波数ｆstepを
前述のように複数の方式で共通するような値、例えば複
数の方式のステップ周波数の公約数（望ましくは最大公
約数）に設定したために、ステップ周波数が従来のステ
ップ周波数より低下しても、位相雑音の悪化はほとんど
ない。それゆえ、基準周波数の変更などをすることな
く、ステップ周波数の異なる複数の方式に対し、受信Ｉ
Ｃ２による周波数変換処理を行うことができる。

【０１０７】したがって、異なる方式で部品が共通化さ
れるので、在庫の削減を図ることができる。また、受信
ＩＣ２が異なる方式に対応しているので、受信ＩＣ２を
基板に実装して高周波受信装置を作製した後でも、他の
部分を調整することにより、容易に異なる方式に対応す
ることができる。

【０１０８】

【発明の効果】以上のように、本発明の高周波受信用集
積回路は、第１ローカル信号を発生する第１ローカル信
号発生回路、入力信号と第１ローカル信号とを混合する
第１混合回路、前記第１ローカル信号発振回路の発振周
波数を変化させる第１周波数可変回路、および前記第１
周波数可変回路を制御することによって第１ローカル信
号発生回路の発振周波数を設定された一定値に制御する
第１ＰＬＬ回路を有し、入力信号の周波数を第１中間周
波数に変換する第１周波数変換部と、第２ローカル信号
を発生する第２ローカル信号発生回路、前記第１混合回
路を経た信号と第２ローカル信号とを混合する第２混合
回路、前記第２ローカル信号発振回路の発振周波数を変
化させる第２周波数可変回路、および前記第２周波数可
変回路を制御することによって前記第２ローカル信号発
生回路の発振周波数を設定された一定値に制御する第２
ＰＬＬ回路を有し、前記第１混合回路を経た信号の周波
数を第２中間周波数に変換する第２周波数変換部とを備
え、前記第２ＰＬＬ回路が、分数分周比型のＰＬＬ回路
によって構成されている。

【０１０９】これにより、第２ＰＬＬ回路が分数分周比
型のＰＬＬ回路によって構成されているので、高い基準
周波数を分周せずにそのまま第２ＰＬＬ回路で使用する
ことで、第２ＰＬＬ回路の位相雑音を向上させることが
できる。それゆえ、位相雑音の悪化を招くタンク回路と
して設けられる第１および第２周波数可変回路を高周波
受信用集積回路に内蔵しても、集積回路全体の位相雑音
特性を実用可能な範囲に向上させることができる。した
がって、タンク回路を内蔵した位相雑音特性の良好な高
周波受信用集積回路を提供することができるとともに、
このような高周波受信用集積回路を備えた高周波受信装
置の小型化および低コスト化を実現することができると
いう効果を奏する。

【０１１０】上記の高周波受信用集積回路においては、
上記第１ＰＬＬ回路が、分数分周比型のＰＬＬ回路によ
って構成されていることにより、第１ＰＬＬ回路でも第
２ＰＬＬ回路と同様に位相雑音特性を向上させることが
できる。したがって、さらに位相雑音特性を向上させる
ことができるという効果を奏する。

【０１１１】上記の高周波受信用集積回路においては、
前記第１ＰＬＬ回路が整数分周比型のＰＬＬ回路であ
り、前記第１ＰＬＬ回路のステップ周波数が基準信号の
基準周波数に設定されていることにより、第１ＰＬＬ回
路の位相雑音特性が向上する。したがって、位相雑音特
性をより一層向上させることができるという効果を奏す
る。

【０１１２】上記の高周波受信用集積回路においては、
前記第２ＰＬＬ回路のステップ周波数が、ステップ周波
数の異なる複数の方式で用いられるステップ周波数の最
大公約数の周波数に設定されることにより、第２ＰＬＬ
回路において、上記のように設定されたステップ周波数
の間隔で第２ローカル信号発生回路の発信周波数が制御
されるので、ステップ周波数の異なる各方式で信号を受
信することができる。したがって、本高周波受信用集積
回路でステップ周波数の異なる多方式の高周波信号を基
準周波数変更することなく受信できるという効果を奏す
る。

【０１１３】本発明の高周波受信装置は、前記の各高周
波受信用集積回路と、前記第１周波数変換回路と前記第
２周波数変換回路との間に設けられ、前記第１周波数変
換回路から出力される信号の通過周波数帯域を制限する
フィルターと、前記第１ＰＬＬ回路および前記第２ＰＬ
Ｌ回路に基準周波数を有する基準信号を与える基準信号
発生器とを備えていることにより、いわゆるダブルコン
バージョン方式の高周波受信装置が形成される。このよ
うな高周波受信装置では、相雑音特性の良好な高周波受
信用集積回路を備えることによって、受信品位が向上す
るとともに、小型化および低コスト化を容易に実現する
ことができるという効果を奏する。

【０１１４】前記の高周波受信装置においては、前記フ
ィルターの帯域幅が、前記フィルターに入力される信号
の帯域幅とステップ周波数の２倍の幅との和の帯域幅に
設定されることによって、第１ローカル信号によって周
波数変換されるときに、第１中間周波数に±（基準周波
数）の誤差が含まれるが、フィルターがその誤差も含め
て第１中間周波数の信号を通過させることができる。し
たがって、第２周波数変換部での周波数変換処理を適正
に行うことができるという効果を奏する。

【０１１５】本発明の他の高周波受信用集積回路は、ロ
ーカル信号を発生するローカル信号発生回路と、入力信
号とローカル信号とを混合する混合回路と、前記ローカ
ル信号発振回路の発振周波数を変化させる周波数可変回
路と、および前記周波数可変回路を制御することによっ
てローカル信号発生回路の発振周波数を設定された一定
値に制御するＰＬＬ回路とを備え、前記ＰＬＬ回路は、
分数分周比型のＰＬＬによって構成されている。

【０１１６】これにより、前述の高周波受信用集積回路
と同様、高い基準周波数を分周せずにそのままＰＬＬ回
路で使用することで、ＰＬＬ回路の位相雑音を向上させ
ることができる。それゆえ、位相雑音の悪化を招くタン
ク回路として設けられる周波数可変回路を高周波受信用
集積回路に内蔵しても、集積回路全体の位相雑音特性を
実用可能な範囲に向上させることができる。したがっ
て、タンク回路を内蔵した位相雑音特性の良好な高周波
受信用集積回路を提供することができるとともに、この
ような高周波受信用集積回路を備えた高周波受信装置の
小型化および低コスト化を実現することができるという
効果を奏する。

【０１１７】この高周波受信用集積回路においては、前
記ＰＬＬ回路のステップ周波数が、複数の方式で使われ
るステップ周波数の最大公約数の周波数に設定されてい
ることにより、ＰＬＬ回路において、上記のように設定
されたステップ周波数の間隔でローカル信号発生回路の
発信周波数を制御するので、ステップ周波数の異なる各
方式で信号を受信することができる。本高周波受信用集
積回路でステップ周波数の異なる多方式の高周波信号を
基準周波数変更することなく受信できるという効果を奏
する。

【０１１８】本発明の他の高周波受信装置は、上記の高
周波受信用集積回路と、前記ＰＬＬ回路に基準周波数を
有する基準信号を与える基準信号発生器とを備えている
ことにより、いわゆるシングルコンバージョン方式の高
周波受信装置が形成される。このような高周波受信装置
では、相雑音特性の良好な高周波受信用集積回路を備え
ることによって、受信品位が向上するとともに、小型化
および低コスト化を容易に実現することができるという
効果を奏する。

【０１１９】前記の各高周波受信装置は、５０ＭＨｚ〜
１ＧＨｚの高周波信号が入力されるケーブルテレビジョ
ン用チューナであることにより、日本、米国および欧州
の各国の周波数帯域で定まる５０ＭＨｚ〜９００ＭＨｚ
のＲＦ信号の受信が可能になる。したがって、前述の受
信品位の高い各国対応の高周波受信装置を提供すること
ができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る高周波受信装置に
おける受信ＩＣの構成を示すブロック図である。

【図２】上記高周波受信装置の構成を示すブロック図で
ある。

【図３】上記受信ＩＣおよび本発明の実施の他の形態に
係る高周波受信装置における受信ＩＣに設けられるＰＬ
Ｌ回路の構成を示すブロック図である。

【図４】図１の受信ＩＣおよび本発明の実施の他の形態
に係る高周波受信装置における受信ＩＣに設けられる他
のＰＬＬ回路の構成を示すブロック図である。

【図５】本発明の実施の他の形態に係る高周波受信装置
の構成を示すブロック図である。

【図６】図５の高周波受信装置における受信ＩＣの構成
を示すブロック図である。

【図７】従来の受信ＩＣの構成を示すブロック図であ
る。

【図８】従来の他の受信ＩＣの構成を示すブロック図で
ある。

【符号の説明】

１・２受信ＩＣ（高周波受信用集積回路）１ｄミキサー回路（第１混合回路）１ｅミキサー回路（第２混合回路）１ｆＶＣＯ回路（第１ローカル信号発生回路）１ｇＶＣＯ回路（第２ローカル信号発生回路）１ｈＰＬＬ回路（第１ＰＬＬ回路）１ｉＰＬＬ回路（第２ＰＬＬ回路）１ｊタンク回路（第１周波数可変回路）１ｋタンク回路（第２周波数可変回路）１ｘアップコンバータ部（第１周波数可変部）２ｃミキサー回路（混合回路）２ｄＶＣＯ回路（ローカル信号発生回路）２ｅＰＬＬ回路（ＰＬＬ回路）２ｆタンク回路（周波数可変回路）１ｙダウンコンバータ部（第２周波数可変部）５基準信号発生器６バンドパスフィルター（フィルター）２１ＰＬＬ回路（整数分周比型ＰＬＬ回路）３１ＰＬＬ回路（分数分周比型ＰＬＬ回路）

Claims

【特許請求の範囲】

【請求項１】第１ローカル信号を発生する第１ローカル
信号発生回路、入力信号と第１ローカル信号とを混合す
る第１混合回路、前記第１ローカル信号発振回路の発振
周波数を変化させる第１周波数可変回路、および前記第
１周波数可変回路を制御することによって第１ローカル
信号発生回路の発振周波数を設定された一定値に制御す
る第１ＰＬＬ回路を有し、入力信号の周波数を第１中間
周波数に変換する第１周波数変換部と、第２ローカル信号を発生する第２ローカル信号発生回
路、前記第１混合回路を経た信号と第２ローカル信号と
を混合する第２混合回路、前記第２ローカル信号発振回
路の発振周波数を変化させる第２周波数可変回路、およ
び前記第２周波数可変回路を制御することによって前記
第２ローカル信号発生回路の発振周波数を設定された一
定値に制御する第２ＰＬＬ回路を有し、前記第１混合回
路を経た信号の周波数を第２中間周波数に変換する第２
周波数変換部とを備え、前記第２ＰＬＬ回路は、分数分周比型のＰＬＬ回路によ
って構成されていることを特徴とする高周波受信用集積
回路。
【請求項２】前記第１ＰＬＬ回路は、分数分周比型のＰ
ＬＬ回路によって構成されていることを特徴とする請求
項１に記載の高周波受信用集積回路。
【請求項３】前記第１ＰＬＬ回路は、整数分周比型のＰ
ＬＬ回路であり、前記第１ＰＬＬ回路のステップ周波数
が、基準信号の基準周波数に設定されていることを特徴
とする請求項１に記載の高周波受信装置。
【請求項４】前記第２ＰＬＬ回路のステップ周波数が、
ステップ周波数の異なる複数の方式で用いられるステッ
プ周波数の最大公約数の周波数に設定されていることを
特徴とする請求項１、２または３に記載の高周波受信用
集積回路。
【請求項５】請求項１、２、３または４に記載の高周波
受信用集積回路を備えた高周波受信装置であって、前記第１周波数変換回路と前記第２周波数変換回路との
間に設けられ、前記第１周波数変換回路から出力される
信号の通過周波数帯域を制限するフィルターと、前記第１ＰＬＬ回路および前記第２ＰＬＬ回路に基準周
波数を有する基準信号を与える基準信号発生器とを備え
ていることを特徴とする高周波受信装置。
【請求項６】前記フィルターの帯域が、前記フィルター
に入力される信号の帯域と２倍のステップ周波数の帯域
との和の帯域に設定されていることを特徴とする請求項
５に記載の高周波受信装置。
【請求項７】ローカル信号を発生するローカル信号発生
回路と、入力信号と前記ローカル信号とを混合する混合回路と、前記ローカル信号発振回路の発振周波数を変化させる周
波数可変回路と、および前記第１周波数可変回路を制御することによって
ローカル信号発生回路の発振周波数を設定された一定値
に制御するＰＬＬ回路とを備え、前記ＰＬＬ回路は、分数分周比型のＰＬＬによって構成
されていることを特徴とする高周波受信用集積回路。
【請求項８】前記ＰＬＬ回路のステップ周波数が、複数
の方式で使われるステップ周波数の最大公約数の周波数
に設定されていることを特徴とする請求項７に記載の高
周波受信用集積回路。
【請求項９】請求項７または８に記載の高周波受信用集
積回路を備えた高周波受信装置であって、前記ＰＬＬ回路に基準周波数を有する基準信号を与える
基準信号発生器を備えていることを特徴とする高周波受
信装置。
【請求項１０】請求項５、６または９に記載の高周波受
信装置であって、５０ＭＨｚ〜１ＧＨｚの周波数信号が
入力されるケーブルテレビジョン用チューナであること
を特徴とする高周波受信装置。