JPH11298325A - 自動起動および停止により位相同期ループを同期まで掃引する装置 - Google Patents

Abstract

(57)【要約】 【課題】 最初に付勢したときまたは位相同期が外れた
ときに自動的に位相同期を得る装置を含む、位相同期ル
ープ（ＰＬＬ）を提供する。 【解決手段】 ＰＬＬ２８は、位相検出器４と、ループ
フィルタ１３と、電圧制御発振器（ＶＣＯ）１４と、Ｖ
ＣＯ１４から位相検出器１６へのフィードバックの他
に、掃引回路３０を備える。掃引回路３０はループフィ
ルタ１３と共に動作して、ＰＬＬ２８が同期していない
ときはＶＣＯ１４に対する制御電圧を自動的に生成し、
ＰＬＬ２８が位相同期を得るまで、または制御電圧がＶ
ＣＯ１４の動的入力範囲内の最大電圧に達するまで、制
御電圧を時間と共に直線的に増加させる。電圧を増加さ
せている間に位相同期が得られない場合は、制御電圧を
時間と共に直線的に減少させて、ＰＬＬ２８を位相同期
を得るまで駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はいわゆる位相同期
ループ(phase locked loop) と呼ぶ形式の周波数制御装
置に関し、好ましい実施の形態ではアナログ位相同期ル
ープに関する。

【０００２】

【従来の技術】位相同期ループ（「ＰＬＬ」）は種々の
電子装置に共通に広く用いられている周波数制御装置で
ある。ＰＬＬは各種の応用に用いることができるもの
で、電圧制御発振器（「ＶＣＯ」）を含む。ＰＬＬはＶ
ＣＯの周波数出力を入力基準信号に従属させ、ＶＣＯ周
波数が入力基準信号の変動を追跡するようにする。多く
の応用に共通する１つの問題は、ＰＬＬが機能する正し
い周波数までＶＣＯを導くために、最初に探索活動を行
う必要があることである。これを、「同期」を得る過程
と呼ぶ。動作の開始時にこのような探索活動を行わない
と、ＶＣＯ周波数は当てもなく変動して、同期を得るこ
とができない。第２の問題は、正しい周波数を見つけて
ＰＬＬが同期を得たら、この探索活動を止めなければな
らないことである。探索して同期を得るという活動は、
ＰＬＬ回路の動作中に何度も起こる可能性がある。

【０００３】ＰＬＬ探索が必要というのは新しいことで
はない。同期を得る方法はこれまで種々知られている。
アナログＰＬＬでＶＣＯを掃引するのに用いられる既知
の装置は、（１）自動始動する正弦波発振器と、（２）
外部の始動／停止命令を必要とする探索回路、の２種類
に大別される。どちらも何らかの欠点がある。

【０００４】自動始動する正弦波探索回路は通常は非常
に複雑であり、回路の探索部分は装置の中の異常に大き
な部分を占める。この型の従来の一般的な回路を図１に
示す。位相検出器４は入力信号２を処理して誤差信号を
出す。この誤差信号を、演算増幅器（「オペアンプ」）
８と入力抵抗器６とフィードバック抵抗器１０とフィー
ドバックコンデンサ１２から成る帯域制限ループフィル
タ１３に入力する。このループフィルタの出力によりＶ
ＣＯ１４を駆動し、ＶＣＯ１４はＰＬＬ出力信号１８を
生成する。ＰＬＬ出力信号１８をＮ分周回路１６を経て
フィードバックして、位相検出器４の第２入力に与え
る。ここに述べた回路は、よく知られた第２型の二次Ｐ
ＬＬである。前に述べたように、動作の開始時には出力
信号１８は入力信号２の値に対応する正しい周波数でな
くてよいが、開始後に誘導を行わないと、周波数は同期
が得られる正しい値にならない。

【０００５】

【発明が解決しようとする課題】フィードバック網２０
を追加すると、探索活動を行ってＶＣＯ出力周波数を正
しい値に誘導することができる。フィードバック網２０
はウイーンブリッジまたはシャントＴ網でよい。これを
オペアンプ８の非反転入力に接続して、オペアンプに正
フィードバックを与える。この回路は、正フィードバッ
ク網とループフィルタの特性により正弦波発振器として
機能し、ＶＣＯを掃引する低周波の正弦波を生成する。
ＶＣＯを正しい周波数まで駆動してＰＬＬが同期を得る
と、ＰＬＬを同期状態に保つフィードバックは、ループ
フィルタ発振回路の正フィードバックに打ち克って発振
を停止させる。この回路は問題がないように見えるが、
その応用には限界がある。正弦波の掃引は効率がわる
く、また回路構成要素の条件は非常に厳しい。他の発振
器要件を満たすためにループフィルタの設計目標を妥協
しなければならない。

【０００６】第２の種類の従来の検索回路を図２に示
す。この例で用いるＰＬＬも第２型の二次であって、そ
の構成要素は図１のものと同じである。この場合は、切
替え定電流源２４からループフィルタのフィードバック
回路に電流を注入することにより掃引を行う。電流源２
４は、探索制御回路（図示せず）が生成する探索制御信
号２２の制御の下に動作する。この場合もループフィル
タは２つの機能を行う。探索中は積分器として動作す
る。電流源２４から定電流入力を供給するとランプ電圧
を生成してＶＣＯに与え、ＶＣＯを正しい周波数まで駆
動して同期を得る。この種の探索動作には、ＰＬＬが同
期状態でないことを知って、定電流源２４に与える始動
および停止命令を生成するための回路を追加する必要が
ある。

【０００７】

【課題を解決するための手段】この発明の実施の形態
を、図１および図２に示したものと同じ第２型の二次Ｐ
ＬＬを用いて開示する。これらの図面に示した自動始動
する正弦波発振器方式や切替え定電流源を用いるのでは
なく、この発明は特有の自動始動する掃引回路を用いて
ＶＣＯを正しい周波数に導き、同期を得る。好ましい実
施の形態では、掃引回路とループフィルタにより低周波
の三角探索電圧を与え、ＶＣＯをその周波数範囲内で徐
々に上下させて正しい周波数に導き、同期を得る。同期
すると、掃引活動はもう必要なくなるので自動的に停止
する。掃引活動はＰＬＬが同期している間は中断するの
で、ＰＬＬの通常動作に悪影響を与えない。基準入力信
号が急に変動してＰＬＬの同期が外れたり、基準入出力
信号が一時的に中断して同期が得られなくなったりする
と、掃引回路は自動的に起動して探索を開始し、同期を
回復する。好ましい実施の形態では、掃引回路を実現す
るには１個のオペアンプと３個の抵抗器を追加するだけ
でよい。

【０００８】より特定すると、追加のオペアンプの非反
転入力を、入力抵抗器を通してループフィルタの出力す
なわちＶＣＯの入力に結合する。第２抵抗器をこの非反
転入力とオペアンプの出力端子の間に接続することによ
り、オペアンプに正のフィードバックを与える。このよ
うに、オペアンプは関連する抵抗器と共に動作して、よ
く知られたシュミットトリガ回路として機能する。その
出力電圧は常に一定電圧であって、２つのレベルのどち
らかである。この出力をフィルタ１３のオペアンプの反
転入力に電流制限抵抗器を通して結合する。

【０００９】ＰＬＬが同期条件にないと仮定し、またシ
ュミットトリガの出力電圧が高レベルである場合は、こ
の出力電圧はフィルタのオペアンプの反転入力に電流制
限抵抗器を通して結合する。同期していないときは位相
検出器からの補償入力がないので、電流制限抵抗器を通
って流れる電流はフィルタのオペアンプのフィードバッ
クループにあるコンデンサを充電し、これによりＶＣＯ
入力電圧は定速度で減少する。この入力電圧が減少して
いる間にＶＣＯの出力が基準信号の周波数に対応する周
波数に到達しない場合は、同期は得られない。最終的に
ＶＣＯ入力電圧は、シュミットトリガ回路の出力電圧を
一定の低レベルに切り替えるのに十分低い値に達する。
ここで電流制限抵抗器を流れる電流は逆方向に流れ、フ
ィルタのオペアンプのフィードバックコンデンサを逆方
向に充電し、ＶＣＯ入力電圧は増加し始める。このよう
にして、ＶＣＯ入力電圧は三角波形になる。（ＶＣＯ入
力電圧がのこぎり歯形になる別の実施の形態についても
後で説明する）。この三角波の１周期の間のどこかの時
点でＶＣＯ出力周波数は基準信号周波数に対応して、同
期が得られる。

【００１０】このとき、シュミットトリガ回路の出力電
圧は一定の高または低電圧である。適切に設計するとシ
ュミットトリガ回路は十分なヒステリシスを持ち、ＶＣ
Ｏ入力電圧が正か負の極値のときだけ切り替わる。ＰＬ
Ｌが正常に動作しているときすなわち同期しているとき
はＶＣＯ入力電圧は決してこれらの極値にならないの
で、掃引回路は動作しない。正弦波掃引回路とは対照的
に、ＰＬＬの動作を掃引回路のニーズと妥協させる必要
はない。さらに上に述べた従来の第２の種類の掃引回路
とは対照的に、開始および停止命令を生成するのに回路
を追加する必要がない。

【００１１】

【発明の実施の形態】この発明を構成するＰＬＬ２８を
図３にブロック図の形で示す。図３の構成要素の中で図
１と同じものには共通の参照記号を用いる。基準入力２
は或る周波数を有するアナログ信号、または或る周波数
を有する信号を含む。ＰＬＬ２８の機能は、基準入力２
と同じ周波数の、または基準入出力２の数倍（必ずしも
整数倍でない）の周波数の、出力信号１８をＶＣＯ１４
から出すことである。

【００１２】基準入力２は位相検出器４に第１入力信号
を与える。位相検出器の第２入力は、周波数分周器１６
で調整した後のＶＣＯ出力信号１８である。基準入力の
周波数と同じ出力周波数をＶＣＯから出す必要がある適
用例では周波数分周器１６の分周比は１であって、ＶＣ
Ｏ１４の出力は位相検出器４の第２入力に直接結合され
る。この説明および特許請求の範囲で用いる周波数分周
器は、分周比が１というこの条件を含むものとする。こ
こで詳細に述べる実施の形態では、分周比は６４であ
る。

【００１３】位相検出器４はその２つの入力の差を表す
誤差信号を生成し、この誤差信号を線５を経てループフ
ィルタ１３に与える。ループフィルタ１３は、一般に増
幅および帯域フィルタリングを行って誤差信号を調整す
る。ループフィルタ１３の出力は線７によりＶＣＯ１４
に結合する。ＶＣＯ１４の出力はＰＬＬの出力を表し、
また線１１により周波数分周器１６に結合する。最後
に、周波数分周器１６の出力は線１５により位相検出器
４の第２入力に結合する。

【００１４】ループフィルタ１３の出力は線７と線９に
より、掃引回路３０の入力に結合する。掃引回路３０は
線９の入力信号レベルを用いて、ＰＬＬが同期していな
いときは掃引探索を制御する電圧を生成し、また同期が
得られたときは掃引回路３０の活動を止める。掃引回路
３０の出力は線１７によりループフィルタ１３に結合
し、同期が得られる周波数までＶＣＯ１４を駆動する。

【００１５】図４はこの発明の原理の詳細を示すＰＬＬ
の略図である。好ましい実施の形態では、基準信号２の
公称周波数は１５Ｍｈｚである。位相検出器４はミニサ
ーキッツ(Mini Circuits) 社製のモデルＳＹＰＤ−１で
よい。位相検出器４の出力は線１９によりレベルシフト
回路３２の入力に結合する。レベルシフト回路３２を用
いる理由は、ＰＬＬを公称供給電圧８ボルトの単一電源
で動作させるためである。ＳＹＰＤ−１などの位相検出
器は、ＤＣ電圧０ボルトから正と負の両方向に変化する
出力電圧を与える。供給電圧が単一の８ボルトであれ
ば、ＰＬＬに用いるオペアンプは０ボルトから８ボルト
までの電圧レベルで動作する。したがってレベルシフト
回路３２を用いて、位相検出器４の出力電圧を、約０ボ
ルトを中心とするレベルから或る正の電圧（好ましい実
施の形態では４ボルト）を中心とするレベルに変える。
レベルシフト回路３２は後の図で詳細に説明する。好ま
しい実施の形態では正の８ボルト電源を用いるが、この
装置は負の供給電圧でも同様に動作する。

【００１６】レベルシフト回路３２の出力はループフィ
ルタの入力に結合する。この場合もループフィルタは、
オペアンプ８と入力抵抗器６とフィードバック抵抗器１
０とフィードバックコンデンサ１２から成る。オペアン
プ８の非反転入力は４ボルト基準レベルに結合する。オ
ペアンプ８および３４は、アナログデバイセス社製のＡ
Ｄ８２２演算増幅器の２つの部分でよい。ループフィル
タの出力は線７によりＶＣＯ１４に結合し、ＶＣＯ１４
は出力を線１８に出す。ＶＣＯ１４の出力の公称周波数
は９６０Ｍｈｚであり、入力基準信号２の制御の下にこ
の公称周波数のどちらかの側で、小さい範囲内で変動す
る。ＶＣＯ１４はミニサーキット社製のモデルＰＯＳ−
１０６０でよい。ＶＣＯ１４の出力は線１１により周波
数分周器１６にも結合する。この実施の形態では、周波
数分周器１６の分周比は６４で、モトローラ社のＭＣ１
２０２２集積回路を用いてよい。周波数分周器１６の分
周された出力は公称１５Ｍｈｚで、線１５により位相検
出器４に結合する。

【００１７】ループフィルタの出力を線７および９によ
り掃引回路３０の入力にも与える。掃引回路３０は、入
力抵抗器３６とオペアンプ３４とオペアンプ３４のフィ
ードバック抵抗器３８と第３の抵抗器４０から成る。抵
抗器３６と３８の接合点はオペアンプ３４の非反転入力
に接続し、オペアンプ３４の反転入力は４ボルトの基準
値に接続する。最後に、オペアンプ３４の出力は抵抗器
４０によりオペアンプ８の反転入力に結合する。

【００１８】図４に示す構成要素の抵抗器とコンデンサ
の値の選択は簡単である。ループフィルタに関するこれ
らの値の計算式はよく知られており、論文「検索ベース
のＰＬＬの設計」に要約されている。この論文は Texas
Instruments Technical Journal, Vol. 11, No.2, Mar
ch-April, 1994, pp 112-120, Dallas, Texas およびCo
nference Proceedings of RF Expo East, October 19,
1993, p. 275, Tampa, Florida に掲載されている。該
当する式は、

【数１】 ただし、Ｒ_fbは図４のフィードバック抵抗器１０、δは
所望の減衰比、ｆ_n は所望の自然周波数、Ｃ_fbはフィー
ドバックコンデンサ１２、Ｒ_input は入力抵抗器６、Ｋ
_vco はＶＣＯ利得で所定のＶＣＯについて既知の量、Ｋ
_pdは位相検出器利得でこれも所定の位相検出器について
既知の値、Ｎは分周比である。

【００１９】この設計例では、Ｃ_fbとして標準値の１マ
イクロファラッドを選択した。目標自然周波数を２１２
Ｈｚとし目標減衰比を４．１４とすると、Ｒ_fbの値は式
（１）から６，２００オームになる。他の既知のパラメ
ータでは、ＶＣＯ１４の同調率(tuning rate) は２．２
３９Ｍｈｚ／ボルト、周波数分周器１６の分周比は６
４、位相検出器４の変換勾配(conversion slope)は０．
８１ボルト／ラジアン、である。これらのパラメータを
用いると、入力レジスタ６の値Ｒ_input は式（２）から
１００，０００オームになる。これらのパラメータを用
いると、この装置の閉ループ３ｄｂ周波数は１８８６Ｈ
ｚ、位相余裕は８５．９度である。

【００２０】次にシュミットトリガ回路に関連する抵抗
値を選択する。オペアンプ３４の反転入力は基準値の＋
４ボルトである。したがって、非反転入力の電圧が４ボ
ルトより大きいければこのオペアンプの出力は正の供給
電圧の８ボルトになり、非反転入力が４ボルトより小さ
ければ前記出力は接地すなわち０ボルトになる。非反転
入力が４ボルトを通過するとき、出力はこれらの２つの
電圧レベルの間で急速に切り替わる。非反転入力が４ボ
ルトであるのはごく短時間だけであり、このときシュミ
ットトリガ回路は一方向または逆方向に切り替わる。し
たがって、非反転入力は任意の特定の電圧に制限される
ことはなく、また入力抵抗器３６と抵抗器３８はループ
フィルタのオペアンプ８の出力電圧（今後「掃引電圧」
と呼ぶ）とシュミットトリガのオペアンプ３４の出力電
圧の間の電圧分割器を形成する。

【００２１】図５は、探索動作中のこれらの２つのオペ
アンプの出力電圧を示す。ここに示す例では、掃引電圧
は０ボルトから７ボルトまで変化する三角波の形が望ま
しい。動作中のＰＬＬの位相同期が外れる瞬間は、オペ
アンプ３４の出力は０ボルトか８ボルトである。例示の
便のために、この瞬間ｔ₁ にこの出力は０ボルトであ
り、掃引電圧は１ボルトであると仮定する。抵抗器３６
と３８で構成する電圧分割器は０ボルトと１ボルトの間
に結合しているので、オペアンプ３４の非反転入力の電
圧は４ボルトより小さい。このような条件では、フィー
ドバックコンデンサ１２は抵抗器４０と１０を通して充
電され、掃引電圧は直線的に増加する。この説明および
添付の特許請求の範囲では、この型の一定傾斜で増加す
る（または逆に減少する）掃引電圧を、時間と共に直線
的に変化する（または直線変化）電圧と呼ぶ。

【００２２】この一定速度で増加する掃引電圧は、オペ
アンプ３４の非反転入力が４ボルトレベルに達するまで
続く。４ボルトになるのは、掃引電圧が図５にｔ₂ で示
す７ボルトになる瞬間であることが望ましい。この瞬間
に、抵抗器３６と３８から成る電圧分割器は掃引電圧の
７ボルトレベルとオペアンプ３４の出力の０ボルトレベ
ルの間に結合する。オペアンプ３４の非反転入力電圧Ｖ
_niは次式で表される。

【数２】 抵抗器３８の値としては標準値（例えば１０，０００オ
ーム）を選択する。したがって、Ｖ_niを４ボルトとして
この式をＲ３６の値について解くと、７，５００オーム
になる。抵抗器３６と３８を上記の値にすると、掃引電
圧はｔ₂ で正の最大値になる。この瞬間にシュミットト
リガはフリップしてその出力は８ボルトレベルになり、
コンデンサ１２は逆方向に充電を開始し、その結果、掃
引電圧は時間と共に一定速度で減少を開始する。

【００２３】次に抵抗器４０の値を決定する。この抵抗
器の値とコンデンサ１２の値により、掃引電圧の上向き
掃引と下向き掃引に要する時間が決まる。どちらの場合
も掃引時間を１．５秒にすることが望ましいと仮定す
る。どちらの掃引中も、コンデンサ１２の両端の電圧は
７−１＝６ボルト 変化する。よく知られているよう
に容量Ｃのコンデンサの電圧Ｖと電荷ｑの関係は ｑ＝
ＶＣ であり、コンデンサの容量が１マイクロファラッ
ドであれば、６ボルトの変化ｄＶに対応する電荷の変化
ｄｑは６／１０⁶ である。この電荷を与える電流は抵抗
器４０を通って流れ、抵抗器の一端の電圧すなわちオペ
アンプ３４の出力は０ボルトか８ボルトで一定であり他
端の電圧すなわちオペアンプ８の反転入力は４ボルトで
一定なので、この電流値は一定である。

【００２４】したがってこの電流値は４／Ｒである。た
だしＲは抵抗器４０の抵抗である。電圧の変化を計算す
る際に、フィードバック抵抗器Ｒ１０の両端の電圧降下
は無視してよい。それは、抵抗器Ｒ１０を流れる電流は
一定なのでこの電圧降下は一定だからである。コンデン
サの電荷の変化ｄｑはこの電流と掃引時間１．５秒との
積である。したがって、

【数３】ｄｑ＝６／１０⁶ = （４／Ｒ）＊Ｔ＝（４／
Ｒ）＊１．５ この式を解くと１メグオームになり、これが抵抗器４０
の値である。

【００２５】有効な基準入力周波数２があると、掃引中
の或る時点でＶＣＯはこの周波数まで駆動され、ＰＬＬ
は同期を得る。（有効な基準入力周波数がないと、有効
な入力が装置に入るまで単なる掃引活動が続く）。同期
が得られると、同期したのが掃引の上の半サイクルか下
の半サイクルかに従って、シュミットトリガの出力は０
ボルトか８ボルトになる。同期が続く限り電圧はそのレ
ベルを保つ。オペアンプ８の反転入力は４ボルトレベル
に拘束されたままなので、抵抗器４０の両端には一定の
４ボルト電圧降下があり、対応する電流がこの抵抗器を
流れる。

【００２６】同期状態では、この電流は掃引動作中のよ
うにコンデンサ１２を流れるのではなく、抵抗器６を流
れる。抵抗器６の抵抗はわずか１００，０００オームな
ので、この電流によりレベルシフト回路３２の出力で
０．４ボルトの誤差電圧を生じる。これが影響するのは
ＶＣＯ出力信号の位相のシフトだけである。多くの応用
でこれは問題ではなく、ＰＬＬが同期している間は掃引
回路は実際上掃引活動を自動的に終了する。

【００２７】掃引回路に関する上の説明では、掃引過程
が始まる瞬間の掃引電圧を１ボルトと仮定したが、実際
には掃引電圧は通常は１ボルトと７ボルトの間の電圧で
ある。掃引動作は三角掃引の半サイクルの１ボルトと７
ボルトの間のどこかで開始する。

【００２８】要約すると、この発明の掃引回路は、ＰＬ
Ｌが同期状態から外れるとすぐ自動的に探索動作を開始
する。通常、三角掃引波形の１サイクル以内に同期が得
られる。同期すると、掃引回路は実際上また自動的に掃
引活動を終了する。

【００２９】図６（ａ）はこの発明の修正の略図であ
る。この修正を行うと、掃引電圧波形は図６（ｂ）に示
すのこぎり波になる。この回路は、ダイオード４４と比
較的小さな抵抗器４２を直列にし、これに並列に抵抗器
４０を置いたものである。このダイオードは電流をオペ
アンプ８の反転入力に流す方向に設ける。オペアンプ３
４の出力電圧が８ボルトレベルのときこのダイオードは
導通し、コンデンサ１２を急速に充電して、掃引電圧を
ほとんど瞬時に下向き掃引にする。例えば抵抗器４２が
１０，０００オーム（抵抗器４０の抵抗の１／１００）
の場合は、掃引電圧波形が正から負に「フライバック」
する時間は約０．０１５秒である。図６（ｂ）に示すよ
うに、これは掃引時間に比べると事実上瞬時である。

【００３０】掃引電圧がその範囲の下限（上の例では１
ボルト）に達すると、シュミットトリガの出力は低にな
り、ダイオード４４は逆バイアスになり、回路は上に述
べたように上向き掃引を行う。掃引電圧のフライバック
は非常に速いので、このフライバック中は装置は同期し
ない。したがって、同期が得られるのは比較的遅い上向
き掃引中だけである。オペアンプ３４の出力は上向き掃
引中は低であり、上向き掃引中に同期が得られると仮定
すると、同期が保たれている間すなわちＰＬＬの通常の
動作期間中は低のままである。したがってＰＬＬが同期
状態のときはダイオードは逆バイアスになり、ＰＬＬの
通常の動作に影響を与えない。別の変形ではダイオード
の方向を逆にする。この場合も、のこぎり歯掃引信号が
生成されるが、フライバックは下向き掃引が終わったと
きに起こる。

【００３１】図７はこの発明の一層の詳細を示す。周波
数分周器１６をＭＣ１２０２２ＳＬＡ集積回路で示す。
トランジスタ５０と５２は一般に２Ｎ２２２２トランジ
スタであり、この技術でよく知られているように、分周
されたＶＣＯ出力信号を増幅して位相検出器４にインピ
ーダンスマッチングを与えるのに用いる。

【００３２】抵抗器５４、５６、５８は８ボルト供給電
圧を分割して、オペアンプに正しい基準電圧を提供す
る。オペアンプの入力インピーダンスが高いためにこれ
らの基準電圧には実質的に負荷がかからないので、正し
い抵抗値を選択するのは簡単である。好ましい実施の形
態では、抵抗器５４を抵抗器５６と５８の和にすると、
オペアンプ３４の反転入力とオペアンプ８の非反転入力
の基準電圧は４ボルトになる。抵抗器５６と５８の値を
等しくして、オペアンプ６０の非反転入力の基準電圧を
２ボルトにする。これらの２抵抗器の抵抗をいくらにす
るかは設計の選択の問題である。これを記号Ｒで示すこ
とにする。

【００３３】オペアンプ６０はＡＤ８２２の一部分でも
よいし、任意の同等のオペアンプでもよい。抵抗器６２
と６６の抵抗をそれぞれ０．５Ｒ、抵抗器６８の抵抗を
Ｒにすると、フィードバックを持つオペアンプ６０の利
得は１になり、オペアンプは位相検出器４から来る信号
のレベルを４ボルト中心にシフトする。コンデンサ６４
は、回路内の抵抗と組み合わせたときに遮断周波数が３
０Ｋｈｚ付近の低域フィルタ機能を持つように選択す
る。よく知られているように位相検出器４の出力は基準
入力とフィードバック信号の和と差を表す成分を有する
が、この低域フィルタリング動作により、これらの２信
号の和がオペアンプの動作をゆがめるのを防ぐことがで
きる。

【００３４】この発明の別の修正を図８に示す。この修
正では、抵抗器４０の代わりに、抵抗器７０および７２
と感温抵抗器すなわちサーミスタ７４から成る網を用い
る。この説明で「サーミスタ」という用語は、抵抗率が
温度と共に正または負に変化する抵抗要素を指すものと
する。オペアンプ８、３４、６０と、抵抗器６、１０、
４２と、コンデンサ１２と、ダイオード４４の機能性に
ついてはすでに説明した。図６（ａ）に示した修正の場
合と同様に、図８に示す回路の一部に抵抗器４２とダイ
オード４４を用いて、掃引が所望の方向に動くときだけ
同期が得られるようにする。ダイオード４４の方向を図
のようにすると、同期が得られたときにシュミットトリ
ガの出力電圧は低の値になる。この抵抗器網は前に開示
した図４の実施の形態の抵抗器４０と同じ機能性を持
つ。すなわちフィードバックコンデンサ１２の値と共に
掃引の速度を決定するが、その特性により、位相検出器
４の伝達関数に起こりうる温度依存変動を補償すること
ができる。

【００３５】利用可能な位相検出器が理想的でない（す
なわちその出力が接地に対して対称的でなく温度と共に
変わる或る値だけオフセットする）場合がある。アルフ
ァ・インダストリーズ社製の製品番号ＳＰＤ３４５６−
１８という位相検出器がその例である。この説明や添付
の特許請求の範囲の中に「位相検出器の伝達関数の温度
依存変動」などという表現を用いているときは、この温
度依存オフセットを指すものとする。温度変動に起因す
るオフセットの変動は許容できないことが多いが、図８
の修正回路により解決することができる。その動作を次
に説明する。

【００３６】例として、位相検出器４のＤＣ出力が０ボ
ルトでなく或る正電圧だけオフセットしていて、温度が
上昇するとこのオフセット電圧が増加すると仮定する。
上に開示したＰＬＬにおいて、レベルをシフトするオペ
アンプ６０の出力には或るオフセット電圧がある。前に
述べたように、このオフセットは次のようにして生じ
る。ダイオード４０を図に示す方向に設けると、シュミ
ットトリガオペアンプ３４の出力が低レベルのときだけ
同期が得られる。したがって同期が得られると、抵抗器
４０を流れる、または抵抗器７０および７２とサーミス
タ７４とで構成する抵抗網を流れる電流は、オペアンプ
３４の出力の方向に流れるはずである。この電流は掃引
過程中はフィードバック抵抗器１０を通って流れるが、
同期が得られると入力抵抗器６を流れるようになる。こ
の電流により入力抵抗器６の両端に電圧降下を生じる。
オペアンプ８の反転入力端子は非反転端子の４ボルト基
準電圧に従属するので、オペアンプ６０の出力には正の
オフセット電圧が現れる。回路の周囲温度が変わるに従
って、このオフセットは位相検出器４のＤＣオフセット
電圧と同じ方向に、すなわち温度と共に増加する方向に
変わることが望ましい。

【００３７】サーミスタ７４を負性抵抗特性（すなわち
温度が増加すると抵抗が減少する特性）を有するデバイ
スにすればこれが達成される。このようなデバイスはテ
キサス・インスツルメント社から Sensistor(TM) とい
う商品名で市販されている。正しい掃引速度を得るため
に抵抗網の全抵抗は公称１メグオームでなければならな
いが、サーミスタ７４の動作により、これは温度が上昇
するに従ってわずかに減少する。網にかかる電圧は一定
なので、網を通って流れる電流はこの全抵抗が減少する
に従ってわずかに増加する。この増加した電流は入力抵
抗器６を流れて、オペアンプ６０の出力のオフセット電
圧を増加させる。抵抗器７０および７２とサーミスタ７
４を適当に選択することにより、このオフセットの増加
が、温度により生成された位相検出器４のオフセットの
増加によく追随するよう設計することができる。

【００３８】以上の説明に関して更に以下の項を開示す
る。 （１） 位相同期ループであって、 ａ． 入力基準信号を受ける第１入力を有する位相検出
器と、 ｂ． 前記位相検出器の出力に結合する入力を有する電
圧制御発振器と、 ｃ． 前記電圧制御発振器の出力を前記位相検出器の第
２入力に結合するフィードバック回路と、 ｄ． 前記電圧制御発振器の入力の信号レベルに応じて
前記位相同期ループが同期していないことを検出し、同
期していないときは前記電圧制御発振器の入力に掃引電
圧を自動的に与え、位相同期が得られると前記掃引電圧
を自動的に終わらせる、掃引回路、を備える位相同期ル
ープ。

【００３９】（２） 前記掃引電圧は時間と共に直線的
に変化する、第１項記載の位相同期ループ。 （３） 前記掃引電圧は、所定の最大電圧に達するまで
時間と共に直線的に増加し、また所定の最小電圧に達す
るまで時間と共に直線的に減少する、第１項記載の位相
同期ループ。

【００４０】（４） 位相同期ループであって、 ａ． 入力基準信号を受ける第１入力を有し、その伝達
関数は温度に依存する、位相検出器と、 ｂ． 前記位相検出器の出力に結合する入力を有する電
圧制御発振器と、 ｃ． 前記電圧制御発振器の出力を前記位相検出器の第
２入力に結合するフィードバック回路と、 ｄ． 少なくとも１個の抵抗器と感温抵抗器を備えて前
記位相検出器の伝達関数の温度による変動を補償する
網、を備える位相同期ループ。

【００４１】（５） 前記位相同期ループが同期してい
ないことを検出し、同期していないときは前記電圧制御
発振器の入力に掃引電圧を自動的に与え、位相同期が得
られると前記掃引電圧を自動的に終わらせる、掃引回路
を更に備える、第４項記載の位相同期ループ。

【００４２】（６） 位相同期ループであって、 ａ． 入力基準信号を受ける第１入力を有する位相検出
器と、 ｂ． 前記位相検出器の出力に結合する入力を有するル
ープフィルタと、 ｃ． 前記ループフィルタの出力に結合する入力を有す
る電圧制御発振器と、 ｄ． 前記電圧制御発振器の出力を前記位相検出器の第
２入力に結合する分周回路と、 ｄ． 前記ループフィルタから入力信号を受け、前記入
力信号の所定の条件に応じて、前記ループフィルタと共
に動作して前記電圧制御発振器の入力に掃引電圧を自動
的に与え、前記位相同期ループにより位相同期が得られ
ると前記掃引電圧を終わらせる、掃引回路、を備える位
相同期ループ。

【００４３】（７） 前記位相同期ループが同期してい
ないときは、前記掃引回路は前記ループフィルタに２つ
の異なる一定レベル電流を交互に与える、第６項記載の
位相同期ループ。 （８） 前記掃引電圧は、所定の最大電圧に達するまで
時間と共に直線的に増加し、また所定の最小電圧に達す
るまで時間と共に直線的に減少する、第６項記載の位相
同期ループ。 （９） 前記直線的に増加する掃引電圧の継続時間は前
記直線的に減少する掃引電圧の継続時間とは異なる、第
８項記載の位相同期ループ。

【００４４】（１０） 前記ループフィルタは、その反
転入力に結合する入力抵抗器を有する演算増幅器と、前
記演算増幅器の出力と前記反転入力の間に結合する抵抗
器・コンデンサ網を備え、また前記掃引回路は前記ルー
プフィルタの出力電圧に応じて第１固定電圧レベルと第
２固定電圧レベルを交互に与えるシュミットトリガを備
える、第６項記載の位相同期ループ。

【００４５】（１１） 位相同期ループであって、 ａ． 入力基準信号を受ける第１入力を有する位相検出
器と、 ｂ． 前記位相検出器の出力に結合する入力を有する電
圧制御発振器と、 ｃ． 前記電圧制御発振器の出力を前記位相検出器の第
２入力に結合するフィードバック回路と、 ｄ． 前記位相同期ループが同期しているかどうかに関
わらず第１一定レベル電流を前記位相同期ループの一端
子に与え、前記位相同期ループが同期していないとき
は、前記電流により前記電圧制御発振器の入力電圧を掃
引してその出力周波数を前記入力基準信号の周波数に対
応する周波数まで駆動する、掃引回路、を備える位相同
期ループ。

【００４６】（１２） 前記位相同期ループにより同期
が得られる前に前記電圧制御発振器への入力電圧が所定
の電圧に達する場合は、前記掃引回路は第２一定レベル
電流を前記端子に与える、第１１項記載の位相同期ルー
プ。

【００４７】（１３） 入力基準信号を受ける第１入力
を有する位相検出器と、前記位相検出器の出力に結合す
る入力を有する電圧制御発振器と、前記電圧制御発振器
の出力を前記位相検出器の第２入力に結合するフィード
バック回路を備える、位相同期ループを自動的に同期状
態まで駆動する方法であって、 ａ． 前記電圧制御発振器の入力の信号レベルを監視し
て前記位相同期ループが同期していないことを検出し、 ｂ． 同期していないときは、前記電圧制御発振器の入
力に掃引電圧を自動的に与え、 ｃ． 同期が得られると前記掃引電圧を自動的に終わら
せる、ステップを含む、位相同期ループを自動的に同期
状態まで駆動する方法。

【００４８】（１４） 温度依存信号レベルを生成して
前記位相検出器の伝達関数の温度依存変動を補償するス
テップを更に含む、第１３項記載の位相同期ループを自
動的に同期状態まで駆動する方法。

【００４９】（１５） 位相同期ループであって、入力
基準信号を受ける第１入力を有する位相検出器と、前記
位相検出器の出力信号を受ける第１入力端子と第２入力
端子を有するループフィルタと、前記ループフィルタの
出力を受ける入力を有する電圧制御発振器と、前記電圧
制御発振器の出力を前記位相検出器の第２入力に結合す
るフィードバック回路と、前記位相同期ループが同期し
ていないときは前記ループフィルタと共に動作して変化
する掃引電圧を前記電圧制御発振器に与える掃引回路を
備える、位相同期ループを自動的に同期状態まで駆動す
る方法であって、 ａ． 前記掃引回路から電流制限抵抗器の一端子に第１
定レベル電圧を与え、前記電流制限抵抗器の他の端子は
前記ループフィルタの前記第２入力端子に結合し、 ｂ． 前記ループフィルタの出力電圧を監視し、 ｃ． 前記出力電圧が第１所定レベルに達すると、前記
第１定レベル電圧を第２定レベル電圧に変える、ステッ
プを含む、位相同期ループを自動的に同期状態まで駆動
する方法。

【００５０】（１６） 前記第２定レベル電圧を前記電
流制限抵抗器の前記一端子に与えている間に位相同期ル
ープが同期しない場合は、前記第２定レベル電圧を前記
第１定レベル電圧に変えるステップを更に含む、第１５
項記載の位相同期ループを自動的に同期状態まで駆動す
る方法。 （１７） 前記第１および第２定レベル電圧を前記ルー
プフィルタの前記第２入力端子に結合する第２電流路を
設けるステップを更に含み、前記第２路はダイオードと
第２抵抗器の直列接続と、これに並列の前記電流制限抵
抗器を備える、第１５項記載の位相同期ループを自動的
に同期状態まで駆動する方法。

【００５１】（１８） 最初に付勢したときまたは位相
同期が外れたときに、自動的に位相同期を得る装置を含
む位相同期ループ（ＰＬＬ）である。ＰＬＬは、位相検
出器４と、ループフィルタ１３と、電圧制御発振器（Ｖ
ＣＯ）１４と、ＶＣＯから位相検出器１６へのフィード
バックの他に、掃引回路３０を備える。掃引回路はルー
プフィルタと共に動作して、ＰＬＬが同期していないと
きはＶＣＯに対する制御電圧を自動的に生成し、ＰＬＬ
が位相同期を得るまで、または制御電圧がＶＣＯの動的
入力範囲内の最大電圧に達するまで、制御電圧を時間と
共に直線的に増加させる。電圧を増加させている間に位
相同期が得られない場合は、制御電圧を時間と共に直線
的に減少させて、ＰＬＬを位相同期状態まで駆動する。

【図面の簡単な説明】

この発明は、詳細な説明と図面を参照して特許請求の範
囲を読めばよく理解できる。

【図１】正フィードバックを用いて正弦波探索電圧を生
成する従来のＰＬＬの略図。

【図２】切替え定電流源を用いて探索電圧を生成する従
来のＰＬＬの略図。

【図３】この発明の自動掃引回路を用いるＰＬＬのブロ
ック図。

【図４】自動掃引回路を有するＰＬＬの部分略図。

【図５】自動掃引回路に用いる代表的電圧波形。

【図６】ａはこの発明の別の実施の形態。ｂはこの発明
の別の実施の形態の波形。

【図７】自動掃引回路の更に詳細な回路図。

【図８】位相検出器の伝達関数の温度による変動を補償
するために抵抗網を追加した実施の形態。

【符号の説明】

２ 基準入力 ４ 位相検出器 １３ ループフィルタ １４ 電圧制御発振器（ＶＣＯ） １６ 周波数分周器 １８ ＶＣＯ出力信号 ２８ 位相同期ループ（ＰＬＬ） ３０ 掃引回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 位相同期ループであって、 ａ． 入力基準信号を受ける第１入力を有する位相検出
   器と、 ｂ． 前記位相検出器の出力に結合する入力を有する電
   圧制御発振器と、 ｃ． 前記電圧制御発振器の出力を前記位相検出器の第
   ２入力に結合するフィードバック回路と、 ｄ． 前記電圧制御発振器の入力の信号レベルに応じて
   前記位相同期ループが同期していないことを検出し、同
   期していないときは前記電圧制御発振器の入力に掃引電
   圧を自動的に与え、位相同期が得られると前記掃引電圧
   を自動的に終わらせる、掃引回路、を備える位相同期ル
   ープ。
2. 【請求項２】 入力基準信号を受ける第１入力を有する
   位相検出器と、前記位相検出器の出力に結合する入力を
   有する電圧制御発振器と、前記電圧制御発振器の出力を
   前記位相検出器の第２入力に結合するフィードバック回
   路を備える、位相同期ループを自動的に同期状態まで駆
   動する方法であって、 ａ． 前記電圧制御発振器の入力の信号レベルを監視し
   て前記位相同期ループが同期していないことを検出し、 ｂ． 同期していないときは、前記電圧制御発振器の入
   力に掃引電圧を自動的に与え、 ｃ． 同期が得られると前記掃引電圧を自動的に終わら
   せる、ステップを含む、位相同期ループを自動的に同期
   状態まで駆動する方法。