JPH0756544Y2

JPH0756544Y2 - ビデオ同期検波回路

Info

Publication number: JPH0756544Y2
Application number: JP1986196434U
Authority: JP
Inventors: 英雄今泉; 雄二木本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-12-19
Filing date: 1986-12-19
Publication date: 1995-12-25
Anticipated expiration: 2001-12-19
Also published as: JPS63102373U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案は、テレビジョン受像機に用いられるビデオ同期
検波回路に関するもので、特に周波数に引込みレンジを
自動的に切換える事が出来るPLL（フェーズロックドル
ープ）回路を備えたビデオ同期検波回路に関する。

（ロ）従来の技術位相比較器、ローパスフィルタ、及びVCO（電圧制御発
振器）から成るPLL回路を用いて、ビデオIF信号に同期
したビデオIF搬送波を作成し、前記ビデオIF信号と乗算
して、検波を行なうビデオ同期検波回路が公知である。

一般に、入力信号の周波数の変動に対する追従性を良好
にする為には、PLL回路の周波数引込みレンジを充分に
広くする事が望まれる。広い周波数引込みレンジを得る
には、PLL回路内のローパスフィルタの時定数を十分に
大とすれば良い。しかしながら、ローパスフィルタの時
定数を大きくすると、PLL回路内のVCOのS/Nが悪化し、
同期検波回路における検波特性の劣化を招く。そこで、
受信状態に応じて前記時定数を切換える方式が提案され
ている。例えば、同調している時など周波数引込みレン
ジを狭くしたい時には時定数を小とし、離調している時
には時定数を大に切換えるビデオ同期検波回路が特開昭
58−80903号公報に記載されている。第２図は前記ビデ
オ同期検波回路を示す回路図で、入力端子（１）からの
ビデオIF信号は利得が可変出来るIF増幅器（２）で増幅
された後、ビデオ検波器（３）及び位相比較器（４）に
印加される。位相比較器（４）、ローパスフィルタ
（5）及びVCO（６）から成るPLL回路（7）は、前記ビデ
オIF信号に基づいて前記ビデオIF信号に同期すると共
に、その位相が180度異なる同期搬送波を作成し、ビデ
オ検波器（３）に印加する。その為、前記ビデオIF信号
は前記同期搬送波により、同期検波される。ビデオ増幅
器（８）は検波されたビデオ信号を所定の振幅に増幅
し、出力端子（９）に導出する。従って、第２図の回路
に依れば、ビデオIF信号からビデオ信号を検波する事が
出来る。

次に抵抗（10），（11）、及び（12）とコンデンサ（1
3）から成るローパスフィルタ（5）の時定数切換えの動
作について説明する。抵抗（14）及びコンデンサ（15）
から成る積分回路（16）は、ビデオ増幅器（８）からの
逆極性のビデオ信号を積分する。積分されたビデオ信号
は基準電源（17）の基準電圧と差動増幅回路（18）にお
いて比較される。ここで、離調状態においては、コンデ
ンサ（15）の端子電圧が基準電源（17）も基準電圧より
大となるので、トランジスタ（19）がオン、トランジス
タ（20），（21）、及び（22）がオフとなる。すると、
ローパスフィルタ（5）の時定数が大となり、PLL回路
（7）の周波数引込みレンジを広げることが出来る。

又、同調状態になると、コンデンサ（15）の端子電圧が
基準電源（17）の基準電圧より小となるので、トランジ
スタ（19）がオフ、トランジスタ（20）がオンとなる。
すると、トランジスタ（21）及び（22）がオンし、抵抗
（12）を短絡するのでローパスフィルタ（5）の時定数
が小となり、VCO（６）のS/Nの劣化を防止出来る。

従って、第２図の回路に依れば受信状態に応じてPLL回
路の時定数を最適値に切換える事が出来る。

（ハ）考案が解決しようとする問題点しかしながら、第２図の回路においては受信状態の検出
を行なう為に格別に積分回路（16）を設けなければなら
ず、IC（集積回路）化に際して外付けのコンデンサが必
要になると共にピン数の増加を招くという問題がある。
一般にICのパッケージにおけるピン数は、離散的に定め
られている為、例え１ピンオーバーするだけでもパッケ
ージ変更を余儀なくされる場合があり、外型の大型化、
コストの増加等を招くので好ましくない。

（ニ）問題点を解決するための手段本考案は、上述の点に鑑み成されたもので、VCO、位相
比較器、及びローパスフィルタから成るPLL回路の出力
信号を用いて、ビデオIF信号を同期検波するビデオ同期
検波回路において、検波されたビデオ信号のレベルを検
出し、前記ローパスフィルタの時定数を離調時に大、同
調時に小となる様に切換える同調・離調判別回路と、受
信信号の電界強度を検出し、同調時で弱電界のとき前記
ローパスフィルタの時定数が大となる様に前記同調・離
調判別回路の動作を制御する制御回路とを備えることを
特徴とする。

（ホ）作用本考案に依れば、ビデオ検波器の出力信号と第２基準電
圧とを直接に比較する事に依り、同調及び離調の判別を
行ないローパスフィルタの時定数を切換える事が出来
る。又、同調時であるが弱電界の時には既存のIFAGC回
路の出力制御信号に依って、制御回路を動作させている
ので、前記ローパスフィルタの時定数を大とする事が出
来る。

（ヘ）実施例第１図は、本考案の一実施例を示す回路図で、（23）は
ビデオ増幅器（８）からのビデオ信号と点Ａの基準電圧
とのレベル比較を行ない同調・離調の判別をする第１差
動増幅回路、（24）は前記ビデオ信号のレベルに応じて
IF増幅器（２）の利得を制御する為の制御信号を発生す
るリバース型のIFAGC回路、（25）は前記IFAGC回路（2
4）からの制御信号と点Ｂの基準電圧とのレベル比較を
行なうダーリントン接続された第２差動増幅回路であ
る。第１図において第２図と同一の回路素子については
同一の符号を付し、その説明を省略する。

次に動作について説明する。基本的な検波動作は、従来
と同様であり、入力端子（１）からのビデオIF信号は、
IFAGC回路（24）からの制御信号に応じて、その利得が
変化するIF増幅器（２）にて増幅された後、ビデオ検波
器（３）にて検波され、ビデオ信号となる。該ビデオ信
号は、ビデオ増幅器（８）にて更に増幅された後、出力
端子（９）に導出される。

次にローパスフィルタ（5）の時定数切換えの動作につ
いて説明する。まず、離調時においてはIF増幅器（２）
からのビデオIF信号と、VCO（６）からのフリーラン周
波数の出力信号との周波数差に応じたビート信号がビデ
オ検波器（３）から発生する。前記ビート信号はビデオ
増幅器（８）にて、所定倍に増幅された後、第１差動増
幅回路（23）のトランジスタ（26）のベースに印加され
るとともにIFAGC回路（24）に印加される。

前記ビート信号は例えば、第３図（イ）の如きものであ
り、無信号レベル（Ｘ）を中心に上下に振れるものであ
る。前記ビート信号は点Ａの基準電圧と第１差動増幅回
路（23）においてレベル比較されるが、前記基準電圧の
レべルを第３図（イ）の一点鎖線のレベルの如く設定す
れば、第３図（ロ）の如き信号がトランジスタ（26）の
コレクタに発生し、その逆相信号がトランジスタ（27）
のコレクタに発生する。トランジスタ（27）がオフする
と、トランジスタ（28）及び（22）がオフとなり、ロー
パスフィルタ（5）の時定数が大となって、PLL回路
（7）の周波数引込みレンジを広くする。

上述の動作において、ローパスフィルタ（5）の時定数
は、常時大ではなく間欠的に大となるが時定数が小のも
のに比べれば十分にPLL回路（7）のループゲインを大き
くできる。

次に同調状態について説明する。同調時にはビデオ増幅
器（８）の出力端に増幅されたビデオ信号が発生する。
前記ビデオ信号は逆極性であるので、そのレベルは点Ａ
の基準電圧より低くなる。すると、トランジスタ（27）
がオンし、それに応じて、トランジスタ（28）及び（2
2）がオンとなる。その結果、ローパスフィルタ（5）の
時定数が小となるので、PLL回路（7）のロックレンジが
小となり、VCO（６）のS/Nの劣化を防止する事が出来
る。

ところで、検波されたビデオ信号のレベルが小となる弱
電界時においては、ロックはずれ等の誤動作が生じる危
険がある。その為、本考案においてはIFAGC回路（24）
の出力制御信号を利用し、第２差動増幅回路（（25）を
設けて、弱電界対策を行なっている。

すなわち、弱電界時にはビデオ増幅器（８）からのビデ
オ信号の振幅レベルが小となるので、リバース型のIFAG
C回路（24）の出力端の電圧が上昇する。すると、前記
電圧の上昇に応じてIF増幅器（２）の利得制御が行なわ
れる。一方、前記出力端の電圧は第２差動増幅回路（2
5）において点Ｂの基準電圧と比較されるが、前記電圧
の上昇に伴なって、トランジスタ（29）がオンする様に
なる。すると、トランジスタ（30）もオンし、トランジ
スタ（31）及び（32）はオフする。その為、トランジス
タ（28）及び（22）がオフとなり、ローパスフィルタ
（5）の時定数が大となって、PLL回路（7）のロックレ
ンジを広げる事が出来る。尚、トランジスタ（30）がオ
ンすると、そのコレクタ電流が抵抗（33）に流れるので
点Ｂの基準電圧は低下する。その為、IFAGC回路（24）
の出力制御信号は、レベルが低下した点Ｂの基準電圧と
比較される様になり、ノイズ等の影響に依る誤動作を防
止できる。

（ト）考案の効果以上述べた如く、本考案に依れば、ビデオ信号と基準電
圧とを直接に比較する事で、同調及び離調の判別を行な
っているので、格別の積分回路を必要としない。その
為、外付部分及びピン数の削減が計れ効率的なIC設計を
行なう事が出来る。又、本考案に依れば、電界強度を検
出して制御回路を駆動しているので、弱電界時のロック
はずれ等の誤動作を防止する事が出来る。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第２図は従
来のビデオ同期検波回路を示す回路図、及び第３図は第
１図の説明に供する為の波形図である。（３）…ビデオ検波器、（４）…位相比較器、（5）…
ローパスフィルタ、（６）…VCO、（24）…IFAGC回路、
（23）…第１差動増幅回路、（25）…第２差動増幅回
路。

Claims

【実用新案登録請求の範囲】

【請求項１】VCO、位相比較器、及びローパスフィルタ
から成るPLL回路の出力信号を用いて、ビデオIF信号を
同期検波するビデオ同期検波回路において、検波された
ビデオ信号を直接に基準電圧とレベル比較し、その比較
結果に応じて前記ローパスフィルタの時定数を離調時に
大、同調時に小となる様に切換える同調・離調判別回路
と、IFAGC回路の出力信号に応じて、受信信号の電界強
度を検出し、同調時で弱電界のとき前記ローパスフィル
タの時定数が大となる様に前記同調・離調判別回路の動
作を制御する制御回路とを備えることを特徴とするビデ
オ同期検波回路。