FR2715012A1 - Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé. - Google Patents

Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé. Download PDF

Info

Publication number
FR2715012A1
FR2715012A1 FR9412603A FR9412603A FR2715012A1 FR 2715012 A1 FR2715012 A1 FR 2715012A1 FR 9412603 A FR9412603 A FR 9412603A FR 9412603 A FR9412603 A FR 9412603A FR 2715012 A1 FR2715012 A1 FR 2715012A1
Authority
FR
France
Prior art keywords
signal
divider
frequency
divided
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9412603A
Other languages
English (en)
Other versions
FR2715012B1 (fr
Inventor
Alexander W Hietala
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quarterhill Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of FR2715012A1 publication Critical patent/FR2715012A1/fr
Application granted granted Critical
Publication of FR2715012B1 publication Critical patent/FR2715012B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00Details
    • H03B1/04Reducing undesired oscillations, e.g. harmonics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0898Details of the current generators the source or sink current values being variable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Synthétiseur en fréquence à oscillateur variable (114) dont la sortie est utilisée comme sortie d'un synthétiseur en fréquence (115) et est fournie à un diviseur digital (108) dont la sortie constitue une entrée d'un comparateur de phase (109) dont l'autre entrée est fournie à partir d'un oscillateur de référence (116). Une sortie du comparateur (109) commande l'oscillateur variable (114). Le diviseur (108) possède un rapport de division modifié dans le temps par un système de division par fractions N à plusieurs accumulateurs (112) de telle façon que le rapport effectif de division puisse être modifié selon des fragments non entiers. Par la séquence de division variable dans le temps appliquée au diviseur (108), on constate un niveau parasite résiduel sur le signal de sortie (115). Une seconde séquence digitale à partir du système (112) est générée pour le réduire et est appliquée à la sortie du comparateur de phase (109).

Description

1 2715012
SYNTHÈSE EN FRÉQUENCE PAR FRACTIONS N À CORRECTION
D'ERREUR RESIDUELLE ET PROCEDE ASSOCIE
De façon globale, cette invention concerne la synthèse en fréquence et, plus spécifiquement, cette invention concerne la synthèse en fréquence utilisant des techniques de division par fractions. En général, les systèmes de communication de fréquence radio (R.F.) comprennent au moins deux unités de
communication. Chaque unité de communication comprend un10 émetteur/récepteur pour l'émission et la réception de signaux R.F. sur un canal d'une pluralité de canaux R.F.
Chaque émetteur/récepteur comprend un synthétiseur en fréquence pour générer des signaux R.F..
Dans la synthèse en fréquence, on cherche à obtenir la sortie de fréquence choisie dans un temps aussi court que possible avec des sorties parasites minimisées. Les sorties parasites en question sont associées d'ordinaire à un détecteur de phase et surviennent à la fréquence de fonctionnement du détecteur de phase qui est égal à20 l'espacement de canal dans une boucle à blocage de phase sans fraction. Alors, la largeur de bande de la boucle à
blocage de phase doit être petite par rapport à l'espacement de canal pour minimiser les sorties parasites. Une réduction de la largeur de bande augmentera le temps25 requis pour obtenir la fréquence choisie.
La division par fractions N peut résoudre ce problème en permettant au détecteur de phase de fonctionner à une fréquence bien plus grande pour le même espacement de canal. Cela permet à la largeur de bande de la boucle à30 blocage de phase d'être bien plus grande et le temps de blocage requis est alors bien plus faible. Deux exemples de systèmes de division par fractions peuvent être trouvés dans le Brevet U.S. N 5 093 632 intitulé "Synthèse par
2 2715012
Fractions N à Accumulateur Basculé et Correction d'Erreur Résiduelle" dont l'auteur est Hietala et ass. et le Brevet U.S. N 5 166 642 intitulé "Synthèse par Fractions N à Plusieurs Accumulateurs et Recombinaison en Série" dont l'auteur est Hietala. Dans un cas limité, le schéma de division par fractions peut utiliser un très grand
fractionnement de telle façon que les parasites résiduels apparaissent sous la forme d'un bruit accru de bande secondaire au lieu de parasites discrets.
Tout système de division par fractions n'est pas parfait par le fait qu'il restera des parasites résiduels sur l'espacement en fréquence ou un bruit trop accru de bande secondaire pour le cas limité mentionné ci-dessus. Cela surviendra car le système par fraction crée une15 séquence quelque peu aléatoire pour déplacer le diviseur de boucle principale de telle façon que la fréquence moyenne
soit correcte. Par conséquent, la séquence par fractions contient l'information désirée de décalage en fréquence avec un terme additionnel de bruit résiduel.
L'augmentation du nombre d'accumulateurs et du taux auquel fonctionnent les accumulateurs peut réduire l'amplitude de la forme d'onde de bruit résiduel et couper la sortie parasite à une fréquence donnée de décalage. Eventuellement, on atteindra un point o le nombre25 d'accumulateurs et leur taux de fonctionnement ne peuvent être augmentés, de plus, à cause des limitations de vitesse ou de celles du diviseur. Alors, chaque système atteindra
une limite de performance parasite même avec un schéma de division par fractions.
Dans certains systèmes, cette limite parasite ne sera pas acceptable. Ces parasites résiduels peuvent être réduits, de plus, à l'aide d'un convertisseur D/A pour convertir une certaine combinaison du contenu interne des accumulateurs en une forme analogique puis pour appliquer
3 2715012
ce signal analogique au filtre de boucle via un
condensateur de couplage. Un tel système est connu comme le cas simple d'un accumulateur de la Figure 1.
Un tel système de correction d'erreur résiduelle n'est pas bien adapté à la conception de circuit intégré car le choix du condensateur sera critique et même si une
valeur précise de condensateur peut être obtenue, le circuit résultant ne conservera pas l'équilibre requis entre le connecteur de commande du diviseur et le10 connecteur de correction d'erreur résiduelle en température, en tolérance et en durée de vie.
Par conséquent, il serait avantageux de préconiser un procédé de correction d'erreur résiduelle pour une synthèse par fractions N pouvant être mise en oeuvre sous la forme15 d'un circuit intégré et supportant des variations de température, de tolérance et de durée de vie. De plus, il
serait avantageux que le procédé de correction d'erreur résiduelle améliore la performance sur parasites pour le nombre d'accumulateurs et le taux auquel ils fonctionnent.
La Figure 1 est une illustration sous forme de synoptique d'une synthèse en fréquence par fractions N utilisant une correction d'erreur résiduelle de l'art antérieur; la Figure 2 est une illustration sous forme de synoptique d'un radiotéléphone pouvant utiliser la présente invention; la Figure 3 est une illustration plus détaillée sous forme de synoptique d'un radiotéléphone selon la présente invention; la Figure 4 est une illustration sous forme de synoptique d'un synthétiseur en fréquence selon la présente invention;
4 2715012
la Figure 5 est une illustration détaillée sous forme de synoptique d'un synthétiseur en fréquence selon la présente invention; et la Figure 6 est une illustration détaillée sous forme d'un synoptique d'une pompe de charge, usuellement référencée, de même, comme un modulateur selon la présente invention. Le mode de mise en oeuvre préféré de la présente invention est utilisé dans un synthétiseur en fréquence dans lequel une sortie d'oscillateur variable est fournie à un diviseur digital. Le diviseur digital possède un rapport de division numérique. La sortie du diviseur digital fournit une entrée d'un circuit de comparaison de phase. L'autre entrée du circuit de comparaison de phase est15 filtrée pour enlever tous les composants externes de bruit puis est fournie à une entrée de commande de l'oscillateur
variable. L'entrée de commande est telle que la fréquence de sortie de l'oscillateur variable se réglera elle-même jusqu'à être égale à la fréquence de l'oscillateur de20 référence multipliée par le taux de division numérique.
Le taux de division du diviseur digital est modifié dans le temps par un système de division par fractions N à plusieurs accumulateurs de telle façon que le taux de division effectif puisse être modifié par fragments non25 entiers. Le taux de division est alors programmé pour obtenir la fréquence désirée de canal, la forme d'onde
désirée de modulation et tout décalage automatique de correction en fréquence.
Par la séquence de division variable dans le temps appliquée au diviseur digital, il restera un niveau résiduel de parasites sur le signal de sortie du synthétiseur. Ce niveau résiduel de parasites est réduit, de plus, par la génération d'une seconde séquence numérique
2715012
sur la base de l'état interne du système de division par
fractions N à plusieurs accumulateurs et par application de cette seconde séquence directement au circuit de pompe de charge ou au modulateur du détecteur de phase.
Dans la technique des circuits intégrés, le rapport de deux composants peut être déterminer avec une grande précision. Cependant, la valeur absolue d'un seul composant variera fortement entre des lots individuels de C.I. Alors, un système tel que celui de l'art antérieur de la Figure 110 ne se prêtera pas à l'intégration car la valeur absolue du condensateur de couplage doit être fixée. Le synthétiseur en fréquence décrit ici amène à l'intégration car le gain du terme résiduel de correction par rapport au gain du détecteur de phase est défini par le rapport des valeurs de15 résistance (180, 181 sur la Figure 6). Si le courant de base de la pompe de charge était augmenté (et ainsi, le
gain du détecteur de phase) par les variations de fabrication, le courant de la correction résiduelle augmenterait alors d'une quantité proportionnelle et20 fournirait alors encore le niveau correct de correction au nouveau niveau de courant de la pompe de charge.
La Figure 2 est une illustration sous forme de synoptique d'un radiotéléphone 101. Dans le mode de mise en oeuvre préféré, le radiotéléphone 101 est un radiotélephone25 développé pour fonctionner dans un système téléphonique cellulaire tel que le système de radiotéléphone cellulaire - Système Global de Communication Mobile (GSM)- , comme le modèle #SLF1770B/PD de radiotéléphone GSM disponible chez Motorola, Inc. La Figure 3 est une illustration plus détaillée sous forme de synoptique du radiotélephone 101. Le radiotélephone 101 comprend un émetteur 102, un récepteur 103, un système de commande 104, une interface utilisateur et un synthétiseur 107. Le synthétiseur 107 fournit au
6 2715012
récepteur 103 et à l'émetteur 102 des signaux accordés à une fréquence désirée pour permettre la réception et l'émission de données de l'interface utilisateur 105 vers un émetteur/récepteur à distance du système de 5 communication par radiotéléphone. De plus, le synthétiseur 107 fournit à l'interface utilisateur 105 et à la logique de commande 104 le signal d'horloge nécessaire pour un
fonctionnement correct des circuit logiques contenus dans ces blocs.
La Figure 4 est une illustration sous forme de synoptique du synthétiseur de fréquence 107 illustré sur la Figure 3. La sortie de synthétiseur 115 est couplée à une entrée d'un diviseur programmable 108, le diviseur programmable 108 étant à son tour couplé à une entrée d'un15 détecteur de phase 109. Une seconde entrée du détecteur de phase 109 est obtenue à partir d'un oscillateur de référence 116. Une sortie du détecteur de phase 109 est proportionnelle à l'erreur de phase entre les deux signaux d'entrée. La sortie du détecteur de phase 109 est fournie à20 une pompe de charge 110. La pompe de charge 110 fournit des impulsions de courant utilisées pour charger ou décharger un filtre de boucle 113. Le filtre de boucle 113 génère une tension de sortie qui est utilisée comme entrée de commande d'un oscillateur commandé en tension 114. Finalement, la25 sortie de l'oscillateur commandé en tension 114 est utilisée comme sortie de synthétiseur 115, achevant alors
la boucle à blocage de phase.
Une entrée de programmation du diviseur programmable 108 est pilotée par une séquence numérique de largeur binaire N3 générée par un système de commande à division par fractions 112. La séquence numérique fournit un rapport
de division à valeur non entière au diviseur programmable 108, réduisant alors la taille minimale d'étage de la sortie de synthétiseur 115.
7 2715012
De plus, un générateur de séquence de correction résiduelle 111 fonctionne sur N1 bits internes du système de commande à division par fractions 112 pour créer une séquence numérique représentant les termes de bruit dans la séquence numérique. La sortie de N2 bits du générateur de séquence de correction résiduelle 111 est alors directement
appliquée à la pompe de charge 110. Les N2 bits provoquent une modulation du courant en fonction du temps de façon à annuler les termes résiduels du bruit générés par le10 système de commande à division par fractions 112.
Les termes Ni, N2 et N3 constituent un procédé de notation utilisé pour représenter trois séquences numériques contenant trois largeurs binaires différentes. Dans le mode de mise en oeuvre préféré, N1 = une largeur de15 4 bits, N2 = une largeur de 8 bits et N3 = une largeur de 8 bits. Les nombres spécifiques ne représentent aucune partie
significative de l'invention revendiquée et peuvent être modifiés selon la mise en oeuvre de l'invention dans un système particulier.
La Figure 5 est une illustration détaillée, sous forme de synoptique, d'un mode de mise en oeuvre spécifique du synthétiseur en fréquence 107. Dans le mode de mise en oeuvre préféré, le système à plusieurs accumulateurs utilisé dans le synthétiseur en fréquence est décrit dans25 le Brevet U.S. N 5 166 642. Cependant, tout autre système
équivalent à plusieurs accumulateurs peut y être substitué, entraînant un résultat mathématique similaire.
Des données d'entrée 120 correspondant au décalage en fréquence sont fournis au premier accumulateur 121. Chaque accumulateur après le premier reçoit le contenu de l'accumulateur suivant de plus bas ordre. De cette façon, chaque accumulateur effectue une intégration numérique du contenu de l'accumulateur du plus bas ordre suivant, le premier accumulateur 121 effectuant une intégration
8 2715012
numérique des données d'entrée 120. Alors, le second accumulateur 122 effectue une double intégrale des données d'entrée 120, le troisième accumulateur 123 effectue une triple intégrale des données d'entrée 120 et le quatrième accumulateur 124 effectue une quadruple intégrale des
données d'entrée 120.
La sortie de chaque accumulateur est la sortie de report ou de dépassement. Ces sorties représentent les données de décalage en fréquence 120 et les intégrales des données. Un circuit de dérivation numérique constitué d'un et d'un additionneur 126 est raccordé à la sortie de report du quatrième accumulateur 124. La sortie de ce circuit de dérivation est montée en cascade via deux circuits supplémentaires de dérivation numérique constitués des éléments de retard 130 et 137 et des additionneurs 131 et 138. L'effet est que la sortie du quatrième accumulateur 124, après avoir traversé trois dérivations numériques, est à présent une correction de plus haut ordre du décalage en fréquence et peut être ajoutée à la sortie du premier
accumulateur 121 dans l'additionneur 138.
Les sorties de report du second accumulateur 122 et du troisième accumulateur 123 sont ajoutées dans le montage en cascade de dérivation numérique sur un point adapté de telle façon que ces sorties de report assurent, de même,25 des corrections de plus haut ordre pour le décalage en fréquence. Divers éléments additionnels de retard sont ajoutés à cette structure pour s'assurer que les séquences de sortie de report sont correctement alignées et que les additionneurs utilisés dans le circuit de dérivation30 numérique sont isolés l'un de l'autre de telle façon que les retards d'additionneur ne s'ajoutent pas et
ralentissent la fréquence maximale de fonctionnement. Tous les circuits de dérivation numérique et les éléments de retard associés sont globalement référencés comme un35 système de dérivation numérique 200.
9 2715012
La sortie du système de dérivation numérique 200 est ajoutée aux données de fréquence du diviseur programmable
dans l'additionneur 146. La séquence résultante de données de N3 bits est appliquée au diviseur programmable 148. La5 séquence de données représente le décalage en fréquence désiré et un terme de bruit résiduel.
Dans un système global du Nième ordre tel que décrit ci-dessus, la sortie de séquence de données du système de commande de division par fractions peut être dérivée dans10 le modèle linéarisé de transformée Z par: DO= z-2NDI + z-N(1-z-1)NQN o DI représente les données d'entrée 120 du décalage en
fréquence et QN est le terme de bruit résiduel.
Le contenu interne de tout accumulateur peut être dérivé par: DI(X) = z XDI - z-xQl - z-(X-1)Q2 - z-(X-2)Q3 -..- -z-1QX
o X est l'ordre de l'accumulateur.
Si le contenu de cet accumulateur est soustrait de celui de l'accumulateur suivant de plus bas ordre, on obtient alors le terme suivant: DI(X) - z -DI(X-l) = -z-lQX Par conséquent, le terme d'erreur résiduelle peut être recréé sous forme numérique en soustrayant le contenu retardé du second accumulateur de plus haut ordre du
contenu de l'accumulateur de plus haut ordre et en différenciant le résultat N -1 fois.
Sur les Figures 5, les 4 bits les plus significatifs du second accumulateur de plus haut ordre 123 sont retardés une fois par l'élément de retard 155 puis sont soustraits
2715012
des 4 bits les plus significatifs de l'accumulateur de plus haut ordre 124 dans l'additionneur 156. Ce résultat est un terme égal à -z 1Q4 à la sortie de l'additionneur 156. Les éléments de retard 157, 158 et l'additionneur 159 forment un circuit de dérivation numérique. La sortie de l'additionneur 159 sera -z-2(1-z 1)Q4. Les éléments de retard 160, 161 et l'additionneur 162 forment un second circuit de dérivation numérique. La sortie de l'additionneur 162 sera -z-3(1-z 1)2Q4. Les éléments de retard 163, 164 et l'additionneur 165 forment un troisième circuit de dérivation numérique. La sortie de
l'additionneur 165 sera -z-4(1-z 1)3Q4. Finalement, cette sortie de l'additionneur 165 traverse un éléments de retard numérique 167 pour devenir -z 5(1-z 1)3Q4. Ce terme sera15 alors appliqué à la pompe de charge 153 avec un gain effectif de K,résiduel-
En référence à présent à la séquence appliquée au diviseur programmable 148, comme le détecteur de phase 152 compare la phase et non la fréquence, la sortie du signal20 du diviseur programmable 148 sera effectivement intégrée lors de la traversée du détecteur de phase 152. Alors, le terme de phase sur la sortie du détecteur de phase peut être représenté dans le domaine de transformée Z par:
ZDJ =K 4-D K
-M 4(1-z- l? Q4 1 - z-NL NL
o K est le gain de conversion du détecteur de phase et NL est la division moyenne (N*P + A + Num/Dem).
A cela, un retard supplémentaire doit être ajouté pour tenir compte du retard de programmation du diviseur programmable 148 jusqu'à ce que la sortie du diviseur30 programmable 148 soit envoyée au détecteur de phase 152: z-9DI K, -z5(1-_)3 K -+ Z (l -z)3 -Q4 1-z 'NL NL Il 2715012 Le terme de correction de bruit résiduel de l'éléments de retard numérique 167 peut être représenté dans le domaine de transformée Z par: O = -{z-5(1z-1)3K,residul)Q4 Si la valeur de K,résiduel est choisie égale au gain du détecteur de phase divisé par la division moyenne de
boucle, on peut obtenir alors une annulation parfaite de tout terme de bruit résiduel.
La Figure 6 est une illustration détaillée sous forme de synoptique de la pompe de charge 153 selon le mode de mise en oeuvre préféré de la présente invention. D'autres pompes de charge équivalentes peuvent être substituées par une de conception moyenne du domaine de l'art. Ce type de pompe de charge serait utilisé avec un détecteur de phase à15 double état (d'autres circuits similaires peuvent être définis pour des détecteurs de phase à triple état). La source de courant 169 est activée en continu. Le collecteur de courant 170 est activé pendant 50 % du temps lorsque la boucle à blocage de phase est bloquée et présente un20 courant égal à deux fois celui de la source de courant 169. Cela entraîne une onde carrée de courant à la sortie 168
avec un transfert de charge net de zéro dans le filtre de boucle lorsque la boucle est bloquée.
A cette structure de base, on ajoute un circuit du type "à étage R-2R" au circuit de commande du collecteur de courant 170. Cette structure crée un courant dans chaque "niveau de l'étagement" qui est de la moitié du courant dans le "niveau" suivant supérieur. Alors, un mot binaire peut être entré dans une telle structure pour programmer un30 courant analogique sur la base d'un mot numérique. A des fins de représentation schématique, chaque niveau de l'étagement est commandé par un inverseur 182 qui achemine le courant dans le niveau via un des deux circuits commutés
12 2715012
par des portes de transmission 183. Chacun des inverseurs 182 est commandé par un bit de la séquence de données définie par les générateurs de séquence de correction résiduelle 171 à 179. Une sortie des deux circuits possible 5 pour les courants de niveau est ajoutée au collecteur de courant 170. L'autre circuit va à la masse via le
transistor 184. Alors, les entrées 171 à 179 modulent le niveau du courant du collecteur de courant 170 et fournissent un procédé d'addition du signal de correction10 d'erreur résiduelle à la sortie du détecteur de phase.
Le gain de correction d'erreur résiduelle doit être égal au ke divisé par le rapport moyen de division pour une annulation. Le k est de I/2n, le courant maximum en dehors de la structure d'étagement devenant ainsi le15 courant de pompe de charge requis par la boucle normale divisée par 2nNL. La moitié de ce courant doit être
soustraite du courant nominal établissant la résistance pour le collecteur de courant 170. Cela entraine des valeurs de résistance pour les résistances 180, 181 et 185.
La résistance 185 sera normalement égale à R/2 de telle façon que le courant dans le collecteur de courant (= 2*VDN - VBE)/R)) soit le double de celui dans le source de courant 169. Selon le schéma de correction résiduelle présenté ici, un courant additionnel traverse la25 structure d'étagement R-2R. Lorsque l'erreur résiduelle est nulle, les bits de données seront alors 10000000. Le courant total dans l'étagement est alors (VDN - VBE)/nNR. Pour préserver la pompe de charge 110 dans la même condition que sans correction d'erreur, ce courant doit30 être soustrait du circuit principal de courant de telle façon que la somme des deux courants soit encore à nouveau égale à 2*(VDN - VBE)/R. Alors, on obtient: 2*(VDN - VBE)/R - (VDN - VBE)/ZNR. A partir de ce qui précède et de
la Loi de Law, la résistance 185 devient R/(2 - 1/nN).
13 2715012
Le courant minimum dans le niveau de résistance est nul, ce qui correspond à 00000000 ou une correction négative maximum. Le courant maximum dans le niveau est de 2(VDN - VBE)/tNR, correspondant à 11111111 ou un courant positif maximum. Si l'erreur résiduelle est positive, une unité est alors 10000001 et si elle est négative, une unité est 01111111; alors, le premier bit (MSB) est utilisé comme
signe pour la correction de courant.

Claims (10)

REVENDICATIONS
1. Synthétiseur en fréquence (107) possédant un oscillateur à commande (114) pour la génération d'un premier signal ayant une première fréquence, synthétiseur en fréquence caractérisé par: - un moyen pour la création d'un signal de séquence de diviseur (112), le signal de séquence de diviseur contenant une valeur désirée et une valeur d'erreur; - un moyen pour diviser (108) la fréquence du premier signal, le moyen de division dépendant du signal de séquence de diviseur et formant un premier divisé; - un moyen de détection de la phase (109) du signal divisé et générant un signal divisé détecté; - un moyen (111) pour évaluer l'erreur contenue dans le premier signal divisé par la valeur d'erreur dans le signal de séquence de diviseur et pour former un premier signal de correction d'erreur; et - un moyen pour moduler (110) le signal divisé détecté avec le signal de correction d'erreur et pour
générer un signal modulé présentant une erreur résiduelle réduite et pour commander l'oscillateur à commande.
2. Synthétiseur en fréquence selon la revendication 1, caractérisé, de plus, par un moyen de
filtrage (113) du signal modulé, en réponse du moyen de25 modulation.
3. Synthétiseur en fréquence selon la revendication 1, caractérisé en ce que ledit moyen de création d'un signal de séquence de diviseur comprend, de plus: - un moyen pour accepter un signal de décalage en fréquence; - un premier moyen d'intégration (121) du signal de décalage en fréquence, formant un premier signal intégré et un premier signal de report; - un second moyen d'intégration (122) du premier signal intégré formant un second signal intégré et un second signal de report; - un premier moyen (130,138) de dérivation du second signal de report, et de combinaison avec ledit Dremier signal de report, formant un premier signal combiné;
- un moyen (137,146) de dérivation dudit premier signal combiné, et de combinaison avec un signal de diviseur program-
mable en fréquence, créant un signal de séquence de diviseur.
4. Synthétiseur en fréquence selon la revendication 3, caractérisé en ce que ledit moyen d'évaluation de l'erreur comprend, de plus: - un moyen de combinaison (156) du premier signal intégré avec le second signal intégré formant un second signal combiné; et - un moyen de dérivation (157,158,159) dudit second signal combiné formant ledit premier signal de correction
5. Synthétiseur en fréquence par fractions N acceptant un premier signal pour choisir une fréquence de signal de sortie d'oscillateur à commande en divisant la fréquence du signal de sortie à l'aide d'un diviseur variable commandé par un signal de séquence de diviseur à partir d'un circuit d'accumulateur créant un signal divisé, le signal de séquence de diviseur contenant une valeur désirée et une valeur d'erreur, synthétiseur par fraction N caractérisé par: - un générateur de signal de correction d'erreur (111) pour évaluer l'erreur contenue dans le signal de séquence de diviseur et pour générer un signal de correction d'erreur; - un détecteur de phase (109) couplé à la sortie du signal divisé à partir du diviseur variable pour détecter la phase du signal divisé et pour générer un signal divisé détecté; - un modulateur (110) couplé à la sortie du signal divisé détecté à partir du détecteur de phase pour moduler le signal divisé détecté avec le signal de correction d'erreur et pour générer un signal modulé présentant une erreur résiduelle réduite; - un filtre de boucle (113) couplé à la sortie du signal modulé à partir du modulateur, générant un signal filtré; et - un oscillateur à commande (114) pour recevoir le signal filtré et générer un signal de sortie ayant une
fréquence prédéterminée.
6. Synthétiseur en fréquence par fractions N caractérisé par: -17 - un oscillateur à commande (114) générant un premier signal avec une première fréquence et recevant un signal modulé pour commander la fréquence du premier signal; - un système de commande à division par fractions (112) créant un signal de séquence de diviseur, le signal de séquence de diviseur contenant une valeur désirée et une valeur d'erreur; - un diviseur (108) présentant une entrée de signal, une entrée de commande et une sortie de signal, le premier signal étant couplé à l'entrée du signal du diviseur, le signal de séquence de diviseur étant couplé à l'entrée de commande du diviseur pour la commande d'un diviseur variable, le diviseur variable divisant la fréquence du premier signal et générant un premier signal divisé; - un générateur de signal de correction d'erreur (111) pour évaluer l'erreur contenue dans le signal de séquence de diviseur et pour générer un signal de correction d'erreur; - un détecteur de phase (109) couplé à la sortie de signal divisé à partir du diviseur variable pour détecter la phase du signal divisé et pour générer un signal divisé détecté; et - un modulateur (110) couplé à la sortie du signal divisé détecté à partir du détecteur de phase pour moduler
le signal divisé détecté avec le signal de correction25 d'erreur et pour générer le signal modulé avec une erreur résiduelle réduite.
7. Procédé de synthèse en fréquence, le synthétiseur en fréquence possédant un oscillateur à commande pour générer un premier signal avec une première30 fréquence, procédé caractérisé par les étapes suivantes: la création d'un signal de séquence de diviseur, le signal de séquence de diviseur contenant une valeur désirée et une valeur d'erreur; - la division de la fréquence du premier signal, l'étape de division dépendant du signal de séquence de diviseur et formant un premier signal divisé; la détection de la phase du signal divisé et la génération d'un signal divisé détecté; - l'évaluation de l'erreur contenue dans le premier signal divisé à cause de la valeur d'erreur dans le signal de séquence de diviseur et la formant d'un premier signal de correction d'erreur; et - la modulation du signal divisé détecté avec le signal de correction d'erreur et la génération d'un signal
modulé présentant une erreur résiduelle réduite pour la commande de l'oscillateur à commande.
8. Procédé de synthèse en fréquence selon la revendication 7, caractérisé, de plus, par une étape de
filtrage du signal modulé selon ladite étape de modulation.
9. Procédé de synthèse en fréquence selon la revendication 7, caractérisé en ce que ladite étape de création d'un signal de séquence de diviseur comprend, de plus, les étapes suivantes: - la réception d'un signal de décalage en fréquence; - l'intégration du signal de décalage en fréquence pour former un premier signal intégré et un premier signal de report; l'intégration du premier signal intégré pour former un second signal intégré et un second signal de report; - la dérivation du second signal de report et sa combinaison avec ledit premier signal de report pour former un premier signal combinée; - la dérivation dudit premier signal combiné et sa combinaison avec un signal de diviseur programmable en fréquence
pour former un signal de séquence de diviseur.
10. Procédé de synthèse en fréquence selon la revendication 9, caractérisé en ce que ladite étape d'évaluation de l'erreur comprend, de plus: - la combinaison du premier signal intégré avec le second signal intégré pour former un second signal combiné; et - la dérivation dudit second signal combiné pour former ledit
premier signal de correction d'erreur.
FR9412603A 1993-10-29 1994-10-21 Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé. Expired - Lifetime FR2715012B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/146,257 US5495206A (en) 1993-10-29 1993-10-29 Fractional N frequency synthesis with residual error correction and method thereof

Publications (2)

Publication Number Publication Date
FR2715012A1 true FR2715012A1 (fr) 1995-07-13
FR2715012B1 FR2715012B1 (fr) 1998-06-12

Family

ID=22516544

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9412603A Expired - Lifetime FR2715012B1 (fr) 1993-10-29 1994-10-21 Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé.

Country Status (15)

Country Link
US (1) US5495206A (fr)
JP (1) JP3089485B2 (fr)
KR (1) KR0153180B1 (fr)
CN (1) CN1052353C (fr)
AU (1) AU7874194A (fr)
BR (1) BR9405979A (fr)
CA (1) CA2150549C (fr)
DE (2) DE4498263T1 (fr)
FR (1) FR2715012B1 (fr)
GB (1) GB2289173B (fr)
RU (1) RU2134930C1 (fr)
SE (1) SE516301C2 (fr)
SG (1) SG46701A1 (fr)
WO (1) WO1995012243A1 (fr)
ZA (1) ZA947835B (fr)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319677B2 (ja) * 1995-08-08 2002-09-03 三菱電機株式会社 周波数シンセサイザ
US5722052A (en) * 1996-02-28 1998-02-24 Motorola, Inc. Switching current mirror for a phase locked loop frequency synthesizer and communication device using same
US6094100A (en) * 1996-05-20 2000-07-25 Sony Corporation PLL synthesizer apparatus
JPH09312567A (ja) * 1996-05-20 1997-12-02 Sony Corp Pll周波数シンセサイザの制御回路
US6249155B1 (en) 1997-01-21 2001-06-19 The Connor Winfield Corporation Frequency correction circuit for a periodic source such as a crystal oscillator
JP3923150B2 (ja) * 1997-10-16 2007-05-30 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ
US6141394A (en) * 1997-12-22 2000-10-31 Philips Electronics North America Corporation Fractional-N frequency synthesizer with jitter compensation
EP0940922B1 (fr) * 1998-03-03 2002-12-04 Motorola Semiconducteurs S.A. Synthétiseur de fréquence
CA2233831A1 (fr) 1998-03-31 1999-09-30 Tom Riley Synthetiseur fractionnaire-n numerique sigma
DE19840241C1 (de) 1998-09-03 2000-03-23 Siemens Ag Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer
US6442381B1 (en) 1998-10-30 2002-08-27 Echelon Corporation Method and apparatus for defining and generating local oscillator signals for down converter
US6327319B1 (en) * 1998-11-06 2001-12-04 Motorola, Inc. Phase detector with frequency steering
US6624761B2 (en) * 1998-12-11 2003-09-23 Realtime Data, Llc Content independent data compression method and system
US6130561A (en) * 1998-12-28 2000-10-10 Philips Electronics North America Corporation Method and apparatus for performing fractional division charge compensation in a frequency synthesizer
US6157232A (en) * 1999-03-18 2000-12-05 Nec Corporation Local clock generator
US6434707B1 (en) 1999-06-07 2002-08-13 Motorola, Inc. Low phase jitter clock signal generation circuit
US6366174B1 (en) 2000-02-21 2002-04-02 Lexmark International, Inc. Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking
US6564039B1 (en) 2000-02-29 2003-05-13 Motorola, Inc. Frequency generation circuit and method of operating a tranceiver
US6747987B1 (en) 2000-02-29 2004-06-08 Motorola, Inc. Transmit modulation circuit and method of operating a transmitter
FR2807587B1 (fr) * 2000-04-11 2002-06-28 Thomson Csf Synthetiseur fractionnaire comportant une compensation de la gigue de phase
US6785527B2 (en) 2001-04-02 2004-08-31 Tektronix, Inc. Conversion spur avoidance in a multi-conversion radio frequency receiver
US6779010B2 (en) 2001-06-12 2004-08-17 Rf Micro Devices, Inc. Accumulator with programmable full-scale range
US6448831B1 (en) 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US6693468B2 (en) 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6385276B1 (en) 2001-06-12 2002-05-07 Rf Micro Devices, Inc. Dual-modulus prescaler
US6658043B2 (en) * 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
US6600378B1 (en) 2002-01-18 2003-07-29 Nokia Corporation Fractional-N frequency synthesizer with sine wave generator
GB2403085B (en) * 2002-03-28 2005-09-07 Kaben Res Inc Phase error cancellation circuit and method for fractional frequency dividers and circuits incorporating same
US7158603B2 (en) * 2002-12-26 2007-01-02 Freescale Semiconductor, Inc. Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter
DE60302543D1 (de) * 2003-03-14 2006-01-05 St Microelectronics Srl Fraktional-Phasenregelschleife
US7324795B2 (en) * 2003-09-23 2008-01-29 Nokia Corporation Method of controlling phase locked loop in mobile station, and mobile station
ATE365397T1 (de) * 2004-01-30 2007-07-15 Freescale Semiconductor Inc Doppelzugriffsmodulator mit einem frequenzsynthetisierer
KR100666479B1 (ko) 2004-08-30 2007-01-09 삼성전자주식회사 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법
US7512205B1 (en) * 2005-03-01 2009-03-31 Network Equipment Technologies, Inc. Baud rate generation using phase lock loops
KR100801034B1 (ko) * 2006-02-07 2008-02-04 삼성전자주식회사 지연된 클럭 신호들을 이용하여 시그마-델타 변조시노이즈을 줄이는 방법과 이를 이용한 프랙셔널 분주 방식의위상고정루프
WO2007109743A2 (fr) * 2006-03-21 2007-09-27 Multigig Inc. Diviseur de fréquence
WO2012017572A1 (fr) * 2010-08-06 2012-02-09 パナソニック株式会社 Oscillateur
US9197403B2 (en) 2012-07-20 2015-11-24 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers
RU2504891C1 (ru) * 2012-11-27 2014-01-20 Закрытое акционерное общество "Научно-производственный центр "Алмаз-Фазотрон" Способ генерации выходной частоты цифрового синтезатора прямого синтеза
RU2623892C1 (ru) * 2016-03-09 2017-06-29 Федеральное государственное казенное военное образовательное учреждение высшего образования "Военно-космическая академия имени А.Ф. Можайского" Министерства обороны Российской Федерации Способ передачи фазы опорного генератора по фидеру произвольной длины
US10965297B1 (en) * 2020-03-03 2021-03-30 Samsung Electronics Co., Ltd Sigma-delta modulation quantization error reduction technique for fractional-N phase-locked loop (PLL)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147307A2 (fr) * 1983-12-27 1985-07-03 Thomson-Csf Synthétiseur de fréquences à division fractionnaire, à faible gigue de phase et utilisation de ce synthétiseur
GB2217535A (en) * 1988-04-15 1989-10-25 Racal Res Ltd Digital circuit arrangement
US5038120A (en) * 1989-03-04 1991-08-06 Racal-Dana Instruments Limited Frequency modulated phase locked loop with fractional divider and jitter compensation
WO1992004767A1 (fr) * 1990-08-31 1992-03-19 Motorola, Inc. Synthese n fractionnaire a accumulateurs verrouilles multiples
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1444860A (en) * 1974-12-12 1976-08-04 Mullard Ltd Frequency synthesiser
GB1560233A (en) * 1977-02-02 1980-01-30 Marconi Co Ltd Frequency synthesisers
GB2026268B (en) * 1978-07-22 1982-07-28 Racal Communcations Equipment Frequency synthesizers
DE3015484A1 (de) * 1980-04-22 1981-10-29 Siemens AG, 1000 Berlin und 8000 München Verfahren zur frequenzstabilisierung eines hochfrequenten freischwingenden oszillators
GB2140232B (en) * 1983-05-17 1986-10-29 Marconi Instruments Ltd Frequency synthesisers
US4573023A (en) * 1984-08-07 1986-02-25 John Fluke Mfg. Co., Inc. Multiple-multiple modulus prescaler for a phase-locked loop
GB2173659B (en) * 1985-02-06 1988-06-08 Plessey Co Plc Frequency synthesisers
GB2172759B (en) * 1985-02-21 1988-04-13 Plessey Co Plc Fractional-n frequency
EP0211921A1 (fr) * 1985-02-21 1987-03-04 Plessey Overseas Limited Ameliorations relatives aux synthetiseurs
US4815018A (en) * 1985-12-24 1989-03-21 Hughes Aircraft Company Spurless fractional divider direct digital frequency synthesizer and method
US4743867A (en) * 1987-08-03 1988-05-10 Motorola, Inc. Compensation circuitry for dual port phase-locked loops
US4810977A (en) * 1987-12-22 1989-03-07 Hewlett-Packard Company Frequency modulation in phase-locked loops
GB2214012B (en) * 1987-12-23 1992-01-22 Marconi Instruments Ltd Frequency or phase modulation
AU617455B2 (en) * 1988-05-06 1991-11-28 Alcatel N.V. A digital frequency synthesizer
US4816774A (en) * 1988-06-03 1989-03-28 Motorola, Inc. Frequency synthesizer with spur compensation
GB8907316D0 (en) * 1989-03-31 1989-09-13 Plessey Co Plc Fractional'n'synthesisers
CA2003428C (fr) * 1989-11-21 1999-12-14 Thomas Atkin Denning Riley Synthetiseur de frequences
GB2238434B (en) * 1989-11-22 1994-03-16 Stc Plc Frequency synthesiser
CA2019297A1 (fr) * 1990-01-23 1991-07-23 Brian M. Miller Diviseur fractionnaire a modulateurs multiples
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5256981A (en) * 1992-02-27 1993-10-26 Hughes Aircraft Company Digital error corrected fractional-N synthesizer and method
US5339050A (en) * 1993-04-27 1994-08-16 National Semiconductor Corp. Frequency synthesizing phase lock loop with unvarying loop parameters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147307A2 (fr) * 1983-12-27 1985-07-03 Thomson-Csf Synthétiseur de fréquences à division fractionnaire, à faible gigue de phase et utilisation de ce synthétiseur
GB2217535A (en) * 1988-04-15 1989-10-25 Racal Res Ltd Digital circuit arrangement
US5038120A (en) * 1989-03-04 1991-08-06 Racal-Dana Instruments Limited Frequency modulated phase locked loop with fractional divider and jitter compensation
WO1992004767A1 (fr) * 1990-08-31 1992-03-19 Motorola, Inc. Synthese n fractionnaire a accumulateurs verrouilles multiples
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination

Also Published As

Publication number Publication date
BR9405979A (pt) 1996-01-09
DE4498263T1 (de) 1996-01-11
GB9511969D0 (en) 1995-09-06
SG46701A1 (en) 1998-02-20
RU2134930C1 (ru) 1999-08-20
JPH08505993A (ja) 1996-06-25
US5495206A (en) 1996-02-27
KR0153180B1 (ko) 1998-12-15
CA2150549C (fr) 1999-04-06
SE9502329L (sv) 1995-08-29
GB2289173A (en) 1995-11-08
DE4498263C2 (de) 2003-02-20
GB2289173B (en) 1998-12-16
SE9502329D0 (sv) 1995-06-28
CN1116017A (zh) 1996-01-31
WO1995012243A1 (fr) 1995-05-04
SE516301C2 (sv) 2001-12-17
KR960700556A (ko) 1996-01-20
JP3089485B2 (ja) 2000-09-18
FR2715012B1 (fr) 1998-06-12
CN1052353C (zh) 2000-05-10
ZA947835B (en) 1995-05-18
CA2150549A1 (fr) 1995-05-04
AU7874194A (en) 1995-05-22

Similar Documents

Publication Publication Date Title
FR2715012A1 (fr) Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé.
FR2666464A1 (fr) Procede et appareil de synthese de frequence a n fractionnaire avec accumulateurs multiples a memorisation temporaire et application a un radioemetteur.
FR2666463A1 (fr) Procede et appareil de synthese a n fractionnaire avec reduction de l'erreur residuelle et application a un radioemetteur.
FR2687522A1 (fr) Synthetiseur de frequence a nombre n fractionnaire employant plusieurs accumulateurs avec recombinaison en serie, procede de mise en óoeuvre, et radiotelephone l'utilisant.
FR2711868A1 (fr) Dispositif de commande automatique en fréquence.
EP1624575A1 (fr) Architecture de synthétiseur de fréquence
EP1367723B1 (fr) Modulateur sigma-delta numérique-numérique et synthetiseur de fréquence numérique l'incorporant
EP0562904A1 (fr) Procédé et dispositif de réglage de retard à plusieurs gammes
FR2752114A1 (fr) Oscillateur et boucle a verrouillage de phase utilisant un tel oscillateur
FR2793091A1 (fr) Dispositif d'asservissement de frequence
EP1290783A1 (fr) Synthetiseur a modulation numerique
EP1193878B1 (fr) Synthétiseur de fréquence et procédé de synthèse de fréquence à faible bruit
EP0147307B1 (fr) Synthétiseur de fréquences à division fractionnaire, à faible gigue de phase et utilisation de ce synthétiseur
FR2530898A1 (fr) Dispositif d'accord a boucle a verrouillage de phase
FR2462815A1 (fr) Synthetiseur de frequence a boucle a verrouillage de phase
FR2714552A1 (fr) Synthétiseur de fréquences à boucle unique et ensemble électronique comportant un tel synthétiseur.
CN107612546B (zh) 一种基于神经网络的锁相环电路
EP1193877A1 (fr) Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant
EP0075376B1 (fr) Procédé de gestion des commandes de fréquence d'un poste émetteur-récepteur et de la programmation du compteur programmable de son synthétiseur numérique de fréquence
FR2671442A1 (fr) Synthetiseur de frequence a boucle d'asservissement de phase, presentant une certaine tolerance vis-a-vis des variations des parametres de ses composants.
EP0981203B1 (fr) Source de courant contrôlée à commutation accélérée
EP3764546B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
EP0434527A1 (fr) Synthétiseur hyperfréquence à division fractionnaire
FR2685990A1 (fr) Detecteur de verrouillage d'une boucle a verrouillage de phase.
EP1146647B1 (fr) Synthétiseur fractionnaire comportant une compensation de la gigue de phase

Legal Events

Date Code Title Description
TP Transmission of property

Owner name: MOTOROLA MOBILITY, INC., US

Effective date: 20110912

TP Transmission of property

Owner name: WI-LAN INC., CA

Effective date: 20111206