JP2007312334A

JP2007312334A - 位相同期ループ回路、半導体集積回路、および、受信装置

Info

Publication number: JP2007312334A
Application number: JP2006142130A
Authority: JP
Inventors: Shinji Amano; 真司天野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-05-22
Filing date: 2006-05-22
Publication date: 2007-11-29

Abstract

【課題】使用する電圧制御発振器の選択、および、その発振周波数範囲の設定をより効率的に行うことができる位相同期ループ回路を実現する。
【解決手段】位相同期ループ回路１００の制御部１０３は、位相同期ループ回路１００に接続する電圧制御発振器として、複数の電圧制御発振器ＶＣＯ1〜ＶＣＯnのうちから、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、その後、選択された電圧制御発振器の発振周波数範囲を、選局周波数を含む副発振周波数範囲に設定する。
【選択図】図１

Description

本発明は、位相同期ループ回路に関するものであり、特に、複数の電圧制御発振器を備えた位相同期ループ回路に関するものである。

一般に、放送受信用チューナにおいては、広い周波数範囲をカバーすることができる局部発振装置が必要とされる。例えば、衛星放送受信用チューナの入力周波数は９５０ＭＨｚ〜２１５０ＭＨｚであり、ダイレクトコンバージョン方式のチューナの場合、上記入力周波数と同じ周波数範囲で発振し得る局部発振装置が必要となる。

放送受信用チューナーに用いられる局部発振装置としては、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）を含む位相同期ループ（ＰＬＬ：Phase Locked Loop）回路が広く用いられている。放送受信に必要な広帯域の周波数範囲で発振する位相同期ループ回路を半導体集積回路上に構成する場合、1つの電圧制御発振器のみでは必要な発振周波数範囲をカバーすることができないため、発振周波数範囲の異なる複数の電圧制御発振器を搭載することにより、必要な発振周波数範囲をカバーする方法が取られている。

複数の電圧制御発振器を含む従来の位相同期ループ回路について、図２１を参照しながら説明する。図２１（ａ）は、複数の電圧制御発振器を含む従来の位相同期ループ回路ＰＬＬ１０の回路構成を示す回路ブロック図である。図２１（ｂ）は、位相同期ループ回路ＰＬＬ１０に含まれる電圧制御発振器に関し、印加される周波数制御電圧Ｖctrlと発振周波数ｆvcoとの関係を示すグラフである。図２１（ｃ）は、位相同期ループ回路ＰＬＬ１０に含まれる電圧制御発振器の回路構成を示す回路ブロック図である。

図２１（ａ）に示したように、位相同期ループ回路４００は、概略的に言って、ＶＣＯ部４０１と、ＰＬＬ部４０２と、制御回路４０３とを含んで構成されている。

ＶＣＯ部４０１は、互いに並列に接続されたｎ個の電圧制御発振器ＶＣＯ1〜ＶＣＯn、および、該ｎ個の電圧制御発振器のそれぞれに直列に接続されたｎ個のスイッチＳＷ１〜ＳＷnを備えている。ＶＣＯ部４０１に含まれるｎ個の電圧制御発振器ＶＣＯ1〜ＶＣＯnは、互いに異なる発振周波数範囲をもつ電圧制御発振器であり、どの電圧制御発振器の出力信号がミキサ４０５に供給されるかは、スイッチＳＷ１〜ＳＷnにより切り替えられる。

図２１（ｂ）に示したように、発振周波数範囲は、ＶＣＯ部４０１に要求される全発振周波数範囲をカバーするように設定されている。従って、要求される発振周波数範囲に属する任意の周波数は、電圧制御発振器ＶＣＯ1〜ＶＣＯnのうち、少なくとも１つの電圧制御発振器の発振周波数範囲に含まれる。

なお、図２１（ｂ）に示したとおり、電圧制御発振器ＶＣＯ1〜ＶＣＯnの発振周波数範囲は、通常、隣接する発振周波数範囲の間である程度のオーバーラップをもつように（すなわち、隣接する発振周波数範囲が共通部分をもつように）設定される。これは、半導体集積回路にばらつきがある場合でも、該半導体集積回路上に形成された電圧制御発振器ＶＣＯ1〜ＶＣＯnの発振周波数範囲により、確実に要求される発振周波数範囲をカバーできるようにするためである。

図２１（ａ）に示したＰＬＬ部４０２は、位相比較器とループ・フィルタと分周器と（いずれも不図示）を含むブロックであり、ＶＣＯ部４０１に含まれる何れか１つの電圧制御発振器とともに位相同期ループを構成する。ＰＬＬ部４０２は、位相同期ループを構成する電圧制御発振器の発振周波数を、選局周波数に固定する。ＰＬＬ部４０２が電圧制御発振器の発振周波数を選局周波数に一致させることを、電圧制御発振器の発振周波数を選局周波数にロックするとも言う。ＰＬＬ部４０２によりロックされた発振周波数をもつ出力信号は、局部発振信号としてミキサ４０５に供給される。なお、ＶＣＯ部４０１の出力信号をミキサ４０５に供給するために、バッファ回路を使用する構成が用いられる場合も多い。

図２１（ａ）に示した制御回路４０３は、上述したスイッチＳＷ1〜ＳＷnを切り替え制御する。具体的には、上記スイッチ群ＳＷ１〜ＳＷ１０ｎのうち選局周波数を含む発振周波数範囲をもつ電圧制御発振器ＶＣＯｉを選択し、選択された電圧制御発振器ＶＣＯｉに接続されたスイッチＳＷｉを導通状態に、その他のスイッチを遮断状態に制御するためのＶＣＯ選択信号をＶＣＯ部４０１に供給する。

ＶＣＯ部４０１に含まれる電圧制御発振器ＶＣＯ1〜ＶＣＯnは、すべて同一の回路構成を有する電圧制御発振器である。図２１（ｃ）は、これらの電圧制御発振器を代表する電圧制御発振器ＶＣＯ４００の回路構成を示す回路ブロック図である。

電圧制御発振器ＶＣＯ４００は、それぞれ１対のインダクタＬ４００ａ・ｂと１対の可変容量素子Ｃ４００ａ・ｂとを含む共振回路を備えている。この可変容量素子Ｃ４００ａ・ｂは、周波数制御電圧入力端子Ｔ４００に接続されており、該端子Ｔ４００を介して外部から印加される周波数制御電圧Ｖctrlに応じて容量値が変化する。周知のように、当該共振回路の共振周波数（すなわち当該電圧制御発振器の発振周波数）は、インダクタＬ４００ａ・ｂのインダクタンスと、可変容量素子Ｃ４００ａ・ｂの容量値に寄生容量の容量値を加えた全容量値との積の−１／２乗に比例する。従って、周波数制御電圧Ｖctrlを制御電圧入力端子Ｔ４００に印加することにより、当該電圧制御発振器ＶＣＯ４００の発振周波数を外部から制御することができる。

図２１（ｃ）に示した電圧制御発振器ＶＣＯ４００は、さらに、コンデンサＣ４００ｃ・ｄ、トランジスタＴｒ４００ａ・ｂ、ベースバイアス回路ＢＢ４００、および、抵抗Ｒ４００を備えている。ここで、コンデンサＣ４００ｃ・ｄは、トランジスタＴｒ４００ａ・ｂのベースバイアスをコレクタとは別に与えるために、ＤＣを分離するコンデンサである。また、ベースバイアス回路ＢＢ４００は、トランジスタＴｒ４００ａ・ｂに供給するベースバイアスを発生するための回路である。なお、図２１（ｃ）に示したＶCCは、上記共振回路に印加される電源電圧を示すものであるが、当該電圧制御発振器を含むシステムの電源電圧に限定されるものではなく、当該電圧制御発振器を動作させることができる一定の電圧であればよい。

以上ような複数の電圧制御発振器を含む位相同期ループ回路を半導体集積回路上に実装する場合、図２１（ｂ）に示したように、複数の電圧制御発振器により要求される発振周波数範囲をカバーすることはできるものの、各電圧制御発振器の発振周波数範囲は、製造ばらつきによって大きく変動し得る。このため、選局周波数から予め定められた関係に基づいて使用する電圧制御発振器を一意的に決定しまうと、最適な電圧制御発振器を選択することができない場合が生じ得る。そこで、特定のフローに則って、最適な電圧制御発振器を動的に選択する技術が特許文献１に開示されている。

位相同期ループ回路に含まれる複数の電圧制御発振器のなかから最適な電圧制御発振器を動的に選択する、特許文献１に記載の方法について、以下、図２２を参照しながら説明する。

図２２（ａ）は、使用する電圧制御発振器を動的に選択する方法を示したフローチャートである。図２２（ａ）のフローチャートは、互いに隣接する発振周波数範囲をもつ３つの電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1のなかから、最適な電圧制御発振器を選択する方法を示したものである。当該フローチャートの特徴は、予め各電圧制御発振器の発振周波数範囲の下限を持ち上げて発振周波数範囲を狭めた（ステップＴ１）後、電圧制御発振器の選択を実行する（ステップＴ２〜Ｔ１０）点にある。ここで、ステップＴ２〜Ｔ１０における電圧制御発振器の選択は、当該位相同期ループ回路が所定の選局周波数で発振周波数を一定時間内にロックすることができるか否かを、高周波側をカバーする電圧制御発振器から順に判定（ステップＴ４、Ｔ８）していくことにより行われる。

図２２（ａ）に示したフローチャートに則って電圧制御発振器を選択する利点について、図２２（ｂ）に基づいて説明する。図２２（ｂ）は、上記３つの電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1について、周波数制御電圧Ｖctrlに対する発振周波数ｆvcoの変化を示すグラフである。なお、実線で示したグラフ５０１n-1、５０１n、および５０１n+1は、それぞれ、初期状態における電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数の制御電圧依存性を示すものである。一方、点線で示したグラフ５０２n-1、５０２n、および５０２n+1は、それぞれ、発振周波数範囲の下限が引き上げられた状態における、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数の制御電圧依存性を示すものである。

図２２（ｂ）において、与えられた選局周波数が図示したｆ0であるものとすると、当該選局周波数ｆ0は電圧制御発振器ＶＣＯn-1によってのみロック可能である。従って、図２２（ａ）に示したフローチャートに則って電圧制御発振器を選択すると、ＶＣＯn-1が最適電圧制御発振器として選択される。このとき、選局周波数ｆ0は、選択された電圧制御発振器ＶＣＯn-1の発振周波数範囲の中心付近に含まれている。

一方、発振周波数範囲の下限を引き上げることなく電圧制御発振器を選択すると、ＶＣＯnが選択されてしまうことになる。このとき、選局周波数ｆ0は、選択された電圧制御発振器ＶＣＯnの発振周波数の下限近傍に含まれる。この場合、図２２（ｂ）からも分かるように、ＶＣＯゲイン（周波数制御電圧Ｖctrlに対する発振周波数ｆvcoの変化率、以下記号Ｋｖを用いる）が非常に低くなる。このため、電圧制御発振器の発振周波数周辺部に比べてＰＬＬのループ特性に大きな差異が発生し、発振周波数をロックするために要するロック時間や、ロックの安定性、さらには、電圧制御発振器の出力信号の位相雑音等に大きな影響を与えることになる。これに対し、位相同期ループ回路に含まれる各電圧御発振器の発振周波数範囲の下限を一時的に引き上げてＶＣＯを選択する上述の方法によれば、これらの問題を回避することができる。

また、図２２（ｂ）において、与えられた選局周波数が図示したｆ1であるとすると、電圧制御発振器ＶＣＯn+1が選択される。これは、ロック判定が高周波側をカバーする電圧制御発振器から順に（すなち、ＶＣＯn+1、ＶＣＯn、ＶＣＯn-1の順に）行われるので、当該選局周波数ｆ1を最初にロックし得る電圧制御発振器がＶＣＯn+1となるためである。下限が持ち上げられた状態の発振周波数範囲について見れば、選択された電圧制御発振器ＶＣＯn+1の発振周波数範囲は、選局周波数ｆ1を下限ぎりぎりに含むものである。しかしながら、電圧制御発振器ＶＣＯn+1の発振周波数範囲は、電圧制御発振器の選択終了後に初期状態に戻される（図２２（ａ）工程Ｔ１１）ので、実使用時にはＶＣＯゲインＫｖを比較的高い値に保つことができる。

発振周波数範囲の下限を変化させる量を予め適切に設計しておけば、図２２（ａ）に示したフローを用いて、以上のように最適な電圧制御発振器を選択することができる。
特開２００３−１１０４２５号公報（公開日：平成１５年４月１１日）

ところで、位相同期ループ回路に要求される発振周波数範囲が大きくなるにつれ、該発振周波数範囲をカバーするために必要な電圧制御発振器の個数は増加する。従って、位相同期ループ回路を半導体集積回路上に実装する場合、チップサイズの増大、および、コストの上昇という問題を招来する。特に、電圧制御発振器を集積回路上に実現するために必要なオンチップインダクタは、その構造上、非常に大きな面積を必要とする。したがって、チップサイズを増大を抑制し、コストアップを避けるためには、個々の電圧制御発振器の発振周波数範囲をできるだけ広くして、搭載する電圧制御発振器の個数をできるだけ少なくする必要がある。

しかしながら、個々の電圧制御発振器の発振周波数範囲を広くすると、各電圧制御発振器におけるＶＣＯゲインを大きく設定する必要が生じる。そうすると今度は、制御電圧に加わった雑音が高い効率で局部発振信号に変換されてしまい、位相雑音特性を悪化させるという問題を生じる。特に、デジタル放送を受信する受信装置においては、位相雑音特性の良好な局部発振信号が必要とされるので、このような位相同期ループ回路をデジタル放送受信用途に利用することが困難になるという問題を生じる。

以上のような問題を解決するために、特願２００５−２８９４２４（出願日：平成１７年９月３０日）において、出願人は図２３（ａ）に示す電圧制御発振器ＶＣＯ１０´を提案した。

図２３（ａ）に示した電圧制御発振器ＶＣＯ４００´における、図２１（ｃ）に示した従来の電圧制御発振器ＶＣＯ４００との相違点は、共振周波数特性を変化させるための可変容量素子Ｃ４００ｅ・ｆとスイッチＳＷ４００が追加されている点である。その他の構成要素については、図２１（ｃ）に示した電圧制御発振器ＶＣＯ１０と同様のであるので、対応するブロックを同一の符号で示すことにより、その説明を省略する。

図２３（ａ）に示したように、電圧制御発振器ＶＣＯ４００´において追加された可変容量素子Ｃ４００ｅと可変容量素子Ｃ４００ｆとは直列に繋がれている。この直列に繋がれた可変容量素子対Ｃ４００ｅ・ｆは、他の可変容量素子対Ｃ４００ａ・ｂに対して並列に接続されており、可変容量素子Ｃ４００ｅと可変容量素子Ｃ４００ｆとの接続点には、スイッチＳＷ４００が接続されている。このスイッチＳＷ４００により、（１）可変容量素子Ｃ４００ｅ・ｆに周波数制御電圧Ｖctrlを印加するか、（２）可変容量素子Ｃ４００ｅ・ｆに電源電圧Ｖccを印加するか、または（３）可変容量素子Ｃ４００ｅ・ｆを接地するかを切り替えることができるようになっている。

図２３（ｂ）は、電圧制御発振器ＶＣＯ４００´における、発振周波数ｆvcoの周波数制御電圧Ｖctrl依存性（発振周波数特性）を示すグラフである。特に、図２３（ｂ）に点線で示したグラフ６０１は、上記可変容量素子Ｃ４００ｅ・ｆに周波数制御電圧Ｖctrlを印加した場合の発振周波数特性を示すものである。また、図２３（ｂ）に実線で示したグラフ６０２は、上記可変容量素子Ｃ４００ｅ・ｆに電源電圧Ｖccを印加した場合の発振周波数特性を示すものである。また、図２３（ｂ）に実線で示したグラフ６０３は、可変容量素子Ｃ４００ｅ・ｆを接地した場合の発振周波数特性を示すものである。

図２３（ｂ）に示したように、可変容量素子Ｃ４００ｅ・ｆに周波数制御電圧Ｖctrlを印加した状態のとき、電圧制御発振器ＶＣＯ４００´の発振周波数範囲は最大となる。以後、このような発振周波数範囲を電圧制御発振器ＶＣＯ４００´の「主発振周波数範囲」と呼ぶ。また、可変容量素子Ｃ４００ｅ・ｆに電源電圧を印加した状態のとき、および、可変容量素子Ｃ４００ｅ・ｆを接地した状態のとき、電圧制御発振器ＶＣＯ４００´の発振周波数範囲は、上記主発振周波数範囲と比べて小さくなる。以後、このような発振周波数範囲を「副発振周波数範囲」と呼ぶ。

図２３（ｂ）から分かるように、上記主発振周波数範囲は、可変容量素子Ｃ４００ｅ・ｆに電源電圧Ｖccを印加したときの副発振周波数範囲（高周波側の副発振周波数範囲）と、可変容量素子Ｃ４００ｅ・ｆを接地したときの副発振周波数範囲（低周波側の副発振周波数範囲）とによりカバーされている。従って、電圧制御発振器ＶＣＯ４００´においては、カバーし得る発振周波数範囲全体（主発振周波数範囲）を広く保ちながらも、可変容量素子Ｃ４００ｅ・ｆに電源電圧Ｖccを印加した状態、または、可変容量素子Ｃ４００ｅ・ｆを接地した状態で使用することにより、実使用時の発振周波数範囲を小さく（すなわち、ＶＣＯゲインＫｖを低く）することができる。従って、以上のような電圧制御発振器を複数含む位相同期ループ回路を半導体集積回路上に構成すれば、チップサイズが小さく、かつ、位相雑音特性が良好な局部発振装置を実現することができる。

なお、可変容量素子Ｃ４００ｅ・ｆと同様の働きをする可変容量素子、および、スイッチＳＷ４００と同様の働きをするスイッチを更に追加することにより、より多くの、より狭帯域の副発振周波数範囲により主発振周波数範囲をカバーする電圧制御発振器を実現し、ＶＣＯゲインＫｖをさらに低下させて、位相雑音特性をより良好にすることも可能である。

しかしながら、以上のような電圧制御発振器を複数含む位相同期ループ回路に対し、特許文献１に記載の電圧制御発振器の選択方法を単に適用しただけでは、効率的に電圧制御発振器を選択することができず、選択された電圧制御発振器を用いて回路動作を開始するまでに要する時間が増大してしまうという問題があった。この問題について、図２４〜２５を参照しながら更に詳しく説明すれば、以下の通りである。

図２４（ａ）は、図２３（ｂ）に示した構成を有する電圧制御発振器であって、互いに異なる主発振周波数範囲をもつ３つの電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数特性を示したグラフである。具体的には、グラフ７０１、７０２、および７０３がそれぞれ、発振周波数範囲を主発振周波数範囲に設定された状態における、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数特性を示している。同図において、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の主発振周波数範囲は、ＢＡＮＤn-1、ＢＡＮＤn、およびＢＡＮＤn+1として示されている。

図２４（ｂ）は、発振周波数範囲を副発振周波数範囲に設定された状態における、上記電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数特性を示したグラフである。具体的には、グラフ７０１Ｌは、発振周波数範囲を低周波側の副発振周波数範囲に設定された状態における、電圧制御発振器ＶＣＯn-1の発振周波数特性を示すものであり、グラフ７０１Ｈは、発振周波数範囲を高周波側の副発振周波数範囲に設定された状態における、電圧制御発振器ＶＣＯn-1の発振周波数特性を示すものである。グラフ７０２Ｌ・Ｈ、および、グラフ７０３Ｌ・Ｈは、それぞれ電圧制御発振器ＶＣＯnおよびＶＣＯn+1について、同様の発振周波数特性を示すグラフである。同図において、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の副発振周波数範囲は、高周波側の副発振周波数範囲がＢＡＮＤn-1Ｌ、ＢＡＮＤnＬ、およびＢＡＮＤn+1Ｌとして示されており、高周波側の副発振周波数範囲がＢＡＮＤn-1Ｈ、ＢＡＮＤnＨ、およびＢＡＮＤn+1Ｈとして示されている。

上記電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1のなかから、特許文献１に記載の方法に従って電圧制御発振器を選択する場合、実使用時の発振周波数範囲、すなわち、６つの副発振周波数範囲ＢＡＮＤn-1Ｌ、ＢＡＮＤn-1Ｈ、ＢＡＮＤnＬ、ＢＡＮＤnＨ、ＢＡＮＤn+1Ｌ、およびＢＡＮＤn+1Ｈのなかから選局周波数を含む副発振周波数範囲を選択することになる。図２５は、これらの副発振周波数範囲を、分かりやすく表現した説明図である。図２５の上段は、図２４に示した６つの副発振周波数範囲ＢＡＮＤn-1Ｌ、ＢＡＮＤn-1Ｈ、ＢＡＮＤnＬ、ＢＡＮＤnＨ、ＢＡＮＤn+1Ｌ、およびＢＡＮＤn+1Ｈを矢印で示したものである。また、図２５の中段は、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数が低周波側にばらついた場合について、上記６つの副発振周波数範囲を矢印で示したものである。また、図２５の下段は、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数が高周波側にばらついた場合の上記６つの副発振周波数範囲を矢印で示したものである。

図２５の上段において、周波数ｆ1を選局するための最適な副発振周波数範囲は、ＢＡＮＤnLである。また、同図において、周波数ｆ2を選局するための最適な副発振周波数範囲は、ＢＡＮＤnHである。一方、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数が低周波側にばらついた場合、図２５の中段に示したように、周波数ｆ1を選局するための最適な副発振周波数範囲は、ＢＡＮＤnHになる。また、周波数ｆ2を選局するための最適な副発振周波数範囲は、ＢＡＮＤn+1Lとなる。逆に、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数が高周波側にばらついた場合、図２５の下段に示したように、周波数ｆ1を選局するための最適な副発振周波数範囲は、ＢＡＮＤn-1Lになる。また、周波数ｆ2を選局するための最適な副発振周波数範囲は、ＢＡＮＤn+Lとなる。以上のように、電圧制御発振器ＶＣＯn-1、ＶＣＯn、およびＶＣＯn+1の発振周波数にばらつきが生じることを考慮すると、使用するべき副発振周波数範囲は、少なくとも、上記６つの副発振周波数範囲ＢＡＮＤn-1Ｌ、ＢＡＮＤn-1Ｈ、ＢＡＮＤnＬ、ＢＡＮＤnＨ、ＢＡＮＤn+1Ｌ、およびＢＡＮＤn+1Ｈのなかから選択される必要がある。

特許文献１に記載の技術を適用して、上記６つの副発振周波数範囲のなかから最適な副発振周波数を選択する方法を、図２６のフローチャートに示す。図２６から明らかなように、６つの副発振周波数範囲のなかから１つの最適な副発振周波数範囲を選択するためには、最悪の場合、５回のロック判定を実行する必要がある。ここで、各ロック判定は、注目している電圧制御発振器が、予め定められた特定のロック判定時間内に発振周波数をロックすることができるかを検出することにより行われる。従って、図２６に示した方法によると、最適な副発振周波数範囲を特定するために、最悪の場合、１回のロック判定に要する所要時間の５倍以上の時間を要することになる。このため、最適な電圧制御発振器による回路動作を開始するまでに、多くの時間がかかってしまうことになる。

なお、上記問題は、図２３（ｂ）に示した電圧制御発振器ＶＣＯ４００´を複数含む位相同期ループ回路のみならず、発振周波数範囲を副発振周波数範囲のうちの何れか一つに設定することができる電圧制御発振器を複数備えた位相同期ループ回路一般に係る問題であることは言うまでもない。

本発明は、上記問題に鑑みてなされたものであり、その目的は、複数の電圧制御発振器を含む位相同期ループ回路であって、使用する電圧制御発振器の選択、および、その発振周波数範囲の設定をより効率的に行うことができる位相同期ループ回路を実現することにある。

本発明の位相同期ループ回路は、上記課題を解決するために、発振周波数範囲を、主発振周波数範囲、または該主発振周波数範囲をカバーする複数の副発振周波数範囲のうちの何れか一つに設定することができる電圧制御発振器を複数備えた位相同期ループ回路であって、当該位相同期ループ回路に接続する電圧制御発振器として、上記複数の電圧制御発振器のうち、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、選択された電圧制御発振器の発振周波数範囲を、上記選局周波数を含む副発振周波数範囲に設定する制御手段を備えている、ことを特徴としている。

当該位相同期ループ回路が備えている電圧制御発振器の個数をｎ個とすると、上記制御手段は、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を、ｎ個の電圧制御発振器の中から選択することになる。従って、上記ｎ個の電圧制御発振器のひとつひとつについて、主発振周波数範囲が上記選局周波数を含んでいるかを判定することにより電圧制御発振器を選択するとしても、必要な判定回数は、高々ｎ−１回である。

また、各電圧制御発振器の発振周波数範囲は、ｍ個の副発振周波数範囲のうちの何れかに設定され得るものであるとすると、上記制御手段は、選択された電圧制御発振器の発振周波数範囲をｍ個の副発振周波数範囲のうちの１つに設定することになる。従って、上記ｍ個の副発振周波数範囲のひとつひとつについて上記選局選局周波数を含んでいるかを判定することにより選択された電圧制御発振器の発振周波数範囲を設定するとしても、必要な判定回数は、高々ｍ−１回である。

上記制御手段は、当該位相同期ループ回路に接続する電圧制御発振器を、ｎ個の電圧制御発振器のうちから選択した上で、その後、選択された電圧制御発振器の発振周波数範囲を、ｍ個の副発振周波数範囲のうちの何れか１つに設定する。従って、上記制御手段が上記選局周波数を含む副発振周波数範囲を特定するために必要な判定回数は、高々ｎ＋ｍ−２回となる。

ところで、上記位相同期ループ回路において、選択し得る副発振周波数範囲は全体でｎ×ｍ個になる。従って、選局周波数を含む副発振周波数範囲を、従来技術に従って単純に選択する場合、最悪ｎ×ｍ−１回の判定を必要とする。ここで、ｎとｍとが２以上の整数であるので、ｎとｍとの任意の組み合わせに対して、本発明から帰結される上記最悪判定回数ｎ＋ｍ−２回は、従来技術による最悪判定回数ｎ×ｍ−１回よりも小さくなる。

すなわち、上記の構成によれば、発振周波数範囲が選局周波数を含んでいるかを判定する判定回数を減少させ、使用する電圧制御発振器の選択、および、その発振周波数範囲の設定を、より効率的に、より短時間で行うことができるようになるという効果を奏する。

なお、上記位相同期ループ回路に含まれる電圧制御発振器は、発振周波数範囲を、主発振周波数範囲、または該主発振周波数範囲をカバーする複数の副発振周波数範囲のうちの何れか一つに設定することができる電圧制御発振器である。従って、当該位相同期ループ回路に搭載する電圧制御発振器の個数を少なく保ちながら、実使用時のＶＣＯゲインを小さく抑えることができる。従って、当該位相同期ループ回路を半導体集積回路上に実装する場合でも、チップサイズの増大やコストの上昇という問題を招来することなく、位相雑音特性の良好な位相同期ループ回路を実現することができる。

本発明に係る位相同期ループ回路の上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器の発振周波数を、当該位相同期ループ回路により上記選局周波数にロックすることができるか否かを判定し、上記選局周波数にロックすることができなければ、当該位相同期ループに接続する電圧制御発振器を他の電圧制御発振器に切り替えるものである、ことが好ましい。

上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器の発振周波数を、当該位相同期ループ回路により上記選局周波数にロックすることができるか否かを判定し、上記選局周波数にロックすることができなければ、当該位相同期ループに接続する電圧制御発振器を他の電圧制御発振器に切り替えることにより、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択する。

上記の構成によれば、当該位相同期ループ回路に接続された電圧制御発振器の主発振周波数範囲が上記選局周波数を含んでいるか否かは、設計値に基づいて判定されるのではなく、当該位相同期ループ回路により該電圧制御発振器の発振周波数を実際に上記選局周波数にロックすることができるか否かに基づいて判定される。このため、該電圧制御発振器を含む当該位相同期ループ回路に製造ばらつきが含まれたとしても、該電圧制御発振器の実使用時における主発振周波数範囲が上記選局周波数を含んでいるか否かが正しく判定される。従って、上記の構成によれば、当該位相同期ループ回路に製造ばらつきが含まれたとしても、選択された電圧制御発振器の主発振周波数範囲が実際には上記選局周波数を含んでいなかったという事態は生じ得ない。すなわち、上記のように構成された位相同期ループ回路は、多少の製造ばらつきがあったとしても正しく機能するので、製造工程を厳しく管理する必要がなく、製造コストを低減させ得るという更なる効果を奏する。

なお、当該位相同期ループ回路に接続された電圧制御発振器の主発振周波数範囲が上記選局周波数を含んでいるか否かは、必ずしも、当該位相同期ループ回路により該電圧制御発振器の発振周波数を実際に上記選局周波数にロックすることができるか否かに基づいて判定される必要はない。

すなわち、本発明に係る位相同期ループ回路の上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器に印加されている周波数制御電圧が予め定められた範囲内にあるか否かを判定し、該周波数制御電圧が該範囲内になければ、当該位相同期ループに接続する電圧制御発振器を他の電圧制御発振器に切り替えるように構成されていてもよい。

発振周波数範囲を主発振周波数範囲に設定された状態の電圧制御発振器の発振周波数と、該電圧制御発振器に印加される周波数制御電圧とは一定の対応関係をもつ。このため、当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器に印加されている制御電圧が予め定められた範囲内にあるか否かを判定することにより、該主発振周波数範囲が上記選局周波数を含んでいるか否かを判定することができる。従って、上記制御手段は、印加されている周波数制御電圧が上記範囲内にない場合に当該位相同期ループ回路に接続する電圧制御発振器を切り替えていくことにより、上記選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択することができる。

本発明に係る位相同期ループ回路の上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲をある副発振周波数範囲に設定された電圧制御発振器の発振周波数を、当該位相同期ループ回路により上記選局周波数にロックすることができるか否かを判定し、上記選局周波数にロックすることができなければ、該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるものである、ことが好ましい。

上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲をある副発振周波数範囲に設定された電圧制御発振器の発振周波数を、当該位相同期ループ回路により上記選局周波数にロックすることができるか否かを判定し、上記選局周波数にロックすることができなければ、当該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えることにより、当該位相同期ループ回路に接続されている電圧制御発振器の発振周波数範囲を、上記選局周波数を含む副発振周波数範囲に設定する。

上記の構成によれば、当該位相同期ループ回路に接続された電圧制御発振器の副発振周波数範囲が上記選局周波数を含んでいるか否かは、設計値に基づいて判定されるのではなく、当該位相同期ループ回路により該電圧制御発振器の発振周波数を実際に上記選局周波数にロックすることができるか否かに基づいて判定される。このため、該電圧制御発振器を含む当該位相同期ループ回路に製造ばらつきが含まれたとしても、該電圧制御発振器の実使用時における副発振周波数範囲が上記選局周波数を含んでいるか否かが正しく判定される。従って、上記の構成によれば、当該位相同期ループ回路に製造ばらつきが含まれたとしても、選択された電圧制御発振器の副発振周波数範囲が実際には上記選局周波数を含んでいなかったという事態は生じ得ない。すなわち、上記の構成をもつ位相同期ループ回路は、多少の製造ばらつきがあったとしても正しく機能するので、製造工程を厳しく管理する必要がなく、製造コストを低減させ得るという更なる効果を奏する。

なお、当該位相同期ループ回路に接続された電圧制御発振器の副発振周波数範囲が上記選局周波数を含んでいるか否かは、必ずしも、当該位相同期ループ回路により該電圧制御発振器の発振周波数を実際に上記選局周波数にロックすることができるか否かに基づいて判定される必要はない。

すなわち、本発明に係る位相同期ループ回路の上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲をある副発振周波数範囲に設定された電圧制御発振器に印加されている周波数制御電圧が予め定められた範囲内にあるか否かを判定し、該周波数制御電圧が該範囲内になければ、当該位相同期ループに接続する電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるように構成されていても良い。

発振周波数範囲を副発振周波数範囲に設定された状態の電圧制御発振器の発振周波数と、該電圧制御発振器に印加される周波数制御電圧とは一定の対応関係をもつ。このため、当該位相同期ループ回路に接続され、発振周波数範囲を副発振周波数範囲に設定された電圧制御発振器に印加されている制御電圧が予め定められた範囲内にあるか否かを判定することにより、該副発振周波数範囲が上記選局周波数を含んでいるか否かを判定することができる。従って、上記制御手段は、印加されている周波数制御電圧が上記範囲内にない場合に当該位相同期ループ回路に接続されている電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えていくことにより、当該位相同期ループ回路に接続された電圧制御発振器の発振周波数範囲を、上記選局周波数を含む副発振周波数範囲に設定することができる。

本発明に係る位相同期ループ回路において、上記複数の電圧制御発振器は、主発振周波数範囲を狭めるように設定され得るものであり、上記制御手段は、上記複数の電圧制御発振器の主発振周波数範囲が狭めるように設定した上で、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択するものである、ことが好ましい。

単に選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択した場合、選局周波数を主発振周波数範囲の下限近傍に含む電圧制御発振器や、選局周波数を主発振周波数範囲の上限近傍に含む電圧制御発振器が選択され得る。

電圧制御発振器において、印加される周波数制御電圧の変化に対する発振周波数の変化率、すなわちＶＣＯゲインは、通常、発振周波数が主発振周波数範囲の下限および上限に近づくほど小さくなる。このため、主発振周波数範囲の下限および上限近傍の領域では、発振周波数をロックするのに要するロック時間が非常に長くなったり、あるいは、ロック自体が不安定になったりする。また、位相雑音が劣化する可能性もある。

しかしながら、上記構成によれば、上記複数の電圧制御発振器の主発振周波数範囲を一度狭めた上で、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器が選択される。このため、選択される電圧制御発振器は、上記選局周波数を主発振周波数範囲の上限近傍あるいは下限近傍に含むものではなくなる。従って、上記構成によれば、より確実に選局周波数をロックすることができる電圧制御発振器を、より短時間で選択することができるようになるという更なる効果を奏する。

なお、上記複数の電圧制御発振器は、主発振周波数範囲の下限を引き上げ、かつ、上限を引き下げることにより該主発振周波数範囲全体を狭くすることができるものであってもよいが、本発明はこれに限定されるものではない。

すなわち、本発明に係る位相同期ループ回路における上記複数の電圧制御発振器は、主発振周波数範囲の下限を引き上げることにより該主発振周波数範囲の低周波側だけを狭めるように設定され得るもの、あるいは、主発振周波数範囲の上限を引き下げることにより該主発振周波数範囲の高周波側だけを狭めるように設定され得るものであってもよい。

上記複数の電圧制御発振器が、主発振周波数範囲の下限を引き上げることにより該主発振周波数範囲の低周波側だけを狭めることができるものである場合でも、主発振周波数範囲が上記選局周波数を含んでいるか否かを、高周波側をカバーする電圧制御発振器から順に判定していくことにより、主発振周波数範囲の全体を狭くする場合と同様の効果を奏する。また、上記複数の電圧制御発振器が、主発振周波数範囲の上限を引き下げることにより該主発振周波数範囲の高周波側だけを狭めることができるものである場合でも、主発振周波数範囲が上記選局周波数を含んでいるか否かを、低周波側をカバーする電圧制御発振器から順に判定していくことにより、主発振周波数範囲の全体を狭くする場合と同様の効果を奏する。

本発明に係る位相同期ループに回路において、上記複数の電圧制御発振器は、副発振周波数範囲を狭めるように設定され得るものであり、上記制御手段は、上記選択された電圧制御発振器の副発振周波数範囲を狭めるように設定した上で、上記選択された電圧制御発振器の発振周波数範囲を上記選局周波数を含む副発振周波数範囲に設定するものである、ことが好ましい。

当該位相同期ループ回路に接続されている電圧制御発振器の発振周波数範囲を、単に選局周波数を含む副発振周波数範囲に設定した場合、上記選択された電圧制御発振器の発振周波数範囲が、選局周波数を下限近傍に含む副発振周波数範囲や、選局周波数を上限近傍に含む副発振周波数範囲に設定されてしまう場合が生じ得る。

電圧制御発振器において、印加される周波数制御電圧の変化に対する発振周波数の変化率、すなわちＶＣＯゲインは、通常、発振周波数が主発振周波数範囲の下限および上限に近づくほど小さくなる。このため、副発振周波数範囲の下限および上限近傍の領域では、発振周波数をロックするのに要するロック時間が非常に長くなったり、あるいは、ロック自体が不安定になったりする。また、位相雑音が劣化する可能性もある。

しかしながら、上記構成によれば、当該位相同期ループ回路に接続されて電圧制御発振器は、副発振周波数範囲を一度狭めた上で、選局周波数を含む副発振周波数範囲に設定される。このため、設定される副発振周波数範囲は、上記選局周波数を上限近傍あるいは下限近傍に含むものではなくなる。従って、上記構成によれば、当該位相同期ループ回路に接続されている電圧制御発振器の発振周波数範囲を、より確実に、より短時間で選択することができるようになるという更なる効果を奏する。

なお、上記複数の電圧制御発振器は、副発振周波数範囲の下限を引き上げ、かつ、上限を引き下げることにより該副発振周波数範囲全体を狭くすることができるものであってもよいが、本発明はこれに限定されるものではない。

すなわち、本発明に係る位相同期ループ回路における上記複数の電圧制御発振器は、副発振周波数範囲の下限を引き上げることにより該副発振周波数範囲の低周波側だけを狭めるように設定され得るもの、あるいは、副発振周波数範囲の上限を引き下げることにより該副発振周波数範囲の高周波側だけを狭めるように設定され得るものであってもよい。

上記複数の電圧制御発振器が、副発振周波数範囲の下限を引き上げることにより該主発振周波数範囲の低周波側だけを狭めることができるものである場合でも、上記選局周波数を含んでいるか否かを、高周波側をカバーする副発振周波数範囲から順に判定していくことにより、副発振周波数範囲の全体を狭くする場合と同様の効果を奏する。また、上記複数の電圧制御発振器が、副発振周波数範囲の上限を引き下げることにより該副発振周波数範囲の高周波側だけを狭めることができるものである場合でも、上記選局周波数を含んでいるか否かを、低周波側をカバーする副発振周波数範囲から順に判定していくことにより、副発振周波数範囲の全体を狭くする場合と同様の効果を奏する。

本発明に係る位相同期ループ回路の上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器の発振周波数を、上記選局周波数よりも予め定められた第１の値だけ高い周波数と、上記選局周波数よりも予め定められた第２の値だけ低い周波数とにロックすることができるかを判定し、ロックすることができなければ、当該位相同期ループに接続する電圧制御発振器を他の電圧制御発振器に切り替えるものである、ことが好ましい。

上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器の発振周波数を、上記選局周波数よりも予め定められた第１の値だけ高い周波数と、上記選局周波数よりも予め定められた第２の値だけ低い周波数とにロックすることができるかを判定し、ロックすることができなければ、当該位相同期ループに接続する電圧制御発振器を他の電圧制御発振器に切り替えることにより、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択する。

従って、上記の構成によれば、上記選局周波数を主発振周波数範囲の上限近傍あるいは下限近傍に含む電圧制御発振器が選択されることを回避することができる。このため、上記構成によれば、より確実に選局周波数をロックすることができる電圧制御発振器を、より短時間で選択することができるようになるという更なる効果を奏する。

また、上記構成によれば、当該位相同期ループ回路に含まれる電圧制御発振器に、発振周波数範囲を狭めるための可変容量素子を付加することなく、上記効果を有する位相同期ループ回路を実現することができる。このため、当該位相同期ループ回路を半導体集積回路上に実装する場合、チップサイズの縮小やコストの低下を図ることができるという更なる効果を奏する。

本発明に係る位相同期ループ回路の上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲が副発振周波数範囲に設定された電圧制御発振器の発振周波数を、上記選局周波数よりも予め定められた第１の値だけ高い周波数と、上記選局周波数よりも予め定められた第２の値だけ低い周波数とにロックすることができるかを判定し、ロックすることができなければ、該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるものである、ことが好ましい。

上記制御手段は、当該位相同期ループ回路に接続され、発振周波数範囲が副発振周波数範囲に設定された電圧制御発振器の発振周波数を、上記選局周波数よりも予め定められた第１の値だけ高い周波数と、上記選局周波数よりも予め定められた第２の値だけ低い周波数とにロックすることができるかを判定し、ロックすることができなければ、該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えることにより、当該位相同期ループ回路に接続されている電圧制御発振器の発振周波数範囲を、上記選局周波数を含む副発振周波数範囲に設定する。

従って、上記の構成によれば、当該位相同期ループ回路に接続されている電圧制御発振器の発振周波数範囲を、上記選局周波数を発振周波数範囲の上限近傍あるいは下限近傍に含む副発振周波数範囲に設定しまうことを回避することができる。このため、上記構成によれば、より確実に選局周波数をロックすることができる電圧制御発振器を、より短時間で選択することができるようになるという更なる効果を奏する。

本発明に係る位相同期ループ回路は、上記複数の電圧制御発振器のうち、当該位相同期ループ回路に接続されている電圧制御発振器を除く電圧制御発振器への電力の供給を停止する電力供給手段を更に備えていることが好ましい。

上記の構成によれば、当該位相同期ループ回路に接続される電圧制御発振器、すなわち実際に使用される電圧制御発振器以外の電圧制御発振器に電力が供給されてしまうことを回避することができる。従って、当該位相同期ループ回路の電力消費量を削減することができるという更なる効果を奏する。

本発明に係る半導体集積回路は、上記課題を解決するために、上記位相同期ループ回路を含んでいることを特徴としている。

上記の構成によれば、チップサイズの増大やコストの上昇という問題を招来することなく、位相雑音特性の良好な位相同期ループ回路を含む半導体集積回路を実現することができる。しかも、上記位相同期ループ回路は上記制御手段を備えているので、当該半導体集積回路に含まれる電圧制御発振器の選択、および、その発振周波数範囲の設定を、より効率的に、より短時間で行うことができる。

本発明に係る受信装置は、上記課題を解決するために、上記位相同期ループ回路を局部発振器として含んでいることを特徴としている。

当該受信装置は、電圧制御発振器の選択、および、その発振周波数範囲の設定を、より効率的に、より短時間で行うことができる位相同期ループ回路を備えているので、選局を短時間で実行することができる受信装置を実現することができる。

以上のように、本発明の位相同期ループ回路は、発振周波数範囲を、主発振周波数範囲、または該主発振周波数範囲をカバーする複数の副発振周波数範囲のうちの何れか一つに設定することができる電圧制御発振器を複数備えた位相同期ループ回路であって、当該位相同期ループ回路に接続する電圧制御発振器として、上記複数の電圧制御発振器のうち、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、選択された電圧制御発振器の発振周波数範囲を、上記選局周波数を含む副発振周波数範囲に設定する制御手段を備えている。

それゆえ、従来の構成と比べて、発振周波数範囲が選局周波数を含んでいるかを判定する判定回数を減少させ、使用する電圧制御発振器の選択、および、その発振周波数範囲の設定を、より効率的に、より短時間で行うことができる位相同期ループ回路を実現することができる。また、当該位相同期ループ回路を半導体集積回路上に実装する場合でも、チップサイズの増大やコストの上昇という問題を招来することなく、位相雑音特性の良好な位相同期ループ回路を実現することができる。

また、本発明の半導体装置は、上記の位相同期ループ回路を含んでいるので、当該半導体集積回路に含まれる電圧制御発振器の選択、および、その発振周波数範囲の設定を、より効率的に、より短時間で行うことができる。また、本発明の受信装置は、上記の位相同期ループ回路を含んでいるので、選局を短時間で実行することができる。

本発明の一実施の形態について図１〜図１９に基づいて説明すれば、以下のとおりである。

はじめに、本実施形態に係る位相同期ループ回路１００の構成について、図１〜３を参照しながら説明する。

図１は、位相同期ループ回路１００の概略構成を示す回路ブロック図である。図１に示したように、位相同期ループ回路１００は、ＶＣＯ部１０１と、ＰＬＬ部１０２と、制御部（制御手段）１０３とを備えている。符号１０４は制御部１０３を適切に設定する信号を入力するための制御部設定信号入力端子を示し、符号１０５はＰＬＬ部１０２の選局周波数等の情報を設定する信号を入力するためのＰＬＬ設定信号入力端子を示している。

図１に示した上記各部は、例えば、１つの集積回路上に搭載することが可能であり、この場合、１チップで本発明の位相同期ループ回路を実現することができる。以下、上記各部について、図１を参照しながら説明する。

ＶＣＯ部１０１は、互いに並列に接続されたｎ個（ｎは２以上の任意の自然数）の電圧制御発振器ＶＣＯ1〜ＶＣＯn、および、該ｎ個の電圧制御発振器のそれぞれに直列に接続されたｎ個のスイッチＳＷ1〜ＳＷnを備えている。ＶＣＯ部１０１に含まれるｎ個の電圧制御発振器ＶＣＯ1〜ＶＣＯnは、互いに異なる主発振周波数範囲をもつ電圧制御発振器であり、どの電圧制御発振器の出力信号がミキサ１５０に供給されるかは、スイッチＳＷ１〜ＳＷnにより切り替えられるようになっている。

ＶＣＯ部１０１に含まれる電圧制御発振器ＶＣＯ1〜ＶＣＯnは、それぞれ、少なくとも、発振周波数範囲を主発振周波数範囲または該主発振周波数範囲をカバーする複数の副発振周波数範囲のうちの何れか一つに設定することができる電圧制御発振器である。これらの電圧制御発振器ＶＣＯ1〜ＶＣＯ１００nの具体的な回路構成、および、設定可能可能な発振周波数範囲については後述する。

ＰＬＬ部１０２は、ＶＣＯ部１０１に含まれる何れか１つの電圧制御発振器とともに位相同期ループを構成し、その電圧制御発振器の発振周波数を選局周波数に固定するための手段である。具体的には、ＰＬＬ部１０２は、例えば、位相比較器とループ・フィルタと分周器と（いずれも不図示）を含んで構成され、基準信号入力端子１０４を介して入力される選局周波数の１／Ｎ倍（Ｎは自然数）の周波数をもつ基準信号と、分周期により周期を１／Ｎ倍された電圧制御発振器の出力信号とを位相比較器により比較し、これらの周波数が一致するよう該電圧制御発振器の発振周波数を制御する。このようにして、ＰＬＬ部１０２が電圧制御発振器の発振周波数を選局周波数に一致させることを、慣用に従って、「電圧制御発振器の発振周波数を選局周波数にロックする」と言う。ＰＬＬ部１０２は、位相同期ループを構成する電圧制御発振器の発振周波数を選局周波数にロックすると、ロック検出信号を制御部１０３に送る。

制御部１０３は、ＶＣＯ部１０１の発振周波数範囲を設定するための手段であり、少なくとも、上記ｎ個の電圧制御発振器ＶＣＯ1〜ＶＣＯnのうちから、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、選択された電圧制御発振器の発振周波数範囲を選局周波数範囲を含む副発振周波数範囲に設定することができる。ここで、制御部１０３がある特定の電圧制御発振器（例えばＶＣＯ１）を選択するとは、具体的には、該電圧制御発振器（ＶＣＯ１）とＰＬＬ部１０２とが位相同期ループを成すようＶＣＯ部１０１を制御することである。当該制御は、具体的には、例えば、該電圧制御発振器（ＶＣＯ１）に接続されている上記スイッチ（ＳＷ1）を導通状態にし、その他のスイッチ（ＳＷ2〜ＳＷn）を遮断状態にするためのＶＣＯ選択信号をＶＣＯ部１０１に供給することにより実現される。なお、制御部１０３のＶＣＯ部１０１に対する制御の詳細は、他の図面に基づいて後に詳しく説明する。

なお、ＶＣＯ部１０１に含まれる電圧制御発振器ＶＣＯ1〜ＶＣＯnに電力を供給する不図示の電力供給手段は、ＶＣＯ部１０１に含まれる電圧制御発振器ＶＣＯ1〜ＶＣＯnのうち、選択されている電圧制御発振器、すなわち、ＰＬＬ部１０２とともに位相同期ループ回路を構成している電圧制御発振器にのみ電力を供給し、他の電圧制御発振器には電力を供給しないものであることが望ましい。これにより、ＶＣＯ部１０１の電力消費量の削減を図ることができる。

次に、図１に示した位相同期ループ回路１００に含まれる電圧制御発振器ＶＣＯ1〜ＶＣＯnについて、図２を参照しながら説明する。電圧制御発振器ＶＣＯ1〜ＶＣＯnは、すべて同等な回路構成を有する電圧制御発振器である。図２は、これらの電圧制御発振器ＶＣＯ1〜ＶＣＯnを代表する電圧制御発振器ＶＣＯ１００の回路構成を示す回路ブロック図である。

図２に示したように、電圧制御発振器ＶＣＯ１００は、それぞれ１対のインダクタンスＬ１００ａ・ｂと、該１対のインダクタンスＬ１００ａ・ｂに対して並列に接続された３対の可変容量素子対C１００〜Ｃ１０２とを含む共振回路を備えている。

第１の可変容量素子対Ｃ１００は、直列に繋がれた可変容量素子Ｃ１００ａと可変容量素子Ｃ１００ｂとを含んでいる。これら２つの可変容量素子Ｃ１００ａ・ｂの容量値制御端子１００ｃは、外部から周波数制御電圧Ｖctrlを入力するための周波数制御電圧入力端子Ｔ１００に接続されており、周波数制御電圧Ｖctrlが印加されている。

第２の可変容量素子対Ｃ１０１は、直列に繋がれた可変容量素子Ｃ１０１ａと可変容量素子Ｃ１０１ｂとを含んでいる。これら２つの可変容量素子Ｃ１０１ａ・ｂの容量値制御端子１０１ｃは、スイッチＳＷ１０１に接続されている。スイッチＳＷ１０１は、可変容量素子Ｃ１０１ａ・ｂの容量値制御端子１０１ｃに印加する電圧を切り替えるためのスイッチであり、具体的には、容量値制御端子１０１ｃを周波数制御電圧入力端子Ｔ１００、電源電圧入力端子Ｔ１０１、または、ＧＮＤのうち何れかに１つに接続する。従って、スイッチＳＷ１０１を切り替えることにより、可変容量素子Ｃ１０１ａ・ｂの容量値制御端子１０１ｃ、周波数制御電圧Ｖctrl、電源電圧Ｖcc、または、接地電位の何れかを印加するかを設定することができる。

第３の可変容量素子対Ｃ１０２は、直列に繋がれた可変容量素子Ｃ１０２ａと可変容量素子Ｃ１０２ｂとを含んでいる。これら２つの可変容量素子Ｃ１０２ａ・ｂの容量値制御端子１０２ｃは、スイッチＳＷ１０２に接続されている。スイッチＳＷ１０２は、可変容量素子Ｃ１０２ａ・ｂの容量値制御端子Ｃ１０２ｃに印加する電圧を切り替えるためのスイッチであり、具体的には、容量値制御端子１０２ｃを、周波数制御電圧入力端子Ｔ１００、または、電圧源Ｖ１００の何れか一方に接続する。従って、スイッチＳＷ１０２を介して、可変容量素子１０２ａ・ｂの容量値制御端子１０２ｃに、周波数制御電圧Ｖctrl、または電圧源Ｖ１００の出力電圧Ｖoを印加するかを設定することができる。

図２に示した電圧制御発振器ＶＣＯ１００は、さらに、コンデンサＣ１０３ａ・ｂ、トランジスタＴｒ１００ａ・ｂ、ベースバイアス回路ＢＢ１００、および、抵抗Ｒ１００を備えている。ここで、コンデンサＣ１０３ａ・ｂは、トランジスタＴｒ１００ａ・ｂのベースバイアスをコレクタとは別に与えるために、ＤＣを分離するためのコンデンサである。また、ベースバイアス回路ＢＢ１００は、トランジスタＴｒ１００ａ・ｂに供給するベースバイアスを発生するための回路である。なお、図２に示したＶccは、上記共振回路に印加される電源電圧を示すものであるが、当該電圧制御発振器を含むシステムの電源電圧に限定されるものではなく、当該電圧制御発振器を動作させることができる一定の電圧であれば任意の電圧であってよい。

電圧制御発振器ＶＣＯ１００の共振回路に含まれる可変容量素子対Ｃ１００〜Ｃ１０２の合成容量は、周波数制御電圧入力端子Ｔ１００を介して入力される周波数制御電圧Ｖctrl、および、上記スイッチＳＷ１０１〜１０２の接続先に応じて変化する。従って、外部から印加する周波数制御電圧Ｖctrlを変化させることにより、ＶＣＯ１００の発振周波数を変化させることができるとともに、スイッチＳＷ１０１およびＳＷ１０２の接続先を切り替えることにより、発振周波数範囲を変化させることができる。

電圧制御発振器ＶＣＯ１００において設定することが可能な発振周波数範囲について、図３を参照しながら、もう少し詳しく説明する。図３は、スイッチＳＷ１０１およびＳＷ１０２の接続先毎の発振周波数範囲を示した説明図である。

はじめに、スイッチＳＷ１０１により容量値制御端子１０１ｃが周波数制御電圧入力端子Ｔ１００に接続され、スイッチＳＷ１０２により容量値制御端子１０２ｃが周波数制御電圧入力端子Ｔ１００に接続されている状態について考える。この状態では、電圧制御発振器ＶＣＯ１００の共振回路に含まれる全ての可変容量素子に周波数制御電圧Ｖctrlが印加されているので、電圧制御発振器Ｖ１００の発振周波数の可変範囲が最大となる。この状態での発振周波数の可変範囲を、電圧制御発振ＶＣＯ１００の主発振周波数範囲とする。図３の発振周波数範囲３０１ａは、この主発振周波数範囲を示したものである。

次に、容量値制御端子１０２ｃの接続先は変えずに、スイッチＳＷ１０１により容量値制御端子１０１ｃの接続先を切り替える場合について考える。容量値制御端子１０１ｃの接続先を電源電圧入力端子Ｔ１０１、または、ＧＮＤに変化させると、共振回路における全容量値の変動範囲が小さくなるので、電圧制御発振ＶＣＯ１００の発振周波数範囲も上主発振周波数範囲と比べて狭いものとなる。この状態にある電圧制御発振器ＶＣＯ１００の発振周波数範囲を、副発振周波数範囲とする。

ここで、容量値制御端子１０１ｃが電源電圧入力端子Ｔ１０１に接続されている状態と、容量値制御端子１０１ｃが接地されている状態とでは、可変容量素子Ｃ１０２ａ・ｂの容量値が異なる。このため、容量値制御端子１０１ｃが電源電圧入力端子Ｔ１０１に接続されているときの副発振周波数範囲と、容量値制御端子１０１ｃが接地されているときの副発振周波数範囲とでカバーする周波数範囲を異ならせて、これら２つの副発振周波数範囲により主発振周波数範囲全体をカバーするようにすることができる。図３の発振周波数範囲３０１ｂは、低周波側の副発振周波数範囲を示したものであり、発振周波数範囲３０１ｃは高周波側の副発振周波数範囲を示したものである。

次に、スイッチＳＷ１０２により容量値制御端子１０２ｃの接続先を切り替える場合について考える。容量値制御端子１０２ｃに周波数制御電圧Ｖctrlが印加されている状態では、周波数制御電圧Ｖctrlの変化に応じて可変容量素子１０２ａ・ｂの容量も変化するのに対し、可変容量素子１０２ａ・ｂに電圧源の出力電圧Ｖoが印加されている状態では、可変容量素子１０２ａ・ｂの容量値は一定となる。従って、容量値制御端子１０２ｃの接続先を電圧源Ｖ１００に切り替えることにより、主発振周波数範囲３０１ａについても、副発振周波数範囲３０１ｂ・ｃについても、その発振周波数範囲を狭めることができる。図３の発振周波数範囲３０２ａは、発振周波数範囲が狭められた状態における主発振周波数範囲を示したものであり、発振周波数範囲３０２ｂ・ｃは、発振周波数範囲が狭められた状態における副発振周波数範囲を示したものである。

なお、可変容量素子Ｃ１０２ａ・ｂとして出力電圧Ｖoが印加されている状態で容量値が最小になる特性をもつ容量素子を採用することで、容量値制御端子１０２ｃの接続先を電圧源Ｖ１００に切り替えたとき、発振周波数範囲の下限を上げて、発振周波数範囲の低周波側だけを狭めるようにすることができる。図３の発振周波数範囲３０３ａは、発振周波数範囲の低周波側が狭められた状態における主発振周波数範囲を示したものであり、発振周波数範囲３０３ｂ・ｃは、発振周波数範囲の低周波側が狭められた状態における副発振周波数範囲を示したものである。

また、可変容量素子Ｃ１０２ａ・ｂとして出力電圧Ｖoが印加されている状態で容量値が最大になる特性をもつ容量素子を採用すれば、容量値制御端子１０２ｃの接続先を電圧源Ｖ１００に切り替えたとき、発振周波数範囲の上限を下げて、発振周波数範囲の高周波側だけを狭めるようすることもできる。図３の発振周波数範囲３０４ａは、発振周波数範囲の高周波側が狭められた状態における主発振周波数範囲を示したものであり、発振周波数範囲３０４ｂ・ｃは、発振周波数範囲の高周波側が狭められた状態における副発振周波数範囲を示したものである。

以上のように、位相同期ループ回路１００に含まれる電圧制御発振器ＶＣＯ１００は、スイッチＳＷ１０１を切り替えることにより、発振周波数範囲を主発振周波数範囲または該主発振周波数範囲をカバーする複数の副発振周波数範囲のうちの何れか一つに設定することができる。また、電圧制御発振器ＶＣＯ１００においては、スイッチＳＷ１０２を切り替えることにより、主発振周波数範囲および副発振周波数範囲を狭めるように設定することができる。また、特に、上述したような特性をもつ可変容量素子を採用した場合、スイッチＳＷ１０２を切り替えることにより、主発振周波数範囲および副発振周波数範囲を、低周波側のみ、あるいは、高周波側のみ狭めるように設定することができる。

なお、以上の説明では、電圧制御発振器１００が２つの副発振周波数範囲をもつものとして説明したが、さらに他の可変容量素子とスイッチとを追加すれば、３つ以上の副発振周波数範囲をもつ電圧制御発振器を構成することも可能である。

次に、位相同期ループ回路１００に含まれるｎ個の電圧制御発振器ＶＣＯ1〜ＶＣＯnの発振周波数範囲どうしの関係について、図４を参照しながら説明する。

図４において、周波数範囲ＢＡＮＤは、位相同期ループ回路１００に要求される全発振周波数を表している。また、周波数範囲ＢＡＮＤi（１≦ｉ≦ｎ）は、電圧制御発振器ＶＣＯiの主発振周波数範囲を表している。また、周波数範囲ＢＡＮＤiLは、電圧制御発振器ＶＣＯiの低周波側の副発振周波数範囲を表し、周波数範囲ＢＡＮＤiHは、電圧制御発振器ＶＣＯiの高周波側の副発振周波数範囲を表している。

図４に示したように、電圧制御発振器ＶＣＯ1〜ＶＣＯnの主発振周波数範囲ＢＡＮＤ1〜ＢＡＮＤnは、ＶＣＯ部１０１に要求される全発振周波数範囲ＢＡＮＤをカバーするように（すなわち、主発振周波数範囲ＢＡＮＤ1〜ＢＡＮＤｎの和集合が全発振周波数範囲ＢＡＮＤを包含するように）設定されている。従って、全発振周波数範囲に属する任意の周波数は、電圧制御発振器ＶＣＯ1〜ＶＣＯnのうち、少なくとも１つの電圧制御発振器の発振周波数範囲に含まれる。また、図４に示したように、各電圧制御発振器ＶＣＯi（１≦ｉ≦ｎ）について、低周波側の副発振周波数範囲ＢＡＮＤiLと高周波側の副発振周波数範囲ＢＡＮＤiHとは、主発振周波数範囲ＢＡＮＤiをカバーするように（すなわち、低周波側の副発振周波数範囲ＢＡＮＤiLと高周波側の副発振周波数範囲ＢＡＮＤiHとの和集合が主発振周波数範囲ＢＡＮＤiを包含するように）設定されている。

なお、図４に示したとおり、電圧制御発振器ＶＣＯ1〜ＶＣＯnの主発振周波数範囲ＢＡＮＤ1〜ＢＡＮＤnは、隣接する発振周波数範囲の間である程度のオーバーラップΔをもつように（すなわち、隣接する主発振周波数範囲が共通部分をもつように）設定されていてもよい。このように設定することにより、半導体集積回路にばらつきがある場合でも、該半導体集積回路上に形成された電圧制御発振器ＶＣＯ1〜ＶＣＯnの主発振周波数範囲ＢＡＮＤ1〜ＢＡＮＤnにより、確実に要求される発振周波数範囲ＢＡＮＤをカバーすることができる。

次に、位相同期ループ回路１００の制御部１０３が、ＶＣＯ部１０１の発振周波数範囲を設定する方法の骨子について、図５〜７を参照しながら説明する。

図５は、図４に示した発振周波数範囲のうち、隣接する３つの主発振周波数範囲ＢＡＮＤi-1、ＢＡＮＤi、ＢＡＮＤi+1と、該主発振周波数範囲をカバーする６つの副発振周波数範囲副発振周波数範囲ＢＡＮＤi-1Ｌ、ＢＡＮＤi-1Ｈ、ＢＡＮＤiＬ、ＢＡＮＤiＨ、ＢＡＮＤi+1Ｌ、およびＢＡＮＤi+1Ｈとを示したものである。特に、図５の上段は、電圧制御発振器の発振周波数範囲が設計どおりに実現された場合の典型的な発振周波数範囲を示し、図５の中段は、電圧制御発振器の発振周波数範囲が低周波側にばらついた場合の発振周波数範囲を示し、図５の下段は、電圧制御発振器の発振周波数範囲が高周波側にばらついた場合の発振周波数範囲を示している。

制御部１０３がＶＣＯ部１０１の発振周波数範囲を設定する方法の要点は、ＶＣＯ部１０１に含まれる電圧制御発振器ＶＣＯ1〜ＶＣＯnの中から、はじめに、与えられた選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、その後、選択された電圧制御発振器の発振周波数範囲を当該選局周波数を含む副発振周波数範囲に設定する点にある。

例えば、電圧制御発振器の発振周波数範囲が図５の上段に示した典型的な状態にあり、選局周波数が図５に示した周波数ｆ1である場合、選局周波数ｆ1を含む主発振周波数範囲はＢＡＮＤiであるので、制御部１０３は、電圧制御発振器ＶＣＯiを選択する。そして、この電圧制御発振器ＶＣＯiの副発振周波数範囲のうち、選局周波数ｆ1を含む副発振周波数範囲はＢＡＮＤiLであるので、制御部１０３は、電圧制御発振器ＶＣＯiの発振周波数範囲を、副発振周波数範囲ＢＡＮＤiLに設定する。

以上のような発振周波数範囲の設定方法を実現するために必要な工程を、図６のフローチャートに示す。図６のフローチャートに含まれる各工程について、順に説明すれば以下の通りである。

ステップＳ１：制御部１０３は、最も高周波側をカバーする電圧制御発振器ＶＣＯi+1を選択する。具体的には、ＶＣＯi+1に接続されたスイッチＳＷi+1を導通状態に制御し、その他のスイッチを遮断状態に制御するためのＶＣＯ選択信号をＶＣＯ部１０１に供給する。これにより、ＰＬＬ部１０２と電圧制御発振器ＶＣＯi+1とによる位相同期ループが形成される。

ステップＳ２：制御部１０３は、ステップＳ１にて選択された電圧制御発振器ＶＣＯi+1の主発振周波数範囲ＢＡＮＤi+1が選局周波数を含むか否か、すなわち、選局周波数に対して最適な主発振周波数であるか、を判定する。電圧制御発振器ＶＣＯi+1の主発振周波数範囲ＢＡＮＤi+1が、選局周波数を含んでいる場合、後述するステップＳ６に進む。

ステップＳ３：ステップＳ２にて電圧制御発振器ＶＣＯi+1の主発振周波数範囲ＢＡＮＤi+1が選局周波数を含んでいないことが判定された場合、制御部１０３は、次の電圧制御発振器ＶＣＯiを選択する。具体的には、ＶＣＯiに接続されたスイッチＳＷiを導通状態に制御し、その他のスイッチを遮断状態に制御するためのＶＣＯ選択信号をＶＣＯ部１０１に供給する。これにより、ＰＬＬ部１０２と電圧制御発振器ＶＣＯiとによる位相同期ループが形成される。

ステップＳ４：制御部１０３は、ステップＳ３にて選択された電圧制御発振器ＶＣＯiの主発振周波数範囲ＢＡＮＤiが、選局周波数を含むか否か、すなわち、選局周波数に対して最適な主発振周波数範囲であるか否か、を判定する。電圧制御発振器ＶＣＯiの主発振周波数範囲ＢＡＮＤiが、選局周波数を含んでいる場合、後述するステップＳ６に進む。

ステップＳ５：ステップＳ４にて電圧制御発振器ＶＣＯiの主発振周波数範囲ＢＡＮＤiが選局周波数を含んでいないことが判定された場合、制御部１０３は、次の電圧制御発振器ＶＣＯi-1を選択して、後述するステップＳ６に進む。具体的には、ＶＣＯi-1に接続されたスイッチＳＷi-1を導通状態に制御し、その他のスイッチを遮断状態に制御するためのＶＣＯ選択信号をＶＣＯ部１０１に供給する。これにより、ＰＬＬ部１０２と電圧制御発振器ＶＣＯi-1とによる位相同期ループが形成される。

ステップＳ６：制御部１０３は、選択されている電圧制御発振器（ここでは電圧制御発振器ＶＣＯjとする）の発振周波数範囲を高周波側の副発振周波数範囲ＢＡＮＤjHに設定する。具体的には、制御部１０３は、電圧制御発振器ＶＣＯjのスイッチＳＷ１０１（図２参照）を切り替えるためのスイッチ制御信号（ＳＷ制御信号）をＶＣＯ部１０１に供給し、現在選択されている電圧制御発振器ＶＣＯjの発振周波数範囲を高周波側の発振周波数範囲ＢＡＮＤjHに設定する。

ステップＳ７：制御部１０３は、選択されている電圧制御発振器ＶＣＯjの高周波側の副発振周波数範囲ＢＡＮＤjHが、選局周波数を含んでいるか否か、すなわち選局周波数に対して最適な副発振周波数範囲であるか否か、を判定する。副発振周波数範囲ＢＡＮＤjHが選局周波数を含んでいる場合、この高周波側の副発振周波数範囲ＢＡＮＤjHが使用される発振周波数範囲として確定される。

ステップＳ８：ステップＳ７にて副発振周波数範囲ＢＡＮＤjHが選局周波数を含んでいないと判定された場合、制御部１０３は、選択されている電圧制御発振器ＶＣＯjの発振周波数範囲を低周波側の副発振周波数範囲ＢＡＮＤjLに設定する。具体的には、制御部１０３は、電圧制御発振器ＶＣＯjのスイッチＳＷ１０１を切り替えるためのスイッチ制御信号（ＳＷ制御信号）をＶＣＯ部１０１に供給し、選択されている電圧制御発振器ＶＣＯjの発振周波数範囲を低周波側の発振周波数範囲ＢＡＮＤjLに切り替える。この場合、この低周波側の副発振周波数範囲ＢＡＮＤjLが使用される発振周波数範囲として確定される。

以上のように、図６に示したフローチャートに則ってＶＣＯ部１０１の発振周波数範囲を設定する場合、選局周波数が発振周波数範囲に含まれているか否かの判定を行う回数は、最悪の場合でも高々３回である。これは、図２２に示した従来のフローチャートに則って発振周波数範囲を設定する場合の最悪判定回数５回と比べて小さい。すなわち、はじめに、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、その後、選択された電圧制御発振器の発振周波数範囲を当該選局周波数を含む副発振周波数範囲に設定する本発明の方法を採用することにより、発振周波数範囲の設定を効率化することができる。

なお、図６のフローチャートでは、主発振周波数範囲が選局周波数を含むか否かの判定を、高周波側をカバーする電圧制御発振器から順に行うものとしたが、低周波側をカバーする電圧制御発振器から順に行っても同様の効果が得られることは言うまでもない。また、図６のフローチャートでは、副発振周波数範囲が選局周波数を含むか否かの判定を、高周波側の副発振周波数範囲から順に行うものとしたが、低周波側の副発振周波数範囲から順に行うようにしてもよく、この場合もやはり同様の効果が得られる。

また、図６のフローチャートでは、説明の簡略化のために、隣接する発振周波数範囲をもつ３つの電圧制御発振器ＶＣＯi-1、ＶＣＯi、ＶＣＯi+1の中から最適な電圧制御発振器を選択する方法について説明したが、以上の方法は、ｎ個の電圧制御発振器ＶＣＯ1〜ＶＣＯnの中から最適な電圧制御発振器を選択する方法に拡張できることは明らかである。

また、図６のフローチャートでは、電圧制御発振器の副発振周波数範囲は高周波側および低周波側の２つであるものとして説明したが、以上の方法は、電圧制御発振器の副発振周波数範囲が３つ以上の場合に対しても拡張できる。図７は、副発振周波数範囲を、低周波側、高周波側、および中間の３つのうちの何れか１つに設定することができる電圧制御発振器に対応した、発振周波数範囲の設定方法を示すフローチャートである。図７のフローチャートおける、図６に示したフローチャートとの相違点は、（１）高周波側の副発振周波数範囲が選局周波数を含まないことが判定されたときに、選択されている電圧制御発振器の発振周波数範囲を中間の副発振周波数範囲に設定するステップＳ９と、（２）選択されている電圧制御発振器の中間の副発振周波数範囲が、選局周波数を含んでいるか否かを判定するステップＳ１０とを追加して点である。

以上のように、３つの電圧制御発振器が、それぞれ３つの副発振周波数範囲をもっている場合、選択候補となる副発振周波数範囲は９つになる。従って、従来技術にあるように、選局周波数を含むか否かを、副発振周波数範囲毎に判定していく場合、最悪で８回の判定が行われることになる。しかしながら、図７のフローチャートに則って電圧制御発振器の設定を行えば、高々４回の判定で、最適な電圧制御発振器を選択し、選択された電圧制御発振器を最適な副発振周波数範囲に設定することができる。このように、各電圧制御発振器において設定可能な副発振周波数範囲の数が増えるほど、本発明の方法による効率化は一層顕著なものとなる。

図６のフローチャートに示した発振周波数範囲の設定方法には、注目している発振周波数範囲が選局周波数を含んでいるか否かを判定するステップが含まれている。具体的には、選択されている電圧制御発振器の主発振周波数範囲が選局周波数を含んでいるかを判定するステップＳ２およびステップＳ４と、選択されている電圧制御発振器の副発振周波数範囲が選局周波数を含んでいるかを判定するステップＳ７とがこれに該当する。これらのステップを実現するための具体的な方法について、図８〜９を参照しながら説明する。

選択された電圧制御発振器の主発振周波数範囲が選局周波数を含んでいるかを判定するためには、例えば、当該電圧制御発振器の発振周波数範囲が主発振周波数範囲に設定されている状態で、ＰＬＬ部１０２が実際に当該電圧制御発振器の発振周波数を選局周波数にロックすることができるかを判定すればよい。また、選択された電圧制御発振器のある副発振周波数範囲が選局周波数を含んでいるかを判定するためには、当該電圧制御発振器の発振周波数範囲がその副発振周波数範囲に設定された状態で、ＰＬＬ部１０２が実際に当該電圧制御発振器の発振周波数を選局周波数にロックすることができるかを判定すればよい。

図８は、ＰＬＬ部１０２が実際に電圧制御発振器の発振周波数を選局周波数にロックすることができるか否かに基づいて、注目している発振周波数範囲が選局周波数を含んでいるかを判定するように、図６に示したフローチャートをさらに具体化したフローチャートである。

図８に示したフローチャートにおいて、電圧制御発振器ＶＣＯi+1の主発振周波数範囲が選局周波数を含んでいるかを判定するステップＳ２は、一定時間待つステップＳ２ａと実際にロック判定を行うステップＳ２ｂとを含んで構成されている。具体的には、制御部１０３は、予め定められた一定の時間だけ待機（ステップＳ２ａ）した後、ＰＬＬ部１０２から上述したロック検出信号を受信しているかを判定し（ステップＳ２ｂ）、受信していなければ次の電圧制御発振器ＶＣＯiを選択するステップＳ３に移る。

ステップＳ４についても、図８に示したように、一定時間待つステップＳ４ａと実際にロック判定を行うステップＳ４ｂとを含んで構成することができる。また、選択されている電圧制御発振器ＶＣＯjの副発振周波数範囲が選局周波数を含んでいるかを判定するステップＳ７も、図８に示したように、一定時間待つステップＳ７ａと実際にロック判定を行うステップＳ７ｂとを含んで構成することができる。

図８に示したフローチャートによれば、制御部１０３は、発振周波数範囲を主発振周波数範囲に設定された状態で位相同期ループ１００に接続されている電圧制御発振器の発振周波数を、ＰＬＬ部１０２が選局周波数にロックすることができるか否かを判定し、ロックすることができなければ、位相同期ループ１００に接続する電圧制御発振器を他の電圧制御発振器に切り替えるように機能する。また、制御部１０３は、発振周波数範囲を副発振周波数範囲に設定された状態で位相同期ループ回路１００に接続されている電圧制御発振器の発振周波数を、ＰＬＬ部１０２により選局周波数にロックすることができるか否かを判定し、ロックすることができなければ、当該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるように機能する。

なお、上述したステップＳ２ａ、Ｓ４ａ、Ｓ７ａにおける待ち時間は、各電圧制御発振器が発振周波数をロックするために要する時間を考慮して予め設定さた一定の時間である。ここで、上記各ステップにおける待ち時間は、同一の時間に設定されていてもよいし、ステップ毎に固有の時間に設定されていてもよい。

以上、注目している発振周波数範囲が選局周波数を含んでいるか否かを、ＰＬＬ部１０２が発振周波数を選局周波数にロックすることができるか否かに基づいて判定する方法について説明したが、発振周波数範囲が選局周波数を含んでいるか否かの判定は、他の条件に基づいて実現することも可能である。例えば、電圧制御発振器に供給されている周波数制御電圧Ｖctrlが規定の範囲内にあるか否かを判定することにより、発振周波数範囲が選局周波数を含んでいるかを判定することもできる。これについて、図９と図１０とを参照しながら説明する。

図９は、選択されている電圧制御発振器に印加されている周波数制御電圧Ｖctrlが規定の範囲内にあるか否かに基づいて、注目している発振周波数範囲が選局周波数を含んでいるかを判定するように、図６に示したフローチャートを具体化したフローチャートである。

図９に示したフローチャートにおいて、電圧制御発振器ＶＣＯi+1の主発振周波数範囲が選局周波数を含んでいるかを判定するステップＳ２は、一定時間待つステップＳ２ｃと、
選択されている電圧制御発振器ＶＣＯi+1に印加されている周波数制御電圧値が規定の範囲内にあるか否かを判定するステップＳ２ｄとを含んで構成されている。ステップＳ４についても、図９に示されているように、一定時間待つステップＳ４ｃと、選択されている電圧制御発振器ＶＣＯiに印加されている周波数制御電圧値が規定の範囲内にあるか否かを判定するステップＳ４ｄとを含んで構成することができる。また、図９に示されているように、選択されている電圧制御発振器ＶＣＯjの副発振周波数範囲が選局周波数を含んでいるかを判定するステップＳ７についても、一定時間待つステップＳ７ｃと、選択されている電圧制御発振器ＶＣＯjに印加されている周波数制御電圧値が規定の範囲内にあるか否かを判定するステップＳ７ｄとを含んで構成することができる。

図９に示したフローチャートによれば、制御部１０３は、位相同期ループ１００に接続されている電圧制御発振器に印加されている周波数制御電圧が予め定められた範囲内にあるか否かを判定し、周波数制御電圧が予め定められた範囲内になければ、位相同期ループ１００に接続する電圧制御発振器を他の電圧制御発振器に切り替えるように機能する。また、制御部１０３は、位相同期ループ回路１００に接続されている電圧制御発振器に印加されている周波数制御電圧が予め定められた範囲内にあるか否かを判定し、周波数制御電圧が予め定められた範囲になければ、当該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるように機能する。

図１０は、電圧制御発振器ＶＣＯi+1と電圧制御発振器ＶＣＯiとについて、印加される周波数制御電圧Ｖctrlと発振周波数ｆvcoとの関係を示すグラフである。図１０に示したグラフにおいて、ｆａとｆｂとは、それぞれ適切なＶＣＯゲインＫｖが得られる発振周波数の下限値と上限値とを示しており、ＶａとＶｂとは、上記発振周波数ｆａとｆｂとに対応する周波数制御電圧値を示している。図１０から分かるように、選局周波数がＶＣＯiの主発振周波数範囲に含まれるとき、具体的には、選局周波数がｆａ以上ｆｂ以下であるとき、ＶＣＯiに印加される制御電圧Vctrlは、Ｖａ以上Ｖｂ以下になる。従って、電圧制御発振器ＶＣＯiの主発振周波数範囲が選局周波数を含んでいるかを判定するステップＳ４は、ＶＣＯiに印加される制御電圧VctrlがＶａ以上Ｖｂ以下になるか否かを判定することによっても実現することができる。

図９に示したフローチャートを実現するためには、位相同期ループ回路１００において、制御部１０３が電圧制御発振器ＶＣＯiに供給されている周波数制御電圧Vctrlの電圧値が規定の範囲内にあるか否かを検出するための構成が必要になる。この構成について、図１１〜図１２を参照しながら説明する。

図１１は、電圧制御発振器ＶＣＯiに供給されている周波数制御電圧Vctrlの電圧値が規定の範囲内にあるか否かを検出するための手段を更に備えた位相同期ループ回路１００´の回路構成を示す回路ブロック図である。図１２は、上述したコンパレータ１１１ａ、コンパレータ１１１ｂ、および、排他的論理和ゲート１１３の出力電圧を示した説明図である。

図１１に示した位相同期ループ回路１００´における、図１に示した位相同期ループ回路１００との相違点は、周波数制御電圧値判定手段１１０を具備している点である。その他の点については、位相同期ループ回路１００と同様に構成にされているので、対応するブロックには図１と同一の符号を付すことにより、その説明を省略する。

図１１に示したように、周波数制御電圧値判定手段１１０は、２つのコンパレータ１１１ａ・ｂ、２つの電圧源１１２ａ・ｂ、および、排他的論理和（ＸＯＲ）ゲート１１３とにより構成することができる。

電圧源１１２ａは、出力電圧として第１の基準電圧Ｖａを出力するものであり、当該電圧源１１２ａの出力電圧Ｖａは、コンパレータ１１１ａに供給される。図１２にグラフ１２０１として示したように、コンパレータ１１１ａは、電圧源１１２ａから供給される基準電圧Ｖａと、ＰＬＬ部１０２から供給される周波数制御電圧Ｖctrlとを比較し、周波数制御電圧Ｖctrlの方が大きければ高電圧出力信号“Ｈ”を、周波数制御電圧Ｖctrlの方が小さければ低電圧出力信号“Ｌ”を出力する。一方、電圧源１１２ｂは、出力電圧として第２の基準電圧Ｖｂを出力するものであり、当該電圧源１１２ｂの出力電圧Ｖｂは、もう一つのコンパレータ１１１ｂに供給される。図１２にグラフ１２０２として示したように、コンパレータ１１１ｂは、電圧源１１２ｂから供給される基準電圧Ｖｂと、ＰＬＬ部１０２から供給される周波数制御電圧Ｖctrlとを比較し、周波数制御電圧Ｖctrlの方が大きければ高電圧出力信号“Ｈ”を、周波数制御電圧Ｖctrlの方が小さければ低電圧出力信号“Ｌ”を出力する。なお、ここで、高電圧出力信号“Ｈ”と低電圧出力信号“Ｌ”とは、排他的論理和ゲート１１３が弁別可能な範囲で、適宜設定すればよい。

排他的論理和ゲート１１３は、２つコンパレータ１１１ａ・ｂの出力信号を受け付け、これらの排他的論理和を出力する。すなわち、図１２のグラフ１２０３に示したように、コンパレータ１１１ａの出力信号が高電圧出力信号“Ｈ”であり、かつ、コンパレータ１１１ｂの出力信号が低電圧出力信号“Ｌ”であるとき、排他的論理和ゲート１１３は、高電圧出力信号“Ｈ”を出力し、そうでないときに低電圧出力信号“Ｌ”を出力する。換言すれば、排他的論理和ゲート１１３は、ＰＬＬ部１０２から電圧制御発振器ＶＣＯiに供給される周波数制御電圧VctrlがＶａ＜Ｖctrl＜Ｖｂとなるときに、高電圧出力信号“Ｈ”を出力し、そうでないときに低電圧出力信号“Ｌ”を出力する。

ここで、電圧源１１２ａの出力電圧Ｖａは、周波数制御電圧値の規定の範囲の下限に一致し、電圧源１１２ａの出力電圧Ｖａは、周波数制御電圧値の規定の範囲の上限に一致するよう設定されている。排他的論理和ゲート１１３は、コンパレータ１１１ａの出力信号が高電圧出力信号“Ｈ”であり、かつ、コンパレータ１１１ｂの出力信号が低電圧出力信号“Ｌ”であるとき、すなわち、Ｖctrl＜ＶａかつＶｂ＜Ｖctrlのときも高電圧出力信号“Ｈ”を出力するものであるが、電圧源１１２ａ・ｂがＶａ＜Ｖｂのように設定されているので、このような場合は起こりえない。

図１１に示したように、排他的論理和ゲート１１３の出力信号は、制御部１０３に供給される。制御部１０３は、排他的論理和ゲート１１３の出力信号が“Ｈ”であれば、周波数制御電圧Ｖctrlが規定の範囲内にあるものと判定し、そうでなければ、規定の範囲内にはないものと判定する。

なお、以上の説明では、周波数制御電圧Vctrlが電圧制御発振器ＶＣＯiの主発振周波数範囲に対応する制御電圧範囲Ｖａ〜Ｖｂに含まれているか否かを検出する周波数制御電圧値判定手段１１０について説明したが、例えば、制御部１０３により上記電圧源１１２ａ・ｂの出力電圧を制御できるよう構成することで、電圧制御発振器に供給される周波数制御電圧値が他のしかるべき制御電圧範囲（他の電圧制御発振器の主発振周波数範囲に対応する制御電圧範囲、あるいは、副発振周波数範囲に対応する制御電圧範囲）に含まれているか否かを検出するようにできる。

次に、ＶＣＯ部１０１の発振周波数範囲を設定する方法の、効果的な一変形例について、図１３〜１５に基づいて説明する。

図１３は、制御部１０３がＶＣＯ部１０１の発振周波数範囲を設定する方法を示したフローチャートである。図１３に示したフローチャートにおける、図６に示したフローチャートとの相違点は、電圧制御発振器の発振周波数範囲を狭くするステップＳ１１と、電圧制御発振器の発振周波数範囲を広く戻すステップＳ１２とを追加した点にある。他のステップについては図６に示したものと同一であるので、対応するステップには同一の符号を付すことにより、その説明を省略する。

ここで、図１３に示したステップＳ１１は、具体的には、例えば、ＶＣＯ部１０１に含まれる電圧制御発振器ＶＣＯ1〜ＶＣＯnの主発振周波数範囲および副発発振周波数範囲を狭めるよう、制御部１０３が電圧制御発振器ＶＣＯ1〜ＶＣＯnのスイッチＳＷ１０２を切り替えることにより実現され得る。また、ステップＳ１２は、制御部１０３が電圧制御発振器ＶＣＯ1〜ＶＣＯnのスイッチＳＷ１０２を再び切り替え、これらの電圧制御発振器の主発振周波数範囲および副発発振周波数範囲を広く戻すことにより実現され得る。

図１３のフローチャートによれば、制御部１０３は、電圧制御発振器ＶＣＯ1〜ＶＣＯnの主発振周波数範囲を狭めるように設定した上で、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択するように機能する。また、制御部１０３は、選択された電圧制御発振器の副発振周波数範囲を狭めるように設定した上で、選択された電圧制御発振器の発振周波数範囲を、選局周波数を含む副発振周波数範囲に設定するように機能する。

図１４は、電圧制御発振器ＶＣＯiおよび電圧制御発振器ＶＣＯi+1の、発振周波数範囲を狭めるように設定される前の発振周波数特性を示すグラフである。図１４における周波数ｆ１と周波数ｆ２とは、それぞれ、電圧制御発振器ＶＣＯi+1の発振周波数範囲の上限と下限とを示している。電圧制御発振器ＶＣＯi+1の発振周波数を、図１４における周波数ｆ１１のような、下限周波数ｆ２に近い選局周波数にロックしようとする場合、ＶＣＯゲインＫｖが非常に小さい領域を利用することになる。このため、ロックに要する時間が長くなったり、ロック自体が不安定になったりするというという問題が生じる。また、位相雑音特性が劣化したりする可能性もある。

一方、図１５は、電圧制御発振器ＶＣＯiおよび電圧制御発振器ＶＣＯi+1の、発振周波数範囲を狭めるように設定された状態での発振周波数特性を示すグラフである。なお、点線で示したグラフは、発振周波数範囲を狭めるように設定する前の発振周波数特性を示すものである。図１５に示したように、電圧制御発振器ＶＣＯi+1の発振周波数範囲の上限は、周波数ｆ１から周波数ｆ１´に引き下げられ、下限は周波数ｆ２から周波数ｆ２´に引き上げられている。このため、発振周波数範囲が狭められた状態では、選局周波数ｆ１１のような下限周波数ｆ２近傍の選局周波数は、電圧制御発振器ＶＣＯi+1の発振周波数範囲に含まれなくなる。

図１３に示したフローチャートに従えば、ステップＳ２とステップＳ３とにより、下限周波数ｆ２近傍の選局周波数を主発振周波数範囲に含む電圧制御発振器として、一つ低周波側の電圧制御発振器ＶＣＯiが選択される。図１５に示したように、選局周波数ｆ１１は電圧制御発振器ＶＣＯiの主発振周波数範囲の上限周波数との間に一定の差を保っている。従って、電圧制御発振器ＶＣＯi+1の発振周波数を選局周波数ｆ１１にロックする場合には、ＶＣＯゲインＫｖは比較的大きな値となる。このため、ロックに要する時間が長くなったり、ロックが不安定になったりすることを回避することができる。

なお、図１３のフローチャートでは、主発振周波数範囲が選局周波数を含むか否かの判定を高周波側をカバーする電圧制御発振器から順に行うものとしているが、発振周波数範囲の上限と下限とを共に狭める場合には、これを低周波側をカバーする電圧制御発振器から順に行っても同様の効果が得られる。また、図１３のフローチャートでは、選択された電圧制御発振器の副発振周波数範囲が選局周波数を含むか否かの判定を、高周波側の副発振周波数範囲から順に行うものとしているが、発振周波数範囲の上限と下限とを共に狭める場合には、これを低周波側の副発振周波数範囲から順に行うようにしても良く、この場合にも同様の効果が得られる。

なお、上記説明では、発振周波数範囲の上限と下限とを共に狭めるものとしたが、電圧制御発振器の発振周波数範囲の狭め方はこれに限定されるものではない。すなわち、電圧制御発振器ＶＣＯ1〜ＶＣＯnとして、発振周波数範囲の下限を引き上げることにより該主発振周波数範囲の低周波側だけを狭めるように設定され得る電圧制御発振器、あるいは、発振周波数範囲の上限を引き下げることにより該主発振周波数範囲の高周波側だけを狭めるように設定され得る電圧制御発振器を採用することもできる。このような変形例について、図１６〜図１７を参照しながら説明する。

図１６は、制御部１０３がＶＣＯ部１０１の発振周波数範囲を設定する方法を示したフローチャートである。図１６に示したフローチャートにおける、図６に示したフローチャートとの相違点は、電圧制御発振器の発振周波数範囲の低周波側を狭くするステップＳ１３と、電圧制御発振器の発振周波数範囲を広く戻すステップＳ１４とを追加した点にある。他のステップについては図６に示したものと同一であるので、対応するステップには同一の符号を付すことにより、その説明を省略する。

ここで、図１６に示したステップＳ１３は、具体的には、例えば、ＶＣＯ部１０１に含まれる電圧制御発振器ＶＣＯ1〜ＶＣＯnの主発振周波数範囲および副発発振周波数範囲の低周波側を狭めるよう、制御部１０３が電圧制御発振器ＶＣＯ1〜ＶＣＯnのスイッチＳＷ１０２を切り替えることにより実現され得る。また、ステップＳ１４は、制御部１０３が電圧制御発振器ＶＣＯ1〜ＶＣＯnのスイッチＳＷ１０２を再び切り替え、これらの電圧制御発振器の主発振周波数範囲および副発発振周波数範囲を広く戻すことにより実現され得る。

図１７は、電圧制御発振器ＶＣＯiおよび電圧制御発振器ＶＣＯi+1の、発振周波数範囲の低周波側のみを狭めるように設定された状態での発振周波数特性を示すグラフである。なお、図１７には、発振周波数範囲を狭めるように設定する前の発振周波数特性も点線で示されている。図１７に示したように、電圧制御発振器ＶＣＯi+1の発振周波数範囲は、下限をｆ２からｆ２´に引き上げられ、発振周波数範囲の低周波側だけが狭められている。このように、発振周波数範囲の低周波側のみが狭められる場合でも、選局周波数ｆ１１のような下限周波数ｆ２近傍の選局周波数は、電圧制御発振器ＶＣＯi+1の発振周波数範囲に含まれなくなる。従って、図１６にフローチャートに示したとおり、発振周波数範囲が選局周波数を含むか否かの判定を高周波側をカバーする電圧制御発振器から順に行うようにすれば、ロックに要する時間が長くなったり、ロックが不安定になったりすることを回避することができる。

なお、上記ステップＳ１３の変わりに、電圧制御発振器の発振周波数範囲の高周波側のみを狭くするステップを実行しても良い。この場合には、主発振周波数範囲が選局周波数を含むか否かの判定を低周波側をカバーする電圧制御発振器から順に行い、選択された電圧制御発振器の副発振周波数範囲が選局周波数を含むか否かの判定を、低周波側の副発振周波数範囲から順に行うようにすれば、図１６のフローチャートに示した方法と同様の効果が得られる。

次に、ＶＣＯ部１０１の発振周波数範囲を設定する方法の、他の効果的な変形例について、図１８〜図１９を参照しながら説明する。

本変形例に係る発振周波数範囲の設定方法の要点は、所望の選局周波数ｆよりもΔｆだけ高い周波数ｆ’＝ｆ＋Δｆ、および、所望の選局周波数ｆよりもΔｆだけ低い周波数ｆ”＝ｆ−Δｆが注目している発振周波数範囲に含まれているか否かを判定し、含まれていなければ、位相同期ループ回路に接続する電圧制御発振器を切り替えたり、電圧制御発振器の発振周波数範囲を切り替えたりするようにした点である。

以上のような発振周波数範囲の設定方法を実現するために必要な工程を、図１８のフローチャートに示す。図１８のフローチャートに含まれる各工程について、順に説明すれば以下の通りである。

ステップＳ２０：制御部１０３は、最も高周波側をカバーする電圧制御発振器ＶＣＯiを選択する。具体的には、ＶＣＯiに接続されたスイッチＳＷiを導通状態に制御し、その他のスイッチを遮断状態に制御するためのＶＣＯ選択信号をＶＣＯ部１０１に供給する。これにより、ＰＬＬ部１０２と電圧制御発振器ＶＣＯiとによる位相同期ループが形成される。

ステップＳ２１：制御部１０３は、所望の選局周波数ｆよりもΔｆだけ高い周波数ｆ＋Δｆに設定するようＰＬＬ部１０２を制御する。ここで、Δｆは予め定められた値である。

ステップＳ２２〜２３：制御部１０３は、ステップＳ１にて選択された電圧制御発振器ＶＣＯiの主発振周波数範囲が選局周波数ｆ＋Δｆを含むか否かを、ＰＬＬ部１０２が電圧制御発振器ＶＣＯiの発振周波数を選局周波数ｆ＋Δｆにロックすることができるか否かに基づいて判定する。電圧制御発振器ＶＣＯiの主発振周波数範囲が、選局周波数ｆ＋Δｆを含んでいる場合、後述するステップＳ２５に進む。

ステップＳ２４：ステップＳ２３にて電圧制御発振器ＶＣＯiの主発振周波数範囲が選局周波数ｆ＋Δｆを含んでいないことが判定された場合、制御部１０３は、より高周波側をカバーする電圧制御発振器ＶＣＯi+1を選択する。これにより、ＰＬＬ部１０２と電圧制御発振器ＶＣＯi+1とによる位相同期ループが形成される。

ステップＳ２５：制御部１０３は、所望の選局周波数ｆよりもΔｆだけ低い周波数ｆ−Δｆに設定するようＰＬＬ部１０２を制御する。

ステップＳ２６〜２７：制御部１０３は、電圧制御発振器ＶＣＯiの主発振周波数範囲が選局周波数ｆ−Δｆを含むか否かを、ＰＬＬ部１０２が電圧制御発振器ＶＣＯiの発振周波数を選局周波数ｆ−Δｆにロックすることができるか否かに基づいて判定する。電圧制御発振器ＶＣＯiの主発振周波数範囲が選局周波数ｆ−Δｆを含んでいる場合、ＰＬＬ部１０２とともに位相同期ループを形成する電圧制御発振器がＶＣＯiに確定され、後述するステップＳ２９に進む。

ステップＳ２８：ステップＳ２７にて電圧制御発振器ＶＣＯiの主発振周波数範囲が選局周波数ｆ−Δｆを含んでいないことが判定された場合、制御部１０３は、より低周波側をカバーする電圧制御発振器ＶＣＯi-1を選択する。これにより、ＰＬＬ部１０２と電圧制御発振器ＶＣＯi-1とによる位相同期ループが形成される。

ステップＳ２９：制御部１０３は、選択されている電圧制御発振器（ここでは電圧制御発振器ＶＣＯjとする）の発振周波数範囲を高周波側の副発振周波数範囲に設定する。具体的には、制御部１０３は、電圧制御発振器ＶＣＯjのスイッチＳＷ１０１（図２参照）を切り替えるためのスイッチ制御信号をＶＣＯ部１０１に供給し、現在選択されている電圧制御発振器ＶＣＯjの発振周波数範囲を高周波側の発振周波数範囲に設定する。

ステップＳ３０：制御部１０３は、所望の選局周波数ｆよりもΔｆだけ低い周波数ｆ−Δｆに設定するようＰＬＬ部１０２を制御する。なお、上記ステップＳ２５以降、選局周波数が変更されていなければ、当該ステップは省略してもよい。

ステップＳ３１〜３２：制御部１０３は、選択されている電圧制御発振器ＶＣＯjの高周波側の副発振周波数範囲が選局周波数ｆ−Δｆを含んでいるか否かを、ＰＬＬ部１０２が電圧制御発振器ＶＣＯjの発振周波数を選局周波数ｆ−Δｆにロックすることができるか否かに基づいて判定する。電圧制御発振器ＶＣＯiの主発振周波数範囲が、選局周波数ｆ−Δｆを含んでいる場合、使用する発振周波数範囲が高周波側の副発振周波数範囲に確定される。

ステップＳ３３：ステップＳ３２にて高周波側の副発振周波数範囲が選局周波数ｆ−Δｆを含んでいないと判定された場合、制御部１０３は、選択されている電圧制御発振器ＶＣＯjの発振周波数範囲を低周波側の副発振周波数範囲に設定する。これにより、使用する発振周波数範囲が低周波側の副発振周波数範囲に確定される。

ステップ３４：最後に制御部１０３は、ＰＬＬ部１０２を制御して、選局周波数を所望の選局周波数ｆに戻す。

図１８に示したフローチャートによれば、制御部１０３は、発振周波数範囲を主発振周波数範囲に設定された状態で位相同期ループ１００に接続されている電圧制御発振器の発振周波数を、選局周波数ｆよりもΔｆだけ高い周波数ｆ＋Δｆと、選局周波数ｆよりもΔｆだけ低い周波数ｆ−Δｆとにロックすることができるかを判定し、ロックすることができなければ、位相同期ループ１００に接続する電圧制御発振器を他の電圧制御発振器に切り替えるように機能する。また、制御部１０３は、発振周波数範囲を副発振周波数範囲に設定された状態で位相同期ループ回路１００に接続されている電圧制御発振器の発振周波数を、選局周波数ｆよりもΔｆだけ高い周波数ｆ＋Δｆと、選局周波数ｆよりもΔｆだけ低い周波数ｆ−Δｆとにロックすることができるかを判定し、ロックすることができなければ、該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるように機能する。

図１９は、電圧制御発振器ＶＣＯi-1〜ＶＣＯi+1の発振周波数特性を示すグラフである。図１９に示した周波数ｆ３は、ＶＣＯiの発振周波数範囲の上限値を示し、周波数ｆ４は同周波数範囲の下限値を示している。上述したように、選局周波数ｆよりもΔｆだけ高い周波数ｆ’＝ｆ＋Δｆと、選局周波数ｆよりもΔｆだけ低い周波数ｆ”＝ｆ−Δｆとをロックすることができるかを判定するようにすれば、電圧制御発振器ＶＣＯiがロックすることができる選局周波数ｆは、ｆ４´＜ｆ＜ｆ３´を満足する周波数に限られることになる。ここで、ｆ３´は選局周波数ｆよりもΔｆだけ高い周波数であり、ｆ４´は選局周波数よりもΔｆだけ低い周波数である。従って、図１９に示したフローチャートに基づいてＶＣＯ部１０１の発振周波数範囲を設定するようにすれば、発振周波数範囲を一時的に狭める構成と同様に、ロックに要する時間が長くなったり、ロックが不安定になったりすることを回避することができる。

なお、図１９では、位相同期ループ回路１００に接続する電圧制御発振器を選択した後、選択された電圧制御発振器の発振周波数範囲を設定する際には、選択された電圧制御発振器に関わらず、高周波数側で一定値低い周波数がロックできれば高周波数側の副発振周波数範囲を、低周波数側で一定値低い周波数がロックできれば低周波数側の副発振周波数範囲を使用するフローとなっている。これは、所望の選局周波数ｆは、電圧制御発振器ＶＣＯi-1〜ＶＣＯi+1の何れかの発振周波数範囲に含まれているという前提によるものであり、電圧制御発振器が選択された時点で、高周波側の副発振周波数範囲が周波数ｆ−Δｆを含まなければ、残る低周波数側の副発振周波数範囲が所望の選局周波数ｆを含むことが確定されるためである。

最後に、以上のような位相同期ループ回路１００を局部発振器として含んでいる受信装置２００について、図２０に基づいて簡単に説明する。

図２０に示した受信装置２００は、受信信号入力端子２０１、高周波ゲイン可変アンプ２０２、本発明の位相同期ループ回路１００により構成された局部発振器２０３、設定入力端子２１１から入力された選局周波数等の信号を保持するレジスタ２０４、局部発振器２０３の出力信号から９０度の位相差をもつ２つの信号を発生してミキサ２０６に供給する９０度位相差信号発生回路２０５、ベースバンドＡＧＣアンプ２０７、ＬＰＬ２０８、出力アンプ２０９、および、Ｉ／Ｑベースバンド信号出力端子２１０を含んで構成されている。Ｉ／Ｑベースバンド信号出力端子２１０から出力される信号は、後段の復調回路に供給される。図２０に示したようなブロック構成により、本発明の位相同期ループ回路１００を用いて、ダイレクトコンバージョン方式の受信を実現することができる。
〔付記事項〕
なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。例えば、本発明は以下のように構成することができる。

本発明の位相同期ループ回路は、１つの発振周波数変化特性と、その発振周波数変化の範囲内で、２つ以上の発振周波数変化特性を、スイッチ及びスイッチを制御する制御信号の設定により実現できるＶＣＯを複数もち、それらのＶＣＯを含んでＰＬＬを形成しており、選局周波数における最適なＶＣＯ及びスイッチ設定の決定を、前記１つの発振周波数変化特性が得られるスイッチ設定にて最適ＶＣＯ決定フローを実施して複数のＶＣＯから受信時に使用するＶＣＯを決定した上で、さらに分割した周波数変化特性が得られるスイッチ設定にて最適スイッチ設定決定フローを実施して２つ以上の発振周波数変化特性から受信時に使用するスイッチ設定を決定するように構成してもよい。

また、本発明の位相同期ループ回路において、前記最適ＶＣＯ決定フロー及び前記最適スイッチ設定決定フローは、前記ＰＬＬのロック検出信号を使用して、選局周波数における最適ＶＣＯ及び最適スイッチ設定を決定するように構成しても良い。

また、本発明の位相同期ループ回路において、前記最適ＶＣＯ決定フローは、最適ＶＣＯ決定フロー実施時にＶＣＯの発振周波数可変幅を一時的に狭くした上で前記ＰＬＬが選局した周波数にてロックが検出された場合に最適ＶＣＯであると判断し、前記最適スイッチ設定決定フローはあるスイッチ設定における発振周波数可変幅を一時的に狭くした上で前記ＰＬＬが選局した周波数にてロックが検出された場合に最適スイッチ設定であると判断するように構成してもよい。

また、本発明の位相同期ループ回路において、前記最適ＶＣＯ決定フローにおいてＶＣＯの発振周波数可変幅を一時的に狭くする方法は、ＶＣＯに含まれる可変容量の容量値制御端子を周波数制御電圧印加端子から切り離して固定電圧に接続する方法であり、前記最適スイッチ設定決定フローにおいてあるスイッチ設定における発振周波数可変幅を一時的に狭くする方法は、そのスイッチ設定においても受信時には容量値制御端子が周波数制御電圧印加端子に接続される可変容量のうち、一部の可変容量の容量値制御端子を周波数制御電圧印加端子から切り離して固定電圧に接続する方法であってもよい。

また、本発明の位相同期ループ回路は、前記最適ＶＣＯ決定フローにおいて、ＶＣＯの発振周波数可変幅のうち上限又は下限の片側のみを狭くし、前記最適スイッチ設定決定フローにおいては、あるスイッチ設定における発振周波数可変幅のうち上限又は下限の片側のみを狭くするように構成しても良い。

また、本発明の位相同期ループ回路において、前記最適ＶＣＯ決定フロー及び前記最適スイッチ設定決定フローは、前記ＰＬＬにおいて、選局周波数を目的の選局周波数から周波数の高い側に一定値ずらして選局した場合にロックでき、また選局周波数を前記目的の選局周波数から周波数の低い側に一定値ずらした場合に選局してロックできたＶＣＯ及びスイッチ設定を最適と判断するように構成しても良い。

また、前記最適ＶＣＯ決定フロー及び前記最適スイッチ設定決定フローは、前記ＰＬＬを使用した際の周波数制御電圧値がある値の範囲内に入っているかどうかを調べることにより最適ＶＣＯ及び最適スイッチ設定を決定するように構成しても良い。

また、本発明の位相同期ループ回路は、前記ＶＣＯシステムに含まれる複数のＶＣＯのうち、最適ＶＣＯではないと判断され、受信には使用しないＶＣＯの動作を停止させるように構成しても良い。

また、本発明の集積回路は、前記ＶＣＯシステムと前記ＰＬＬとを同一チップ上に備えた集積回路であっても良い。

また、本発明の受信装置は、受信した信号の周波数を特定の周波数に変換する際に必要となる局部発振信号を発生するために、上記ＶＣＯシステムを使用するように構成しても良い。

本発明の位相同期ループ回路は、局部発振器として、特に放送受信用チューナ等の局部発振器として、好適に利用することができる。

本発明の一実施形態を示すものであり、位相同期ループ回路の概略構成を示す回路ブロック図である。本発明の一実施形態を示すものであり、図１に示した位相同期ループ回路に含まれる電圧制御発振器の回路構成を示す回路ブロック図である。本発明の一実施形態を示すものであり、図２に示した電圧制御発振器において、設定可能な発振周波数範囲を示す説明図である。本発明の一実施形態を示すものであり、図２に示した電圧制御発振器において、主発振周波数範囲および副発振周波数範囲がカバーする周波数範囲を示す説明図である。本発明の一実施形態を示すものであり、図４に示した発振周波数の範囲の一部を示した説明図である。本発明の一実施形態を示すものであり、ＶＣＯ部の発振周波数範囲を設定する方法を示すフローチャートである。本発明の一実施形態として、図６のフローチャートの一変形例を示すものであり、ＶＣＯ部の発振周波数範囲を設定する方法を、各電圧制御発振器が３つの副発振周波数範囲をもつ場合について示すフローチャートである。本発明の一実施形態として、図６のフローチャートの具体化例を示すものであり、ＰＬＬ部が実際に電圧制御発振器の発振周波数を選局周波数にロックすることができるか否かに基づいて、注目している発振周波数範囲が選局周波数を含んでいるかを判定する場合のフローチャートである。本発明の一実施形態として、図６のフローチャートの他の具体化例を示すものであり、選択されている電圧制御発振器に印加されている周波数制御電圧Ｖctrlが規定の範囲内にあるか否かに基づいて、注目している発振周波数範囲が選局周波数を含んでいるかを判定する場合のフローチャートである。本発明の一実施形態を示すものであり、図２に示した電圧制御発振器における、印加される周波数制御電圧Ｖctrlと発振周波数ｆvcoとの関係を示すグラフである。本発明の一実施形態を示すものであり、図１に示した位相同期ループ回路の一変形例を示す回路ブロック図である。本発明の一実施形態を示すものであり、図１１に示した位相同期ループ回路における、２つのコンパレータの出力信号と排他的論理和ゲートの出力信号との間の関係を示す説明図である。本発明の一実施形態として、図６のフローチャートの一変形例を示すものであり、電圧制御発振器の発振周波数範囲を狭めるように設定した上で、選局周波数を含む発振周波数範囲を判定する場合のフローチャートである。本発明の一実施形態を示すものであり、図２に示した電圧制御発振器の、発振周波数範囲を狭めるように設定する前の発振周波数特性を示すグラフである。本発明の一実施形態を示すものであり、図２に示した電圧制御発振器の、発振周波数範囲を狭めるように設定した状態における発振周波数特性を示すグラフである。本発明の一実施形態を示すものとして、図６のフローチャートの一変形例を示すものであり、電圧制御発振器の発振周波数範囲の低周波側だけを狭めるように設定した上で、選局周波数を含む発振周波数範囲を判定する場合のフローチャートである。本発明の一実施形態を示すものであり、図２に示した電圧制御発振器の、発振周波数範囲の低周波側だけを狭めるように設定した状態における発振周波数特性を示すグラフである。本発明の一実施形態を示すものであり、ＶＣＯ部の発振周波数範囲を設定する他の方法を示すフローチャートである。本発明の一実施形態を示すものであり、図２に示した電圧制御発振器の発振周波数特性を示すグラフである。本発明に係る受信装置の要部構成を示す、回路ブロック図である。従来技術を示す図面であり、（ａ）は複数の電圧制御発振器を含む従来の位相同期ループ回路の回路構成を示す回路ブロック図である。（ｂ）は、位相同期ループ回路に含まれる電圧制御発振器の発振周波数特性を示すグラフである。（ｃ）は、位相同期ループ回路に含まれる電圧制御発振器の回路構成を示す回路ブロック図である。従来技術を示す図面であり、（ａ）は使用する電圧制御発振器を動的に選択する方法を示したフローチャートである。（ｂ）は、選択される電圧制御発振器の発振周波数特性を示すグラフである。（ａ）は、発振周波数範囲が切り替え可能に構成された電圧制御発振器の回路構成を示す回路ブロック図である。（ｂ）は、（ａ）に示した電圧制御発振器の発振周波数特性を示すグラフである。（ｃ）は、（ａ）に示した電圧制御発振器における、スイッチ設定を示した表である。（ａ）は、図２３に示した電圧制御発振器を複数備えた位相同期ループ回路における、３つの電圧制御発振器の主発振周波数範囲を示したグラフである。（ｂ）は、同位相同期ループ回路における、３つの電圧制御発振器の副発振周波数範囲を示したグラフである。図２４に示した主発振周波数範囲および副発振周波数範囲を、発振周波数にばらつきが生じた場合も含め、分かりやすく示した説明図である。図２３に示した電圧制御発振器を複数備えた位相同期ループ回路に、従来の発振周波数範囲の適用した場合のフローチャートである。

符号の説明

１００位相同期ループ回路
１０１ＶＣＯ部
１０２ＰＬＬ部
１０３制御部（制御手段）
ＶＣＯ1〜ＶＣＯn 電圧制御発振器
ＳＷ1〜ＳＷn スイッチ

Claims

発振周波数範囲を、主発振周波数範囲、または該主発振周波数範囲をカバーする複数の副発振周波数範囲のうちの何れか一つに設定することができる電圧制御発振器を複数備えた位相同期ループ回路であって、
当該位相同期ループ回路に接続する電圧制御発振器として、上記複数の電圧制御発振器のうち、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、選択された電圧制御発振器の発振周波数範囲を、上記選局周波数を含む副発振周波数範囲に設定する制御手段を備えている、
ことを特徴とする位相同期ループ回路。
上記制御手段は、
当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器の発振周波数を、当該位相同期ループ回路により上記選局周波数にロックすることができるか否かを判定し、上記選局周波数にロックすることができなければ、当該位相同期ループに接続する電圧制御発振器を他の電圧制御発振器に切り替えるものである、
ことを特徴とする請求項１に記載の位相同期ループ回路。
上記制御手段は、
当該位相同期ループ回路に接続され、発振周波数範囲を副発振周波数範囲に設定された電圧制御発振器の発振周波数を、当該位相同期ループ回路により上記選局周波数にロックすることができるか否かを判定し、ロックすることができなければ、該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるものである、
ことを特徴とする請求項１または２に記載の位相同期ループ回路。
上記制御手段は、
当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器に印加されている周波数制御電圧が予め定められた範囲内にあるか否かを判定し、該周波数制御電圧が該範囲内になければ、当該位相同期ループに接続する電圧制御発振器を他の電圧制御発振器に切り替えるものである、
ことを特徴とする請求項１に記載の位相同期ループ回路。
上記制御手段は、
当該位相同期ループ回路に接続され、発振周波数範囲を副発振周波数範囲に設定された電圧制御発振器に印加されている周波数制御電圧が予め定められた範囲内にあるか否かを判定し、該周波数制御電圧が該範囲内になければ、当該位相同期ループに接続する電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるものである、
ことを特徴とする請求項１または４に記載の位相同期ループ回路。
上記複数の電圧制御発振器は、
主発振周波数範囲を狭めるように設定され得るものであり、
上記制御手段は、
上記複数の電圧制御発振器の主発振周波数範囲を狭めるように設定した上で、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択するものである、
ことを特徴とする請求項１から５のうち何れか１項に記載の位相同期ループ回路。
上記複数の電圧制御発振器は、
主発振周波数範囲の下限を引き上げることにより該主発振周波数範囲の低周波側だけを狭めるように設定され得るもの、あるいは、主発振周波数範囲の上限を引き下げることにより該主発振周波数範囲の高周波側だけを狭めるように設定され得るものである、
ことを特徴とする請求項６に記載の位相同期ループ回路。
上記複数の電圧制御発振器は、
副発振周波数範囲を狭めるように設定され得るものであり、
上記制御手段は、
上記選択された電圧制御発振器の副発振周波数範囲を狭めるように設定した上で、上記選択された電圧制御発振器の発振周波数範囲を、上記選局周波数を含む副発振周波数範囲に設定するものである、
ことを特徴とする請求項１から７のうち何れか１項に記載の位相同期ループ回路。
上記複数の電圧制御発振器は、
副発振周波数範囲の下限を引き上げることにより該副発振周波数範囲の低周波側だけを狭めるように設定され得るもの、あるいは、副発振周波数範囲の上限を引き下げることにより該副発振周波数範囲の高周波側だけを狭めるように設定され得るものである、
ことを特徴とする請求項８に記載の位相同期ループ回路。
上記制御手段は、
当該位相同期ループ回路に接続され、発振周波数範囲が主発振周波数範囲に設定された電圧制御発振器の発振周波数を、上記選局周波数よりも予め定められた第１の値だけ高い周波数と、上記選局周波数よりも予め定められた第２の値だけ低い周波数とにロックすることができるか否かを判定し、ロックすることができなければ、当該位相同期ループに接続する電圧制御発振器を他の電圧制御発振器に切り替えるものである、
ことを特徴とする請求項１に記載の位相同期ループ回路。
上記制御手段は、
当該位相同期ループ回路に接続され、発振周波数範囲が副発振周波数範囲に設定された電圧制御発振器の発振周波数を、上記選局周波数よりも予め定められた第１の値だけ高い周波数と、上記選局周波数よりも予め定められた第２の値だけ低い周波数とにロックすることができるか否かを判定し、ロックすることができなければ、該電圧制御発振器の発振周波数範囲を他の副発振周波数範囲に切り替えるものである、
ことを特徴とする請求項１または１０に記載の位相同期ループ回路。
上記複数の電圧制御発振器のうち、当該位相同期ループ回路に接続されている電圧制御発振器にのみ電力を供給し、他の電圧制御発振器には電力を供給しない電力供給手段を更に備えていることを特徴とする請求項１から１１のうち何れか１項に記載の位相同期ループ回路。
請求項１から１２のうち何れか１項に記載の位相同期ループ回路を含んでいることを特徴とする半導体集積回路。
請求項１から１２に記載の位相同期ループ回路を局部発振器として含んでいることを特徴とする受信装置。