JP2012009949A - 位相同期ループ回路および位相同期ループ回路の制御方法 - Google Patents
位相同期ループ回路および位相同期ループ回路の制御方法 Download PDFInfo
- Publication number
- JP2012009949A JP2012009949A JP2010141859A JP2010141859A JP2012009949A JP 2012009949 A JP2012009949 A JP 2012009949A JP 2010141859 A JP2010141859 A JP 2010141859A JP 2010141859 A JP2010141859 A JP 2010141859A JP 2012009949 A JP2012009949 A JP 2012009949A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- variable
- output
- oscillation frequency
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】VCO34は、制御電圧VTに応じた発振周波数fVCOを有する出力クロック信号CLKOを生成する。PLLブロック2は、制御電圧VTを生成する。ロック検出器24は、発振周波数fVCOが設定周波数fSにロックされているか否かを検出する。VT電圧検出部31は、バラクタVA1ないしVA3のうちの何れを選択するかを決定する。セレクタ部32は、出力クロック信号CLKOの粗調整段階においてはバラクタVA0を選択する。また、粗調整段階においてロック検出された旨をロック検出器24から受信することに応じて、微調整段階へ移行する。微調整段階においては、移行時点におけるVT電圧検出部31によって選択されていたバラクタの選択を維持する。
【選択図】図1
Description
fVCO=1/(2π×(L×C)1/2)・・・(1)式
そして制御電圧VTにより、バラクタVA0ないしVA3の容量を変化させることができ、出力クロック信号CLKOの発振周波数fVCOを制御することができる。
時刻t21において、リセット信号LEが入力され、ロック検出信号LDがローレベルとなる。制御電圧VTが、0.5V以上2.5V以下の場合、信号VLHはローレベルとなる(図12、矢印Y23)。信号VLHがローレベルのとき、信号CNT_OUTもローレベルであり(図12、矢印Y25)、信号OUT21およびOUT22も変化しない(図12、矢印Y27)。よって、セレクタSL1ないしSL3の出力VC1ないしVC3も変化せず、バラクタの変更は行われず、時刻t21から所定時間LT経過後、時刻t22において、ロック検出信号LDがハイレベルとなる。そして、選択されているバラクタをそのまま選択し続け、設定を維持する(図10、S27)。
VC0のみがハイレベルとなることで、バラクタVA2からバラクタVA0に切り替えられ、新たなPLLチューニング動作が開始される(図9、S5)。その後のフローについては、前述したフローと同様であるため、ここでは詳細な説明は省略する。
(付記1)
第1の可変容量と、前記第1の可変容量の容量値の可変範囲よりも小さい可変範囲を有する複数の第2の可変容量とを備え、前記複数の第2の可変容量の可変範囲は前記第1の可変容量の可変範囲をカバーするように互いに異なる範囲に設定され、前記第1の可変容量と前記複数の第2の可変容量との何れを使用するかが選択可能とされ、入力される制御電圧に応じた発振周波数を有する出力信号を生成する電圧制御型発振器と、
入力される前記出力信号と基準周波数信号との位相比較結果に基づいて前記制御電圧を生成する位相比較部と、
前記位相比較結果に基づいて、前記出力信号の前記発振周波数が予め定められる設定発振周波数にロックされているか否かを検出するロック検出部と、
入力される前記制御電圧に応じて、前記複数の第2の可変容量の切り替えの要否を判定し、前記複数の第2の可変容量のうちの何れを選択するかを決定する選択部と、
前記ロック検出部の出力と前記選択部の出力とが入力され、前記出力信号の粗調整段階においては前記第1の可変容量を選択させ、前記粗調整段階において前記出力信号のロックが検出された場合に前記出力信号の微調整段階へ移行し、前記微調整段階においては前記微調整段階に移行する場合において前記選択部によって選択されていた前記第2の可変容量を選択させるセレクタ部と
を備えることを特徴とする位相同期ループ回路。
(付記2)
前記選択部は、前記複数の第2の可変容量のうちの何れを選択するかを報知する第1選択信号を出力し、
前記セレクタ部は、前記ロック検出が前記粗調整段階において検出されたことを報知する報知回路と、
前記第1選択信号と前記報知回路の出力とが入力され、前記報知回路から報知を受け取ることに応じて前記第1選択信号をラッチし、ラッチした前記第1選択信号を前記電圧制御型発振器へ出力するラッチ回路と
を備えることを特徴とする付記1に記載の位相同期ループ回路。
(付記3)
前記ロック検出部は、前記出力信号の前記発振周波数が前記設定発振周波数にロックされていない期間においては第1レベルのロック検出信号を出力し、前記出力信号の前記発振周波数が前記設定発振周波数にロックされている期間においては第2レベルのロック検出信号を出力し、
前記報知回路は、入力される前記ロック検出信号を分周して分周信号を出力し、
前記ラッチ回路は、前記分周信号の前記第1レベルから前記第2レベルへの遷移に応じて前記第1選択信号をラッチする
ことを特徴とする付記2に記載の位相同期ループ回路。
(付記4)
前記第1の可変容量の可変範囲は前記制御電圧の電圧範囲と1対1に対応し、
前記第1の可変容量の可変範囲は複数の分割可変範囲に分割され、
前記分割可変範囲の各々に対応するように前記複数の第2の可変容量の可変範囲が設定され、
前記選択部は、入力される前記制御電圧に対応する前記分割可変範囲を検出し、検出した前記分割可変範囲に対応する前記第2の可変容量を選択する
ことを特徴とする付記1ないし付記3の何れかに記載の位相同期ループ回路。
(付記5)
前記セレクタ部は、前記設定発振周波数の値を変更することに応じて、前記微調整段階から前記粗調整段階へ再移行する
ことを特徴とする付記1に記載の位相同期ループ回路。
(付記6)
前記ロック検出部は、前記出力信号の前記発振周波数が前記設定発振周波数に所定期間一致することを検出することで前記ロック検出を行い、
前記粗調整段階での前記所定期間は、前記微調整段階での前記所定期間よりも短くされる
ことを特徴とする付記1ないし付記5の何れかに記載の位相同期ループ回路。
(付記7)
第1の可変容量と、前記第1の可変容量の容量値の可変範囲よりも小さい可変範囲を有する複数の第2の可変容量とを備え、前記複数の第2の可変容量の可変範囲は前記第1の可変容量の可変範囲をカバーするように互いに異なる範囲に設定され、入力される制御電圧に応じた発振周波数を有する出力信号を生成する電圧制御型発振器の制御方法であって、
前記出力信号と基準周波数信号との位相比較結果に基づいて前記制御電圧を生成するステップと、
前記位相比較結果に基づいて、前記出力信号の前記発振周波数が予め定められる設定発振周波数にロックされているか否かを検出するステップと、
前記制御電圧に応じて、前記複数の第2の可変容量の切り替えの要否を判定し、前記複数の第2の可変容量のうちの何れを選択するかを決定するステップと、
前記ロック検出部の出力と前記選択部の出力とが入力され、前記出力信号の粗調整段階においては前記第1の可変容量を選択させ、前記粗調整段階において前記出力信号のロックが検出された場合に前記出力信号の微調整段階へ移行し、前記微調整段階においては前記微調整段階に移行する場合において前記選択部によって選択されていた前記第2の可変容量を選択させるステップと
を備えることを特徴とする位相同期ループ回路の制御方法。
24 ロック検出器
31 VT電圧検出部
VA0ないしVA3 バラクタ
V1ないしV3 選択信号
SL0ないしSL3 セレクタ
FF1aおよびFF1b フリップフロップ
Claims (6)
- 第1の可変容量と、前記第1の可変容量の容量値の可変範囲よりも小さい可変範囲を有する複数の第2の可変容量とを備え、前記複数の第2の可変容量の可変範囲は前記第1の可変容量の可変範囲をカバーするように互いに異なる範囲に設定され、入力される制御電圧に応じた発振周波数を有する出力信号を生成する電圧制御型発振器と、
前記出力信号と基準周波数信号との位相比較結果に基づいて前記制御電圧を生成する位相比較部と、
前記位相比較結果に基づいて、前記出力信号の前記発振周波数が予め定められる設定発振周波数にロックされているか否かを検出するロック検出部と、
前記制御電圧に応じて、前記複数の第2の可変容量の切り替えの要否を判定し、前記複数の第2の可変容量のうちの何れを選択するかを決定する選択部と、
前記ロック検出部の出力と前記選択部の出力とが入力され、前記出力信号の粗調整段階においては前記第1の可変容量を選択させ、前記粗調整段階において前記出力信号のロックが検出された場合に前記出力信号の微調整段階へ移行し、前記微調整段階においては前記微調整段階に移行する場合において前記選択部によって選択されていた前記第2の可変容量を選択させるセレクタ部と
を備えることを特徴とする位相同期ループ回路。 - 前記選択部は、前記複数の第2の可変容量のうちの何れを選択するかを報知する第1選択信号を出力し、
前記セレクタ部は、
前記ロック検出が前記粗調整段階において検出されたことを報知する報知回路と、
前記第1選択信号と前記報知回路の出力とが入力され、前記報知回路から報知を受け取ることに応じて前記第1選択信号をラッチし、ラッチした前記第1選択信号を前記電圧制御型発振器へ出力するラッチ回路と
を備えることを特徴とする請求項1に記載の位相同期ループ回路。 - 前記ロック検出部は、前記出力信号の前記発振周波数が前記設定発振周波数にロックされていない期間においては第1レベルのロック検出信号を出力し、前記出力信号の前記発振周波数が前記設定発振周波数にロックされている期間においては第2レベルのロック検出信号を出力し、
前記報知回路は、入力される前記ロック検出信号を分周して分周信号を出力し、
前記ラッチ回路は、前記分周信号の前記第1レベルから前記第2レベルへの遷移に応じて前記第1選択信号をラッチする
ことを特徴とする請求項2に記載の位相同期ループ回路。 - 前記第1の可変容量の可変範囲は前記制御電圧の電圧範囲と1対1に対応し、
前記第1の可変容量の可変範囲は複数の分割可変範囲に分割され、
前記分割可変範囲の各々に対応するように前記複数の第2の可変容量の可変範囲が設定され、
前記選択部は、入力される前記制御電圧に対応する前記分割可変範囲を検出し、検出した前記分割可変範囲に対応する前記第2の可変容量を選択する
ことを特徴とする請求項1ないし請求項3の何れかに記載の位相同期ループ回路。 - 前記セレクタ部は、前記設定発振周波数の値を変更することに応じて、前記微調整段階から前記粗調整段階へ再移行する
ことを特徴とする請求項1に記載の位相同期ループ回路。 - 第1の可変容量と、前記第1の可変容量の容量値の可変範囲よりも小さい可変範囲を有する複数の第2の可変容量とを備え、前記複数の第2の可変容量の可変範囲は前記第1の可変容量の可変範囲をカバーするように互いに異なる範囲に設定され、入力される制御電圧に応じた発振周波数を有する出力信号を生成する電圧制御型発振器の制御方法であって、
前記出力信号と基準周波数信号との位相比較結果に基づいて前記制御電圧を生成するステップと、
前記位相比較結果に基づいて、前記出力信号の前記発振周波数が予め定められる設定発振周波数にロックされているか否かを検出するステップと、
前記制御電圧に応じて、前記複数の第2の可変容量の切り替えの要否を判定し、前記複数の第2の可変容量のうちの何れを選択するかを決定するステップと、
前記ロック検出部の出力と前記選択部の出力とが入力され、前記出力信号の粗調整段階においては前記第1の可変容量を選択させ、前記粗調整段階において前記出力信号のロックが検出された場合に前記出力信号の微調整段階へ移行し、前記微調整段階においては前記微調整段階に移行する場合において前記選択部によって選択されていた前記第2の可変容量を選択させるステップと
を備えることを特徴とする位相同期ループ回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010141859A JP5556420B2 (ja) | 2010-06-22 | 2010-06-22 | 位相同期ループ回路および位相同期ループ回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010141859A JP5556420B2 (ja) | 2010-06-22 | 2010-06-22 | 位相同期ループ回路および位相同期ループ回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012009949A true JP2012009949A (ja) | 2012-01-12 |
JP5556420B2 JP5556420B2 (ja) | 2014-07-23 |
Family
ID=45540032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010141859A Active JP5556420B2 (ja) | 2010-06-22 | 2010-06-22 | 位相同期ループ回路および位相同期ループ回路の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5556420B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013224917A (ja) * | 2012-03-22 | 2013-10-31 | Renesas Electronics Corp | スキャンテスト回路、テストパタン生成制御回路及びスキャンテスト制御方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10271002A (ja) * | 1997-03-21 | 1998-10-09 | Sony Corp | 発振制御装置 |
JP2001230670A (ja) * | 2000-02-15 | 2001-08-24 | Hitachi Kokusai Electric Inc | Pll発振回路 |
JP2001320235A (ja) * | 2000-05-09 | 2001-11-16 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
JP2002185318A (ja) * | 2000-09-15 | 2002-06-28 | Alcatel | 自動中心周波数較正を備えた電圧制御発振器 |
JP2007013898A (ja) * | 2005-07-04 | 2007-01-18 | Sharp Corp | Pll周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置 |
JP2007312334A (ja) * | 2006-05-22 | 2007-11-29 | Sharp Corp | 位相同期ループ回路、半導体集積回路、および、受信装置 |
JP2010081512A (ja) * | 2008-09-29 | 2010-04-08 | Sony Corp | 信号処理装置及び信号処理方法 |
-
2010
- 2010-06-22 JP JP2010141859A patent/JP5556420B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10271002A (ja) * | 1997-03-21 | 1998-10-09 | Sony Corp | 発振制御装置 |
JP2001230670A (ja) * | 2000-02-15 | 2001-08-24 | Hitachi Kokusai Electric Inc | Pll発振回路 |
JP2001320235A (ja) * | 2000-05-09 | 2001-11-16 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
JP2002185318A (ja) * | 2000-09-15 | 2002-06-28 | Alcatel | 自動中心周波数較正を備えた電圧制御発振器 |
JP2007013898A (ja) * | 2005-07-04 | 2007-01-18 | Sharp Corp | Pll周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置 |
JP2007312334A (ja) * | 2006-05-22 | 2007-11-29 | Sharp Corp | 位相同期ループ回路、半導体集積回路、および、受信装置 |
JP2010081512A (ja) * | 2008-09-29 | 2010-04-08 | Sony Corp | 信号処理装置及び信号処理方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013224917A (ja) * | 2012-03-22 | 2013-10-31 | Renesas Electronics Corp | スキャンテスト回路、テストパタン生成制御回路及びスキャンテスト制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5556420B2 (ja) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100806117B1 (ko) | 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법 | |
JP2002057578A (ja) | Pll回路 | |
TWI791914B (zh) | 分頻器電路、用於分頻器電路的方法及補償電路 | |
JP2005318599A (ja) | 位相同期ループ集積回路 | |
JP2001007698A (ja) | データpll回路 | |
US9077351B2 (en) | All-digital phase-locked loop for adaptively controlling closed-loop bandwidth, method of operating the same, and devices including the same | |
US7573339B2 (en) | Ring oscillator with ultra-wide frequency tuning range | |
US9577646B1 (en) | Fractional phase locked loop (PLL) architecture | |
JP2011071816A (ja) | 周波数測定回路及びそれを有するpllシンセサイザ | |
JP2003347844A (ja) | 電圧制御発振器、pll回路及び半導体装置 | |
JP3842227B2 (ja) | Pll周波数シンセサイザ及びその発振周波数選択方法 | |
TW202201908A (zh) | 雙模鎖相迴路電路、振盪電路及振盪電路的控制方法 | |
US20120081152A1 (en) | Phase comparator and clock data recovery circuit | |
JP5556420B2 (ja) | 位相同期ループ回路および位相同期ループ回路の制御方法 | |
US9391626B2 (en) | Capacitive load PLL with calibration loop | |
JP5466026B2 (ja) | 位相同期ループ回路および位相同期ループ回路の制御方法 | |
JP2012205137A (ja) | Pll回路 | |
US8519746B2 (en) | Voltage-to-current converter | |
JP2011166232A (ja) | 位相検出回路およびpll回路 | |
KR100842727B1 (ko) | 전압 제어 발진기 및 이를 구비한 위상고정루프회로 | |
CN111835344B (zh) | 锁相环电路及终端 | |
US8373465B1 (en) | Electronic device and method for phase locked loop | |
JP2015149516A (ja) | 分周回路および位相同期回路 | |
JP4641325B2 (ja) | Pll周波数シンセサイザ | |
JP2005102115A (ja) | 同期発振器、pll回路、これを用いた発振回路及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5556420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |