JP2010081512A

JP2010081512A - 信号処理装置及び信号処理方法

Info

Publication number: JP2010081512A
Application number: JP2008250283A
Authority: JP
Inventors: Hidenobu Kakioka; 秀信柿岡; Tatsuo Shimizu; 達夫清水; Satoru Oshima; 悟大島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-09-29
Filing date: 2008-09-29
Publication date: 2010-04-08

Abstract

【課題】最大の周波数マージンで、発生させる発振周波数をロック状態にする。
【解決手段】ループフィルタ２３は、発振周波数における所定の特性に基づいて、入力される制御電圧に対応して発振周波数を発生させるVCO６３であって、所定の特性が粗調整されるVCO６３に、制御電圧を入力し、VCO粗調整回路１３５は、制御電圧が所定の設定範囲を超えた場合に、VCOによる所定の特性を、複数の特性のうちのいずれかに粗調整し、DAC１３３は、制御電圧が所定の設定範囲内で変化する場合に、発振周波数がロック状態とならないとき、所定の設定範囲を広げる方向に更新する。本発明は、例えばPLL回路やCDR回路に適用することができる。
【選択図】図８

Description

本発明は、信号処理装置及び信号処理方法に関し、特に、VCO(voltage controlled oscillator)制御電圧に対応して発生させる発振周波数を、周波数マージンが最大のVCO制御電圧で、所望の発振周波数にロック（固定）するようにした信号処理装置及び信号処理方法に関する。

従来、入力された所定の周波数のクロック信号であるリファレンス信号に同期するクロック信号を出力するPLL(phase lock loop)回路が存在する。

図１は、従来のPLL回路１を示している。

このPLL回路１は、フェーズディテクタ（phase detector）２１、チャージポンプ（charge pump）２２、ループフィルタ（loop filter）２３、VCO(voltage controlled oscillator、電圧制御発振回路)２４、及び1/n分周器２５により構成される。

フェーズディテクタ２１には、外部からのリファレンス信号、及び、1/n分周器２５からの1/n倍に逓倍後のクロック信号が入力される。

フェーズディテクタ２１は、入力されたリファレンス信号と、1/n分周器２５からのクロック信号の位相を比較し、それらの位相の差を表す位相差情報として、UP信号及びDOWN信号（以下、DN信号という）をチャージポンプ２２に入力する。

ここで、UP信号は、クロック信号に対するリファレンス信号の位相の進み分を表す信号である。また、UP信号のレベルは、クロック信号に対してリファレンス信号の位相が進んでいる場合にH(high)レベルとなり、進んでいない場合にL(low)レベルとなる。

さらに、DN信号は、クロック信号に対するリファレンス信号の位相の遅れ分を表す信号である。また、DN信号のレベルは、クロック信号に対してリファレンス信号の位相が遅れている場合にHレベルとなり、遅れていない場合にLレベルとなる。

チャージポンプ２２は、フェーズディテクタ２１からのUP信号のレベルがHレベルである場合、ループフィルタ２３に対して電流を流し込み、これにより、ループフィルタ２３に電荷が蓄積される。

また、チャージポンプ２２は、フェーズディテクタ２１からのDN信号のレベルがHレベルである場合、ループフィルタ２３から電流を引き込み、これにより、ループフィルタ２３に蓄積された電荷が放出される。

ループフィルタ２３は、ループ制御を安定させるための回路であり、チャージポンプ２２により変更されるDC(direct current)電圧に重畳された高域成分を削除し、シングルエンドのVCO制御電圧として、VCO２４に入力（印加）する。

VCO２４は、ループフィルタ２３からのVCO制御電圧に対応する発振周波数を発生させる。VCO２４は、発生させた発振周波数のクロック信号を、シングルエンドにより、外部に出力するとともに、1/n分周器２５に出力する。

1/n分周器２５は、VCO２４からのクロック信号を1/n倍に逓倍し、その結果得られる逓倍後のクロック信号を、フェーズディテクタ２１にフィードバック（入力）する。

上述したPLL回路１において、例えばVCO２４が、500[MHz]乃至1000[MHz]の範囲内で発振周波数を発生させるものであれば、リファレンス信号の周波数が500[MHz]から1000[MHz]に連続的に変化したとしても、リファレンス信号の周波数と等しい発振周波数を発生させることができる。

しかし、PLL回路１において、リファレンス信号の周波数が1000[MHz]よりも高い周波数に変化した場合には、VCO２４は、リファレンス信号の周波数と等しい発振周波数を発生させることができない。

次に、図２は、リファレンス信号の周波数がより広範囲に変化したとしても、リファレンス信号の周波数と等しい発振周波数を発生させることができる、従来の差動構成によるPLL回路４１を示している。

なお、図中、図１のPLL回路１に対応する部分については同一の符号を付してあり、以下、その説明は、適宜省略する。

すなわち、このPLL回路４１は、VCO２４に代えて、VCO６３が設けられているとともに、新たにコンパレータ６１、及びVCO粗調整回路６２が設けられている他は、図１のPLL回路１と同様に構成されている。

コンパレータ６１には、ループフィルタ２３から入力されるVCO制御電圧として、差動電圧(VCNT-VCNTX)が入力される。

コンパレータ６１は、ループフィルタ２３からのVCO制御電圧を、予め定められた上限値REFUP、及び下限値REFDNと比較し、その比較結果を、VCO粗調整回路６２に入力する。

VCO粗調整回路６２は、コンパレータ６１からの比較結果に基づいて、ループフィルタ２３からVCO６３に入力されるVCO制御電圧に応じて変化する発振周波数の特性を示すVCO制御電圧特性を粗調整する。

VCO６３は、VCO粗調整回路６２により粗調整されたVCO制御電圧特性に基づいて、ループフィルタ２３からのVCO制御電圧に対応する発振周波数を発生させ、発生させた発振周波数のクロック信号を、外部に出力するとともに、1/n分周器２５に出力する。

図３は、VCO６３の回路構成を示している。

VCO６３は、キャパシタ８１a乃至８１d、NMOS(negative-channel metal oxide semiconductor)トランジスタ（以下、NMOSともいう）８２a乃至８２d、キャパシタ８３a乃至８３d、NMOS８４及び８５、抵抗８６乃至８８、PMOS(positive-channel metal oxide semiconductor)トランジスタ（以下、PMOSともいう）８９、コイル９０及び９１、キャパシタ９２、バラクタ９３及び９４、並びにキャパシタ９５により構成される。

NMOS８２aのゲートは、VCO粗調整回路６２の一端と接続されており、NMOS８２aのソースは、キャパシタ８１aの一端と接続されている。また、NMOS８２aのドレインは、キャパシタ８３aの一端と接続されている。NMOS８２b乃至８２dについても、NMOS８２aと同様である。

なお、以下の説明において、NMOS８２a乃至８２dを区別する必要がない場合には、NMOS８２a乃至８２dを、単に、NMOS８２ともいう。

キャパシタ８１aは、VCO６３の出力端子のうちの一方、コイル９０の一端、キャパシタ９２の一端、NMOS８４のドレイン、NMOS８５のゲートに接続されている。キャパシタ８１b乃至８１dについても同様である。

キャパシタ８３aは、VCO６３の出力端子のうちの他方、コイル９１の一端、キャパシタ９５の一端、NMOS８４のゲート、NMOS８５のドレインに接続されている。キャパシタ８３b乃至８３dについても同様である。

なお、以下の説明において、キャパシタ８１a乃至８１dを区別する必要がない場合には、キャパシタ８１a乃至８１dを、単に、キャパシタ８１ともいう。また、キャパシタ８３a乃至８３dを区別する必要がない場合には、キャパシタ８３a乃至８３dを、単に、キャパシタ８３ともいう。

NMOS８４のソースは、NMOS８５のソースと接続されている。また、NMOS８４及び８５のソースには、低電位の基準電位VSSが接続されている。

PMOS８９のソースには、高電位の基準電位VDDが接続されている。PMOS８９のドレインには、コイル９０の一端（キャパシタ８１aが接続されている一端とは異なる一端）、及びコイル９１の一端（キャパシタ８３aが接続されている一端とは異なる一端）が接続されている。

バラクタ９３の一端には、抵抗８７の一端、及びキャパシタ９２の一端（キャパシタ８１aが接続されている一端とは異なる一端）が接続されている。

バラクタ９３の他端（バラクタ９３の一端とは異なる一端）には、抵抗８６の一端、及びバラクタ９４の一端が接続されている。

バラクタ９３は、ループフィルタ２３からのVCO制御電圧に基づいて、例えば図４に示すような容量特性により、バラクタ容量を変化させる。

次に、図４を参照して、バラクタ９３の容量特性について説明する。なお、バラクタ９４も、その容量特性は、バラクタ９３と同様である。

図４は、バラクタ９３の一端の電圧VCNTと、バラクタ９３の他端（バラクタ９３の一端とは異なる一端）の電圧VCNTXとの電圧差（VCNT-VCNTX）を示すVCO制御電圧に応じて、バラクタ９３のバラクタ容量が変化する容量特性の一例を示している。

図４に示す容量特性では、下限値REFDNから上限値REFUPまでの範囲内において、VCO制御電圧が大きく（高く）なる程に、バラクタ容量は減少する。

バラクタ９４の他端（バラクタ９４の一端とは異なる一端）には、抵抗８８の一端、及びキャパシタ９５の一端（キャパシタ８３aが接続されている一端とは異なる一端）が接続されている。

バラクタ９３は、ループフィルタ２３からのVCO制御電圧に基づいて、図４に示すような容量特性で、バラクタ容量を変化させる。

同様に、バラクタ９４は、ループフィルタ２３からのVCO制御電圧に基づいて、図４に示すような容量特性で、バラクタ容量を変化させる。

これにより、ループフィルタ２３からVCO６３に入力されるVCO制御電圧に応じて、VCO６３により発生される発振周波数を連続的に変化させることができる。

また、NMOS８２は、VCO粗調整回路６２からの、オン状態又はオフ状態のいずれか一方に変更させるための状態変化電圧により、NMOS８２がオン状態とされたり、NMOS８２がオフ状態とされる。これにより、VCO制御電圧特性が粗調整される。

なお、状態変化電圧としては、NMOS８２をオン状態からオフ状態に変更させるためのオフ状態変化電圧、及びNMOS８２をオフ状態からオン状態に変更させるためのオン状態変化電圧が存在する。

また、NMOS８２の状態において、オン状態とは、NMOS８２のゲート電圧が高電位の電位VDD以上である状態をいい、オフ状態とは、NMOS８２のゲート電圧が低電位の電位VSS以下である状態をいう。

次に、図５は、NMOS８２のオン状態又はオフ状態に対応して、VCO制御電圧特性が粗調整される様子を示している。

図５には、横軸をVCO制御電圧とし、縦軸をVCO６３により発生される発振周波数としたときに定義される複数のVCO制御電圧特性として、特性Ａ、特性Ｂ、特性Ｃ、特性Ｄ、及び特性Ｅが示されている。

なお、VCO制御電圧特性は、VCO制御電圧が、下限値REFDNよりも大きく、上限値REFUPよりも小さい範囲を示す動作レンジ内において、VCO６３等により用いられる。

これは、動作レンジ内においては、動作レンジ外における場合と比較して、周波数ゲイン（VCO制御電圧に対する発振周波数の変化の割合）が一定であるため、PLL回路のループ特性を一定に保つことができることによる。これにより、ループ特性を一定に保てずにジッタを増加させてしまうことを回避することが可能となる。これらのことは、後述する他の図面についても同様である。

VCO粗調整回路６２は、コンパレータ６１からの比較結果に基づいて、VCO６３を制御して、VCO制御電圧特性を粗調整する。すなわち、VCO粗調整回路６２は、状態変化電圧を、NMOS８２（例えば、NMOS８２a）のゲートに入力し、NMOS８２をオン状態又はオフ状態にして、対応するキャパシタ８１及び８３（例えば、キャパシタ８１a及び８３a）のキャパシタ容量を変化させることにより、発振周波数のVCO制御電圧特性を粗調整する。

具体的には、VCO粗調整回路６２が、NMOS８２a乃至８２dすべてをオフ状態とすると、VCO制御電圧特性は特性Ａとなる。また、NMOS８２a乃至８２dのうちの１つをオン状態とし、残りの３つをオフ状態とすると、VCO制御電圧特性は特性Ｂとなる。

NMOS８２a乃至８２dのうちの２つをオン状態とし、残りの２つをオフ状態とすると、VCO制御電圧特性は特性Ｃとなる。また、NMOS８２a乃至８２dのうちの３つをオン状態とし、残りの１つをオフ状態とすると、VCO制御電圧特性は特性Ｄとなる。さらに、NMOS８２a乃至８２dすべてをオン状態とすると、VCO制御電圧特性は特性Ｅとなる。

なお、PLL回路４１では、VCO制御電圧特性を、特性Ａ、特性Ｂ、特性Ｃ、特性Ｄ、及び特性Ｅのいずれかに粗調整することができるため、VCO制御電圧特性が１つだけ（例えば、特性Ａだけ）であるPLL回路１と比較して、広範囲の発振周波数を発生させることが可能である。

また、状態変化電圧にノイズ電圧が生じたとしても、状態変化電圧が、オン状態に変更させるためのオン状態変化電圧（レベルがHレベルの信号）であるのか、オフ状態に変更させるためのオフ状態変化電圧（レベルがLレベルの信号）であるのかを識別できないほどに変形することは殆どない。このため、VCO６３のNMOS８２a乃至８２dは、ノイズに強い構成となっている。

VCO６３は、VCO粗調整回路６２により粗調整されたVCO制御電圧特性に基づいて、ループフィルタ２３から入力されるVCO制御電圧に対応する発振周波数を発生させる。

また、VCO６３は、1/n分周器２５のnがn=1である場合（1/n分周器２５が、クロック信号を１倍に逓倍する場合）に、動作レンジ内で、発生させる発振周波数と、リファレンス信号の周波数とが一致したとき、リファレンス信号の周波数と一致する発振周波数を発生し続けるロック状態を維持するように動作する（以下、説明簡略化のため、特に指定のない限り、1/n分周器２５のnをn=1と仮定して説明する）。

これにより、リファレンス信号の周波数と、VCO６３が発生させる発振周波数とが一致し、ループが安定した状態となる。なお、以下の説明では、リファレンス信号の周波数と一致するロック状態の発振周波数を、ロック周波数ともいう。

なお、上述したPLL回路１及びPLL回路４１により、発振周波数を発生させる技術の他に、バラクタや駆動電流値を温度変化に応じて変化させる温度補償を行うことにより、発振周波数を一定に制御する制御方式が存在する（例えば、特許文献１を参照）。

特表２００７−５３１４７１号公報

ところで、PLL回路４１(のVCO６３)によりロック状態が維持されている場合に、VCO６３が内蔵する回路に温度変化や電源電圧の変動が生じて、VCO制御電圧特性が変化し、ロック状態が解除されてしまうことがある。

次に、ロック状態が解除されてしまうときの例について、図６及び図７を参照して説明する。

図６は、ロック状態となる動作点のうち、周波数マージンが最小のVCO制御電圧でロック状態となっている動作点（黒丸で示す）を示している。なお、周波数マージンとは、VCO制御電圧の上限値REFUPと動作点に対応するVCO制御電圧との差分絶対値、及び、VCO制御電圧の下限値REFDNと動作点に対応するVCO制御電圧との差分絶対値のうち、値が小さい方の差分絶対値をいう。

すなわち、図６は、特性Ｅにおいて、上限値REFUPの近くでロック状態となっているときの動作点（黒丸で示す）を示している。なお、動作点は、VCO制御電圧に対応して、VCO６３が発生させる発振周波数を示している。

また、図６は、図５の場合と同様に構成されているが、図面が煩雑になるのを避けるために、特性Ａ及びＢの図示は省略している。

図７は、VCO６３が内蔵する回路に温度変化や電源電圧の変動が生じたことに起因して、VCO制御電圧特性が変化してしまうときの一例を示している。

図７に示すように、VCO６３が内蔵する回路に温度変化や電源電圧の変動が生じたことに起因して、特性Ｅが、点線で示す特性Ｅ'に変化するとともに、特性Ｄが、点線で示す特性Ｄ'に変化する。なお、特性Ａ、特性Ｂ、及び特性Ｃについても同様に変化する。

したがって、例えば、動作点が、図６に示したように、上限値REFUPの近くでロック状態となっている場合、すなわち、図７においては、動作点が特性Ｅ上の位置１に存在する場合において、VCO６３が内蔵する回路に温度変化や電源電圧の変動が生じたことに起因して、特性Ｅが、特性Ｅ'に変化すると、その変化に追従する形で、ループフィルタ２３からVCO６３に入力されるVCO制御電圧が変化し、動作点は、ロック状態を維持したまま、位置１から位置２に移動する。

動作点が位置２に移動すると、動作点に対応するVCO制御電圧は上限値REFUPを超えて動作レンジの範囲外となるため、VCO制御電圧特性は、VCO粗調整回路６２により、特性Ｅ'から特性Ｄ'に粗調整される。

このとき、理想的には、ロック状態を維持したまま、特性Ｅ'上の位置２から、特性Ｄ'上の位置４に直接、移動させることが望ましいが、現実的には、VCO制御電圧を急激に変化させることができないため、不可能である。

したがって、動作点は位置２から位置３に移動し、その後、位置４に移動することになる。このため、位置３に移動したことにより、動作点のロック状態が一旦解除されることになる。

このロック状態の解除のため、例えば、PLL回路４１が出力するクロック信号に同期して、一定のビットレートにより高速にデータを伝送するHDMI（High Definition Multimedia Interface）（Ｒ）等の通信インタフェースでは、出力データの波形の劣化、出力データの損失等が生じてしまい、映像が途切れる不具合等が発生してしまう。

また、上述した従来の制御方式では、温度補償を行うことにより、温度変化に起因して、ロック状態が解除されることを抑止することはできるかもしれないが、電源電圧の変動、PLL回路４１のVCO６３を構成するLSI(large scale integration)外部から供給される基準電圧やバイアス電流等の変動が生じた場合には、やはり、ロック状態を維持したまま、動作点を移動させることができない。

本発明は、このような状況に鑑みてなされたものであり、最大の周波数マージンで、発生させる発振周波数をロック状態にするものである。

本発明の一側面の信号処理装置は、発振周波数における所定の特性に基づいて、入力される制御電圧に対応して前記発振周波数を発生させるVCO(voltage controlled oscillator）であって、所定の前記特性が粗調整される前記VCOに、前記制御電圧を入力する入力手段と、前記制御電圧が所定の設定範囲を超えた場合に、前記VCOによる所定の前記特性を、複数の前記特性のうちのいずれかに粗調整する粗調整手段と、前記制御電圧が前記所定の設定範囲内で変化する場合に、前記発振周波数がロック状態とならないとき、前記所定の設定範囲を広げる方向に更新する更新手段とを含む。

前記入力手段には、正方向又は負方向のいずれか一方向にのみ変化する前記制御電圧を入力させることができる。

前記制御電圧が、前記所定の設定範囲を超えた場合、前記VCOに入力されている前記制御電圧の符号を反転する符号反転手段をさらに設けることができる。

前記所定の設定範囲は、第１の閾値よりも大きく、第２の閾値よりも小さい範囲に設定されており、前記更新手段には、前記VCOに入力される前記制御電圧が、前記第１の閾値以下となるとともに、前記第２の閾値以上となった場合に、前記所定の設定範囲を広げる方向に更新させることができる。

本発明の一側面の信号処理方法は、前記入力手段が、発振周波数における所定の特性に基づいて、入力される制御電圧に対応して前記発振周波数を発生させるVCOであって、所定の前記特性が粗調整される前記VCOに、前記制御電圧を入力し、前記粗調整手段が、前記制御電圧が所定の設定範囲を超えた場合に、前記VCOによる所定の前記特性を、複数の前記特性のうちのいずれかに粗調整し、前記更新手段が、前記制御電圧が前記所定の設定範囲内で変化する場合に、前記発振周波数がロック状態とならないとき、前記所定の設定範囲を広げる方向に更新するステップを含む。

本発明の一側面においては、発振周波数における所定の特性に基づいて、入力される制御電圧に対応して前記発振周波数を発生させるVCOであって、所定の前記特性が粗調整される前記VCOに、前記制御電圧が入力され、前記制御電圧が所定の設定範囲を超えた場合に、前記VCOによる所定の前記特性が、複数の前記特性のうちのいずれかに粗調整され、前記制御電圧が前記所定の設定範囲内で変化する場合に、前記発振周波数がロック状態とならないとき、前記所定の設定範囲を広げる方向に更新される。

本発明によれば、最大の周波数マージンで、発生させる発振周波数をロック状態にすることができる。

以下、図面を参照して、本発明の実施の形態について説明する。

図８は、本発明の第１の実施の形態であるPLL回路１１１の構成例を示している。

なお、PLL回路１１１と、図２に示された従来のPLL回路４１の構成要素のうち、共通するものについては同一の符号を付しているので、その説明は適宜省略する。

すなわち、PLL回路１１１において、コンパレータ６１及びVCO粗調整回路６２に代えて、コンパレータ１３４及びVCO粗調整回路１３５が設けられているとともに、新たにクロック分周器１３１、ロック検出回路(lock detector)１３２、DAC（digital to analog converter）１３３、及びバッファ１３６が設けられている他は、従来のPLL回路４１と同様に構成されている。

クロック分周器１３１には、所定の周波数のクロック信号であるリファレンス信号が、差動信号(CK-CKX)により入力される。クロック分周器１３１は、入力されたリファレンス信号を、所定の分周数で分周（所定の分周数分の１倍に逓倍）し、その結果得られた分周リファレンス信号を、差動信号(CKD-CKDX)により、フェーズディテクタ２１、及びロック検出回路１３２に入力する。

また、クロック分周器１３１は、入力されたリファレンス信号を分周したときの分周数に応じて、動作点がロック状態であるか否かを検出する期間(ロック検出幅)を示すロック検出幅信号を生成し、差動信号(LW-LWX)により、ロック検出回路１３２に入力する。

ロック検出回路１３２には、1/n分周器２５から、1/n倍に逓倍後のクロック信号が、差動信号（VCOD-VCODX）により入力される。

ロック検出回路１３２は、クロック分周器１３１からのロック検出幅信号及び分周リファレンス信号、並びに1/n分周器２５からのクロック信号に基づいて、動作点がロック状態であるか否かを検出する。

次に、図９を参照して、ロック検出回路１３２により行われる、動作点がロック状態であるか否かを検出する検出方法を説明する。

図９Aは、主に、動作点がロック状態であるときの分周リファレンス信号及びクロック信号の様子を示している。

図９Aに示すように、ロック検出幅信号が示すロック検出幅（レベルがHレベルである期間）において、クロック信号の立ち上がりエッジ、及び、分周リファレンス信号の立ち上がりエッジの両方が存在する場合、クロック信号と、分周リファレンス信号との位相は、（ほぼ）同一であることを示す。

なお、立ち上がりエッジとは、LレベルからHレベルに変化したときに生じるエッジをいう。

ロック検出回路１３２は、ロック検出幅信号が示すロック検出幅において、クロック信号の立ち上がりエッジ、及び、分周リファレンス信号の立ち上がりエッジの両方が存在するか否かを判定する。

ロック検出回路１３２は、クロック信号の立ち上がりエッジ、及び、分周リファレンス信号の立ち上がりエッジの両方が存在すると判定した場合、動作点がロック状態であるとして、その旨を示すロック信号を生成し、VCO粗調整回路１３５に入力する。

なお、ロック検出幅としては、例えば、分周リファレンス信号の立ち上がりエッジを１つだけ検出することができる期間が採用される。例えば、図９Aに示すように、クロック分周器１３１が行う分周により、リファレンス信号の４つの立ち上がりエッジが、１つの立ち上がりエッジに変換されて分周リファレンス信号が得られた場合、ロック検出幅としては、リファレンス信号の４つの立ち上がりエッジが発生する期間が採用される。

図９Bは、主に、動作点がロック状態でないときの分周リファレンス信号及びクロック信号の様子を示している。

図９Bに示すように、ロック検出幅信号が示すロック検出幅において、分周リファレンス信号の立ち上がりエッジは存在するが、クロック信号の立ち上がりエッジは存在しない場合、クロック信号の立ち上がりエッジと、分周リファレンス信号の立ち上がりエッジとの位相は、異なることを示す。

ロック検出回路１３２は、ロック検出幅信号が示すロック検出幅において、クロック信号の立ち上がりエッジ、及び、分周リファレンス信号の立ち上がりエッジの少なくとも一方が存在しないと判定した場合、動作点がロック状態でないとして、その旨を示すアンロック信号を生成し、VCO粗調整回路１３５に入力する。

図８に戻り、DAC１３３は、検索上限値SERUP、及び検索下限値SERDNを、コンパレータ１３４に入力する。また、DAC１３３は、VCO粗調整回路１３５の制御にしたがって、検索上限値SERUP、及び検索下限値SERDNのうちの少なくとも一方を更新する。

なお、DAC１３３は、図示せぬメモリを内蔵しており、そのメモリに、検索上限値SERUPとして、予め決められた値を記憶している。DAC１３３は、VCO粗調整回路１３５の制御にしたがって、検索上限値SERUPを更新するまでは、予め決められた検索上限値SERUPを、コンパレータ１３４に入力する。このことは、検索下限値SERDNについても同様である。

コンパレータ１３４は、DAC１３３からの検索上限値SERUPと、ループフィルタ２３からのVCO制御電圧とを比較し、そのVCO制御電圧が検索上限値SERUP以上であるか否かを判定する。そして、VCO制御電圧が検索上限値SERUP以上であると判定した場合のみ、その判定結果を、VCO粗調整回路１３５に入力する。

また、コンパレータ１３４は、DAC１３３からの検索下限値SERDNと、ループフィルタ２３からのVCO制御電圧とを比較し、そのVCO制御電圧が検索下限値SERDN以下であるか否かを判定する。そして、VCO制御電圧が検索下限値SERDN以下であると判定した場合のみ、その判定結果を、VCO粗調整回路１３５に入力する。

VCO粗調整回路１３５は、コンパレータ１３４からの判定結果に応じて、VCO６３を制御して、VCO制御電圧特性を粗調整する。

また、VCO粗調整回路１３５は、ロック検出回路１３２からロック信号が入力された後、コンパレータ１３４からの出力を無視（破棄）する。

さらに、VCO粗調整回路１３５は、DAC１３３を制御して、検索下限値SERDN、又は検索上限値SERUPのうちの少なくとも一方を更新する。

バッファ１３６には、VCO６３からのクロック信号が入力される。バッファ１３６は、VCO６３からのクロック信号をAC(alternating current)カップリングして増幅した後、差動信号（VCO-VCOX）により、外部及び1/n分周器２５に出力する。

次に、図１０及び図１１を参照して、PLL回路１１１が、ロック状態となるときの動作点の位置（ロック位置）を検索する第１の動作点ロック処理について簡単に説明する。

なお、第１の動作点ロック処理では、検索下限値SERDNから検索上限値SERUPまでの範囲を示す検索範囲内において、動作点を移動させることにより、ロック位置を検索する。そして、検索範囲内において、ロック位置を検出することができなかった場合には、検索範囲を拡大し、拡大後の検索範囲内において、動作点を移動させることにより、ロック位置を検索することを繰り返す。

図１０は、検索下限値SERDNから検索上限値SERUPまでの範囲を示す検索範囲と、ロック位置との関係の一例を示している。

図１０において、特性Ｃ上のロック位置、特性Ｄ上のロック位置、及び特性Ｅ上のロック位置（いずれも黒丸で示す）は、検索範囲外に存在している。なお、図１０においては、図面が煩雑になるのを避けるために、特性Ａ及びＢの図示は省略している。後述する図１１についても同様である。

例えば、PLL回路１１１のVCO６３は、特性Ｅにおいて、ループフィルタ２３からのVCO制御電圧に基づいて、検索下限値SERDNから、特性Ｅ上のロック位置が存在する上限値REFUPの方向に向かって、動作点を移動させていく。

この場合、特性Ｅ上のロック位置は、検索上限値SERUPよりも、上限値REFUP側に存在するため、動作点が検索上限値SERUPを超えて、対応するVCO制御電圧は、検索上限値SERUP以上となる。

動作点に対応するVCO制御電圧が、検索上限値SERUP以上になると、コンパレータ１３４は、ループフィルタ２３からのVCO制御電圧に基づいて、VCO制御電圧が検索上限値SERUP以上であると判定し、その判定結果を、VCO粗調整回路１３５に入力する。

VCO粗調整回路１３５は、コンパレータ１３４からの判定結果に基づいて、VCO制御電圧特性を、特性Ｅから特性Ｄに粗調整する。

VCO６３は、粗調整された特性Ｄにおいて、動作点を、検索上限値SERUPから、特性Ｄ上のロック位置が存在する下限値REFDNの方向に移動させていく。

この場合、特性Ｄ上のロック位置は、検索下限値SERDNよりも、下限値REFDN側に存在するため、動作点が検索下限値SERDNを超えて、動作点に対応するVCO制御電圧は、検索下限値SERDN以下となる。

動作点に対応するVCO制御電圧が、検索下限値SERDN以下になると、コンパレータ１３４は、ループフィルタ２３からのVCO制御電圧に基づいて、VCO制御電圧が検索下限値SERDN以下であると判定し、その判定結果を、VCO粗調整回路１３５に入力する。

VCO粗調整回路１３５は、コンパレータ１３４から、特性Ｅにおいて、VCO制御電圧が検索上限値SERUP以上であるとの判定結果、及び特性Ｄにおいて、VCO制御電圧が検索下限値SERDN以下であるとの判定結果を得た場合、図１０に示すように、ロック位置が検索範囲内に存在しないと判断する。

このとき、VCO粗調整回路１３５は、DAC１３３を制御して、検索上限値SERUP及び検索下限値SERDNを更新し、例えば、図１０に示した検索範囲を、図１１に示す検索範囲に拡大させる。

次に、図１１は、VCO粗調整回路１３５により拡大された検索範囲と、ロック位置との関係の一例を示している。

図１１において、特性Ｃ上のロック位置は、図１１に示す検索範囲内に存在しないが、特性Ｄ上のロック位置、及び特性Ｅ上のロック位置は、いずれも、図１１に示す検索範囲内に存在している。

VCO粗調整回路１３５は、DAC１３３を制御して、図１０に示す検索範囲を、図１１に示す検索範囲に拡大させた後、VCO６３を制御して、VCO制御電圧特性を、特性Ｄから特性Ｅに粗調整する。

VCO６３は、VCO粗調整回路１３５により粗調整された特性Ｅにおいて、ループフィルタ２３からのVCO制御電圧に基づいて、検索下限値SERDNから、特性Ｅのロック位置が存在する上限値REFUPの方向に向かって、動作点を移動させていく。

この場合、特性Ｅ上のロック位置は、検索上限値SERUPよりも、下限値REFDN側に存在（図１１に示す検索範囲内に存在）するため、VCO６３は、特性Ｅ上のロック位置まで動作点を移動させ、その後、動作点のロック状態を維持するように動作する。

動作点が特性Ｅ上のロック位置まで移動し、ロック状態となると、ロック検出回路１３２は、図９Aに示したように、動作点のロック状態を検出し、その旨を示すロック信号を生成して、VCO粗調整回路１３５に入力する。

VCO粗調整回路１３５は、ロック検出回路１３２からロック信号が入力された後、コンパレータ１３４からの出力を無視する。これは、動作点がロック状態となった後に、VCO粗調整回路１３５が、コンパレータ１３４からの出力に応じて、VCO制御電圧特性を粗調整してしまうことにより、動作点のロック状態が解除されてしまうことを防止するためである。

以上、図１０及び図１１を参照して説明したように、第１の動作点ロック処理は行われる。

次に、図１２及び図１３のフローチャートを参照して、PLL回路１１１が行う第１の動作点ロック処理の詳細を説明する。

ステップＳ１において、VCO粗調整回路１３５は、VCO６３のNMOS８２a乃至８２dすべてをオン状態とし、VCO制御電圧特性を特性Ｅに粗調整する。

また、VCO粗調整回路１３５は、図示せぬメモリを内蔵しており、オフ状態であるNMOS８２の個数を示す変数Sを０に初期化し、内蔵するメモリに、変数Sを記憶する。なお、変数Sは、オフ状態であるNMOS８２の最小個数を表す最小値Smin（=０）から、オフ状態であるNMOS８２の最大個数を表す最大値Smax（いまの場合、最大値Smaxは値４である）まで範囲で変化する。

さらに、VCO粗調整回路１３５は、検索上限値SERUP以上のVCO制御電圧が、ループフィルタ２３からVCO６３に入力されたか否かを示すフラグUP_Flagを０に設定する。なお、フラグUP_Flagは、検索上限値SERUP以上のVCO制御電圧が、ループフィルタ２３からVCO６３に入力されたときに値１とされ、入力されていないときに値０とされる。

また、VCO粗調整回路１３５は、検索下限値SERDN以下のVCO制御電圧が、ループフィルタ２３からVCO６３に入力されたか否かを示すフラグDN_Flagを０に設定する。なお、フラグDN_Flagは、検索下限値SERDN以下のVCO制御電圧が、ループフィルタ２３からVCO６３に入力されたときに値１とされ、入力されていないときに値０とされる。

ステップＳ２において、VCO６３は、ステップＳ１で粗調整された特性Ｅにおいて、ループフィルタ２３からのVCO制御電圧に対応して、動作点を移動させていき、ロック位置を検索する。

また、VCO６３は、ループフィルタ２３からのVCO制御電圧に対応する発振周波数を発生させて、バッファ１３６に入力する。バッファ１３６は、VCO６３からのクロックを、1/n分周器２５に入力する。

ステップＳ３において、ロック検出回路１３２は、クロック分周器１３１から入力されたロック検出幅信号が示すロック検出幅において、1/n分周器２５から入力されたクロック信号の立ち上がりエッジ、及び、クロック分周器１３１からの分周リファレンス信号の立ち上がりエッジの両方が存在するか否か、すなわち、動作点がロック状態であるか否かを判定する。

ステップＳ３において、ロック検出回路１３２が、ロック状態であると判定した場合、ロック信号を生成し、VCO粗調整回路１３５に入力して、処理は、図１３のステップＳ１７に進められる。そして、VCO粗調整回路１３５は、ロック検出回路１３２からのロック信号が入力された後、コンパレータ１３４からの出力を無視する。その後、第１の動作点ロック検出処理は終了される。

また、ステップＳ３において、ロック検出回路１３２が、ロック状態でないと判定した場合、処理はステップＳ４に進められる。

ステップＳ４において、コンパレータ１３４は、ループフィルタ２３からのVCO制御電圧が、DAC１３３からの検索上限値SERUP以上であるか否かを判定する。

ステップＳ４において、コンパレータ１３４が、ループフィルタ２３からのVCO制御電圧は、検索上限値SERUP以上であると判定した場合、その判定結果を、VCO粗調整回路１３５に入力して、処理はステップＳ５に進められる。

そして、VCO粗調整回路１３５は、コンパレータ１３４からの判定結果が入力されたことに対応して、内蔵するメモリに記憶している変数Sに値１を加算し、その加算結果を新たな変数Sとするとともに、フラグUP_Flagを０から１に設定する。

ステップＳ６において、VCO粗調整回路１３５は、内蔵するメモリに記憶されている変数Sが、変数Sの最大値Smaxよりも大きいか否かを判定する。

ステップＳ６において、VCO粗調整回路１３５が、変数Sは最大値Smaxよりも大きくないと判定した場合、処理はステップＳ７に進められる。

ステップＳ７において、VCO粗調整回路１３５は、NMOS８２a乃至８２dのうち、オン状態である１つのNMOS８２をオフ状態に変更し、VCO制御電圧特性を、より高い発振周波数を発生させる特性（例えば、特性Ｅから特性Ｄ）に粗調整する。

その後、処理はステップＳ７からステップＳ２に戻り、VCO６３は、ステップＳ７で粗調整されたVCO制御電圧特性（例えば、特性Ｄ）において、ループフィルタ２３からのVCO制御電圧に対応して、動作点を移動させていき、ロック位置を検索する。以下、同様の処理が繰り返される。

また、ステップＳ６において、VCO粗調整回路１３５が、変数Sは最大値Smaxよりも大きいと判定した場合、処理は図１３のステップＳ１２に進められる。なお、説明の便宜上、ステップＳ１２の処理は後述する。

一方、ステップＳ４において、コンパレータ１３４が、ループフィルタ２３からのVCO制御電圧は、検索上限値SERUP以上でないと判定した場合、処理はステップＳ８に進められる。

ステップＳ８において、コンパレータ１３４は、ループフィルタ２３からのVCO制御電圧が、DAC１３３からの検索下限値SERDN以下であるか否かを判定する。

ステップＳ８において、コンパレータ１３４が、ループフィルタ２３からのVCO制御電圧は、検索下限値SERDN以下でないと判定した場合、すなわち、ループフィルタ２３からのVCO制御電圧は、検索上限値SERUPよりも小さくて、検索下限値SERDNよりも大きい動作レンジの範囲内であると判定された場合、処理はステップＳ２に戻る。

そして、VCO６３は、現在、設定されているVCO制御電圧特性において、ループフィルタ２３からのVCO制御電圧に対応して、動作点を移動させて、ロック位置を検索し、以下、同様の処理が繰り返される。

また、ステップＳ８において、コンパレータ１３４が、ループフィルタ２３からのVCO制御電圧は、検索下限値SERDN以下であると判定した場合、コンパレータ１３４は、その判定結果を、VCO粗調整回路１３５に入力して、処理はステップＳ９に進められる。

そして、VCO粗調整回路１３５は、コンパレータ１３４からの判定結果が入力されたことに対応して、内蔵するメモリに記憶している変数Sに値１を減算し、その減算結果を新たな変数Sとするとともに、フラグDN_Flagを０から１に設定する。

ステップＳ１０において、VCO粗調整回路１３５は、内蔵するメモリに記憶されている変数Sが、最小値Sminよりも小さいか否かを判定する。

ステップＳ１０において、VCO粗調整回路１３５が、変数Sは最小値Sminよりも小さくないと判定した場合、処理はステップＳ１１に進められる。

ステップＳ１１において、VCO粗調整回路１３５は、NMOS８２a乃至８２dのうち、オフ状態である１つのNMOS８２をオン状態に変更し、VCO制御電圧特性を、より低い発振周波数を発生させる特性（例えば、特性Ｄから特性Ｅ）に粗調整する。

その後、処理はステップＳ１１からステップＳ２に戻り、VCO６３は、ステップＳ１１で粗調整されたVCO制御電圧特性（例えば、特性Ｅ）において、ループフィルタ２３からのVCO制御電圧に対応して、動作点を移動させ、ロック位置を検索して、以下、同様の処理が繰り返される。

また、ステップＳ１０において、VCO粗調整回路１３５が、変数Sは最小値Smaxよりも小さいと判定した場合、処理は図１３のステップＳ１２に進められる。

ステップＳ１２において、VCO粗調整回路１３５は、内蔵するメモリに記憶しているフラグUP_Flag及びDN_Flagのいずれも１であるか、フラグUP_Flag及びDN_Flagの少なくとも一方が０であるかを判定する。

ステップＳ１２において、VCO粗調整回路１３５が、フラグUP_Flag及びDN_Flagの少なくとも一方は０であると判定した場合、処理は図１２のステップＳ２に戻り、VCO６３は、現在、設定されているVCO制御電圧特性において、ループフィルタ２３からのVCO制御電圧に対応して、動作点のロック位置を検索して、以下、同様の処理が繰り返される。

また、ステップＳ１２において、VCO粗調整回路１３５が、フラグUP_Flag及びDN_Flagのいずれも１であると判定した場合、VCO粗調整回路１３５は、検索上限値SERUP及び検索下限値SERDNの更新を指示する更新信号を生成し、DAC１３３に入力して、処理はステップＳ１３に進められる。

ステップＳ１３において、VCO粗調整回路１３５は、NMOS８２a乃至８２dすべてをオン状態とし、変数Sを値０に初期化するとともに、フラグUP_Flag及びDN_Flagを、１から０に設定する。

ステップＳ１４において、DAC１３３は、VCO粗調整回路１３５からの更新信号が入力されたことに対応して、検索上限値SERUPに対して、予め決められた値D（>0）を加算し、その加算結果を新たな検索上限値SERUPとし、コンパレータ１３４に入力する。

これにより、ステップＳ１４の処理後に行われるステップＳ４では、コンパレータ１３４により、ループフィルタ２３からのVCO制御電圧が、ステップＳ１４の処理で得られた新たな検索上限値SERUP以上であるか否かが判定されることになる。

また、ステップＳ１５において、DAC１３３は、VCO粗調整回路１３５からの更新信号が入力されたことに対応して、検索下限値SERDNに対して、予め決められた値Dを減算し、その減算結果を新たな検索下限値SERDNとし、コンパレータ１３４に入力する。

これにより、ステップＳ１５の処理後に行われるステップＳ８では、コンパレータ１３４により、ループフィルタ２３からのVCO制御電圧が、ステップＳ１５の処理で得られた新たな検索下限値SERDN以下であるか否かが判定されることになる。

ステップＳ１６において、DAC１３３は、ステップＳ１４の処理により得られた新たな検索上限値SERUPが、上限値REFUP以上であるか否かを判定する。また、DAC１３３は、ステップＳ１５の処理により得られた新たな検索下限値SERDNが、下限値REFDN以下であるか否かを判定する。

ステップＳ１６において、DAC１３３が、新たな検索上限値SERUPは、検索上限値REFUP以上でないと判定し、かつ、新たな検索下限値SERDNは、下限値REFDN以下でないと判定した場合、処理は図１２のステップＳ２に戻り、以下、同様の処理が繰り返される。

また、ステップＳ１６において、DAC１３３が、新たな検索上限値SERUPは、検索上限値REFUP以上であると判定したか、新たな検索下限値SERDNは、下限値REFDN以下であると判定した場合、DAC１３３は、コンパレータ１３４の出力を無視することを指示する無視信号を、VCO粗調整回路１３５に入力して、処理はステップＳ１７に進められる。

ステップＳ１７において、VCO粗調整回路１３５は、ロック検出回路１３２からのロック信号の他、DAC１３３からの無視信号に対応して、コンパレータ１３４からの出力を無視する。以上で、第１の動作点ロック処理は終了される。

以上説明したように、第１の動作点ロック処理では、検索範囲内で、ロック位置を検索し、検索範囲内にロック位置が存在しない場合には、徐々に検索範囲を拡大していき、拡大された検索範囲内で、さらに、ロック位置を検索することとした。

したがって、動作点が、最大の周波数マージンでロック状態となるため、PLL回路１１１による電源電圧や温度の変動、カップリングノイズ等に起因して、ロック状態の動作点が、上限値REFUPから下限値REFDNまでの範囲を示す動作レンジ外に移動し、ロック状態が解除されることを防止することができる。

また、動作点が、最大の周波数マージンでロック状態となるため、ループが安定し、ノイズ電圧により、動作点のロック状態が解除されにくくなるため、ループを安定させるとともに、ノイズを低減させるためにVCO６３に設けられた抵抗８６乃至８８、キャパシタ９２及び９５等を取り外して、VCO６３の回路を簡素化することが可能となる。

次に、図１４は、検索範囲と、ロック位置との関係の一例を示している。なお、図１４は、図１０及び図１１と同様に構成されている。

第１の動作点ロック処理において、図１４に示すような場合、PLL回路１１１のVCO６３は、特性Ｅにおいて、ループフィルタ２３からのVCO制御電圧に基づいて、検索下限値SERDNから、特性Ｅ上のロック位置が存在する上限値REFUPの方向に向かって、動作点を移動させていく。

この場合、特性Ｄ上のロック位置は、検索下限値SERDNよりも、上限値REFUP側に存在（図１４に示す検索範囲内に存在）するため、VCO６３は、特性Ｄ上のロック位置まで動作点を移動させ、その後、動作点のロック状態を維持するように動作する。

図１４に示すような場合、VCO６３は、特性Ｅにおいて、動作点を、検索下限値SERDNから、特性Ｅ上のロック位置が存在する上限値REFUPの方向に移動させていき、動作点が検索上限値SERUPを超えた場合には、特性Ｄにおいて、動作点を、検索上限値SERUPから検索下限値SERDNの近くに存在する特性Ｄ上のロック位置まで移動させなければならない。

次に、図１５は、例えば図１４に示されたような場合に、特性Ｅにおいて、動作点を、検索下限値SERDNから上限値REFUPの正方向のみに移動させていき、動作点が検索上限値SERUPを超えた場合には、特性Ｄにおいて、動作点を、さらに、検索下限値SERDNから上限値REFUPの正方向のみに移動させて、特性Ｄ上のロック位置まで移動させるPLL回路１５１の構成例を示している。

すなわち、図１５は、例えば図１４に示されたような場合に、より迅速に、動作点を、ロック位置まで移動させることが可能な、本発明の第２の実施の形態であるPLL回路１５１の構成例を示している。

なお、このPLL回路１５１において、図８に示したPLL回路１１１と共通する構成要素については同一の符号を付しているので、その説明は適宜省略する。

すなわち、PLL回路１５１において、新たにクロススイッチ１７１及び１７２が追加して設けられているとともに、PLL回路１１１のVCO粗調整回路１３５に代えて、VCO粗調整回路１７３が設けられている他は、PLL回路１１１と同様に構成されている。

クロススイッチ１７１は、VCO粗調整回路１７３の制御にしたがって、チャージポンプ２２の２つの出力端子と、ループフィルタ２３の２つの入力端子との接続の切替えを行う。

クロススイッチ１７２は、VCO粗調整回路１７３の制御にしたがって、クロススイッチ１７１による切替えが行われるタイミングで、ループフィルタ２３の２つの出力端子と、VCO６３の２つの入力端子との接続の切替えを行う。

VCO粗調整回路１７３は、VCO粗調整回路１３５と同様の処理を行う他、クロススイッチ１７１及び１７２を制御して、接続の切替えを行う。

なお、本発明の第２の実施の形態において、フェーズディテクタ２１は、UP信号のみを出力するものとする。

この場合、チャージポンプ２２は、ループフィルタ２３に対して、一方のノードには電荷の蓄積のみを行い、他方のノードには電荷の放電（放出）のみを行う。

そして、ループフィルタ２３には、チャージポンプ２２の電荷の蓄積に応じたDC電圧が、クロススイッチ１７１を介して入力される。さらに、ループフィルタ２３は、チャージポンプ２２の電荷の蓄積に応じたDC電圧に重畳された高域成分を削除し、VCO制御電圧として、クロススイッチ１７２を介して、VCO６３に入力する。

これにより、フェーズディテクタ２１によりUP信号が出力される程に、VCO６３には、フェーズディテクタ２１からのUP信号の出力に対応して、高い（大きい）VCO制御電圧が入力される。すなわち、VCO６３には、正方向（値が増加する方向）にのみ変化するVCO制御電圧が入力される。

次に、図１６を参照して、VCO粗調整回路１７３の制御にしたがって切替えを行うクロススイッチ１７１及び１７２の動作を説明する。

図１６Aは、チャージポンプ２２の出力端子と、ループフィルタ２３の入力端子との接続状態、ループフィルタ２３の出力端子と、VCO６３の入力端子との接続状態が、図８のPLL回路１１１と同一の接続状態である場合のクロススイッチ１７１及び１７２を示している。

図１６Aにおいて、クロススイッチ１７１は、チャージポンプ２２の出力端子２２a₁と、ループフィルタ２３の入力端子２３b₁とを相互に接続しているとともに、チャージポンプ２２の出力端子２２a₂と、ループフィルタ２３の入力端子２３b₂とを相互に接続している。

また、クロススイッチ１７２は、ループフィルタ２３の出力端子２３a₁と、VCO６３の入力端子６３b₁とを相互に接続しているとともに、ループフィルタ２３の出力端子２３a₂と、VCO６３の入力端子６３b₂とを相互に接続している。

図１６Aに示す接続状態である場合には、ループフィルタ２３の出力端子２３a₁からクロススイッチ１７１を介して、VCO６３の入力端子６３b₁に、電圧VCNTが入力される。また、ループフィルタ２３の出力端子２３a₂からクロススイッチ１７２を介して、VCO６３の入力端子６３b₂に、電圧VCNTXが入力される。

これにより、VCO６３には、入力端子６３b₁に入力された電圧VCNTから、入力端子６３b₂に入力された電圧VCNTXを差し引いて得られる差動電圧(VCNT-VCNTX)が、VCO制御電圧として入力される。

図１６Bは、チャージポンプ２２の出力端子と、ループフィルタ２３の入力端子との接続状態、ループフィルタ２３の出力端子と、VCO６３の入力端子との接続状態が、図８のPLL回路１１１とは逆の接続状態である場合のクロススイッチ１７１及び１７２を示している。

図１６Bにおいて、クロススイッチ１７１は、チャージポンプ２２の出力端子２２a₁と、ループフィルタ２３の入力端子２３b₂とを相互に接続しているとともに、チャージポンプ２２の出力端子２２a₂と、ループフィルタ２３の入力端子２３b₁とを相互に接続している。

また、クロススイッチ１７２は、ループフィルタ２３の出力端子２３a₁と、VCO６３の入力端子６３b₂とを相互に接続しているとともに、ループフィルタ２３の出力端子２３a₂と、VCO６３の入力端子６３b₁とを相互に接続している。

図１６Bに示す接続状態である場合には、ループフィルタ２３の出力端子２３a₁からクロススイッチ１７１を介して、VCO６３の入力端子６３b₂に、電圧VCNTが入力される。また、ループフィルタ２３の出力端子２３a₂からクロススイッチ１７２を介して、VCO６３の入力端子６３b₁に、電圧VCNTXが入力される。

これにより、VCO６３には、入力端子６３b₁に入力された電圧VCNTXから、入力端子６３b₂に入力された電圧VCNTを差し引いて得られる差動電圧(VCNTX-VCNT)が、VCO制御電圧として入力される。

例えば、図１６Aに示す接続状態である場合に、クロススイッチ１７１及び１７２は、VCO粗調整回路１７３の制御にしたがって、図１６Aに示す接続状態を、図１６Bに示す接続状態に変化させる。

すなわち、クロススイッチ１７２の切替えをトリガとして、VCO６３の入力端子６３b₁に接続されている、ループフィルタ２３の出力端子２３a₁が、VCO６３の入力端子６３b₂に接続されるとともに、VCO６３の入力端子６３b₂に接続されている、ループフィルタ２３の出力端子２３a₂が、VCO６３の入力端子６３b₁に接続される。

これにより、VCO６３に入力されているVCO制御電圧(VCNT-VCNTX)が、VCO制御電圧(VCNT-VCNTX)の符号を反転したVCO制御電圧(VCNTX-VCNT)に瞬時に変化する。

クロススイッチ１７２の切替えと同時に、クロススイッチ１７１の切替えも行われる。すなわち、クロススイッチ１７１の切替えにより、ループフィルタ２３の入力端子２３b₁に接続されている、チャージポンプ２２の出力端子２２a₁が、ループフィルタ２３の入力端子２３b₂に接続されるとともに、ループフィルタ２３の入力端子２３b₂に接続されている、チャージポンプ２２の出力端子２２a₂が、ループフィルタ２３の入力端子２３b₁に接続される。

なお、クロススイッチ１７１の切替えを行うのは、クロススイッチ１７２の切替えにより、ループフィルタ２３の出力端子と、VCO６３の入力端子どうしの接続状態が逆の接続状態となり、その逆の接続状態と、チャージポンプ２２の出力端子とループフィルタ２３の入力端子との接続状態との整合がとれなくなることで、チャージポンプ２２、ループフィルタ２３、及びVCO６３が正常に動作しなくなることを回避するためである。

次に、図１７のフローチャートを参照して、第２の動作点ロック処理の詳細を説明する。

なお、第２の動作点ロック処理において、上述のように、フェーズディテクタ２１は、UP信号のみを出力するものとする。これにより、正方向にのみ変化するVCO制御電圧が、ループフィルタ２３からクロススイッチ１７２を介して、VCO６３に入力される。

ステップＳ３１において、VCO粗調整回路１７３は、NMOS８２a乃至８２dすべてをオン状態とし、VCO制御電圧特性を特性Ｅに粗調整する。また、VCO粗調整回路１７３は、オフ状態であるNMOS８２の個数Sを０に初期化する。

ステップＳ３２において、VCO６３は、ステップＳ３１で粗調整された特性Ｅにおいて、クロススイッチ１７２からの、正方向にのみ変化するVCO制御電圧に対応して、動作点を、検索下限値SERDN（に対応する位置）から上限値REFUPの正方向にのみ向かって移動させて、ロック位置を検索する。

また、VCO６３は、クロススイッチ１７２からのVCO制御電圧に対応する発振周波数を発生させて、バッファ１３６に入力する。バッファ１３６は、VCO６３からのクロックを、1/n分周器２５に入力する。

1/n分周器２５は、バッファ１３６からのクロックを1/nに逓倍し、ロック検出回路１３２、及びフェーズディテクタ２１に入力する。

ステップＳ３３において、ロック検出回路１３２は、クロック分周器１３１から入力されたロック検出幅信号が示すロック検出幅において、1/n分周器２５から入力されたクロック信号の立ち上がりエッジ、及び、クロック分周器１３１からの分周リファレンス信号の立ち上がりエッジの両方が存在するか否か、すなわち、動作点がロック状態であるか否かを判定する。

ステップＳ３３において、ロック検出回路１３２が、ロック状態であると判定した場合、ロック信号を生成し、VCO粗調整回路１７３に入力して、処理は、ステップＳ４２に進められる。そして、VCO粗調整回路１７３は、ロック検出回路１３２からのロック信号が入力された後、コンパレータ１３４からの出力を無視する。その後、第２の動作点ロック検出処理は終了される。

また、ステップＳ３３において、ロック検出回路１３２が、ロック状態でないと判定した場合、処理はステップＳ３４に進められる。

ステップＳ３４において、コンパレータ１３４は、クロススイッチ１７２からのVCO制御電圧が、DAC１３３からの検索上限値SERUP以上であるか否かを判定する。

ステップＳ３４において、コンパレータ１３４が、クロススイッチ１７２からのVCO制御電圧は、検索上限値SERUP以上でないと判定した場合、処理はステップＳ３２に戻り、以下、同様の処理が繰り返される。

ステップＳ３４において、コンパレータ１３４が、クロススイッチ１７２からのVCO制御電圧は、検索上限値SERUP以上であると判定した場合、その判定結果をVCO粗調整回路１７３に入力して、処理はステップＳ３５に進められる。そして、VCO粗調整回路１７３は、コンパレータ１３４からの判定結果が入力されたことに対応して、内蔵するメモリに記憶している変数Sに値１を加算する。

ステップＳ３６において、VCO粗調整回路１７３は、変数Sが最大値Smaxよりも大きいか否かを判定する。

ステップＳ３６において、VCO粗調整回路１７３が、変数Sは最大値Smaxよりも大きくないと判定した場合、処理はステップＳ３７に進められる。そして、VCO粗調整回路１７３は、NMOS８２a乃至８２dのうち、オン状態である１つのNMOS８２をオフ状態に変更し、VCO制御電圧特性を、より高い発振周波数を発生させる特性に粗調整する。

ステップＳ３８において、VCO粗調整回路１７３は、クロススイッチ１７１及び１７２を制御し、図１６に示したように、図１６Aに示す接続状態から図１６Bに示す接続状態(又は図１６Bに示す接続状態から図１６Aに示す接続状態)となるように、クロススイッチ１７１及び１７２を切替える。

これにより、VCO６３には、クロススイッチ１７２から入力されている現在のVCO制御電圧から、そのVCO制御電圧の符号を反転させたVCO制御電圧が入力されることとなる。

処理はステップＳ３２に戻り、VCO６３は、ステップＳ３７で粗調整された新たなVCO制御電圧特性において、クロススイッチ１７２からの、正方向にのみ変化するVCO制御電圧に対応して、符号を反転させたVCO制御電圧（に対応する動作点の位置）から、上限値REFUPの正方向にのみ向かって、動作点のロック位置を検索し、以下、同様の処理が繰り返される。

また、ステップＳ３６において、VCO粗調整回路１７３が、変数Sは最大値Smaxよりも大きいと判定した場合、VCO粗調整回路１７３は、検索上限値SERUPを更新することを示す更新信号を生成し、DAC１３３に入力して、処理はステップＳ３９に進められる。

ステップＳ３９において、VCO粗調整回路１７３は、NMOS８２a乃至８２dすべてをオン状態とし、変数Sを値０に初期化する。

ステップＳ４０において、DAC１３３は、VCO粗調整回路１７３から更新信号が入力されたことに対応して、検索上限値SERUPに、所定の値Dを加算し、その加算結果(SERUP+D)を、新たな検索上限値SERUPとして、コンパレータ１３４に入力する。

ステップＳ４１において、DAC１３３は、ステップＳ４０の処理により得られた新たな検索上限値SERUPが、上限値REFUP以上であるか否かを判定する。

ステップＳ４１において、DAC１３３が、新たな検索上限値SERUPは、上限値REFUP以上でないと判定した場合、処理はステップＳ３８に進められる。そして、VCO粗調整回路１７３は、クロススイッチ１７１及び１７２を制御し、図１６に示したように、図１６Aに示す接続状態から図１６Bに示す接続状態(又は図１６Bに示す接続状態から図１６Aに示す接続状態)となるように、クロススイッチ１７１及び１７２を切替える。

これにより、VCO６３には、新たな検索上限値SERUPに更新される前の検索上限値SERUP付近に存在する現在のVCO制御電圧から、そのVCO制御電圧の符号を反転させたVCO制御電圧が入力されることとなる。

ステップＳ４１において、DAC１３３が、検索上限値SERUPは、上限値REFUP以上であると判定した場合、DAC１３３は、コンパレータ１３４の出力を無視することを指示する無視信号を、VCO粗調整回路１７３に入力して、処理はステップＳ４２に進められる。

ステップＳ４２において、VCO粗調整回路１７３は、ロック検出回路１３２からのロック信号の他、DAC１３３からの無視信号に対応して、コンパレータ１３４からの出力を無視する。以上で、第２の動作点ロック処理は終了される。

以上説明したように、第２の動作点ロック処理では、例えば図１４に示したような場合、特性Ｅにおいて、検索下限値SERDNから、特性Ｅ上のロック位置が存在する正方向にのみ向かって動作点を移動させるとともに、動作点が検索上限値SERUPを超えた場合には、クロススイッチ１７１及び１７２を高速に切替えて、クロススイッチ１７２からVCO６３に入力されるVCO制御電圧の符号を反転させることにより、特性Ｄにおいて、検索下限値SERDN(=-SERUP)から、特性Ｄ上のロック位置が存在する正方向にのみ向かって動作点を移動させるようにした。

したがって、例えば図１４に示すような場合には、より迅速に、動作点をロック状態にすることが可能である。

ところで、第２の実施の形態である図１５のPLL回路１５１では、図１６に示したように、チャージポンプ２２、ループフィルタ２３、並びに、クロススイッチ１７１及び１７２を構成することとしたが、これに限定されない。

すなわち、例えば、チャージポンプ２２からクロススイッチ１７１を介してループフィルタ２３に接続される配線の抵抗値が無視できるほどに小さい場合には、図１６に示したクロススイッチ１７１及び１７２による切替えの機能を共に有する１つのクロススイッチを、チャージポンプ２２とループフィルタ２３との間に配置させるように構成することが可能である。

次に、図１８は、本発明の第３の実施の形態として、クロススイッチ１７１及び１７２による切替えの機能を共に有する１つのクロススイッチ２１１を、チャージポンプ２２とループフィルタ２３との間に配置させるように構成したPLL回路１９１の構成例を示している。

なお、このPLL回路１９１において、図１５に示したPLL回路１５１と共通する構成要素については同一の符号を付しているので、その説明は適宜省略する。

すなわち、PLL回路１９１において、チャージポンプ２２とループフィルタ２３とを接続していたクロススイッチ１７１、及びループフィルタ２３とVCO６３とを接続していたクロススイッチ１７２として、クロススイッチ２１１が設けられている他は、図１５のPLL回路１５１と同様に構成されている。

クロススイッチ２１１は、図１６に示したクロススイッチ１７１が有する機能とクロススイッチ１７２が有する機能を有しており、VCO粗調整回路１７３の制御にしたがって、切替えを行う。

次に、図１９を参照して、VCO粗調整回路１７３の制御にしたがって切替えを行うクロススイッチ２１１の動作を説明する。

図１９Aは、チャージポンプ２２の出力端子と、ループフィルタ２３の入力端子との接続状態、ループフィルタ２３の出力端子と、VCO６３の入力端子との接続状態が、図１６Aに示す接続状態と同一の接続状態である場合のクロススイッチ２１１を示している。

図１９Aにおいて、クロススイッチ２１１は、チャージポンプ２２の出力端子２２a₁と、ループフィルタ２３の入力端子２３b₁とを相互に接続しているとともに、チャージポンプ２２の出力端子２２a₂と、ループフィルタ２３の入力端子２３b₂とを相互に接続している。

また、クロススイッチ２１１は、ループフィルタ２３の出力端子２３a₁と、VCO６３の入力端子６３b₁とを相互に接続しているとともに、ループフィルタ２３の出力端子２３a₂と、VCO６３の入力端子６３b₂とを相互に接続している。

なお、図１９に示すループフィルタ２３において、出力端子２３a₁と入力端子２３b₁、及び、出力端子２３a₂と入力端子２３b₂とは、それぞれ、同一の端子により構成されている。

図１９Aに示す接続状態である場合には、ループフィルタ２３の出力端子２３a₁からクロススイッチ２１１を介して、VCO６３の入力端子６３b₁に、電圧VCNTが入力される。また、ループフィルタ２３の出力端子２３a₂からクロススイッチ２１１を介して、VCO６３の入力端子６３b₂に、電圧VCNTXが入力される。

図１９Bは、チャージポンプ２２の出力端子と、ループフィルタ２３の入力端子との接続状態、ループフィルタ２３の出力端子と、VCO６３の入力端子との接続状態が、図１６Bに示す接続状態と同一の接続状態である場合のクロススイッチ２１１を示している。

図１９Bにおいて、クロススイッチ２１１は、チャージポンプ２２の出力端子２２a₁と、ループフィルタ２３の入力端子２３b₂とを相互に接続しているとともに、チャージポンプ２２の出力端子２２a₂と、ループフィルタ２３の入力端子２３b₁とを相互に接続している。

また、クロススイッチ２１１は、ループフィルタ２３の出力端子２３a₁と、VCO６３の入力端子６３b₂とを相互に接続しているとともに、ループフィルタ２３の出力端子２３a₂と、VCO６３の入力端子６３b₁とを相互に接続している。

図１９Bに示す接続状態である場合には、ループフィルタ２３の出力端子２３a₁からクロススイッチ２１１を介して、VCO６３の入力端子６３b₂に、電圧VCNTが入力される。また、ループフィルタ２３の出力端子２３a₂からクロススイッチ２１１を介して、VCO６３の入力端子６３b₁に、電圧VCNTXが入力される。

例えば、図１９Aに示す接続状態である場合に、クロススイッチ２１１は、VCO粗調整回路１７３の制御にしたがって、図１９Aに示す接続状態を、図１９Bに示す接続状態に変化させる。

すなわち、クロススイッチ２１１の切替えをトリガとして、VCO６３の入力端子６３b₁に接続されている、ループフィルタ２３の出力端子２３a₁が、VCO６３の入力端子６３b₂に接続されるとともに、VCO６３の入力端子６３b₂に接続されている、ループフィルタ２３の出力端子２３a₂が、VCO６３の入力端子６３b₁に接続される。

また、クロススイッチ２１１の切替えをトリガとして、ループフィルタ２３の入力端子２３b₁に接続されている、チャージポンプ２２の出力端子２２a₁が、ループフィルタ２３の入力端子２３b₂に接続されるとともに、ループフィルタ２３の入力端子２３b₂に接続されている、チャージポンプ２２の出力端子２２a₂が、ループフィルタ２３の入力端子２３b₁に接続される。

第１及び第２の動作点ロック処理では、特性Ｅから、動作点のロック位置を検索することとしたが、その他、特性Ａ、特性Ｂ、特性Ｃ、特性Ｄのいずれかの特性から、動作点のロック位置を検索するようにしてもよい。

また、第２の動作点ロック処理において、検索下限値SERDNから上限値REFUPの正方向のみに、動作点を移動させるようにしたが、フェーズディテクタ２１の出力をDN信号のみにすることにより、検索上限値SERUPから下限値REFDNの負方向（値が減少する方向）のみに、動作点を移動させるようにしてもよい。

なお、本発明の第２の実施の形態（第２の動作点ロック処理）において、フェーズディテクタ２１は、UP信号のみを出力することとしたが、これに限定されず、UP信号を出力するとともに、DN信号については、レベルがLレベルのDN信号のみを出力させるようにしてもよい。このことは、フェーズディテクタ２１がDN信号のみを出力するようにした場合についても同様のことがいえる。

本発明の第１の実施の形態において、ロック検出回路１３２は、図９Aに示したように、ロック検出幅において、クロック信号の立ち上がりエッジ、及び、分周リファレンス信号の立ち上がりエッジの両方が存在すると１回だけ判定した場合、動作点がロック状態であるとしたが、これに限定されない。

すなわち、例えば、ロック検出回路１３２は、複数のロック検出幅毎に、クロック信号の立ち上がりエッジ、及び、分周リファレンス信号の立ち上がりエッジの両方が存在するか否かを判定し、両方が存在すると所定の回数だけ判定した場合に、動作点がロック状態であるとすることが可能である。

この場合、動作点がロック状態であるか否かを、より正確に判断することが可能となる。

また、本発明は、PLL回路の他、例えば、データ信号に同期するクロック信号を出力するCDR(clock data recovery、クロックデータリカバリ)回路にも適用することが可能である。

本明細書において、第１の動作点ロック処理、及び第２の動作点ロック処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

従来のPLL回路の第１の構成例を示すブロック図である。従来のPLL回路の第２の構成例を示すブロック図である。 VCOの構成例を示すブロック図である。バラクタの容量特性の一例を示す図である。 VCO制御電圧特性の一例を示す図である。動作点がロック状態であるときの一例を示す図である。動作点のロック状態が解除されるときの一例を示す図である。本発明の第１の実施の形態であるPLL回路の構成例を示すブロック図である。ロック状態であるか否かを検出する検出方法を説明する図である。検索範囲とロック位置との関係を示す第１の図である。検索範囲とロック位置との関係を示す第２の図である。第１の動作点ロック処理を説明する第１のフローチャートである。第１の動作点ロック処理を説明する第２のフローチャートである。検索範囲とロック位置との関係を示す第３の図である。本発明の第２の実施の形態であるPLL回路の構成例を示すブロック図である。図１５に示すクロススイッチの動作を説明する図である。第２の動作点ロック処理を説明するフローチャートである。本発明の第３の実施の形態であるPLL回路の構成例を示すブロック図である。図１８に示すクロススイッチの動作を説明する図である。

符号の説明

２１フェーズディテクタ，２２チャージポンプ，２３ループフィルタ，２５ 1/n分周器，６３ VCO，１３１クロック分周器，１３２ロック検出回路，１３３ DAC，１３４コンパレータ，１３５ VCO粗調整回路，１３６バッファ，１７１及び１７２クロススイッチ，１７３ VCO粗調整回路，２１１クロススイッチ

Claims

発振周波数における所定の特性に基づいて、入力される制御電圧に対応して前記発振周波数を発生させるVCO(voltage controlled oscillator）であって、所定の前記特性が粗調整される前記VCOに、前記制御電圧を入力する入力手段と、
前記制御電圧が所定の設定範囲を超えた場合に、前記VCOによる所定の前記特性を、複数の前記特性のうちのいずれかに粗調整する粗調整手段と、
前記制御電圧が前記所定の設定範囲内で変化する場合に、前記発振周波数がロック状態とならないとき、前記所定の設定範囲を広げる方向に更新する更新手段と
を含む信号処理装置。
前記入力手段は、正方向又は負方向のいずれか一方向にのみ変化する前記制御電圧を入力する
請求項１に記載の信号処理装置。
前記制御電圧が、前記所定の設定範囲を超えた場合、前記VCOに入力されている前記制御電圧の符号を反転する符号反転手段をさらに含む
請求項２に記載の信号処理装置。
前記所定の設定範囲は、第１の閾値よりも大きく、第２の閾値よりも小さい範囲に設定されており、
前記更新手段は、前記VCOに入力される前記制御電圧が、前記第１の閾値以下となるとともに、前記第２の閾値以上となった場合に、前記所定の設定範囲を広げる方向に更新する
請求項１に記載の信号処理装置。
発振周波数における所定の特性に基づいて、入力される制御電圧に対応して前記発振周波数を発生させるVCOであって、所定の前記特性が粗調整される前記VCOが発生させる発振周波数がロック状態になるまで、所定の設定範囲を広げる方向に更新する信号処理装置の信号処理方法において、
前記信号処理装置は、
入力手段と、
粗調整手段と、
更新手段と
を含み、
前記入力手段が、発振周波数における所定の特性に基づいて、入力される制御電圧に対応して前記発振周波数を発生させるVCOであって、所定の前記特性が粗調整される前記VCOに、前記制御電圧を入力し、
前記粗調整手段が、前記制御電圧が所定の設定範囲を超えた場合に、前記VCOによる所定の前記特性を、複数の前記特性のうちのいずれかに粗調整し、
前記更新手段が、前記制御電圧が前記所定の設定範囲内で変化する場合に、前記発振周波数がロック状態とならないとき、前記所定の設定範囲を広げる方向に更新する
ステップを含む信号処理方法。