KR101419834B1 - 전압 제어 발진기를 이용하는 주파수 합성 장치 - Google Patents

전압 제어 발진기를 이용하는 주파수 합성 장치 Download PDF

Info

Publication number
KR101419834B1
KR101419834B1 KR1020130005678A KR20130005678A KR101419834B1 KR 101419834 B1 KR101419834 B1 KR 101419834B1 KR 1020130005678 A KR1020130005678 A KR 1020130005678A KR 20130005678 A KR20130005678 A KR 20130005678A KR 101419834 B1 KR101419834 B1 KR 101419834B1
Authority
KR
South Korea
Prior art keywords
delay cell
bias current
selecting
frequency
control voltage
Prior art date
Application number
KR1020130005678A
Other languages
English (en)
Inventor
이강윤
이동수
김홍진
박형구
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020130005678A priority Critical patent/KR101419834B1/ko
Application granted granted Critical
Publication of KR101419834B1 publication Critical patent/KR101419834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1218—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator being of the balanced type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1225—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator comprising multiple amplifiers connected in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode

Abstract

본 발명의 실시예들에 따른 링 타입 전압 제어 발진기를 위한 자동 소자 조정 회로는 제어 전압에 따라 발진 출력을 출력하도록 복수의 지연 셀들이 링 형태로 연결되는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로로서, 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 바이어스 조정부, 지연 셀에 나타나는 등가 부하 커패시턴스의 적어도 일부를 구성하도록 가변 부하 커패시턴스의 크기를 선택하는 부하 조정부 및 바이어스 전류와 더불어 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 제어 전압에 따라 생성하기 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 이득 조정부를 포함할 수 있다.

Description

전압 제어 발진기를 이용하는 주파수 합성 장치{FREQUENCY SYNTHESIZER USING VOLTAGE CONTROLLED OSCILLATOR}
본 발명은 주파수 합성 장치에 관한 것으로, 더욱 상세하게는, 전압 제어 발진 방식의 주파수 합성 장치에 관한 것이다.
높은 주파수 대역을 사용하거나 고속의 디지털 신호 전송 또는 데이터 처리 능력을 가지는 대부분의 디지털 전자 회로에서는 고정밀도 주파수 합성 장치를 통해 제공되는 높은 대역 또는 높은 정밀도의 주파수 신호를 이용한다. 특히 최근에 각광받는 OFDM과 같은 초고속 무선 통신의 성능을 좌우하는 요소로서 주파수 합성 장치의 중요성은 매우 크다.
주파수 합성 장치는 그 자체로 디지털-아날로그 집적 회로의 일종이며 예를 들어 CMOS 공정과 같은 반도체 공정을 통해 제조되므로 본질적으로 다른 반도체 장치들과 마찬가지로 PVT 조건(공정 변수, 동작 전압, 온도)에 취약할 수 있다. 따라서, 후공정에서, 일단 제작된 주파수 합성 장치의 출력 상태를 조사하고 목표 주파수를 출력할 수 있도록 내부 소자들의 값이 보상되어야 한다.
예를 들어 LC 발진 방식에서는 커패시턴스 뱅크에서 스위치들을 영구적으로 연결하거나 절단함으로써 공진 소자 C의 크기를 보상할 수 있다.
그러나 출하를 위해서는 제조된 모든 주파수 합성 장치들에 대해 전수 조사하고 각각에 따라 보상 값을 특정하여야 하므로 제조 비용이 증가하고, 출하 후에는 내부 소자 값들을 재조정하기 어렵다는 문제가 있다.
본 발명이 해결하고자 하는 과제는 자동 보상되는 전압 제어 발진기 및 이를 이용하는 주파수 합성 장치를 제공하는 데에 있다.
본 발명의 일 측면에 따른 오픈루프 자동 소자 조정 회로는, 제어 전압에 따라 발진 출력을 출력하도록 복수의 지연 셀들이 링 형태로 연결되는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로로서,
상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 바이어스 조정부;
상기 지연 셀에 나타나는 등가 부하 커패시턴스의 적어도 일부를 구성하도록 가변 부하 커패시턴스의 크기를 선택하는 부하 조정부; 및
상기 바이어스 전류와 더불어 상기 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 상기 제어 전압에 따라 생성하기 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 이득 조정부를 포함할 수 있다.
일 실시예에 따라, 상기 지연 셀은,
선택 가능한 복수의 바이어스 전류 크기들을 제공하는 바이어스 전류원;
선택 가능한 복수의 가변 부하 커패시턴스들을 제공하는 가변 부하 커패시터; 및
선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들을 가지고 상기 바이어스 전류와 더불어 상기 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 제공하는 가변 이득 전류원을 포함할 수 있다.
일 실시예에 따라, 상기 바이어스 조정부는,
상기 지연 셀의 바이어스 전류원에서 상기 선택 가능한 복수의 바이어스 전류 크기들 중 하나를 선택하기 위한 바이어스 조정 신호를 생성하여 상기 바이어스 전류원에 출력하도록 동작할 수 있다.
일 실시예에 따라, 상기 바이어스 조정부는,
상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 따라 바이어스 조정 신호를 생성하도록 동작할 수 있다.
일 실시예에 따라, 상기 바이어스 조정부는,
상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 상기 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 상기 바이어스 전류의 크기를 선택하기 위한 상기 바이어스 조정 신호를 생성할 수 있다.
일 실시예에 따라, 상기 바이어스 전류원은,
상기 바이어스 조정 신호에 따라 활성화 또는 비활성화되는 복수의 병렬 연결된 트랜지스터들을 포함하며,
상기 바이어스 전류는 상기 복수의 병렬 연결된 트랜지스터들 중 상기 바이어스 조정 신호에 따라 활성화된 트랜지스터들에 의해 상기 지연 셀에 공급될 수 있다.
일 실시예에 따라, 상기 부하 조정부는,
상기 지연 셀의 가변 부하 커패시터에서 선택 가능한 복수의 가변 부하 커패시턴스들 중 하나를 선택하기 위한 부하 조정 신호를 생성하여 상기 바이어스 전류원에 출력하도록 동작할 수 있다.
일 실시예에 따라, 상기 부하 조정부는,
상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 따라 부하 조정 신호를 생성하도록 동작할 수 있다.
일 실시예에 따라, 상기 부하 조정부는,
상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 상기 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 상기 가변 부하 커패시터의 크기를 선택하기 위한 상기 부하 조정 신호를 생성할 수 있다.
일 실시예에 따라, 상기 가변 부하 커패시터는,
상기 부하 조정 신호에 따라 조합되는 복수의 커패시터들로 구성된 커패시터 뱅크를 포함할 수 있다.
일 실시예에 따라, 상기 이득 조정부는,
상기 지연 셀의 가변 이득 전류원에서 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중 하나를 선택하기 위한 이득 조정 신호를 생성하여 상기 가변 이득 전류원에 출력하도록 동작할 수 있다.
일 실시예에 따라, 상기 이득 조정부는,
상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 따라 이득 조정 신호를 생성하도록 동작할 수 있다.
일 실시예에 따라, 상기 이득 조정부는,
상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 상기 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 상기 제어 전압 대 발진 주파수 이득의 크기를 선택하기 위한 상기 이득 조정 신호를 생성할 수 있다.
일 실시예에 따라, 상기 가변 이득 전류원은,
상기 이득 조정 신호에 따라 선택적으로 활성화되는 복수의 병렬 연결된 전압 제어 전류 증폭 회로들을 포함하고,
상기 추가 구동 전류는 상기 복수의 병렬 연결된 전압 제어 전류 증폭 회로들 중 상기 이득 조정 신호에 따라 상기 활성화된 전압 제어 전류 증폭 회로들이 상기 제어 전압에 따라 생성하는 전류들을 합산된 것일 수 있다.
일 실시예에 따라, 상기 전압 제어 전류 증폭 회로는,
게이트는 제어 전압을 입력받고 드레인은 상기 등가 부하 커패시턴스에 연결되며 소스는 소스 감쇄(source degeneration) 커패시터를 통해 그라운드로 연결되는 구동 트랜지스터를 포함할 수 있다.
일 실시예에 따라, 상기 전압 제어 전류 증폭 회로는,
게이트는 제어 전압을 입력받고 드레인은 상기 등가 부하 커패시턴스에 연결되며 소스는 소스 감쇄 커패시터를 통해 그라운드로 연결되는 제1 구동 트랜지스터; 및
게이트는 시프트된 제어 전압을 입력받고 드레인은 상기 등가 부하 커패시턴스에 연결되며 소스는 상기 소스 감쇄 커패시터를 통해 그라운드로 연결되는 제2 구동 트랜지스터를 포함하며,
상기 시프트된 제어 전압은 상기 제어 전압을 상기 제1 또는 제2 구동 트랜지스터의 문턱 전압만큼 레벨 시프트시킨 것일 수 있다.
일 실시예에 따라, 상기 바이어스 조정부, 상기 부하 조정부 및 상기 이득 조정부를 제어하는 보상 제어부를 더 포함하며,
상기 보상 제어부는,
상기 바이어스 조정부에 의해 상기 바이어스 전류원에서 복수의 선택 가능한 바이어스 전류 값들 중 하나가 선택됨으로써, 상대적으로 간격이 넓은 선택 가능한 복수의 근사 주파수 특성 곡선들 중에서 하나의 근사 주파수 특성 곡선이 선택되고,
상기 부하 조정부에 의해 상기 가변 부하 커패시터에서 복수의 선택 가능한 가변 부하 커패시턴스들 중 하나가 선택됨으로써, 상기 선택된 하나의 근사 주파수 특성 곡선에 인접하여 상대적으로 간격이 좁은 선택 가능한 복수의 미세 주파수 특성 곡선들 중에서, 하나의 미세 주파수 특성 곡선이 선택되며, 또한
상기 선택된 하나의 미세 주파수 특성 곡선에 관하여, 상기 이득 조정부에 의해 상기 가변 이득 전류원에서 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중 하나가 선택됨으로써, 선택 가능한 복수의 제어 전압 대 발진 주파수 이득들 중 하나가 선택되고,
최종적으로 선택된 바이어스 전류 값, 가변 부하 커패시턴스 값 및 제어 전압 대 추가 구동 전류 이득 값에 따라 상기 지연 셀의 내부 소자들의 특성들이 고정되도록, 동작할 수 있다.
본 발명의 다른 측면에 따른 주파수 발생 장치는, 제어 전압에 따라 발진 출력을 출력하도록 복수의 지연 셀들이 링 형태로 연결되는 링 타입 전압 제어 발진기를 포함하는 주파수 발생 장치로서,
기준 주파수와 분주 주파수를 각각 입력받고, 기준 주파수와 분주 주파수의 주파수 및 위상의 비교 결과에 따라 업 신호 또는 다운 신호를 생성하는 위상 주파수 검출기;
상기 업 신호 또는 다운 신호에 따라 제어 전압용 커패시터에 전하를 공급하여 충전하거나 또는 방전 경로를 제공하여 방전함으로써 상기 제어 전압용 커패시터의 양단에 걸리는 상기 제어 전압의 크기를 조절하는 전하 펌프;
상기 제어 전압을 저주파 필터링하여 상기 링 타입 전압 제어 발진기에 인가하는 루프 필터;
상기 발진 출력을 소정의 분주비로 분주한 분주 주파수를 상기 위상 주파수 검출기로 출력하는 분주기; 및
상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 바이어스 조정부, 상기 지연 셀에 나타나는 등가 부하 커패시턴스의 적어도 일부를 구성하도록 가변 부하 커패시턴스의 크기를 선택하는 부하 조정부 및 상기 바이어스 전류와 더불어 상기 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 상기 제어 전압에 따라 생성하기 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 이득 조정부를 포함하는 자동 소자 조정 회로를 포함할 수 있다.
일 실시예에 따라, 상기 지연 셀은,
선택 가능한 복수의 바이어스 전류 크기들을 제공하는 바이어스 전류원;
선택 가능한 복수의 가변 부하 커패시턴스들을 제공하는 가변 부하 커패시터; 및
선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들을 가지고 상기 바이어스 전류와 더불어 상기 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 제공하는 가변 이득 전류원을 포함할 수 있다.
일 실시예에 따라, 상기 자동 소자 조정 회로는
상기 바이어스 조정부에 의해 상기 바이어스 전류원에서 복수의 선택 가능한 바이어스 전류 값들 중 하나가 선택됨으로써, 상대적으로 간격이 넓은 선택 가능한 복수의 근사 주파수 특성 곡선들 중에서 하나의 근사 주파수 특성 곡선이 선택되고,
상기 부하 조정부에 의해 상기 가변 부하 커패시터에서 복수의 선택 가능한 가변 부하 커패시턴스들 중 하나가 선택됨으로써, 상기 선택된 하나의 근사 주파수 특성 곡선에 인접하여 상대적으로 간격이 좁은 선택 가능한 복수의 미세 주파수 특성 곡선들 중에서, 하나의 미세 주파수 특성 곡선이 선택되며, 또한
상기 선택된 하나의 미세 주파수 특성 곡선에 관하여, 상기 이득 조정부에 의해 상기 가변 이득 전류원에서 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중 하나가 선택됨으로써, 선택 가능한 복수의 제어 전압 대 발진 주파수 이득들 중 하나가 선택되고,
최종적으로 선택된 바이어스 전류 값, 가변 부하 커패시턴스 값 및 제어 전압 대 추가 구동 전류 이득 값에 따라 상기 지연 셀의 내부 소자들의 특성들이 고정되도록, 동작할 수 있다.
본 발명의 또 다른 측면에 따른 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법은, 제어 전압에 따라 발진 출력을 출력하도록 복수의 지연 셀들이 링 형태로 연결되는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법으로서,
선택 가능한 복수의 바이어스 전류 크기들, 선택 가능한 복수의 가변 부하 커패시턴스들 및 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들을 가지도록 상기 지연 셀을 제공하는 단계;
상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 단계;
상기 선택된 바이어스 전류를 가지고 상기 지연 셀을 구동할 경우에, 상기 지연 셀에 나타날 가변 부하 커패시턴스의 크기를 선택하는 단계;
상기 선택된 바이어스 전류 및 상기 선택된 가변 부하 커패시턴스 크기를 가지고 상기 지연 셀을 구동할 경우에, 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 단계; 및
최종적으로 선택된 바이어스 전류 값, 가변 부하 커패시턴스 값 및 제어 전압 대 추가 구동 전류 이득 값에 따라 상기 지연 셀의 내부 소자들의 특성들을 고정하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 단계는,
상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 기초하여, 상기 지연 셀의 바이어스 전류의 크기를 상기 선택 가능한 복수의 바이어스 전류 크기들 중에서 선택하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 단계는,
상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 상기 지연 셀에 흐를 바이어스 전류의 크기를 상기 선택 가능한 복수의 바이어스 전류 크기들 중에서 선택하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 선택된 바이어스 전류를 가지고 상기 지연 셀을 구동할 경우에, 상기 지연 셀에 나타날 가변 부하 커패시턴스의 크기를 선택하는 단계는,
상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 기초하여, 상기 지연 셀에 나타날 가변 부하 커패시턴스의 크기를 상기 선택 가능한 복수의 가변 부하 커패시턴스들 중에서 선택하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 선택된 바이어스 전류를 가지고 상기 지연 셀을 구동할 경우에, 상기 지연 셀에 나타날 가변 부하 커패시턴스의 크기를 선택하는 단계는,
상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 상기 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 상기 지연 셀에 나타낼 상기 가변 부하 커패시턴스의 크기를 상기 선택 가능한 복수의 가변 부하 커패시턴스들 중에서 선택하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 선택된 바이어스 전류 및 상기 선택된 가변 부하 커패시턴스 크기를 가지고 상기 지연 셀을 구동할 경우에, 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 단계는,
상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 기초하여, 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 상기 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중에서 선택하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 선택된 바이어스 전류 및 상기 선택된 가변 부하 커패시턴스 크기를 가지고 상기 지연 셀을 구동할 경우에, 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 단계는,
상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 상기 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중에서 선택하는 단계를 포함할 수 있다.
본 발명의 전압 제어 발진기 및 주파수 합성 장치에 따르면, 링 타입 전압제어발진기가 정확히 목표 주파수로 발진하도록 내부 소자들의 특성을 자동으로 조정할 수 있다.
도 1은 본 발명의 일 실시예에 따른 주파수 합성 장치의 개략적인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 주파수 합성 장치에 이용되는 전압 제어 발진기의 좀더 상세한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 주파수 합성 장치에서 목표 주파수를 찾기 위해 수행하는 3 단계의 절차를 예시한 개념도이다.
도 4는 본 발명의 일 실시예에 따른 주파수 합성 장치에 이용되는 전압 제어 발진기를 구성하는 하나의 지연 셀을 구체적으로 예시한 회로도이다.
도 5는 본 발명의 일 실시예에 따른 주파수 합성 장치에 이용되는 전압 제어 발진기들이 네 개의 지연 셀들로써 구현되는 방식을 예시한 블록도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 주파수 합성 장치에 이용되는 전압 제어 발진기의 동작을 설명하는 타이밍도 및 목표 주파수를 찾아가는 과정을 예시적으로 나타내는 시뮬레이션 결과이다.
도 8은 본 발명의 일 실시예에 따른 주파수 합성 장치에서 목표 주파수를 찾기 위해 수행하는 3 단계의 절차를 예시한 순서도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 주파수 합성 장치의 개략적인 블록도이다.
도 1을 참조하면, 주파수 합성 장치(10)는 PLL(Phase-Locked Loop) 방식의 주파수 합성 장치(frequency synthesizer)를 예로 든 것으로서, 위상 주파수 검출기(PFD)(11), 전하 펌프(charge pump)(12), 루프 필터(loop filter)(13), 주파수 분주기(frequency divider)(14)와 링 타입 전압 제어 발진기(VCO)(20), 자동 소자 보상부(30)를 포함할 수 있다.
이러한 주파수 합성 장치(10)의 동작을 간단히 설명하면, 먼저 기준 주파수는 온도나 전압에 둔감하고 정해진 범위의 정밀한 기준 주파수 fREF를 출력할 수 있는 온도 보상 수정 발진기(TCXO)으로부터 제공되어, 수~수십 MHz 수준에서 정밀한 기준 주파수 fREF를 얻을 수 있다.
위상 주파수 검출기(11)는 기준 주파수 fREF와 주파수 분주기(14)에서 출력되는 1/N 분주 주파수 fDIV를 각각 입력받고, 기준 주파수 fREF와 분주 주파수 fDIV의 주파수 및 위상의 비교 결과에 따라 업 신호(UP) 또는 다운 신호(DOWN)를 전하 펌프(12)에 출력한다.
만약 분주 주파수 fDIV의 주파수 또는 위상이 기준 주파수 fREF의 주파수 또는 위상보다 작거나 느리면, 위상 주파수 검출기(11)는 업 신호(UP)를 출력한다. 반면에, 분주 주파수 fDIV의 주파수 또는 위상이 기준 주파수 fREF의 주파수 또는 위상보다 크거나 빠르면, 위상 주파수 검출기(11)는 다운 신호(DOWN)를 출력한다.
전하 펌프(12)는 위상 주파수 검출기(11)에서 전달되는 업 신호(UP) 또는 다운 신호(DOWN)에 따라 제어 전압용 커패시터에 전하를 공급하여 충전하거나 또는 방전 경로를 제공하여 방전함으로써 제어 전압용 커패시터의 양단에 걸리는 제어 전압(VCTRL)의 크기를 조절한다.
루프 필터(13)는 전하 펌프(12)의 스위칭으로 인한 리플(ripple) 성분을 가지는 제어 전압 VCTRL에 대해 저주파 필터링(LPF)을 제공하고, 필터링된 제어 전압 VCTRL을 링 타입 전압 제어 발진기(20)에 인가한다.
링 타입 전압 제어 발진기(20)는 전압 제어 발진기(VCO) 중 하나로서, 복수의 지연 셀들, 예를 들어 CMOS 인버터로 구현된 지연 셀들을 링 형태로 연결함으로써 안정적인 발진 신호를 얻는 회로이다. 지연 셀을 구성하는 CMOS 인버터에 흐르는 바이어스 전류를 제어 전압 VCTRL으로 조절함으로써 CMOS 인버터의 구동 능력을 조절하고, 나아가 지연 셀 각각의 지연 시간을 조절하며, 최종적으로 발진 출력 fVCO의 주파수를 조절할 수 있다.
이러한 링 타입 전압 제어 발진기(20)는, 제어 전압 VCTRL이 인가됨에 따라, 약간의 정착 시간(settling time)을 거쳐 원하는 대역의 발진 주파수 fVCO를 출력할 수 있다. 발진 출력 fVCO은 이 주파수를 필요로 하는 회로에 공급되고 또한 주파수 분주기(14)에도 제공된다.
링 타입 전압 제어 발진기(20)를 구성하는 지연 셀은 등가 부하 커패시턴스를 얼마나 빨리 충전시킬 수 있냐에 따라 지연 속도를 조절할 수 있고, 궁극적으로 이러한 지연 속도가 링 타입 전압 제어 발진기(20)의 발진 출력 fVCO의 주파수를 결정한다.
이러한 관점에서 본 발명은, 아래에서 상세하게 설명되겠지만, (1) 제어 전압 VCTRL의 인가와 무관하게 지연 셀의 등가 부하 커패시턴스를 기본적으로 충전할 수 있도록 흐르는 바이어스 전류의 크기, (2) 지연 셀의 등가 부하 커패시턴스의 크기 및 (3) 바이어스 전류와 더불어 지연 셀의 등가 부하 커패시턴스를 충전할 추가 구동 전류를 제어 전압 VCTRL의 크기에 따라 생성하는 비율, 즉 제어 전압 대 추가 구동 전류 이득을 각각 조정함으로써, 제조 공정의 편차에 상관없이, 링 타입 전압 제어 발진기(20)가 최종적으로 원하는 제어 전압 대비 발진 주파수 특성 곡선을 갖도록 내부 소자 특성을 설정할 수 있다.
주파수 분주기(14)는 수백 Mz 내지 수 GHz에 이를 수 있는 발진 출력 fVCO의 주파수를 소정의 분주비 N으로 나누어 분주된 주파수 fDIV를 생성하여, 위상 주파수 검출기(11)에 제공한다. 주파수 분주비 N은 정수일 수도 있고, 필요에 따라서는 분수 값을 가질 때도 있다.
이러한 동작이 반복되면서 주파수 합성 장치(10)는 안정적인 발진 출력 fVCO를 생성할 수 있는데, 다만 이는 특히 전압 제어 발진기에서 발진에 기여하는 소자들이 설계된 범위 내에서 소정의 특성들을 가진다는 전제가 필요하다.
앞서 설명하였듯이, 종래에는 주파수 합성 장치를 출하할 때에 후공정으로서 전수 조사를 통해 외부에서 소자들의 크기나 값을 보상하고 조정하는 절차가 필요하였다.
그러나 본 발명의 주파수 합성 장치(10)는 자동 소자 보상부(30)가 링 타입 전압 제어 발진기(20) 내의 소자 특성들을 자동으로 조정하고 설정함으로써, 제조 후에 외부적으로 테스트 및 설정하는 후공정의 필요성을 제거할 수 있고 나아가 언제라도 소자 특성들을 재설정할 수 있다.
자동 소자 보상부(30)는 주파수 합성 장치(10)에 전원이 인가되거나 동작 전압이 변경될 때, 또는 정해진 스케쥴이나 외부의 지시에 따라, 링 타입 전압 제어 발진기(20) 내의 소자들의 특성들을 보상 및 설정할 수 있다.
아래에서 링 타입 전압 제어 발진기(20)와 자동 소자 보상부(30)의 동작에 관하여 좀더 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 주파수 합성 장치에 이용되는 전압 제어 발진기의 좀더 상세한 블록도이다.
도 2를 참조하면, 먼저 링 타입 전압 제어 발진기(20)는 선택 가능한 복수의 바이어스 전류 크기를 제공하는 바이어스 전류원, 선택 가능한 복수의 가변 부하 커패시턴스들을 제공하는 가변 부하 커패시터 및 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들을 가지고 바이어스 전류와 더불어 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 제공하는 가변 이득 전류원을 가지는 복수의 지연 셀들로 구현된다.
자동 소자 보상부(30)는 오픈루프로 링 타입 전압 제어 발진기(20)를 자동으로 보상할 수 있다. 이는, 자동 소자 보상부(30)가 링 타입 전압 제어 발진기(20)의 보상을 위해, 발진 출력 fVCO의 클로즈드 루프 피드백을 통해 조절되는 제어 전압 VCTRL이 아닌, 예를 들어 외부의 전압 발생 장치에서 고정적으로 공급되는 소정의 제어 전압 VCTRL을 이용함을 의미한다.
자동 소자 보상부(30)는 보상 제어부(31), 링 타입 전압 제어 발진기(20)의 발진 출력 fVCO를 그대로 또는 적절히 분주한 다음에 카운트하는 주파수 카운터(32), 소정 시간 동안의 발진 주파수 카운트 값과 목표 주파수 카운트 값을 비교한 결과에 따라 업/다운 신호를 출력하는 디지털 비교부(33), 제1 단계로서 디지털 비교부(33)에서 출력되는 업 신호 또는 다운 신호에 따라 링 타입 전압 제어 발진기(20)를 구성하는 지연 셀의 바이어스 전류 크기를 선택하는 바이어스 조정부(34), 제2 단계로서 디지털 비교부(33)에서 출력되는 업 신호 또는 다운 신호에 따라 링 타입 전압 제어 발진기(20)를 구성하는 지연 셀의 가변 부하 커패시턴스 크기를 선택하는 부하 조정부(35) 및 제3 단계로서 디지털 비교부(33)에서 출력되는 업 신호 또는 다운 신호에 따라 링 타입 전압 제어 발진기(20)의 지연 셀의 제어 전압 대 추가 구동 전류 이득을 선택하는 이득 조정부(36)를 포함할 수 있다.
자동 소자 보상부(30)는, 먼저 제1 단계에서, 지연 셀에 흐르는 바이어스 전류의 크기를 선택한다.
이를 위해 자동 소자 보상부(30)는 발진 출력 fVCO에 대해 소정의 시간 프레임 동안에 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 링 타입 전압 제어 발진기(20) 내의 지연 셀들의 바이어스 전류 크기를 선택하는 바이어스 전류 조정 단계를 적어도 한 차례 수행함으로써, 상대적으로 간격이 넓은, 선택 가능한 복수의 근사 주파수 특성 곡선들 중에서 하나의 근사 주파수 특성 곡선을 선택할 수 있다.
이때, 시간 프레임의 시작과 끝은 보상 제어부(31)에 의해 통제된다.
다음으로 자동 소자 보상부(30)는, 제2 단계에서, 가변 부하 커패시턴스의 크기를 조정한다. 여기서, 가변 부하 커패시턴스는 지연 셀 전체의 등가 부하 커패시턴스의 지배적인 부분을 차지하도록 의도적으로 출력 단자 측에 마련한 가변 부하 커패시터에 관한 것이다. 이러한 가변 부하 커패시터는 커패시터 뱅크(capacitor bank) 등으로 구현될 수 있다.
이를 위해 자동 소자 보상부(30)는 선택된 바이어스 전류를 가지고 발진 출력 fVCO에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 링 타입 전압 제어 발진기(20) 내의 지연 셀들의 가변 부하 커패시턴스 크기를 선택하는 부하 조정 단계를 적어도 한 차례 수행함으로써, 바이어스 조정 단계에서 선택된 하나의 근사 주파수 특성 곡선에 인접하여, 상대적으로 간격이 좁은 선택 가능한 복수의 미세 주파수 특성 곡선들 중에서, 하나의 미세 주파수 특성 곡선을 선택할 수 있다.
마지막으로, 자동 소자 보상부(30)는, 제3 단계에서, 바이어스 전류와 더불어 등가 부하 커패시턴스를 충전할 추가 구동 전류가 제어 전압 VCTRL의 크기에 따라 생성되는 비율, 즉 제어 전압 대 추가 구동 전류 이득을 조정함으로써, 궁극적으로는 제어 전압 대 발진 주파수 이득 KVCO을 조정한다.
특히 본 명세서에서, 링 타입 전압 제어 발진기(20)의 제어 전압 대 발진 주파수 이득 KVCO는 제어 전압 VCTRL의 크기 변화량 대비 발진 출력 fVCO의 주파수 변화량으로 정의된다.
이를 위해 자동 소자 보상부(30)는 선택된 바이어스 전류 및 가변 부하 커패시턴스 크기를 가지고 발진 출력 fVCO에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 링 타입 전압 제어 발진기(20) 내의 지연 셀들의 제어 전압 대 추가 구동 전류 이득을 선택하는 이득 조정 단계를 적어도 한 차례 수행함으로써, 바이어스 조정 단계 및 부하 조정 단계를 통해 선택된 하나의 미세 주파수 특성 곡선에 관하여 복수의 선택 가능한 제어 전압 대 발진 주파수 이득 값들 중 하나를 가진 주파수 특성 곡선을 선택할 수 있다.
이로써, 자동 소자 보상부(30)는 링 타입 전압 제어 발진기(20)가 원하는 제어 전압 대 발진 주파수 특성을 가지고 원하는 주파수의 발진 출력을 생성하도록 링 타입 전압 제어 발진기(20) 내부의 소자 특성들을 자동으로 조정할 수 있다.
다만 실시예에 따라, 자동 소자 보상부(30)는 제1, 제2 및 제3 단계를 순차적으로 수행할 수도 있지만, 어느 두 단계를 또는 세 단계 모두를 동시적으로 수행할 수도 있다.
이러한 동작들을 위해, 구체적으로, 보상 제어부(31)는 온도나 전압 변화에 둔감한 기준 클럭 CK_REF에 따라 동작한다. 실시예에 따라서는, 자동 소자 보상부(30) 내에 별도의 기준 클럭 생성 회로를 구성하여 기준 클럭 CK_REF을 제공받거나, 또는 앞서 설명된 위상 주파수 검출기(11)에 인가되는 기준 주파수 fREF를 그대로 사용하거나 또는 분주한 것을 기준 클럭 CK_REF으로서 제공받을 수도 있다.
보상 제어부(31)는 기준 클럭을 기초로 주파수 카운터(32)를 위해 카운트 활성 신호(EN_CNT), 카운트 리셋 신호(RST_CNT)를 생성하고, 바이어스 조정부(34), 부하 조정부(35) 및 이득 조정부(36)가 단계 별로 조정 동작들을 수행하도록 제어한다. 또한 보상 제어부(31)는 바이어스 조정부(34), 부하 조정부(35) 및 이득 조정부(36)의 동작 클럭 DEN_CLK을 별도로 공급할 수 있다.
주파수 카운터(32)는 예를 들어 15 비트 디지털 카운터로서, 카운트 리셋 신호(RST_CNT)에 따라 초기화되고 카운트 활성 신호(EN_CNT)가 활성인 시간 동안에 전압 제어 발진기(20)의 발진 출력 fVCO의 펄스를 카운트한다. 실시예에 따라, 주파수 카운터(32)는 전압 제어 발진기(20)의 발진 출력 fVCO을 2 또는 그 이상의 분주비로 분주한 다음에 펄스를 카운트할 수도 있다.
주파수 카운터(32)는 카운트 활성 신호(EN_CNT)가 비활성화되는 시점에 발진 출력 fVCO의 펄스 카운트 값을 예를 들어 15 비트의 발진 주파수 카운트 값(VCO_CNT<14:0>)의 형태로 디지털 비교부(33)에 출력한다.
보상 제어부(31)의 카운트 리셋 신호(RST_CNT)의 주기, 카운트 활성 신호(EN_CNT)의 활성 시간이나 주파수 카운터(32)의 카운트 범위 등은 전압 제어 발진기(20)의 발진 출력 fVCO의 주파수와 기준 주파수 CK_REF의 비율에 따라 달라질 수 있다. 예를 들어, 발진 출력 fVCO의 주파수가 1.6 GHz이고 기준 주파수 CK_REF가 300 kHz이라면, 보상 제어부(31)는 30 kHz로 카운트 리셋 신호(RST_CNT)와 카운트 활성 신호(EN_CNT)를 생성하고, 주파수 카운터(32)는 발진 출력 fVCO의 주파수를 1/2의 분주비로 분주한 주파수를 매 1/30,000 초 동안마다 26,666 회 카운트하여 15 비트 이진 워드인 110100000101010B를 발진 주파수 카운트 값 VCO_CNT로서 출력할 수 있다.
디지털 비교부(33)는 주파수 카운트 값 VCO_CNT와 목표 주파수 카운트 값 CH_FREQ을 비교하고, 비교 결과에 따라 업 신호(UP) 또는 다운 신호(DOWN)를 출력할 수 있다. 목표 주파수를 특정 시간 동안 카운트한 수와 동등한 목표 주파수 카운트 값 CH_FREQ는, 예를 들어 주파수 카운트 값 VCO_CNT와 동일한 길이인 15 비트의 디지털 워드일 수 있고, 예를 들어 목표 주파수 1.5 GHz 및 분주비 2의 경우에, 1/30,000 초 동안 25,000 회 카운트한 15 비트 이진 워드인 110000110101000B를 가질 수 있다.
구체적으로, 디지털 비교부(33)는 발진 주파수 카운트 값 VCO_CNT이 목표 주파수 카운트 값 CH_FREQ보다 크면 다운 신호(DOWN)를 출력하고, 반대로 발진 주파수 카운트 값 VCO_CNT이 목표 주파수 카운트 값 CH_FREQ보다 작으면 업 신호(UP)를 출력할 수 있다. 디지털 비교부(33)는 발진 주파수 카운트 값 VCO_CNT이 목표 주파수 카운트 값 CH_FREQ과 같으면 업(UP)/다운 신호(DOWN) 중 어느 하나를 적절히 출력할 수 있다.
위의 예시에서, 디지털 비교부(33)는 발진 주파수 카운트 값 VCO_CNT이 목표 주파수 카운트 값 CH_FREQ보다 크기 때문에, 다운 신호(DOWN)를 출력한다.
실시예에 따라, 디지털 비교부(33)가 출력하는 업/다운 신호는 발진 주파수 카운트 값 VCO_CNT와 목표 주파수 카운트 값 CH_FREQ의 비교 결과를 단순히 상대적으로 "크다" 또는 "작다"라는 두 가지 상태 중 하나를 가리키는 정보를 가질 수도 있지만, 차이의 크기에 따라, 예를 들어 "훨씬 크다", "크다", "작다", "훨씬 작다"와 같이, 네 가지 이상의 상태 중 하나를 가리키는 정보를 가질 수도 있다.
한편, 보상 제어부(31)의 동작을 좀더 구체적으로 살펴보기 위해 도 3 및 도 4를 더 참조하면, 도 3은 본 발명의 일 실시예에 따른 주파수 합성 장치에서 목표 주파수를 찾기 위해 수행하는 3 개 단계들의 절차를 예시한 개념도이고, 도 4는 본 발명의 일 실시예에 따른 주파수 합성 장치에 이용되는 전압 제어 발진기를 구성하는 하나의 지연 셀을 구체적으로 예시한 회로도이다.
이때, 도 4의 지연 셀은 하나의 링 타입 전압 제어 발진기에서 위상이 각각 90도씩 차이가 나는 네 개의 발진 신호들을 출력할 수 있도록 쿼드러처(Quadrature) 방식으로 연결된 디퍼렌셜 지연 셀들 중 하나일 수 있다. 디퍼렌셜 연결된 네 개의 지연 셀들의 쿼드러처 연결 방식은 도 5에서 예시된다.
다시 도 2, 도 3 및 도 4를 함께 참조하면, 바이어스 조정부(34)는, 제1 단계로서, 링 타입 전압 제어 발진기(20)의 지연 셀(21)의 바이어스 전류원(211)의 크기를 조정할 수 있는 예를 들어 8 비트 워드의 바이어스 조정 신호 FCON<7:0>를 디지털 비교부(33)의 업 신호 또는 다운 신호에 따라 조정하여 링 타입 전압 제어 발진기(20)의 지연 셀(21)에 출력하도록, 보상 제어부(31)에 의해 제어될 수 있다.
예를 들어, 링 타입 전압 제어 발진기(20)의 지연 셀(21)의 바이어스 전류원(211)은 병렬로 연결된 복수의 트랜지스터 전류원들로 구현될 수 있다. 전원 전압에 연결된 복수의 병렬 연결된 트랜지스터들이 바이어스 조정 신호 FCON의 비트 조합에 따라 전기적으로 활성되거나 또는 비활성됨으로써 전체적으로 바이어스 전류원(211)의 구동 능력 즉 크기가 결정된다. 바이어스 전류원(211)의 크기에 따라 바이어스 전류, 즉 지연 셀(21)의 구동 능력이 달라지고, 그에 따라 링 타입 전압 제어 발진기(20)의 발진 출력 fVCO의 주파수는 크게 달라진다.
이 경우에, 실시예에 따라, 바이어스 조정 신호 FCON은 예를 들어 비트 개수가 중요한 온도계 코드일 수도 있고, 이진값 크기가 중요한 이진 코드일 수도 있다. 만약 바이어스 조정 신호 FCON이 온도계 코드라면, 링 타입 전압 제어 발진기(20)의 지연 셀들(21) 각각의 바이어스 전류원(211)은 예를 들어 비트 "1"의 개수에 비례하는 바이어스 전류를 지연 셀(21)에 공급할 수 있다. 이 경우, 바이어스 전류원(211)을 구성하는 병렬 연결된 트랜지스터들의 각각은 모두 동일한 크기를 가질 수 있다.
반면에, 바이어스 조정 신호 FCON이 이진 코드라면, 링 타입 전압 제어 발진기(20)의 지연 셀들(21) 각각의 바이어스 전류원(211)은 예를 들어 바이어스 조정 신호 FCON의 이진값에 비례하는 바이어스 전류를 지연 셀(21)에 공급할 수 있다. 이 경우, 바이어스 전류원(211)을 구성하는 병렬 연결된 트랜지스터들의 각각은 이진값 자리수에 상응하는 2의 배수에 비례하는 크기를 가질 수 있다.
바이어스 조정 신호 FCON의 조합에 따라 바이어스 전류들의 크기가 비연속적으로 달라지므로, 이에 따라 나타나는 주파수 특성들은 도 3의 가장 위쪽 그래프와 같이 비연속적이면서 상대적으로 넓게 이격된 몇 개의 평행한 직선들과 같이 대략적으로 표현될 수 있다. 이때, 도 3의 그래프들에서, 가로축은 제어 전압의 크기, 세로축은 발진 출력의 주파수를 나타낸다.
바이어스 조정부(34)는 바이어스 조정 신호 FCON으로 조정될 수 있는 범위에서 조정된 발진 출력 fVCO의 주파수가 목표 주파수에 가장 근접하였다고 판단될 때까지, 지정된 단계 반복 회수에 도달할 때까지, 또는 바이어스 조정 신호 FCON의 MSB부터 LSB까지 모든 비트의 값들이 모두 특정될 때까지, 바이어스 조정 신호 FCON을 적어도 한 차례 이상 조정할 수 있고, 조정이 완료되면, 바이어스 조정 신호 FCON 값을 고정할 수 있다.
최적의 바이어스 조정 신호 FCON 값을 찾는 알고리즘은 예를 들어 이진 트리 검색 알고리즘과 같은 주지의 알고리즘을 이용하여 구현할 수 있다.
상술한 동작을 통해, 링 타입 전압 제어 발진기(20)는 상대적으로 간격이 넓은 복수의 선택 가능한 근사 주파수 특성 곡선들 중에서 바이어스 조정 신호 FCON에 따라 선택되는 하나의 근사 주파수 특성 곡선을 따라 발진 출력 fVCO를 생성하도록 설정될 수 있다.
이때, 실시예에 따라, 바이어스 조정부(34)가 제1 단계의 바이어스 조정을 수행하면서 바이어스 조정 신호 FCON이 정착될 때까지, 부하 조정부(35) 및 이득 조정부(36)는 부하 조정 신호 CAPCON와 이득 조정 신호 IC0N를 각각 디폴트 값들을 가지도록 설정된 상태로 계속 출력할 수 있다.
또는 실시예에 따라, 바이어스 조정부(34)가 제1 단계의 바이어스 조정을 수행하는 단계 동안에도, 부하 조정부(35) 및 이득 조정부(36)도 각각 아래에서 설명하는 제2 단계 또는 제3 단계를 각자 동시적으로 수행할 수 있다.
이어서, 제2 단계인 부하 조정 단계를 수행하기 위해, 부하 조정부(35)는, 지연 셀(21)의 가변 부하 커패시터(212) 크기를 조정하는 예를 들어 3 비트 워드의 부하 조정 신호 CAPCON<2:0>를 디지털 비교부(33)의 업 신호 또는 다운 신호에 따라 조정하여 링 타입 전압 제어 발진기(20)의 지연 셀(21)에 출력하도록, 보상 제어부(31)에 의해 제어될 수 있다.
실시예에 따라 부하 조정 신호 CAPCON은 온도계 코드이거나 또는 이진 코드일 수 있다.
만약 부하 조정 신호 CAPCON이 온도계 코드라면, 링 타입 전압 제어 발진기(20) 내의 지연 셀들(21) 각각의 가변 부하 커패시터(212)는 예를 들어 비트 "1"의 개수에 비례하는 부하 커패시턴스를 가질 수 있다. 반면에, 부하 조정 신호 CAPCON이 이진 코드라면, 링 타입 전압 제어 발진기(20) 내의 지연 셀들(21) 각각의 가변 부하 커패시터(212)는 예를 들어 부하 조정 신호 CAPCON의 이진값에 비례하는 부하 커패시턴스를 가질 수 있다.
이를 위해, 지연 셀(21) 내의 가변 부하 커패시터(212)는 부하 조정 신호 CAPCON의 비트 값들에 의해 각각 전기적으로 연결되거나 단절되는 직렬, 병렬 또는 직병렬 조합의 커패시터 뱅크로 구현될 수 있다.
부하 조정 신호 CAPCON의 조합에 따라 부하 커패시턴스의 크키는 비연속적으로 달라지므로, 이에 따라 나타나는 제어 전압-주파수 특성들은 도 3의 두 번째 그래프와 같이 하나의 직선 주변에 밀접하게 비연속적으로 분포된 몇 개의 평행한 직선들과 같이 표현될 수 있다.
부하 조정부(34)는 부하 조정 신호 CAPCON으로 조정될 수 있는 범위에서 조정된 발진 출력 fVCO의 주파수가 목표 주파수에 가장 근접하였다고 판단될 때까지, 지정된 단계 반복 회수에 도달할 때까지, 또는 부하 조정 신호 CAPCON의 MSB부터 LSB까지 모든 비트의 값들이 모두 특정될 때까지, 부하 조정 신호 CAPCON을 적어도 한 차례 이상 조정할 수 있고, 조정이 완료되면, 부하 조정 신호 CAPCON 값을 고정하고 제2 단계를 종료한다.
최적의 부하 조정 신호 CAPCON 값을 찾는 알고리즘은 예를 들어 이진 트리 검색 알고리즘과 같은 주지의 알고리즘을 이용하여 구현할 수 있다.
이로써, 발진 출력 fVCO는, 바이어스 조정 신호 FCON에 따라 선택된 하나의 근사 주파수 특성 곡선에 인접하여 상대적으로 간격이 좁은 선택 가능한 복수의 미세 주파수 특성 곡선들 중에서, 부하 조정 신호 CAPCON에 따라 선택되는 하나의 미세 주파수 특성 곡선을 따라 생성될 수 있다.
다음으로, 제3 단계에서 이득 조정부(36)는, 이득 조정 단계를 수행하기 위해, 링 타입 전압 제어 발진기(20)의 지연 셀(21)의 가변 이득 전류원(213)이 바이어스 전류와 더불어 등가 부하 커패시턴스를 충전할 추가 구동 전류를 제어 전압 VCTRL에 기초하여 생성하는 비율, 즉 제어 전압 대 추가 구동 전류 이득을 조정할 수 있는 예를 들어 3 비트 워드의 이득 조정 신호 ICON<2:0>를, 디지털 비교부(33)의 업 신호 또는 다운 신호에 따라 조정하여 지연 셀(21)에 출력하도록, 보상 제어부(31)에 의해 제어될 수 있다.
다시 말해, 가변 이득 전류원(213)은 이득 조정 신호 ICON의 비트 조합에 상응하여, 등가 부하 커패시턴스를 바이어스 전류와 함께 충전하게 될 추가 구동 전류의 생성비, 즉 제어 전압 대 추가 구동 전류 이득을 가변함으로써, 원하는 기울기의 제어 전압 대 발진 주파수 이득 특성을 선택할 수 있다.
앞서 정의하였듯이, 여기서 제어 전압 대 주파수 이득 KVCO은 제어 전압 VCTRL의 변화량 대비 발진 출력 fVCO의 주파수 변화량이다.
예를 들어, 링 타입 전압 제어 발진기(20)의 지연 셀(21)의 가변 이득 전류원(213)은, 이득 조정 신호 ICON의 비트 수만큼 마련되어 서로 병렬 연결된 전압 제어 전류 증폭 회로들(214) 및 이득 조정 신호 ICON의 각 비트들에 의해 온오프되어 전류 증폭 회로들(214)의 각각과 지연 셀(21)의 출력 단자(OUT 또는 OUTB) 사이를 연결 또는 차단하는 스위치들(218)을 포함할 수 있다.
실시예에 따라, 각각의 전압 제어 전류 증폭 회로(214)는, 소스 감쇄(source degeneration) 커패시터(215)와, 게이트가 제어 전압 VCTRL을 입력받고 드레인은 출력 단자(OUT)에 연결되며 소스는 소스 감쇄 커패시터(215)를 통해 그라운드(GND)로 연결되는 구동 트랜지스터(216)를 포함할 수 있다.
다만, 이러한 구성의 경우에, 제어 전압 VCTRL의 크기가 NMOS 구동 트랜지스터(216)의 문턱 전압(Vt)보다 낮으면, NMOS 구동 트랜지스터(216)가 선형 동작하지 않기 때문에 제어 전압 VCTRL의 변동에도 가변 이득 전류원(213)이 지연 셀(21)의 등가 부하 커패시턴스에 공급할 추가 구동 전류가 실질적으로 변동하지 않을 수 있다.
이에 따라 다른 실시예에서는, 예를 들어 소스 팔로워(source follower) 구조를 이용하여 제어 전압 VCTRL을 문턱 전압 Vt만큼 레벨 시프트(level-shift)한 시프트 제어 전압 VCTRL_S를 생성함으로써, 제어 전압 VCTRL의 크기가 NMOS 구동 트랜지스터(216)의 문턱 전압(Vt)보다 낮은 경우에도, 제어 전압 VCTRL보다 Vt만큼 높은 시프트 제어 전압 VCTRL_S을 가지고 가변 이득 전류원(213)을 구동하여, 제어 전압 VCTRL의 변동에 따라 지연 셀(21)의 등가 부하 커패시턴스에 공급되는 추가 구동 전류가 실질적으로 변화하도록 가변 이득 전류원(213)을 구성할 수 있다.
이러한 실시예에서, 전압 제어 전류 증폭 회로(214)는 소스 감쇄 커패시터(215)와, 게이트가 제어 전압 VCTRL을 입력받고 드레인은 출력 단자(OUT)에 연결되며 소스는 소스 감쇄 커패시터(215)를 통해 그라운드(GND)로 연결되는 제1 구동 트랜지스터(216) 및 게이트가 시프트된 제어 전압 VCTRL_S을 입력받고 드레인은 출력 단자(OUT)에 연결되며 소스는 소스 감쇄 커패시터(215)를 통해 그라운드(GND)로 연결되는 제2 구동 트랜지스터(217)를 포함할 수 있다.
이러한 실시예들에서, 각각의 가변 이득 전류원(213)에서 생성된 추가 구동 전류는 이득 조정 신호 ICON의 비트에 의해 선택적으로 등가 부하 커패시턴스에 연결되된다. 따라서, 예를 들어, 동일한 크기의 제어 전압 VCTRL에서도, 더 큰 이진값의 이득 조정 신호 ICON에 따라 더 많은 추가 구동 전류가 등가 부하 커패시턴스에 연결되면 이득의 기울기 KVCO는 커지고, 반대로 더 작은 값의 이득 조정 신호 ICON에 따라 더 적은 추가 구동 전류가 등가 부하 커패시턴스에 연결되면 이득의 기울기 KVCO는 작아진다.
실시예에 따라 이득 조정 신호 ICON은 온도계 코드이거나 또는 이진 코드일 수 있다. 만약 이득 조정 신호 ICON이 온도계 코드라면, 가변 이득 전류원(213)은 예를 들어 비트 "1"의 개수에 비례하는 크기의 추가 구동 전류를 공급할 수 있다. 반면에, 이득 조정 신호 ICON이 이진 코드라면, 전압 제어 발진기(20) 내의 지연 셀들(21) 각각의 가변 이득 전류원(213)은 예를 들어 이득 조정 신호 ICON의 이진값에 비례하는 추가 구동 전류를 공급할 수 있다.
또한 이득 조정 신호 ICON의 조합에 따라 추가 구동 전류의 크기가 비연속적으로 나타나므로, 이에 따라 나타나는 주파수 특성들은 도 3의 가장 아래쪽 그래프와 같이 서로 다른 기울기를 가지는 몇 개의 직선들과 같이 표현될 수 있다. 기울기가 큰 직선일수록 제어 전압 VCTRL의 변화에 민감한 특성을 나타낸다.
보상 제어부(31)는, 이득 조정 신호 ICON으로 조정될 수 있는 범위에서 조정된 제어 전압 대 주파수 이득 특성이 원하는 특성에 근접하였다고 판단될 때까지, 지정된 단계 반복 회수에 도달할 때까지, 또는 이득 조정 신호 ICON의 MSB부터 LSB까지 모든 비트의 값들이 모두 특정될 때까지, 이득 조정 신호 ICON을 적어도 한 차례 이상 조정할 수 있고, 조정이 완료되면, 이득 조정 신호 ICON 값을 고정하고 제3 단계를 종료한다.
이로써, 각각의 단계에서 고정된 바이어스 조정 신호 FCON, 부하 조정 신호 CAPCON 및 이득 조정 신호 ICON에 의해 내부 소자의 특성들이 결정된 링 타입 전압 제어 발진기(20)는 원하는 주파수 특성 곡선에 가장 가까운 특성 곡선을 따라 발진 출력 fVCO를 생성할 수 있다.
실시예에 따라, 보상 제어부(31)는 바이어스 조정부(34), 부하 조정부(35) 및 이득 조정부(36)가 각각의 조정 신호들(FCON, CAPCON, ICON)을 순차적으로 조정하도록 제어할 수도 있지만, 동시적으로 조정하도록 제어할 수도 있다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 주파수 합성 장치에 이용되는 전압 제어 발진기의 동작을 설명하는 타이밍도 및 목표 주파수를 찾아가는 과정을 예시적으로 나타내는 시뮬레이션 결과이다.
도 6을 참조하면, 기준 클럭(CK_REF)의 입력에 따라 보상 제어부(31)에 의해 매 시간 프레임(T1 내지 T5)마다 카운트 활성 신호(EN_CNT), 카운트 리셋 신호(RST_CNT)가 각각 서로 중첩되지 않게 생성된다.
각 시간 프레임(T1 내지 T5) 전체에 걸쳐, 카운트 활성 신호(EN_CNT)가 일시 활성화되었다가 비활성화될 때까지, 발진 출력 fVCO의 주파수를 1/K로 분주한 분주 펄스(VCO_DIV)가 카운트되고, 카운트된 발진 주파수 카운트 값과 목표 주파수 카운트 값의 비교 결과가 도출된다. 발진 주파수 카운트 값과 목표 주파수 카운트 값의 비교가 완료되면 카운트 리셋 신호(RST_CNT)가 활성화되어 발진 주파수 카운트 값이 초기화된다.
맨 처음 제1 시간 프레임(T1)이 시작할 때에는 바이어스 조정 신호 FCON, 부하 조정 신호 CAPCON, 이득 조정 신호 ICON은 모두 디폴트 값들을 가질 수 있다.
제1 시간 프레임(T1) 동안에 카운트된 발진 주파수 카운트 값과 목표 주파수 카운트 값의 비교 결과에 따라 다음 시간 프레임을 위한 바이어스 조정 신호 FCON이 생성되어 링 타입 전압 제어 발진기(21)에 입력되면, 달라진 주파수의 발진 출력이 링 타입 전압 제어 발진기(21)에서 생성되고, 제2 시간 프레임(T2)이 시작한다.
이어서, 제2 시간 프레임(T2) 동안 새로 카운트된 발진 주파수 카운트 값과 목표 주파수 카운트 값의 비교 결과에 따라 새로운 바이어스 조정 신호 FCON이 생성되고 링 타입 전압 제어 발진기(21)에 입력되면, 다시 달라진 주파수의 발진 출력이 링 타입 전압 제어 발진기(21)에서 생성될 것이다.
제2 시간 프레임(T2) 동안에도 부하 조정 신호 CAPCON와 이득 조정 신호 ICON은 디폴트 값들을 가질 수 있다.
바이어스 조정 신호 FCON이 정착하기까지는 여러 시간 프레임이 걸릴 수 있다. 실시예에 따라 바이어스 조정 신호 FCON는 가장 최적인 근사 주파수 특성이 결정될 때까지, 정해진 반복 회수만큼 또는 모든 비트들이 차례로 조절될 때까지, 반복적으로 조정될 수 있다.
최적의 바이어스 조정 신호 FCON 값을 찾는 알고리즘은 예를 들어 이진 트리 검색 알고리즘과 같은 주지의 알고리즘을 이용하여 구현할 수 있다.
도 6의 예시에서 만약, 제3 시간 프레임(T3)에서 바이어스 조정 신호 FCON이 정착되었다고 하면, 제3 시간 프레임(T3) 이후에는 바이어스 조정 신호 FCON의 값은 고정될 수 있다.
제3 시간 프레임(T3) 동안에 카운트된 발진 주파수 카운트 값과 목표 주파수 카운트 값의 비교 결과에 따라, 제4 시간 프레임(T4)을 위한 새로운 부하 조정 신호 CAPCON이 생성되어 링 타입 전압 제어 발진기(21)에 입력되면, 제4 시간 프레임(T4) 동안에는 달라진 주파수의 발진 출력이 링 타입 전압 제어 발진기(21)에서 생성된다.
이어서, 제4 시간 프레임(T4) 동안에 카운트된 발진 주파수 카운트 값과 목표 주파수 카운트 값의 비교 결과에 따라, 부하 조정 신호 CAPCON은 변경 및 정착되고, 제5 시간 프레임(T5) 동안에 점검될 이득 조정 신호 ICON이 변경되어 링 타입 전압 제어 발진기(21)에 입력된다.
제5 시간 프레임(T5) 종료와 함께 고정 신호(LOCK)이 활성화되면서 주파수 조정 단계는 종료되고, 주파수 특성 조정을 위한 내부 소자 특성 값은 각 조정 신호들의 최종 값에 따라 결정된다.
주파수 합성 장치(10)는 또한 본질적으로 자체적인 폐루프를 통해 원하는 발진 출력 fVCO의 주파수를 미세 조정할 수 있으므로, 내부 소자 특성 값들이 매우 높은 정밀도로 보상될 필요는 없다. 따라서, 자동 소자 보상부(30)의 동작은 10 회 내외의 시간 프레임 동안 반복적으로 조정하는 것으로 충분할 수 있다.
도 7을 참조하면, 이러한 자동 소자 보상부(30)가 링 타입 전압 제어 발진기(20)의 내부 소자 특성 값들을 조정하는 시뮬레이션이 예시되어 있다. 최초의 시간 프레임에 1.8 GHz를 상회하던 발진 출력은 바이어스 조정 신호 FCON의 조정에 따라 1.65 GHz를 거쳐 1.45 GHz로 떨어졌다가, 1.52 GHz, 1.42 GHz, 1.46 GHz, 1.5 GHz로 몇차례 조정받으며, 최종적으로 1.48 GHz에서 정착하는 모습을 보인다.
그러는 동안, 바이어스 조정 신호 FCON은 최초에 01111111B에서 출발하여, 00111111B, 00011111B 등의 값을 거쳐 최종적으로 00101100B로 정착된다.
이어서 부하 조정 신호 CAPCON는 바이어스 조정 신호 FCON이 정착된 후에 100B에서 101B로 조정된 다음 정착된다.
한편, 이득 조정 신호 ICON에 따른 발진 출력 fVCO의 이득 변화는 제어 전압 VCTRL의 크기 변화에 따라 나타나는데, 시간 축 기준인 도 7에서는 시각적으로 표현되지 않기 때문에, 이득 조정 신호 ICON의 조정과 정착 과정은 도 7에서는 생략되었다.
도 8은 본 발명의 일 실시예에 따른 주파수 합성 장치에서 목표 주파수를 찾기 위해 수행하는 3 단계의 절차를 예시한 순서도이다.
도 8을 참조하면, 제어 전압 VCTRL에 따라 발진 출력 fVCO를 출력하도록 복수의 지연 셀들을 링 형태로 연결한 링 타입 전압 제어 발진기의 자동 소자 보상 방법으로서, 먼저 단계(S81)에서, 선택 가능한 복수의 바이어스 전류 크기들을 제공하는 바이어스 전류원(211), 선택 가능한 복수의 가변 부하 커패시턴스들을 제공하는 가변 부하 커패시터(212) 및 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들을 가지고 바이어스 전류와 더불어 지연 셀(21)의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 제공하는 가변 이득 전류원(213)을 가지도록, 지연 셀(21)이 제공된다.
단계(S82)에서, 링 타입 전압 제어 발진기(20) 내의 각 지연 셀(21)에 흐를 바이어스 전류의 크기를 선택한다.
구체적으로, 발진 출력 fVCO에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 링 타입 전압 제어 발진기(20) 내의 지연 셀들(21)의 바이어스 전류의 크기를 선택할 수 있다.
단계(S82)의 바이어스 전류 조정 단계는 적어도 한 차례 수행되며, 지연 셀(21)의 바이어스 전류원(211)에서 복수의 선택 가능한 바이어스 전류 값들 중 하나가 선택됨으로써, 상대적으로 간격이 넓은 선택 가능한 복수의 근사 주파수 특성 곡선들 중에서 하나의 근사 주파수 특성 곡선이 선택될 수 있다.
이때, 발진 출력 fVCO의 펄스 카운트 동작의 기준이 되는 시간 프레임은 온도 보상 수정 발진기(TCXO)가 제공하는 기준 클럭에 의해 특정된다.
다음으로 단계(S83)에서는, 앞서 단계(S82)에서 선택된 바이어스 전류를 가지고 링 타입 전압 제어 발진기(20)의 지연 셀(21)을 구동할 경우에, 각 지연 셀(21)에 나타날 가변 부하 커패시턴스의 크기를 선택한다.
구체적으로, 단계(S82)에서 선택된 바이어스 전류를 가지고 구동된 링 타입 전압 제어 발진기(20)의 발진 출력 fVCO에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 링 타입 전압 제어 발진기(20) 내의 지연 셀들의 가변 부하 커패시턴스를 선택할 수 있다. 선택된 가변 부하 커패시턴스는 지연 셀의 등가 부하 커패시턴스 크기에 상당 부분을 차지할 수 있다.
단계(S83)의 부하 조정 단계는 적어도 한 차례 수행되며, 지연 셀(21)의 가변 부하 커패시터(212)에서 복수의 선택 가능한 가변 부하 커패시턴스들 중 하나가 선택됨으로써, 단계(S82)의 바이어스 조정 단계에서 선택된 하나의 근사 주파수 특성 곡선에 인접하여 상대적으로 간격이 좁은, 선택 가능한 복수의 미세 주파수 특성 곡선들 중에서, 하나의 미세 주파수 특성 곡선이 선택될 수 있다.
단계(S84)에서는, 앞서 단계(S82)에서 선택된 바이어스 전류 및 단계(S83)에서 선택된 가변 부하 커패시턴스 크기를 가지고 링 타입 전압 제어 발진기(20)의 지연 셀(21)을 구동할 경우에, 바이어스 전류와 더불어 지연 셀(21)에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득을 선택할 수 있다.
구체적으로, 링 타입 전압 제어 발진기(20)의 발진 출력 fVCO에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 링 타입 전압 제어 발진기(20) 내의 지연 셀들의 제어 전압 대 발진 주파수 이득을 선택할 수 있다.
단계(S84)의 이득 조정 단계는 적어도 한 차례 수행되며, 단계(S82)의 바이어스 조정 단계 및 단계(S83)의 부하 조정 단계를 거쳐 선택된 하나의 미세 주파수 특성 곡선에 관하여, 지연 셀(21)의 가변 이득 전류원(213)에서 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중 하나가 선택됨으로써, 결과적으로, 선택 가능한 복수의 제어 전압 대 발진 주파수 이득들 중 하나가 선택될 수 있다.
단계(S82) 내지 단계(S84)는 순차적으로 수행될 수도 있고 동시에 수행될 수도 있으며, 복합적으로 수행될 수도 있다.
단계(S85)에서, 원하는 제어 전압 대 발진 주파수 특성에 도달하였거나, 정해진 조정 회수에 도달하거나 또는 모든 조정 신호들이 정착하였을 경우에, 최종적으로 선택된 바이어스 전류 값, 가변 부하 커패시턴스 값 및 제어 전압 대 추가 구동 전류 이득 값에 따라 지연 셀(21)의 내부 소자들의 상응하는 특성들을 고정한다.
다시 말해, 링 타입 전압 제어 발진기(20) 내의 지연 셀들(21)은, 선택된 근사 주파수 특성 곡선에 상응하는 바이어스 전류를 공급하도록, 선택된 미세 주파수 특성 곡선에 상응하는 가변 부하 커패시턴스를 갖도록, 그리고 선택된 제어 전압 대 추가 구동 전류 이득을 갖도록 내부 소자들의 특성들이 설정된다.
이로써, 자동 소자 보상부(30)는 링 타입 전압 제어 발진기(20)가 원하는 온도 및 전압 특성을 가지고 원하는 주파수의 발진 출력을 생성하도록 링 타입 전압 제어 발진기(20)를 자동으로 조정할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.
10 주파수 합성 장치 11 위상 주파수 검출기(PFD)
12 전하 펌프(CP) 13 루프 필터(LF)
14 주파수 분주기 20 링 타입 전압 제어 발진기(VCO)
21 지연 셀 211 바이어스 전류원
212 가변 부하 커패시터 213 가변 이득 전류원
30 자동 소자 보상부 31 보상 제어부
32 주파수 카운터 33 디지털 비교부
34 바이어스 조정부 35 부하 조정부
36 이득 조정부

Claims (27)

  1. 제어 전압에 따라 발진 출력을 출력하도록 복수의 지연 셀들이 링 형태로 연결되는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로로서,
    상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 바이어스 조정부;
    상기 지연 셀에 나타나는 등가 부하 커패시턴스의 적어도 일부를 구성하도록 가변 부하 커패시턴스의 크기를 선택하는 부하 조정부; 및
    상기 바이어스 전류와 더불어 상기 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 상기 제어 전압에 따라 생성하기 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 이득 조정부를 포함하는 링 타입 전압 제어 발진기를 위한 자동 소자 조정 회로.
  2. 청구항 1에 있어서, 상기 지연 셀은,
    선택 가능한 복수의 바이어스 전류 크기들을 제공하는 바이어스 전류원;
    선택 가능한 복수의 가변 부하 커패시턴스들을 제공하는 가변 부하 커패시터; 및
    선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들을 가지고 상기 바이어스 전류와 더불어 상기 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 제공하는 가변 이득 전류원을 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  3. 청구항 2에 있어서, 상기 바이어스 조정부는,
    상기 지연 셀의 바이어스 전류원에서 상기 선택 가능한 복수의 바이어스 전류 크기들 중 하나를 선택하기 위한 바이어스 조정 신호를 생성하여 상기 바이어스 전류원에 출력하도록 동작하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  4. 청구항 3에 있어서, 상기 바이어스 조정부는,
    상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 따라 바이어스 조정 신호를 생성하도록 동작하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  5. 청구항 3에 있어서, 상기 바이어스 조정부는,
    상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 상기 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 상기 바이어스 전류의 크기를 선택하기 위한 상기 바이어스 조정 신호를 생성하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  6. 청구항 3에 있어서, 상기 바이어스 전류원은,
    상기 바이어스 조정 신호에 따라 활성화 또는 비활성화되는 복수의 병렬 연결된 트랜지스터들을 포함하며,
    상기 바이어스 전류는 상기 복수의 병렬 연결된 트랜지스터들 중 상기 바이어스 조정 신호에 따라 활성화된 트랜지스터들에 의해 상기 지연 셀에 공급되는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  7. 청구항 2에 있어서, 상기 부하 조정부는,
    상기 지연 셀의 가변 부하 커패시터에서 선택 가능한 복수의 가변 부하 커패시턴스들 중 하나를 선택하기 위한 부하 조정 신호를 생성하여 상기 바이어스 전류원에 출력하도록 동작하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  8. 청구항 7에 있어서, 상기 부하 조정부는,
    상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 따라 부하 조정 신호를 생성하도록 동작하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  9. 청구항 7에 있어서, 상기 부하 조정부는,
    상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 상기 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 상기 가변 부하 커패시터의 크기를 선택하기 위한 상기 부하 조정 신호를 생성하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  10. 청구항 7에 있어서, 상기 가변 부하 커패시터는,
    상기 부하 조정 신호에 따라 조합되는 복수의 커패시터들로 구성된 커패시터 뱅크를 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  11. 청구항 2에 있어서, 상기 이득 조정부는,
    상기 지연 셀의 가변 이득 전류원에서 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중 하나를 선택하기 위한 이득 조정 신호를 생성하여 상기 가변 이득 전류원에 출력하도록 동작하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  12. 청구항 11에 있어서, 상기 이득 조정부는,
    상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 따라 이득 조정 신호를 생성하도록 동작하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  13. 청구항 11에 있어서, 상기 이득 조정부는,
    상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 상기 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 적용될 상기 제어 전압 대 발진 주파수 이득의 크기를 선택하기 위한 상기 이득 조정 신호를 생성하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  14. 청구항 11에 있어서, 상기 가변 이득 전류원은,
    상기 이득 조정 신호에 따라 선택적으로 활성화되는 복수의 병렬 연결된 전압 제어 전류 증폭 회로들을 포함하고,
    상기 추가 구동 전류는 상기 복수의 병렬 연결된 전압 제어 전류 증폭 회로들 중 상기 이득 조정 신호에 따라 상기 활성화된 전압 제어 전류 증폭 회로들이 상기 제어 전압에 따라 생성하는 전류들을 합산된 것임을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  15. 청구항 14에 있어서, 상기 전압 제어 전류 증폭 회로는,
    게이트는 제어 전압을 입력받고 드레인은 상기 등가 부하 커패시턴스에 연결되며 소스는 소스 감쇄(source degeneration) 커패시터를 통해 그라운드로 연결되는 구동 트랜지스터를 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  16. 청구항 14에 있어서, 상기 전압 제어 전류 증폭 회로는,
    게이트는 제어 전압을 입력받고 드레인은 상기 등가 부하 커패시턴스에 연결되며 소스는 소스 감쇄 커패시터를 통해 그라운드로 연결되는 제1 구동 트랜지스터; 및
    게이트는 시프트된 제어 전압을 입력받고 드레인은 상기 등가 부하 커패시턴스에 연결되며 소스는 상기 소스 감쇄 커패시터를 통해 그라운드로 연결되는 제2 구동 트랜지스터를 포함하며,
    상기 시프트된 제어 전압은 상기 제어 전압을 상기 제1 또는 제2 구동 트랜지스터의 문턱 전압만큼 레벨 시프트시킨 것임을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  17. 청구항 2에 있어서, 상기 바이어스 조정부, 상기 부하 조정부 및 상기 이득 조정부를 제어하는 보상 제어부를 더 포함하며,
    상기 보상 제어부는,
    상기 바이어스 조정부에 의해 상기 바이어스 전류원에서 복수의 선택 가능한 바이어스 전류 값들 중 하나가 선택됨으로써, 상대적으로 간격이 넓은 선택 가능한 복수의 근사 주파수 특성 곡선들 중에서 하나의 근사 주파수 특성 곡선이 선택되고,
    상기 부하 조정부에 의해 상기 가변 부하 커패시터에서 복수의 선택 가능한 가변 부하 커패시턴스들 중 하나가 선택됨으로써, 상기 선택된 하나의 근사 주파수 특성 곡선에 인접하여 상대적으로 간격이 좁은 선택 가능한 복수의 미세 주파수 특성 곡선들 중에서, 하나의 미세 주파수 특성 곡선이 선택되며, 또한
    상기 선택된 하나의 미세 주파수 특성 곡선에 관하여, 상기 이득 조정부에 의해 상기 가변 이득 전류원에서 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중 하나가 선택됨으로써, 선택 가능한 복수의 제어 전압 대 발진 주파수 이득들 중 하나가 선택되고,
    최종적으로 선택된 바이어스 전류 값, 가변 부하 커패시턴스 값 및 제어 전압 대 추가 구동 전류 이득 값에 따라 상기 지연 셀의 내부 소자들의 특성들이 고정되도록,
    동작하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 회로.
  18. 제어 전압에 따라 발진 출력을 출력하도록 복수의 지연 셀들이 링 형태로 연결되는 링 타입 전압 제어 발진기를 포함하는 주파수 발생 장치로서,
    기준 주파수와 분주 주파수를 각각 입력받고, 기준 주파수와 분주 주파수의 주파수 및 위상의 비교 결과에 따라 업 신호 또는 다운 신호를 생성하는 위상 주파수 검출기;
    상기 업 신호 또는 다운 신호에 따라 제어 전압용 커패시터에 전하를 공급하여 충전하거나 또는 방전 경로를 제공하여 방전함으로써 상기 제어 전압용 커패시터의 양단에 걸리는 상기 제어 전압의 크기를 조절하는 전하 펌프;
    상기 제어 전압을 저주파 필터링하여 상기 링 타입 전압 제어 발진기에 인가하는 루프 필터;
    상기 발진 출력을 소정의 분주비로 분주한 분주 주파수를 상기 위상 주파수 검출기로 출력하는 분주기; 및
    상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 바이어스 조정부, 상기 지연 셀에 나타나는 등가 부하 커패시턴스의 적어도 일부를 구성하도록 가변 부하 커패시턴스의 크기를 선택하는 부하 조정부 및 상기 바이어스 전류와 더불어 상기 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 상기 제어 전압에 따라 생성하기 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 이득 조정부를 포함하는 자동 소자 조정 회로를 포함하는 링 타입 전압 제어 발진기를 가지는 주파수 발생 장치.
  19. 청구항 18에 있어서, 상기 지연 셀은,
    선택 가능한 복수의 바이어스 전류 크기들을 제공하는 바이어스 전류원;
    선택 가능한 복수의 가변 부하 커패시턴스들을 제공하는 가변 부하 커패시터; 및
    선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들을 가지고 상기 바이어스 전류와 더불어 상기 지연 셀의 등가 부하 커패시턴스를 충전시킬 수 있는 추가 구동 전류를 제공하는 가변 이득 전류원을 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 가지는 주파수 발생 장치.
  20. 청구항 19에 있어서, 상기 자동 소자 조정 회로는
    상기 바이어스 조정부에 의해 상기 바이어스 전류원에서 복수의 선택 가능한 바이어스 전류 값들 중 하나가 선택됨으로써, 상대적으로 간격이 넓은 선택 가능한 복수의 근사 주파수 특성 곡선들 중에서 하나의 근사 주파수 특성 곡선이 선택되고,
    상기 부하 조정부에 의해 상기 가변 부하 커패시터에서 복수의 선택 가능한 가변 부하 커패시턴스들 중 하나가 선택됨으로써, 상기 선택된 하나의 근사 주파수 특성 곡선에 인접하여 상대적으로 간격이 좁은 선택 가능한 복수의 미세 주파수 특성 곡선들 중에서, 하나의 미세 주파수 특성 곡선이 선택되며, 또한
    상기 선택된 하나의 미세 주파수 특성 곡선에 관하여, 상기 이득 조정부에 의해 상기 가변 이득 전류원에서 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중 하나가 선택됨으로써, 선택 가능한 복수의 제어 전압 대 발진 주파수 이득들 중 하나가 선택되고,
    최종적으로 선택된 바이어스 전류 값, 가변 부하 커패시턴스 값 및 제어 전압 대 추가 구동 전류 이득 값에 따라 상기 지연 셀의 내부 소자들의 특성들이 고정되도록,
    동작하는 것을 특징으로 하는 주파수 발생 장치.
  21. 제어 전압에 따라 발진 출력을 출력하도록 복수의 지연 셀들이 링 형태로 연결되는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법으로서,
    선택 가능한 복수의 바이어스 전류 크기들, 선택 가능한 복수의 가변 부하 커패시턴스들 및 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들을 가지도록 상기 지연 셀을 제공하는 단계;
    상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 단계;
    상기 선택된 바이어스 전류를 가지고 상기 지연 셀을 구동할 경우에, 상기 지연 셀에 나타날 가변 부하 커패시턴스의 크기를 선택하는 단계;
    상기 선택된 바이어스 전류 및 상기 선택된 가변 부하 커패시턴스 크기를 가지고 상기 지연 셀을 구동할 경우에, 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 단계; 및
    최종적으로 선택된 바이어스 전류 값, 가변 부하 커패시턴스 값 및 제어 전압 대 추가 구동 전류 이득 값에 따라 상기 지연 셀의 내부 소자들의 특성들을 고정하는 단계를 포함하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법.
  22. 청구항 21에 있어서, 상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 단계는,
    상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 기초하여, 상기 지연 셀의 바이어스 전류의 크기를 상기 선택 가능한 복수의 바이어스 전류 크기들 중에서 선택하는 단계를 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법.
  23. 청구항 21에 있어서, 상기 지연 셀에 흐를 바이어스 전류의 크기를 선택하는 단계는,
    상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 상기 지연 셀에 흐를 바이어스 전류의 크기를 상기 선택 가능한 복수의 바이어스 전류 크기들 중에서 선택하는 단계를 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법.
  24. 청구항 21에 있어서, 상기 선택된 바이어스 전류를 가지고 상기 지연 셀을 구동할 경우에, 상기 지연 셀에 나타날 가변 부하 커패시턴스의 크기를 선택하는 단계는,
    상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 기초하여, 상기 지연 셀에 나타날 가변 부하 커패시턴스의 크기를 상기 선택 가능한 복수의 가변 부하 커패시턴스들 중에서 선택하는 단계를 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법.
  25. 청구항 21에 있어서, 상기 선택된 바이어스 전류를 가지고 상기 지연 셀을 구동할 경우에, 상기 지연 셀에 나타날 가변 부하 커패시턴스의 크기를 선택하는 단계는,
    상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 상기 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 상기 지연 셀에 나타낼 상기 가변 부하 커패시턴스의 크기를 상기 선택 가능한 복수의 가변 부하 커패시턴스들 중에서 선택하는 단계를 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법.
  26. 청구항 21에 있어서, 상기 선택된 바이어스 전류 및 상기 선택된 가변 부하 커패시턴스 크기를 가지고 상기 지연 셀을 구동할 경우에, 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 단계는,
    상기 발진 출력에 기초한 발진 주파수 카운트와 목표 주파수 카운트를 비교한 결과에 기초하여, 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 상기 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중에서 선택하는 단계를 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법.
  27. 청구항 21에 있어서, 상기 선택된 바이어스 전류 및 상기 선택된 가변 부하 커패시턴스 크기를 가지고 상기 지연 셀을 구동할 경우에, 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 선택하는 단계는,
    상기 발진 출력에 대해 소정 시간 프레임 동안 카운트된 발진 주파수 카운트와 목표 주파수 카운트의 비교 결과에 기초하여, 다음 시간 프레임 동안에는 발진 주파수 카운트가 목표 주파수 카운트에 좀더 근접하도록, 다음 시간 프레임 동안에 상기 바이어스 전류와 더불어 상기 지연 셀에 흐를 추가 구동 전류를 위한 제어 전압 대 추가 구동 전류 이득의 크기를 상기 선택 가능한 복수의 제어 전압 대 추가 구동 전류 이득들 중에서 선택하는 단계를 포함하는 것을 특징으로 하는 링 타입 전압 제어 발진기를 위한 오픈루프 자동 소자 조정 방법.
KR1020130005678A 2013-01-18 2013-01-18 전압 제어 발진기를 이용하는 주파수 합성 장치 KR101419834B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130005678A KR101419834B1 (ko) 2013-01-18 2013-01-18 전압 제어 발진기를 이용하는 주파수 합성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130005678A KR101419834B1 (ko) 2013-01-18 2013-01-18 전압 제어 발진기를 이용하는 주파수 합성 장치

Publications (1)

Publication Number Publication Date
KR101419834B1 true KR101419834B1 (ko) 2014-07-18

Family

ID=51742248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130005678A KR101419834B1 (ko) 2013-01-18 2013-01-18 전압 제어 발진기를 이용하는 주파수 합성 장치

Country Status (1)

Country Link
KR (1) KR101419834B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063473A (ko) * 2020-11-10 2022-05-17 주식회사 스카이칩스 저전력 주파수 합성 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006245A (ko) * 1994-07-12 1996-02-23 로버트 에이. 스코트 주파수 제어루프를 구비한 링 발진기
KR20020090532A (ko) * 2001-05-28 2002-12-05 주식회사 네오디바이스 자동 이득 제어 회로
KR20110137229A (ko) * 2010-06-16 2011-12-22 삼성전자주식회사 전압 제어 발진기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006245A (ko) * 1994-07-12 1996-02-23 로버트 에이. 스코트 주파수 제어루프를 구비한 링 발진기
KR20020090532A (ko) * 2001-05-28 2002-12-05 주식회사 네오디바이스 자동 이득 제어 회로
KR20110137229A (ko) * 2010-06-16 2011-12-22 삼성전자주식회사 전압 제어 발진기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063473A (ko) * 2020-11-10 2022-05-17 주식회사 스카이칩스 저전력 주파수 합성 장치
KR102400761B1 (ko) 2020-11-10 2022-05-23 주식회사 스카이칩스 저전력 주파수 합성 장치
US11374581B2 (en) 2020-11-10 2022-06-28 Skaichips Co., Ltd. Low power frequency synthesizing apparatus

Similar Documents

Publication Publication Date Title
US8878614B2 (en) Phase-locked loop
US7554413B2 (en) Voltage controlled oscillator with compensation for power supply variation in phase-locked loop
US10635130B2 (en) Process, voltage and temperature tolerant clock generator
US8040191B2 (en) PLL circuit with VCO gain control
US9954543B1 (en) Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
US8432204B1 (en) Current-controlled oscillator (CCO) based PLL
US20100259332A1 (en) Compensation circuit for voltage controlled oscillator
US7884655B2 (en) Control circuitry
US9379721B2 (en) Capacitive arrangement for frequency synthesizers
JP4471849B2 (ja) Ｐｌｌ周波数シンセサイザ回路及びその周波数チューニング方法
US7471160B2 (en) Real-time frequency band selection circuit for use with a voltage controlled oscillator
US8710930B2 (en) Differential ring oscillator and method for calibrating the differential ring oscillator
US9660578B2 (en) Electronic device with capacitor bank linearization and a linearization method
WO2021212554A1 (en) Advanced multi-gain calibration for direct modulation synthesizer
JP2007525108A (ja) 電圧制御デジタルアナログ発振器およびこれを用いた周波数シンセサイザ
US20110254632A1 (en) Pll frequency synthesizer
CN110808734A (zh) 多个不同相位的振荡信号的产生方法及电路、本地振荡器
US7436264B2 (en) Charge supply apparatus and method in frequency synthesizer
CN107820681B (zh) 目标窗口内多曲线校准的合成器的快速粗调和精调校准
KR101390393B1 (ko) 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치
KR101419834B1 (ko) 전압 제어 발진기를 이용하는 주파수 합성 장치
US9252791B1 (en) Phase locked loop and method for generating an oscillator signal
US20120223750A1 (en) Transceiver, voltage control oscillator thereof and control method thereof
CN105099441B (zh) 电荷泵电路和锁相环电路
US8373465B1 (en) Electronic device and method for phase locked loop

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180808

Year of fee payment: 5