KR20220063473A - 저전력 주파수 합성 장치 - Google Patents

저전력 주파수 합성 장치 Download PDF

Info

Publication number
KR20220063473A
KR20220063473A KR1020200149355A KR20200149355A KR20220063473A KR 20220063473 A KR20220063473 A KR 20220063473A KR 1020200149355 A KR1020200149355 A KR 1020200149355A KR 20200149355 A KR20200149355 A KR 20200149355A KR 20220063473 A KR20220063473 A KR 20220063473A
Authority
KR
South Korea
Prior art keywords
injection
frequency
control word
synchronization
frequency divider
Prior art date
Application number
KR1020200149355A
Other languages
English (en)
Other versions
KR102400761B9 (ko
KR102400761B1 (ko
Inventor
이강윤
조종완
부영건
장병기
박준홍
박동수
김재빈
김윤관
Original Assignee
주식회사 스카이칩스
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 스카이칩스, 성균관대학교산학협력단 filed Critical 주식회사 스카이칩스
Priority to KR1020200149355A priority Critical patent/KR102400761B1/ko
Priority to US17/384,853 priority patent/US11374581B2/en
Publication of KR20220063473A publication Critical patent/KR20220063473A/ko
Application granted granted Critical
Publication of KR102400761B1 publication Critical patent/KR102400761B1/ko
Publication of KR102400761B9 publication Critical patent/KR102400761B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0074—Locking of an oscillator by injecting an input signal directly into the oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Abstract

전자 회로, 특히 위상 고정 루프(Phase Locked Loop) 혹은 주파수 합성 장치에 관한 기술이 개시된다. 주파수 합성 장치는 주입 동기 주파수 분주기와, 그리고 그 주입 동기 주파수 분주기와 동일한 회로 구성을 가지는 복제 주파수 분주기를 포함한다. 복제 주파수 분주기를 이용하여 목표로 하는 주파수로 자기 발진하는데 필요한 제어 값이 결정된다. 최초 시도에서 주입 동기 주파수 분주기가 주입 동기에 실패하면, 결정된 제어 값을 이용하여 주입 동기를 시도할 수 있다. 최초 시도에서 주입 동기 주파수 분주기의 제어 값은 온도와 공급 전압에 따라 사전에 결정되고 저장될 수 있다.

Description

저전력 주파수 합성 장치{Low Power Frequency Synthesizing Apparatus}
전자 회로, 특히 위상 고정 루프(Phase Locked Loop)에 관한 기술이 개시된다.
초고주파 대역에서 동작하는 아날로그 통신 반도체, 예를 들면 이동 통신 시스템에 사용되는 칩들에 채용되는 회로들은 저감된 초기 지연(low latency), 그리고 저전력과 저면적의 요건들을 만족시켜야 한다. 이러한 회로들 중 위상 고정 루프나 주파수 합성 장치는 정확한 주파수 및 위상 고정을 위해 루프 내에 위상 검출기를 포함한다. 위상 검출기는 일반적으로 최종 출력되는 발진 신호에 비해 매우 낮은 주파수 범위에서 동작한다. 출력 발진 신호를 이 낮은 주파수 범위로 떨어뜨리기 위해서는 넓은 주파수 범위에서 안정적으로 동작하는 주파수 분주기(frequency divider)가 필요하다. 본 출원의 발명자 중 한 사람이 공동 발명자 중 한 명인 한국 특허등록제1,563,438호는 이러한 위상 고정 루프 혹은 주파수 합성 장치에 적용할 수 있는 주입 동기 주파수 분주기를 제안하고 있다. 서브하모닉(sub-harmonic)에서 일어나는 주입 동기 현상을 이용하여 주입 주파수를 분주하는 주입 동기 주파수 분주기를 설계할 수 있다.
이러한 주입 동기 주파수 분주기는 넓은 주파수 범위(wide frequency range)에서 동작하는 장점이 있지만, 자체 발진 주파수를 주입 신호에 맞추기 위해 주파수를 탐색하는 과정에서 시간이 소요되고 이는 장치의 초기 지연(latency)을 초래한다. 또한 주입 신호(injection signal)의 요구에 따라 전압 제어 발진기의 출력이 높아지면서 전력 소모의 증가를 초래한다.
제안된 발명은 초고주파 대역에서 동작하는 주파수 합성 장치에서 초기 지연을 낮추는 것을 목적으로 한다.
나아가 제안된 발명은 초고주파 대역에서 동작하는 주파수 합성 장치에서 전력 소모를 줄이는 것을 또 다른 목적으로 한다.
제안된 발명의 일 양상에 따르면, 주파수 합성 장치는 주입 동기 주파수 분주기와, 그리고 그 주입 동기 주파수 분주기와 동일한 회로 구성을 가지는 복제 주파수 분주기를 포함한다. 복제 주파수 분주기를 이용하여 목표로 하는 주파수로 자기 발진하는데 필요한 제어 값이 결정된다. 최초 시도에서 주입 동기 주파수 분주기가 주입 동기에 실패하면, 결정된 제어 값을 이용하여 주입 동기를 시도할 수 있다.
추가적인 양상에 따르면, 복제 주파수 분주기가 목표로 하는 주파수로 자기 발진하는데 필요한 제어 값은 주된 주입 동기 주파수 분주기의 동작과 독립적으로(independently) 발견될 수 있다.
추가적인 양상에 따르면, 최초 시도에서 주입 동기 주파수 분주기의 제어 값은 온도와 공급 전압에 따라 결정될 수 있다.
추가적인 양상에 따르면, 주입 동기 신호를 주입 동기 주파수 분주기를 구성하는 지연 셀의 복수의 입력단에 분배함으로써 전압 제어 발진기의 낮은 출력에서 주입 동기를 가능하게 한다. 이에 따라 저전력 동작이 가능해진다.
추가적인 양상에 따르면, 주입 동기 주파수 분주기의 주입 동기에 성공한 후에, 전압 제어 발진기의 튜닝을 시도한다.
제안된 발명에 따라, 초고주파 대역에서 동작하는 아날로그 통신 반도체에 적용하는 주파수 합성 장치의 낮은 초기지연(low latency), 그리고 저전력 동작이 달성된다. 또한 주입 동기 주파수 분주기의 출력 부하를 인덕터에서 저항으로 변경하여 칩 면적을 줄일 수 있다.
도 1은 일 실시예에 따른 주파수 합성 장치의 구성을 도시한 블록도이다.
도 2는 도 1의 주입 동기 재시도부(125)의 또 다른 실시예의 구성을 도시한 블록도이다.
도 3은 일 실시예에 따른 주입 동기 주파수 분주기의 구성을 도시한 블록도이다.
도 4는 도 3에서 지연 셀의 일 실시예를 도시한 회로도이다.
도 5는 제어 가능한 가변 저항의 일 실시예를 도시한 회로도이다.
도 6은 제안된 발명의 일 양상이 적용될 수 있는 전압 제어 발진기의 일 실시예의 구성을 도시한다.
도 7은 도 6의 실시예에서 전압 제어 가변용량의 구성을 도시한다.
도 8은 일 실시예에 따른 저전력 주파수 합성 장치의 제어 방법의 구성을 도시한 흐름도이다.
전술한, 그리고 추가적인 양상들은 첨부된 도면을 참조하여 설명하는 실시예들을 통해 구체화된다. 각 실시예들의 구성 요소들은 다른 언급이나 상호간에 모순이 없는 한 실시예 내에서 또는 타 실시예의 구성 요소들과 다양한 조합이 가능한 것으로 이해된다. 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 명세서 및 청구범위에 사용된 용어는 기재 내용 혹은 제안된 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 일 실시예에 따른 주파수 합성 장치의 구성을 도시한 블록도이다. 도시된 바와 같이, 일 실시예에 따른 주파수 합성 장치는 전압 제어 발진기(300)와, 주입 동기 주파수 분주기 (500)와, 복제 주파수 분주기(900)와, 위상 주파수 검출기(700)와, 그리고 위상 동기 제어부(100)를 포함한다. 전압 제어 발진기(300)는 입력 전압에 비례하는 주파수를 가진 클럭 신호를 출력한다.
주입 동기 주파수 분주기(500)는 주입 제어 워드에 따라 자기 발진 주파수를 결정하며, 상기 전압 제어 발진기에서 출력되는 클럭 신호에 주입 동기(injection locked)되고 주파수 분주한 신호를 출력한다. 일 실시예에서, 주입 동기 주파수 분주기(500)는 링 타입 차동 (ring type differential) 주입 동기 발진기로 구현된다. 링 타입 차동 주입 동기 발진기에서 각각의 지연 셀(delay cell)의 지연 시간을 조절함으로써 자기 발진 주파수(self-oscillating frequency)를 조절할 수 있다. 주입 동기 주파수 분주기(500)의 지연 시간은 주입 제어 워드에 의해 조절된다. 예를 들어 주입 제어 워드의 각각의 비트에 의해 대응하는 트랜지스터들을 스위칭하여 지연 값을 조절하는 소자들, 예를 들면 저항들의 수를 제어할 수 있다.
제안된 발명의 일 양상에 따르면, 주파수 합성 장치는 주입 동기 주파수 분주기(500)와 동일한 회로 구성을 가지는 복제 주파수 분주기(900)를 포함한다. 복제 주파수 분주기(900)는 입력되는 주입 제어 워드에 따른 자기 발진 신호(self-oscillating signal)를 출력한다. 주입 신호에 의해 발진이 제어되는 주입 동기 주파수 분주기(500)와 달리, 복제 주파수 분주기(900)에는 주입 신호가 공급되지 않기 때문에 주입 제어 워드에 따른 자기 발진 주파수를 출력한다. 복제 주파수 분주기(900)를 이용하여 목표로 하는 주파수로 자기 발진하는데 필요한 제어 값이 주된 주입 동기 주파수 분주기(500)의 동작과 독립적으로(independently) 발견된다. 최초 시도에서 주된 주입 동기 주파수 분주기(500)가 주입 동기에 실패하면, 이 독립적으로 발견된 제어 값을 이용하여 주입 동기를 시도할 수 있다.
위상 주파수 검출기(Phase Frequency Detector)(700)는 입력되는 기준 클럭(210)과 주입 동기 주파수 분주기(500)의 출력의 위상차 신호를 전압 제어 발진기(300)로 출력한다. 기준 클럭(210)은 수정 발진기와 같은 안정된 소자로부터 발진되어 공급될 수 있다. 전압 제어 발진기(300)의 출력이 주입 동기 주파수 분주기(500)에서 주파수 분주되어 공급되므로, 기준 클럭(210)은 목표로 하는 주파수보다 더 낮은 주파수에서 공급될 수 있다. 도시된 실시예에서, 주입 동기 주파수 분주기(500)의 출력은 추가적인 분주기(미도시)를 거쳐 위상 주파수 검출기(700)로 입력될 수도 있다. 위상 주파수 검출기(700)의 출력은 안정화 회로를 거쳐 전압 제어 발진기(300)에 공급될 수 있다. 일 실시예에서 안정화 회로는 전압 제어 발진기(300)의 출력에 따라 충방전되는 전하 펌프 회로(charge pump circuit)와, 전하 펌프 회로의 출력에서 고주파 성분을 제거하는 저역 통과 필터인 루프 필터(loop filter)를 포함할 수 있다.
위상 동기 제어부(100)는 주파수 합성 장치의 동작을 제어한다. 도시된 실시예에서, 고속 동작을 위해 위상 동기 제어부(100)는 시퀀스 로직(sequence logic)으로 설계된 디지털 제어기 회로로 구현된다. 그러나 이에 한정되지 않으며, 위상 동기 제어부(100)는 메모리에 저장된 프로그램 명령어들에 의해 동작하는 마이크로프로세서나, 또는 이를 포함하는 디지털 논리 회로로 구현될 수도 있다.
일 양상에 따라, 위상 동기 제어부(100)는 분주 제어부(120)를 포함한다. 분주 제어부(120)는 복제 주파수 분주기(900)가 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 결정한다. 예를 들어 분주 제어부(120)는 주입 제어 워드를 최소값에서 순차적으로 증가시키면서 복제 주파수 분주기(900)가 출력하는 자기 발진 신호를 카운트하여 주파수를 측정한다. 이를 통해 카운트한 값이 목표로 하는 주파수에 대응하는 카운트 값과 일치할 때 혹은 가장 가까울 때의 주입 제어 워드 값을 결정할 수 있다.
분주 제어부(120)는 주입 동기 주파수 분주기(500)가 목표하는 주파수의 주입 동기에 실패하면 결정된 주입 제어 워드를 상기 주입 동기 주파수 분주기에 출력하는 한다. 이를 위해 분주 제어부(120)는 주입 동기 주파수 분주기(500)가 출력하는 발진 신호를 카운트하여 주파수를 측정한다. 카운트한 값이 목표로 하는 주파수에 대응하는 카운트 값과 일치하면 주입 동기에 성공한 것이므로 제어의 일순환을 종료한다. 카운트한 값이 목표로 하는 주파수에 대응하는 카운트 값과 일치하지 않으면, 다시 다른 값의 주입 제어 워드를 주입 동기 주파수 분주기(500)에 입력하여 주입 동기를 시도해야 한다. 제안된 발명의 일 양상에 따라, 복제 주파수 분주기(900)를 통해 독립적으로 결정된 주입 제어 워드를 입력함으로써, 주입 동기의 튜닝에 소요되는 시간이 줄어들고 장치의 초기 지연(latency)을 줄일 수 있다.
분주 제어부(120)가 주입 동기 주파수 분주기(500)나 복제 주파수 분주기(900)의 출력 신호를 카운트하여 주파수를 측정할 때, 직접 출력 신호를 카운트하는 대신 추가적인 분주기를 통해 주파수를 분주한 후 측정할 수도 있다.
도 3은 일 실시예에 따른 주입 동기 주파수 분주기(500)의 구성을 도시한 블록도이다. 도시된 실시예에서, 주입 동기 주파수 분주기(500)는 링 타입 차동 (ring type differential) 주입 동기 발진기로 구현되었다. 링 타입 차동 주입 동기 발진기는 N개의 지연 셀들(10,30)이 교차 연결되는 구성을 가지며, 주입 신호(V_INJ)의 서브 하모닉 주파수에 주입 동기되어 주입 신호를 1/2N으로 주파수 분주한 신호를 출력할 수 있다. N개의 지연 셀들 각각에 주입 신호로 전압 제어 발진기(300)에서 출력되는 클럭 신호가 인가된다.
도 4는 도 3에서 지연 셀의 일 실시예를 도시한 회로도이다. 도시된 바와 같이, 일 실시예에 따른 지연 셀은 한 쌍의 차동 트랜지스터(M2, M3)와, 노드 트랜지스터(M4)와, 바이어스 트랜지스터(M1)와, 한 쌍의 제어 가능한 가변 저항(RV1, RV2)을 포함할 수 있다. 한 쌍의 차동 트랜지스터(M2, M3)의 각각의 게이트는 입력 노드(Vinp, Vinn)를 구성하며, 앞 단의 출력 노드들이 교차 연결된다. 이 한 쌍의 차동 트랜지스터(M2, M3)의 드레인인 출력 노드들(Voutp, Voutn)간에 노드 트랜지스터(M4)가 걸쳐 연결된다.
노드 트랜지스터(M4)의 게이트에 주입 신호(Vinj)가 인가된다. 주입 신호는 블로킹 커패시터(Cc)를 거쳐 직류 성분이 제거되어 BIASCONT2 신호에 의해서만 트랜지스터의 바이어스 전압이 제어될 수 있도록 한다.
바이어스 트랜지스터(M1)는 드레인이 한 쌍의 차동 트랜지스터(M2, M3)의 쏘오스들에 공통 연결된다. 바이어스 트랜지스터(M1)의 게이트에는 주입 신호(Vinj)가 인가된다. 주입 신호는 블로킹 커패시터(Cc)를 거쳐 직류 성분이 제거되어 BIASCONT1 신호에 의해서만 트랜지스터의 바이어스 전압이 제어될 수 있도록 한다. 또 바이어스 트랜지스터(M1)의 드레인에도 주입 신호(Vinj)가 인가된다. 주입 신호는 블로킹 커패시터(Cc)를 거쳐 직류 성분이 제거되어 인가된다.
한 쌍의 제어 가능한 가변 저항(RV1, RV2)은 한 쌍의 차동 트랜지스터의 드레인들 각각에 그 일단이 연결되고 타단은 바이어스 전원에 연결된다. 한 쌍의 제어 가능한 가변 저항(RV1, RV2)의 저항값은 주입 제어 워드에 의해 제어된다.
도 5는 제어 가능한 가변 저항의 일 실시예를 도시한 회로도이다. 제어 가능한 가변 저항은 저항(R0,R1, …, RN) 및 그 저항과 직렬 연결된 트랜지스터(S0, S1, …, SN)로 구성되는 N개의 브랜치들이 병렬 연결된 구성을 가지며, 각각의 트랜지스터들(S0, S1, …, SN)의 스위칭이 주입 제어 워드(RCONT)의 각각의 비트에 의해 제어된다.
추가적인 양상에 따라, 분주 제어부(120)는 초기 주입 제어부(121)를 포함할 수 있다. 초기 주입 제어부(121)는 주입 동기 주파수 분주기(500)가 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 결정하여 주입 동기 주파수 분주기(500)에 출력한다. 주입 동기 주파수 분주기(500)가 발진해야 하는 목표하는 주파수는 주파수 합성 장치가 최종적으로 출력하는, 즉 전압 제어 발진기(300)가 최종 출력하는 주파수의 서브 하모닉(sub-harmonic)이어야 한다. 주입 동기 주파수 분주기(500)의 회로 구성이 알려져 있으므로 시뮬레이션에 의해 이러한 주입 제어 워드의 초기 값을 결정할 수 있다.
추가적인 양상에 따라, 분주 제어부(120)는 주입 동기 제어부(123)를 더 포함할 수 있다. 주입 동기 제어부(123)는 주입 동기 주파수 분주기(500)가 목표하는 주파수에 주입 동기되도록 주입 제어 워드를 변경하면서 제어한다. 주입 동기 주파수 분주기는 회로를 구성하는 소자의 값, 특히 커패시터의 용량값이 온도나 공급 전압의 변동에 따라 변화하므로 동일한 주입 제어 워드를 입력한 경우에도 출력하는 주파수가 달라진다.
일 실시예에서, 주입 동기 제어부(123)는 주입 동기 주파수 분주기(500)의 출력 신호의 주파수를 측정하여 목표하는 주파수가 될 때까지 초기 주입 제어부(121)가 입력한 주입 제어 워드의 초기 값을 중심으로 업 또는 다운 방향으로 단위 크기 만큼 변경하는 과정을 반복할 수 있다. 기준 클럭 신호를 주파수 분주, 예를 들면 1/100으로 분주하여 카운트 활성 구간 신호를 생성하고 이를 이용하여 카운트의 셋/리셋을 제어함으로써 출력 신호의 주파수를 측정할 수 있다. 주입 제어 워드는 이진수이므로 이진 카운터 회로를 이용하여 업다운 제어할 수 있다.
추가적인 양상에 따라, 분주 제어부(120)는 주입 동기 재시도부(125)를 더 포함할 수 있다. 주입 동기 재시도부(125)는 복제 주파수 분주기(900)가 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 결정하고, 주입 동기 제어부(123)가 목표하는 주파수의 주입 동기에 실패하면 결정된 주입 제어 워드를 주입 동기 주파수 분주기(500)에 출력한다.
일 실시예에서, 초기 주입 제어부(121)는 주입 동기 주파수 분주기(500)가 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 결정하여 결정된 초기 주입 제어 워드를 주입 동기 주파수 분주기(500)와 복제 주파수 분주기(900)에 출력한다. 주입 동기 재시도부(125)는 복제 주파수 분주기(900)의 출력 신호의 주파수를 측정하여 목표하는 주파수가 될 때까지 초기 주입 제어부(121)가 입력한 주입 제어 워드의 초기 값을 중심으로 업 또는 다운 방향으로 단위 크기 만큼 변경하는 과정을 반복할 수 있다. 기준 클럭 신호를 주파수 분주, 예를 들면 1/100으로 분주하여 카운트 활성 구간 신호를 생성하고 이를 이용하여 카운트의 셋/리셋을 제어함으로써 출력 신호의 주파수를 측정할 수 있다. 주입 제어 워드는 이진수이므로 이진 카운터 회로를 이용하여 업다운 제어할 수 있다.
또 다른 실시예에서, 주입 동기 재시도부(125)는 주입 제어 워드의 최소 값에서 시작하여 최대 값까지 순차적으로 증가시키면서 복제 주파수 분주기(900)의 출력 신호의 주파수를 측정하여 목표하는 주파수가 될 때의 주입 제어 워드를 결정한다. 주입 제어 워드는 이진수이므로 이진 카운터 회로를 이용하여 업다운 제어할 수 있다.
복제 주파수 분주기(900)는 주입 신호가 입력되지 않으므로 주입 동기 주파수 분주기(500)에 비해 주입 제어 워드에 훨씬 빨리 반응한다. 주입 동기 제어부(123)와 독립적으로 동작하는 주입 동기 재시도부(125)의 제어에 의해 주입 동기 주파수 분주기(500) 보다 복제 주파수 분주기(900)에서 훨씬 빨리 목표하는 주입 제어 워드가 탐색될 수 있다.
주입 동기 재시도부(125)는 주입 동기 제어부(123)가 목표하는 주파수의 주입 동기에 실패하면 결정된 주입 제어 워드를 주입 동기 주파수 분주기(500)에 출력한다. 주입 신호로 인해 주입 동기 제어부(123)가 목표하는 주파수의 주입 동기에 실패할 수 있다. 주입 동기에 실패할 경우 주입 동기 주파수 분주기(500)의 출력 주파수는 목표하는 주파수와 상이한 주파수에서 안정되거나, 불안정하게 변동될 수 있다.주입 동기 재시도부(125)는 주입 동기 주파수 분주기(500)의 출력 신호의 주파수를 측정하여 목표하는 주파수의 주입 동기에 실패한 것을 감지할 수 있다.
복제 주파수 분주기(900)에서 목표 하는 주파수에 적합한 주입 제어 워드가 결정된 경우, 주입 동기 제어부(123)가 목표하는 주파수의 주입 동기에 실패하면 주입 동기 재시도부(125)는 결정된 주입 제어 워드를 주입 동기 주파수 분주기(500)에 출력할 수 있다. 복제 주파수 분주기(900)가 주입 동기 주파수 분주기(500)와 동일한 회로 구성을 가지므로 결정된 주입 제어 워드는 주입 동기 주파수 분주기(500)를 바로 주입 동기 상태로 만들 수 있다.
도 2는 도 1의 주입 동기 재시도부(125)의 또 다른 실시예의 구성을 도시한 블록도이다. 도 1과 대응되는 동일 혹은 유사한 구성요소는 동일한 도면 부호로 참조된다. 추가적인 양상에 따라, 주입 동기 재시도부(125)는 주입 동기 제어부(123)와 독립적으로 동작하는 제어 워드 결정부(1251)를 포함할 수 있다. 제어 워드 결정부(1251)는 주입 동기 제어부(123)와 독립적으로 동작하고, 상기 복제 주파수 분주기로의 주입 제어 워드를 가변시키면서 그 출력 주파수를 측정하여 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 탐색한다.
제어 워드 재설정부(1253)는 주입 동기 제어부(123)가 목표하는 주파수의 주입 동기에 실패하면 결정된 주입 제어 워드를 주입 동기 주파수 분주기(123)에 출력한다. 제어 워드 재설정부(1253)는 초기 주입 제어부(121)가 테이블 룩업하여 획득한 초기 주입 제어 워드 값을 주입 동기 주파수 분주기(500)에 입력한 후 일정한 시간이 지나면 활성화되어 주입 동기 제어부(123)가 목표하는 주파수의 주입 동기에 실패하였는지 여부를 전술한 바와 유사한 방법으로 체크한다. 실패한 것으로 판단되면, 제어 워드 재설정부(1253)는 제어 워드 결정부(1251)에서 결정된 주입 제어 워드를 주입 동기 주파수 분주기(123)에 출력한다.
추가적인 양상에 따르면, 주파수 합성 장치는 온도 센서(151)와 공급 전압 검출기(153)를 더 포함할 수 있다. 이때, 초기 주입 제어부(121)는 온도 센서(151)의 출력과 공급 전압 검출기(153)의 출력으로부터 주입 제어 워드의 초기 값을 결정할 수 있다. 주입 동기 주파수 분주기(500), 따라서 동일한 회로 구성을 가지는 복제 주파수 분주기(900)의 자체 발진 주파수를 결정하는 회로 소자의 값, 특히 커패시터의 용량 값은 온도에 따라 달라진다. 또 그 자체 발진 주파수는 회로의 바이어스 전압, 즉 공급 전압에 따라 달라진다. 온도 센서(151)는 주입 동기 주파수 분주기(500)와 복제 주파수 분주기(900) 주변의 온도를 센싱한다. 칩 레이아웃에서 주입 동기 주파수 분주기(500)와 복제 주파수 분주기(900)는 인접하여 배치되고, 온도 센서(151)는 그 사이에 배치될 수 있다. 또한 공급 전압 검출기(153)는 두 회로의 바이어스 전압을 검출한다. 온도 센서(151)와 공급 전압 검출기(153)는 전류 미러 회로(current mirror circuit)를 포함하여 센싱이 회로에 역으로 미치는 영향을 줄인다. 검출된 전류값들은 디지털로 변환되어 초기 주입 제어부(121)로 공급된다.
주입 동기 주파수 분주기(500) 혹은 복제 주파수 분주기(900)가 목표하는 주파수로 발진하기 위한 주입 제어 워드의 값을 온도 값과 바이어스 전압 값에 따라 시뮬레이션 또는 실험을 통해 결정할 수 있다. 일 실시예에서, 온도 값과 바이어스 전압 값 별로 결정된 주입 제어 워드의 초기값들을 테이블 형태로 메모리에 저장한다. 초기 주입 제어부(121)는 온도 센서(151)의 출력과 공급 전압 검출기(153)의 출력으로부터 이 테이블을 참조하여 주입 제어 워드의 초기값을 결정할 수 있다. 회로 구현에 있어서 약간의 오차나 발진 주파수에 영향을 미치는 다른 요인들로 인해서 이러한 주입 제어 워드가 입력되었음에도 불구하고 주입 동기에 실패하는 경우가 있을 수 있다. 그러나 제안된 발명의 이러한 양상에 따라, 이렇게 결정된 주입 제어 워드의 초기값에 의해 바로 주입 동기 주파수 분주기(500) 혹은 복제 주파수 분주기(900)가 목표하는 주파수로 발진할 수 있는 가능성은 훨씬 높아진다.
추가적인 양상에 따르면, 주입 동기 주파수 분주기의 주입 동기에 성공한 후에, 전압 제어 발진기의 튜닝을 시도한다. 도 6은 제안된 발명의 일 양상이 적용될 수 있는 전압 제어 발진기의 일 실시예의 구성을 도시한다. 도시된 실시예에서, 전압 제어 발진기는 위상 잡음(phase noise)이 낮은 LiT VCO(Linear Transconductance Voltage Controlled Oscillator)의 일종을 채택하고 있다. 이러한 LiT VCO에 대해서는 예를 들면 Bodhisatwa Sadhu et al., A linearized, low-phase-noise VCO-based 25-GHz PLL with autonomic biasing, IEEE Journal of Solid-State Circuits 48, 1138-1150 와 같은 자료에서 알려져 있다. 일 양상에 따라, LiT VCO는 전압 제어 가변용량(330)에 인가되는 입력 전압 VC에 비례하는 주파수를 가진 파형을 그 전압 제어 가변용량(330)의 양단에 출력한다. 출력 파형인 VCOP와 VCON은 위상이 180도 차이를 가진다.
도 6의 실시예에서 조동 뱅크(coarse bank)(350)는 상대적으로 큰 값을 가지는 커패시터들이 병렬로 연결된 어레이에서 각각의 커패시터들의 연결을 디지털 제어 워드에 의해 스위칭하는 구성을 가진다. 조동 뱅크(350)는 디지털 제어 워드 Crs_Cont의 각각의 비트에 따라 대응하는 스위치의 스위칭을 제어하여 LC Tank 회로의 양단에 연결되는 커패시터의 수를 제어한다.
도 6의 실시예에서 중간 뱅크(middle bank)(310)는 상대적으로 작은 값을 가지는 커패시터들이 병렬로 연결된 어레이에서 각각의 커패시터들의 연결을 디지털 제어 워드에 의해 스위칭하는 구성을 가진다. 중간 뱅크(310)는 디지털 제어 워드 Mid_Cont 의 각각의 비트에 따라 대응하는 스위치의 스위칭을 제어하여 양단에 연결되는 커패시터 수를 제어한다. 커패시터 뱅크를 조동(coarse control)과 미동(fine control)의 이중 구조로 함으로써 더 정밀한 출력 주파수 조절이 가능하다.
도 7은 도 6의 실시예에서 전압 제어 가변용량(varactor : voltage controlled variable capacitor)(330)의 구성을 도시한다. 가운데 노드에 입력 전압인 VC가 인가되며, 바이어스 전압인 VB1, VB2가 저항을 통해 인가된다. 바이어스 전압을 제어함으로써 KVCO의 값을 조절할 수 있다. KVCO는 전압제어발진기(VCO)에서 주파수와 입력 전압간의 비례 상수로 일반적으로 알려져 있다.
다시 도 1을 참조하면, 위상 동기 제어부(100)는 전압 제어 발진 제어부(140)를 더 포함할 수 있다. 전압 제어 발진 제어부(140)는 분주 제어부(120)가 결정된 주입 동기 제어 워드를 출력한 후 발진 주파수를 제어하는 발진 제어 워드를 결정하여 전압 제어 발진기(300)로 출력한다. 전압 제어 발진기(300)는 입력 전압에 비례하는 주파수의 신호를 출력하지만, 그 주파수는 내부 소자나 온도의 영향을 받는다.
도 6 내지 도 7에 도시된 바와 같이, 디지털 발진 제어 워드인 Crs_Cont, Mid_Cont를 통해 동일한 입력 전압에서 출력되는 출력 주파수를 조절하여 목표하는 주파수에 튜닝할 수 있다. 일 실시예에서, 주입 동기 주파수 분주기(500)의 튜닝, 즉 목표하는 주파수 분주된 주파수가 달성되면, 이후에 발진 제어 워드를 변경하면서 전압 제어 발진기(300)의 출력 신호의 주파수를 카운트하면서, 카운트한 값이 목표하는 출력 주파수인지 체크하는 과정을 통해 전압 제어 발진기를 튜닝할 수 있다.
도 8은 일 실시예에 따른 저전력 주파수 합성 장치의 제어 방법의 구성을 도시한 흐름도이다. 일 실시예에 따른 저전력 주파수 합성 장치의 제어 방법은 도 1에 도시된 바와 같은 저전력 주파수 합성 장치에 적용될 수 있다. 그러나 이에 한정되는 것은 아니며, 제어 방법은 주입 동기 주파수 분주기의 자기 발진 주파수를 주입 제어 워드로 제어하는 주파수 합성 장치에 널리 적용될 수 있다.
도시된 바와 같이, 저전력 주파수 합성 장치의 제어 방법은 초기 주입 제어값 결정 단계(613)와, 주입 제어 워드 탐색 단계(630)와, 주입 동기 제어 단계(651)와 그리고 주입 동기 재설정 단계(655)를 포함한다. 도시된 실시예에서, 주입 제어 워드 탐색 단계(630)는 주입 동기 제어 단계(651)와 독립적인 별개의 프로세스로 실행된다. 예를 들어 이들은 하나의 프로세서에서 실행되는 독립된 두 개의 타스크로 구현될 수 있다. 또 다른 예로, 이들은 독립적인 하드웨어 로직 회로로 설계될 수 있다.
초기 주입 제어값 결정 단계(613)에서 주파수 합성 장치는 주입 동기 주파수 분주기의 자기 발진 주파수를 결정하는 주입 제어 워드의 초기 값을 결정한다. 구체적인 방법은 도 1의 초기 주입 제어부(121)를 참조하여 설명한 바 있으므로 상세한 설명은 생략한다. 주입 제어 워드 탐색 단계(630)에서 주파수 합성 장치는 주입 동기 주파수 분주기와 동일한 회로 구성을 가지는 복제 주파수 분주기가 목표하는 주파수로 발진하는 주입 제어 워드를 결정한다. 구체적인 방법은 도 1의 주입 동기 재시도부(125) 및 도 2의 제어 워드 결정부(1251)를 참조하여 설명한 바 있으므로 상세한 설명은 생략한다. 주입 동기 제어 단계(651)에서 주파수 합성 장치는 결정된 주입 제어 워드의 초기값을 주입 동기 주파수 분주기에 입력하고 주입 동기를 시도한다. 구체적인 방법은 도 1의 주입 동기 제어부(123)를 참조하여 설명한 바 있으므로 상세한 설명은 생략한다. 주입 동기 재설정 단계(655)에서 주파수 합성 장치는 주입 동기 제어 단계에서 주입 동기에 실패하면 주입 제어 워드 탐색 단계(630)에서 결정된 주입 제어 워드를 주입 동기 주파수 분주기에 입력하여 다시 주입 동기를 진행한다. 구체적인 방법은 도 1의 주입 동기 재시도부(125) 및 도 2의 제어 워드 재설정부(1253)를 참조하여 설명한 바 있으므로 상세한 설명은 생략한다.
주입 제어 워드 탐색 단계(630)는 주입 동기 제어 단계(651)가 실행되는 환경 조건과 되도록 동일한 조건에서 동작해야 하기 때문에 주입 동기 제어 단계(651)가 실행되기 시작하는 시점에 동기화되어 실행이 개시되거나 그 즈음에 개시되는 것이 바람직하다. 또한 주입 제어 워드 탐색 단계(630)는 주입 동기 제어 단계(651)가 실행 완료되기 이전에 혹은 적어도 성공 여부를 판단하는 단계(653) 이전에 완료되어야 한다.
추가적인 양상에 따르면, 초기 주입 제어값 결정 단계(613)는 주입 동기 주파수 분주기 회로의 온도 및 공급 전압에 따라 주입 제어 워드의 초기 값을 결정할 수 있다. 이를 위해 저전력 주파수 합성 장치의 제어 방법은 온도 및 공급 전압을 검출하는 실행 환경 검출 단계(611)를 초기 주입 제어값 결정 단계(613) 이전에 포함할 수 있다.
추가적인 양상에 따르면, 주입 제어 워드 탐색 단계(630)는 주입 제어 워드를 가변시키면서 그 출력 주파수를 측정하여 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 출력할 주입 제어 워드로 결정할 수 있다. 이에 대해서는 도 1의 주입 동기 재시도부(125) 및 도 2의 제어 워드 결정부(1251)를 참조하여 설명한 바 있으므로 상세한 설명은 생략한다.
추가적인 양상에 따르면, 주입 동기 제어 단계(651)는 주입 제어 워드를 초기값을 중심으로 가변시키면서 그 출력 주파수를 측정하여 목표하는 주파수를 가진 발진 신호를 출력하는지에 따라 성공과 실패를 판단할 수 있다. 구체적인 방법은 도 1의 주입 동기 재시도부(125) 및 도 2의 제어 워드 재설정부(1253)를 참조하여 설명한 바 있으므로 상세한 설명은 생략한다.
추가적인 양상에 따르면, 저전력 주파수 합성 장치의 제어 방법은 단계 611 내지 655를 거쳐 주입 동기 주파수 분주기가 목표하는 주파수를 가진 출력 신호를 출력하도록 제어한 후 전압 제어 발진 제어 단계(670)를 더 포함할 수 있다. 전압 제어 발진 제어 단계(670)에서 주파수 합성 장치는 발진 주파수를 제어하는 발진 제어 워드를 결정하여 전압 제어 발진기로 출력한다. 이에 대해서는 이에 대해서는 도 1의 전압 제어 발진 제어부(140)를 참조하여 설명한 바 있으므로 상세한 설명은 생략한다.
이상에서 본 발명을 첨부된 도면을 참조하는 실시예들을 통해 설명하였지만 이에 한정되는 것은 아니며, 이들로부터 당업자라면 자명하게 도출할 수 있는 다양한 변형예들을 포괄하도록 해석되어야 한다. 특허청구범위는 이러한 변형예들을 포괄하도록 의도되었다.
100 : 위상 동기 제어부 120 : 분주 제어부
121 : 초기 주입 제어부 123 : 주입 동기 제어부
125 : 주입 동기 재시도부
1251 : 제어 워드 결정부 1253 : 제어 워드 재설정부
140 : 전압 제어 발진 제어부
151 : 온도 센서 153 : 공급 전압 검출기
210 : 기준 클럭
300 : 전압 제어 발진기 500 : 주입 동기 주파수 분주기
700 : 위상 주파수 검출기 900 : 복제 주파수 분주기

Claims (12)

  1. 입력 전압에 비례하는 주파수를 가진 클럭 신호를 출력하는 전압 제어 발진기와;
    주입 제어 워드에 따라 자기 발진 주파수를 결정하며, 상기 전압 제어 발진기에서 출력되는 클럭 신호에 주입 동기(injection locked)되고 주파수 분주한 신호를 출력하는 주입 동기 주파수 분주기(Injection Locked Frequency Divider)와;
    상기 주입 동기 주파수 분주기와 동일한 회로 구성을 가지며, 입력되는 주입 제어 워드에 따른 자기 발진 신호(self-oscillating signal)를 출력하는 복제 주파수 분주기(Replica Frequency Divider)와;
    입력되는 기준 클럭과 상기 주입 동기 주파수 분주기의 출력의 위상차 신호를 상기 전압 제어 발진기로 출력하는 위상 주파수 검출기(Phase Frequency Detector)와; 그리고
    상기 복제 주파수 분주기가 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 결정하고, 상기 주입 동기 주파수 분주기가 목표하는 주파수의 주입 동기에 실패하면 결정된 주입 제어 워드를 상기 주입 동기 주파수 분주기에 출력하는 분주 제어부(Frequency Dividing Controller)를 포함하는 위상 동기 제어부(Phase Locking Controller);
    를 포함하는 저전력 주파수 합성 장치(Frequency Synthesizing Apparatus).
  2. 청구항 1에 있어서, 상기 주입 동기 주파수 분주기는 주입 신호로 전압 제어 발진기에서 출력되는 클럭 신호가 각각 인가되는 N개의 지연 셀들이 교차 연결되는 링 타입 차동 주입 동기 발진기를 포함하는 저전력 주파수 합성 장치.
  3. 청구항 2에 있어서, 상기 지연 셀 중 적어도 하나는 :
    각각의 게이트가 입력 노드인 한 쌍의 차동 트랜지스터(M2, M3)와;
    상기 한 쌍의 차동 트랜지스터의 드레인인 출력 노드들간에 걸쳐 연결되고, 게이트에 주입 신호가 인가되는 노드 트랜지스터(M4)와;
    상기 한 쌍의 차동 트랜지스터의 쏘오스들에 그 드레인이 공통 연결되고 그 드레인 및 게이트에 주입 신호가 인가되는 바이어스 트랜지스터와;
    상기 한 쌍의 차동 트랜지스터의 드레인들 각각에 그 일단이 연결되고 타단은바이어스 전원에 연결되며, 주입 제어 워드에 따라 저항이 달라지는 한 쌍의 가변 저항;
    을 포함하는 저전력 주파수 합성 장치
  4. 청구항 1에 있어서 상기 분주 제어부는 :
    목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 결정하여 상기 주입 동기 주파수 분주기에 출력하는 초기 주입 제어부(Initial Injection Controller)와,
    상기 주입 동기 주파수 분주기가 목표하는 주파수에 주입 동기되도록 주입 제어 워드를 변경하면서 제어하는 주입 동기 제어부(Injection Locking Controller)와,
    상기 복제 주파수 분주기가 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 결정하고, 상기 주입 동기 제어부가 목표하는 주파수의 주입 동기에 실패하면 결정된 주입 제어 워드를 상기 주입 동기 주파수 분주기에 출력하는 주입 동기 재시도부
    를 포함하는 저전력 주파수 합성 장치.
  5. 청구항 4에 있어서 상기 장치가 :
    온도 센서와;
    공급 전압 검출기(supply voltage detector);를 포함하고,
    상기 초기 주입 제어부는 온도 센서의 출력과 공급 전압 검출기의 출력으로부터 주입 제어 워드의 초기 값을 결정하는 저전력 주파수 합성 장치.
  6. 청구항 4에 있어서, 상기 주입 동기 재시도부는 :
    상기 복제 주파수 분주기로의 주입 제어 워드를 가변시키면서 그 출력 주파수를 측정하여 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 탐색하는 제어 워드 결정부와,
    상기 주입 동기 제어부가 목표하는 주파수의 주입 동기에 실패하면 결정된 주입 제어 워드를 상기 주입 동기 주파수 분주기에 출력하는 제어 워드 재설정부
    를 포함하는 저전력 주파수 합성 장치.
  7. 청구항 1에 있어서, 상기 위상 동기 제어부는 :
    분주 제어부가 결정된 주입 동기 제어 워드를 출력한 후 발진 주파수를 제어하는 발진 제어 워드를 결정하여 상기 전압 제어 발진기로 출력하는 전압 제어 발진 제어부;
    를 더 포함하는 저전력 주파수 합성 장치.
  8. 저전력 주파수 합성 장치의 제어 방법에 있어서,
    주입 동기 주파수 분주기의 자기 발진 주파수를 결정하는 주입 제어 워드의 초기 값을 결정하는 초기 주입 제어값 결정 단계;
    주입 동기 주파수 분주기와 동일한 회로 구성을 가지는 복제 주파수 분주기가 목표하는 주파수로 발진하는 주입 제어 워드를 결정하는 주입 제어 워드 탐색 단계;
    결정된 주입 제어 워드의 초기값을 주입 동기 주파수 분주기에 입력하고 주입 동기를 시도하는 주입 동기 제어 단계;
    상기 주입 동기 제어 단계에서 주입 동기에 실패하면 상기 주입 제어 워드 탐색 단계에서 결정된 주입 제어 워드를 주입 동기 주파수 분주기에 입력하여 다시 주입 동기를 진행하는 주입 동기 재설정 단계;
    를 포함하는 저전력 주파수 합성 장치의 제어 방법.
  9. 청구항 8에 있어서, 상기 초기 주입 제어값 결정 단계는 :
    주입 동기 주파수 분주기 회로의 온도 및 공급 전압에 따라 주입 제어 워드의 초기 값을 결정하는 저전력 주파수 합성 장치의 제어 방법.
  10. 청구항 8에 있어서, 상기 주입 제어 워드 탐색 단계는 :
    주입 제어 워드를 가변시키면서 그 출력 주파수를 측정하여 목표하는 주파수를 가진 자기 발진 신호를 출력할 때의 주입 제어 워드를 출력할 주입 제어 워드로 결정하는 저전력 주파수 합성 장치의 제어 방법.
  11. 청구항 8에 있어서, 상기 주입 동기 제어 단계는 :
    주입 제어 워드를 초기값을 중심으로 가변시키면서 그 출력 주파수를 측정하여 목표하는 주파수를 가진 발진 신호를 출력하는지에 따라 성공과 실패를 판단하는 저전력 주파수 합성 장치의 제어 방법.
  12. 청구항 8에 있어서, 상기 제어 방법이 주입 동기 주파수 분주기가 목표하는 주파수를 가진 출력 신호를 출력하도록 제어한 후 :
    발진 주파수를 제어하는 발진 제어 워드를 결정하여 전압 제어 발진기로 출력하는 전압 제어 발진 제어 단계;를 더 포함하는 저전력 주파수 합성 장치의 제어 방법.
KR1020200149355A 2020-11-10 2020-11-10 저전력 주파수 합성 장치 KR102400761B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200149355A KR102400761B1 (ko) 2020-11-10 2020-11-10 저전력 주파수 합성 장치
US17/384,853 US11374581B2 (en) 2020-11-10 2021-07-26 Low power frequency synthesizing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200149355A KR102400761B1 (ko) 2020-11-10 2020-11-10 저전력 주파수 합성 장치

Publications (3)

Publication Number Publication Date
KR20220063473A true KR20220063473A (ko) 2022-05-17
KR102400761B1 KR102400761B1 (ko) 2022-05-23
KR102400761B9 KR102400761B9 (ko) 2022-09-30

Family

ID=81453835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200149355A KR102400761B1 (ko) 2020-11-10 2020-11-10 저전력 주파수 합성 장치

Country Status (2)

Country Link
US (1) US11374581B2 (ko)
KR (1) KR102400761B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419834B1 (ko) * 2013-01-18 2014-07-18 성균관대학교산학협력단 전압 제어 발진기를 이용하는 주파수 합성 장치
KR101563438B1 (ko) * 2014-12-11 2015-10-27 성균관대학교산학협력단 발진 주파수를 보정할 수 있는 주입 동기 주파수 분주기
KR20200093012A (ko) * 2018-06-11 2020-08-04 보에 테크놀로지 그룹 컴퍼니 리미티드 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645678B (zh) * 2018-05-02 2018-12-21 國立暨南國際大學 除三注入鎖定除頻器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419834B1 (ko) * 2013-01-18 2014-07-18 성균관대학교산학협력단 전압 제어 발진기를 이용하는 주파수 합성 장치
KR101563438B1 (ko) * 2014-12-11 2015-10-27 성균관대학교산학협력단 발진 주파수를 보정할 수 있는 주입 동기 주파수 분주기
KR20200093012A (ko) * 2018-06-11 2020-08-04 보에 테크놀로지 그룹 컴퍼니 리미티드 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법

Also Published As

Publication number Publication date
KR102400761B9 (ko) 2022-09-30
US11374581B2 (en) 2022-06-28
US20220149787A1 (en) 2022-05-12
KR102400761B1 (ko) 2022-05-23

Similar Documents

Publication Publication Date Title
US7656244B2 (en) Discrete clock generator and timing/frequency reference
US7365614B2 (en) Integrated clock generator and timing/frequency reference
US7548125B2 (en) Frequency calibration for a monolithic clock generator and timing/frequency reference
US7902929B2 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
US8487707B2 (en) Frequency synthesizer
TWI426710B (zh) 分離的時脈產生器及時序／頻率參考器
US20080104435A1 (en) Clock Generator, Timing and Frequency Reference with Crystal-Compatible Power Management
WO2006102185A2 (en) Integrated clock generator and timing/frequency reference
WO2005092044A2 (en) Monolithic clock generator and timing/frequency reference
JP4471849B2 (ja) Ｐｌｌ周波数シンセサイザ回路及びその周波数チューニング方法
JP2002158538A (ja) 電圧制御発振器およびその方法
US20080238505A1 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
JP2001094417A (ja) デジタル方式ｐｌｌ回路
JP4335733B2 (ja) Ｐｌｌ周波数シンセサイザ，発振器の周波数自動選択方法
US7782151B2 (en) VCO digital range selection
JP2006174455A (ja) アナログ作動およびデジタル作動される電圧制御発振回路
KR102400761B1 (ko) 저전력 주파수 합성 장치
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
JP2012034212A (ja) 位相ロックループ回路
US20080111637A1 (en) Voltage controlled oscillator and pll having the same
Chen et al. Self-healing phase-locked loops in deep-scaled CMOS technologies
US8373465B1 (en) Electronic device and method for phase locked loop
Mishra et al. Performance analysis of current starved VCO in 180nm
US20080211590A1 (en) Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration
Shin et al. A 21.4% tuning range 13 GHz quadrature voltage-controlled oscillator utilizing manipulatable inherent bimodal oscillation phenomenon in standard 90-nm CMOS process

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]