KR960006245A - 주파수 제어루프를 구비한 링 발진기 - Google Patents

주파수 제어루프를 구비한 링 발진기 Download PDF

Info

Publication number
KR960006245A
KR960006245A KR1019950020870A KR19950020870A KR960006245A KR 960006245 A KR960006245 A KR 960006245A KR 1019950020870 A KR1019950020870 A KR 1019950020870A KR 19950020870 A KR19950020870 A KR 19950020870A KR 960006245 A KR960006245 A KR 960006245A
Authority
KR
South Korea
Prior art keywords
oscillator
stage
output
frequency
reference clock
Prior art date
Application number
KR1019950020870A
Other languages
English (en)
Other versions
KR100352328B1 (ko
Inventor
엘. 호앙 췬
Original Assignee
로버트 에이. 스코트
제너럴 인스트루먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 에이. 스코트, 제너럴 인스트루먼트 코오포레이숀 filed Critical 로버트 에이. 스코트
Publication of KR960006245A publication Critical patent/KR960006245A/ko
Application granted granted Critical
Publication of KR100352328B1 publication Critical patent/KR100352328B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 다단 링 발진기(ROSC)의 시간 주기(주파수의 역)가 각 단내의 각 커패시터(예컨대, 상호 전극간 커패시터)의 충전 및 방전 시간을 제어하는 바이러스 전류에 의해 조정되는 발진기 시스템 및 방법에 관한 것으로, 비조정된 발진기의 시간 주기는 동일한 시간 주기에 걸쳐 기준 클럭의 시간 주기와 함께 계수되고, 이 2계수치간의 계수차가 판정된다. 이 계수차는 발진기의 주파수를 조정하기 위해 증분 바이어스 전류 레벨로 계수차에 관련한 알고리즘에 따라 논리 회로에 의해 공급된다. 이 논리 회로는 그 계수차에 대응하는 디지탈 게이트 신호를 발생시키고, 이 신호는 발진기 주파수가 기준 클럭 주파수와 거의 일치하게 되는데 필요한 바이어스 전류 레벨을 자동적으로 선택한다. 이 디지탈 게이트 신호는 비휘발성 메모리에 저장되어 기준 클럭이 존재하지 않고 전원이 일시적으로 제거되는 경우에도 발진기가 조정된 주파수(즉, 기준 클럭의 주파수)에서 계속해서 동작되게 한다. 발진기 시스템은 집적회로(IC)의 일부로서 상보형 금속 산화물 반도체(CMOS)기술에 의해 적절히 실행될 수 있다.

Description

주파수 제어루프를 구비한 링 발진기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 발진기 시스템을 나타내는 블록도.

Claims (26)

  1. 입력 및 출력을 각각 갖는 복수(n;n은 1이상의 홀수)의 본질적으로 동일한 단(stage)을 갖는데, 각 단의 출력은 다음 단의 입력에 결합되고 최종 단의 출력은 최초 단의 입력에 결합되며, 상기 n개의 단은 각각 전하를 선택적으로 저장하기 위한 커패시터 수단과, 상기 커패시터 수단에 결합된 조정가능한 전하소스와, 상기 커패시터 수단에 결합되고 동작시에 발진기 출력에서 발진기에 의해 발생된 출력신호의 주파수 및 대응시간 기간을 조절하도록 캐패시터 수단의 충전/방전을 선택적으로 촉진시키는 스위치 수단을 포함하는 발진기와, 미리 선택된 주파수 및 대응시간 기간을 갖는 기준 클럭신호를 수신하기 위한 기준클럭 수단과, 동일한 시간기간동안 다수의 발진기 시간기간 및 다수의 기준 클럭신호 시간기간을 별도로 카운트하고 상기 시간기간에대한 각각의 계수치 사이의 계수차를 발생하는 계수기 및 제어수단과, 상기 계수기 및 제어수단에 의해 발생된 계수차에 응답하여 상기 계수차에 대응하는 제어신호를 발생하는 논리수단과, 상기 논리수단에 의해 발생된 제어신호에 응답하고 상기 전하소스에 결합되어 발진기 주파수가 기준 클럭신호의 주파수와 거의 일치하게 되도록 상기 발진기의 주파수를 상기 계수차에 따라 조정하게끔 상기 발진기 단들의 각 전하소스들을 제어하는 바이어스 수단을 포함하는 것을 특징으로 하는 발진기 시스템.
  2. 제1항에 있어서, 상기 논리 수단에 결합되어 상기 논리수단에 의해 발생된 제어신호를 저장하기위한 메모리 수단과, 상기 논리수단 및 상기 메모리 수단에 결합되어 기준 클럭신호가 상기 기준 클럭수단에 인가될 때 상기 논리수단으로 부터의 제어신호를 상기 바이어스 수단에 공급하고 상기 기준클럭신호가 없을때 상기 메모리 수단에 저장된 제어신호를 상기 바이어스 수단에 공급하는 멀티플렉서 수단을 추가로 포함하는 것을 특징으로 하는 발진기 시스템.
  3. 제1항에 있어서, 상기 발진기 단의 조정가능한 전하소스는 조정가능한 전류원에 접속된 제1트랜지스터이고, 상기 각 단의 커패시터 수단은 그 단에 관련된 기생 커패시턴스에 의해 형성된 커패시터이며, 상기 각 단의 스위치 수단은 공통 제어전극이 단의 입력에 접속되고 그 출력이 전류원과 직렬 접속된 전류미러로서 접속되어 있는 한 쌍의 트랜지스터이고, 상기 커패시터의 충전은 전류미러가 오프일때 실행되며, 상기 커패시터의 방전은 전류미러가 온일때 실행되고, 커패시터의 충전시간은 전류소스에 의해 공급된 전류의 조정에 의하여 제어되고, 커패시터의 방전시간은 선행단의 전류원에 의해 공급된 전류의 조정에 의하여 제어되는 것을 특징으로 하는 발진기 시스템.
  4. 제1항에 있어서, 발진기 주파수가 기준 클럭주파수로 조정될 때 발진기가 일시적인 전력손실후에 그리고 기준 클럭신호가 기준 클럭수단에 인가되지 않아도 상기 주파수에서 계속하여 동작하도록 상기 논리 수단으로 부터의 제어신호를 저장하는 비휘발성 메모리 수단을 추가로 포함하는 것을 특징으로 하는 발진기 시스템.
  5. 제3항에 있어서, 상기 바이어스 수단은 발진기 단의 각각의 첫번째 트랜지스터를 제어하기 위한 전류바이어스를 제공하고, 상기 바이어스 수단은 상기 논리수단으로부터의 제어신호에 따라 전류 바이어스를 증분 변화시키기 위해 턴온 또는 턴오프될 수 있는 복수의 전류단을 포함하는 것을 특징으로 하는 발진기 시스템.
  6. 홀수의 복수의 n단을 포함하는데 각각의 단은 제어전극을 가진 정전류원 트랜지스터와 제어전극을 가진 스위치 트랜지스터쌍을 구비하고, 스위치 트랜지스터쌍의 출력은 전류원 트랜지스터와 직렬로 결합되며, 각각의 단은 다음 단의 스위치 트랜지스터쌍의 제어전극에 결합된 출력을 구비하며, 최종 단의 출력은 첫번째 단의 스위치 트랜지스터쌍의 제어전극에 결합되는 링발진기(ROSC)와, n개 단의 전류원 트랜지스터의 제어전극에 결합되고 각 전류원 트랜지스터를 통과하는 전류를 결정하는 바이어스 수단과, 출력이 상기 바이어스 수단의 입력에 결합되어, ROSC의 주파수를 기준 클럭신호의 주파수와 비교하고, 2개의 주파수 사이의 수치적인 차를 결정하며, 발진기 주파수가 기준 클럭신호의 주파수와 거의 일차하게 되도록 ROSC에 공급되는 신호를 상기 바이어스 수단이 발생하도록 상기 차를 나타내는 신호를 그 출력에서 발생하는 논리 계수기 및 비교기(LCC)수단을 포함하는 것을 특징으로 하는 발진기 시스템.
  7. 제6항에 있어서, 상기 LCC 수단은, 입력과 출력을 가진 발진기 계수기(OC)와; 입력과 출력을 가진 기준 클럭 계수기(RCC)와; 상기 계수기들중 어느 하나가 프리셋 계수치로부터 최소 계수치까지 다운카운트 하였을 때를 결정하기 위한 최소 계수치 검출기(MCD)수단과; 상기 계수기들로 부터의 계수치를 디코드하고 출력신호 시퀀스를 발생하기 위한 스위치 논리 및 출력래치(SLOL)수단과; OC,RCC 및 SLOL을 제어하기 위한 제어논리(CL) 수단을 포함하는데, 상기 CL 수단은 OC 및 RCC 계수기와 SLOL의 각 입력에 접속된 출력과 ROSC로부터의 신호 및 기준클럭을 수신하기 위한 각 입력, 중앙제어시스템으로 부터의 초기화신호를 수신하기 위한 입력, 및 MCD 수단의 출력에 접속된 제4입력을 갖고, 상기 SLOL 수단은 OC 및 RCC 계수기의 각 출력에 접속된 제1 및 제2입력과 CL 수단의 출력에 접속된 제3입력을 가지며, 상기 SLOL수단은 상기 바이어스 수단에 접속된 출력을 갖는 것을 특징으로 하는 발진기 시스템.
  8. 제6항에 있어서, 상기 바이어스 수단은 안정전류가 공급되어 제어전류 Ⅰ바이어스를 발생하고, Ⅰ바이어스 전류를 얻기 위해 전류의 소랴의 안정전류의 증분에 각각 가산 또는 그로부터 감산되는 복수(N)의 전류 단을 구비하며, 상기 LCC 수단은 ROSC의 주파수가 기준클럭의 주파수와 근접하게 조정되도록 바이어스 수단의 하나이상의 단을 선택적으로 턴온 또는 턴오프 시키는 디지탈신호를 발생하는 것을 특징으로 하는 발진기 시스템.
  9. 제8항에 있어서, 상기 바이어스 수단에는 8개의 단 m이 있고, 5개의 발진기 단 n이 있으며, ROSC의 공칭 주파수는 조정가능한 대략 ±50%인 것을 특징으로 하는 발진기 시스템.
  10. 제8항에 있어서, 비휘발성 메모리를 추가로 포함하고, 상기 LCC 수단에 의해 발생된 디지탈신호는 상기 메모리에 저장되고 기준클럭이 존재하지 않을때 상기 바이어스 수단에 순차적으로 인가되는 것을 특징으로 하는 발진기 시스템.
  11. 게이트를 가지며 조정가능한 정전류원으로서 접속되는 P채널 전계효과 트랜지스터와, 게이트를 가지며 상기 P채널 전계효과 트랜지스터와 직렬로 스위치로서 접속되는 제1의 N채널 전계효과 트랜지스터와, 다이오드 접속되고 상기 제1의 N채널 전계효과 트랜지스터와 공통 제어전극을 공유하는 제2의 N채널 전계효과 트랜지스터를 각각 구비하는데 상기 제1및 제2의 N채널 트랜지스터는 전류미러로 되는 홀수 복수인 n개의 단을 포함하는 링발진기(ROSC)를 포함하는데, 상기 각각의 단은 상기 제1및 제2의 N채널 전계효과 트랜지스터의 공통 제어전극에 결합된 입력과 상기 제1의 N채널 전계효과 트랜지스터 및 상기 P 채널 트랜지스터의 각 출력에 결합된 출력을 갖고, 상기 각 단의 출력은 다음 단의 입력에 결합되어 n번째 단의 출력이 첫번째 단의 입력에 결합되며, 전류는 첫번째 N채널 트랜지스터가 턴오프될 때 현재 단의 첫번째 N채널 트랜지스터 및 P채널 트랜지스터와 관련된 기생 커패시턴스를 충전시키는 전류원 P 채널 트랜지스터에 의해 링발진기의 동작중에 공급되고, 상기 첫번째 N채널 트랜지스터는 상기 첫번째 N채널 트랜지스터가 턴온도리 때 상기 커패시터를 방전시키며, 상기 기생 커패시턴스의 충전중에 공급되는 전류의 크기는 상기 P 채널 트랜지스터의 게이트에 인가되는 바이어스레벨에 의해 결정되고, 상기 기생 커패시턴스를 충전시키는데 필요한 시간은 상기 공급된 전류의 크기에 의해 결정되며, 상기 기생 커패시턴스의 방전중에 공급되는 전류의 크기는 상기 제1및 제2의 N채널 트랜지스터에 의해 형성된 전류미러의 동작을 통한 이전단의 충전전류에 비례하고, 상기 기생 커패시턴스의 방전에 필요한 시간은 상기 방전 전류에 의해 결정되며, 상기 제1의 N채널 트랜지스터는 상기 제2의 N채널 트랜지스터보다 더 큰 폭/길이의 종횡비를 가지며, 상기 n개의 단의 P 채널 트랜지스터의 게이트에 조정가능한 바이어스 레벨을 인가하기 위한 바이어스 수단과, ROSC의 주파수를 기준 클럭신호의 주파수와 비교하여 상기 2개의 주파수간의 수치적 차를 결정하고 상기 수치적 차에 대응하는 디지탈 신호를 발생하며, 상기 디지탈 신호를 상기 ROSC의 주파수가 기준 클럭신호의 주파수에 밀접하게 조정되도록 상기 바이어스 레벨을 조정하기 위해 상기 바이어스 수단에 인가하는 논리 계수기 및 비교기(LCC)수단을 포함한 것을 특징으로 하는 발진기 시스템.
  12. 제11항에 있어서, 디지탈 신호를 저장한 후 기준 클럭 신호가 발진기 시스템으로부터 제거되고 발진기 시스템으로의 전원이 차단된 경우에도 ROSC가 소망의 주파수로 동작되도록 상기 디지탈 신호를 바이어스 수단에 인가하도록 접속된 비휘발성 메모리를 추가로 포함한 것을 특징으로 하는 발진기 시스템.
  13. 제11항에 있어서, 전체적인 발진기 시스템은 집적 회로칩의 일부로서 상보형 금속 산화물 반도체(CMOS)기술로 실행되는 것을 특징으로 하는 발진기 시스템.
  14. 입력, 출력, 커패시터, 및 각 단의 커패시터를 충전시키는 조정가능한 전하 소스를 각각 갖는 복수(n)의 본질적으로 동일한 단을 갖는데, 각 단의 출력은 다음단의 입력에 결합되고 n번째단의 추력은 제1단의 입력에 결합되며, 상기 조정 가능한 전하 소스는 제어 단자를 구비하는 발진기와, 각 발진기 단의 전하 소스로부터 각 커패시터의 충전/방전을 선택적으로 실행키위해 각 발진기 단의 입력에 결합되고, n번째 단의 커패시터의 일련의 충전 및 방전이 발진기의 발진 주파수 및 대응하는 시간 기간을 제어하는 각 발진기 단내의 스위치 수단과, 미리 선택된 주파수 및 대응하는 시간 기간을 갖는 기준 클럭 신호를 수신하기 위한 기준 클럭 수단과, 일정한 시간 기간동안 다수의 발진기 시간 기간 및 다수의 기준 클럭 신호 시간 기간을 별도로 계수하고, 상기 시간 기간에 대한 각각의 계수치간의 계수차를 발생시키는 계수기 및 제어 수단과, 전하 소스의 각 제어 단자에 결합되는 출력을 가지며, n번째 단의 각 커패시터의 충전 및 방전 시간을 제어하는 바이어스 수단과, 상기 계수기 및 제어 수단에 의해 발생된 계수차에 응답하여 상기 계수차에 대응하는 디지탈 제어 신호를 발생하는 논리수단을 포함하는데, 상기 디지탈 제어 신호는 바이어스 수단의 입력에 공급되어 발진기의 주파수가 기준 클럭 신호의 주파수와 거의 일치시키기 위하여 발진기의 주파수가 상기 계수차에 따라 조정되도록 바이어스 수단의 출력을 조정하는 것을 특징으로 하는 발진기 시스템.
  15. 제14항에 있어서, 상기 바이어스 수단은 온도 및 전원 공급 장치의 유용한 범위 변화로 근본적으로 일정하게 유지하는 공급 전류 I-SOC로부터의 전류I-O를 발생시키고, 각각 I-바이어스 전류를 얻기 위해 선택적으로 전류의 I-O전류 증분에 가산하거나 그 증분으로부터 감산하는 복수(m)의 전류단을 가지며, 상기 논리수단은 발진기의 주파수가 기준 클럭 신호의 주파수에 거의 일치하게 조정되도록 I-바이어스를 조정하기 위해 상기 바이어스 수단의 하나 이상의 상기 전류단을 선택적으로 턴온 또는 턴오프시키는 디지탈 신호를 발생시키는 것을 특징으로 하는 발진기 시스템.
  16. 제14항에 있어서, 상기 발진기는 홀수의 복수의 n단을 포함하는데, 각각의 단은 조정가능한 정 전류원으로서 게이트 전극에 접속되는 p채널 전계 효과 트랜지스터와, 게이트 전극을 가지며 상기 P채널 전계 효과 트랜지스터와 접지에 직렬로 스위치로서 접속되는 제1N채널 전계 효과 트랜지스터와, 다이오드 접속되고 상기 제1N채널 전계 효과 트랜지스터와 공통 전극을 공유하는 제2N 채널 전계 효과 트랜지스터와, 상기 제1및 제2N 채널 전계 효과 트랜지스터의 공통 게이트 전극에 접속되는 입력과 상기 제1N 채널 및 P채널 전계 효과 트랜지스터에 공통으로 접속되는 출력을 가지며, 각 단은 출력과 접지 사이에 결합되는 커패시터를 형성하는 상호 전극 용량이 존재하고, 제1단의 출력은 제2단의 입력에 접속되며 연속하여 제2단의 출력이 제3단의 입력에 접속되는 식으로 되어 제n단의 출력은 제1단의 입력에 접속되고, 전류원 P채널 전계 효과 트랜지스터에 의해 공급되는 전류는 제1N채널 전계 효과 트랜지스터가 턴오프되는 경우 커패시터를 충전시키며, 상기 제1N채널 전계 효과 트랜지스터는 그 트랜지스터가 턴온되는 경우 커패시터를 방전시키고, 상기 제1N채널 전계 효과 트랜지스터의 폭/길이의 종횡비는 상기 제2N 채널 전계 효과 트랜지스터의 종횡비보다 더 크고, 상기 P채널 전계 효과 트랜지스터의 게이트 전극에 공급되는 바이어스 레벨은 전류를 제어하여 각 단의 커패시터의 충전 시간 및 다음 단의 제1및 제2N 채널 전계 효과 트랜지스터에 의해 형성되는 전류 미러를 통해 다음 단의 커패시터의 방전 시간을 제어하는 것을 특징으로 하는 발진기 시스템.
  17. 제14항에 있어서, 상기 계수기 및 제어 수단은, 입력 및 출력을 갖는 발진기 계수기(OC)와, 입력 및 출력을 갖는 기준 클럭 계수기(RCC)와, 상기 계수기 중 어느 하나가 기설정된 계수치로부터 최소 계수치로 카운트 다운되었는지를 판정하는 최소계수치 검출기(MCD)수단과, 상기 계수기들로부터의 계수치를 디코딩하고 일련의 출력 신호를 발생시키는 스위치 논리 및 출력 래치(SLOL)수단과, 상기 OC, 상기 RCC 및 상기 SLOL수단을 제어하는 제어 논리(CL)수단을 포함하는데, 상기 CL 수단은 상기 OC 및 RCC 계수기와 상기 SLOL 수단의 각 입력에 접속되는 출력과 상기 발진기로부터의 신호와 중앙 제어 시스템으로부터의 기준 클럭 및 초기화 신호를 수신하기 위한 각 입력과 상기 MCD 수단의 출력에 접속되는 제4입력을 가지며, 상기 SLOL수단은 상기 CL 및 RCC 계수기의 각 출력에 접속되는 제1및 제2입력과 상기 CL수단의 출력에 접속되는 제3입력과 상기 바이어스 수단에 접속되는 출력을 갖는 것을 특징으로 하는 발진기 시스템.
  18. 입력 및 출력을 각각 갖는 복수(n;n은 1이상의 홀수)의 본질적으로 동일한 단을 갖는데, 각 단의 출력은 다음 단의 입력에 결합되고 최종단의 출력은 제1단의 입력에 결합되며, 상기 n개의 단은 각각 제1및 제2출력과 게이트를 갖는 제1도전형의 전계 효과 트랜지스터(T1)와 상반되는 도전형의 전계효과 트랜지스터(T2)를 포함하는 발진기를 포함하는데, 모든 T1의 제1출력은 함께 접속되고, 모든 T2의 제1출력은 함께 접속되며, 각 단의 T1의 제2출력은 각 단의 T2의 제2출력과 그 단의 출력에 접속되고, 각 단의 T2의 게이트는 그 단의 입력에 접속되고, 모든 T1의 게이트는 제어 단자에 함께 접속되며, 미리 선택된 주파수 및 대응하는 시간 기간을 갖는 기준 클럭 신호를 수신하기 위한 기준 클럭 수단과, 동일한 시간 기간 동안 복수의 발진기 시간 기간 및 복수의 기준 클럭 신호 시간 기간을 별도로 계수하고, 상기 시간 기간에 대한 각각의 계수치간의 계수차를 발생시키는 계수기 및 제어 수단과, 상기 계수기 및 제어 수단에 의해 발생된 계수차에 응답하여 잔류 계수차에 대응하는 제어 신호를 발생시키는 논리 수단과, 상기 논리 수단에 의해 발생되는 제어 신호에 응답하여, 발진기 주파수가 기준 클럭 신호의 주파수와 거의 일치되도록 하기 위해 계수차에 따라 발진기 주파수가 조정되도록 각 발진기 단을 제어하는 바이어스 수단을 포함하는 것을 특징으로 하는 발진기 시스템.
  19. 제18항에 있어서, 상기 바이어스 수단은 각각 제1및 제2입력과 출력을 갖는 복수(m)의 근본적으로 동일한 단을 포함하고, 상기 m개의 단은 각각 제1및 제2출력과 게이트를 갖는 제1도전형의 전계 효과 트랜지스터(T3)와 상반되는 도전형의 전계효과 트랜지스터(T4,T5,T6)를 포함하는데, 모든 T3의 제1출력은 함께 접속되고, 모든 T6의 제1출력은 함께 접속되며, 모든 T4및 T5의 제1출력은 상기 바이어스 수단의 출력에 함께 접속되고 하나의 단의 T3의 제2출력은 그 단의 T4의 제2출력에 접속되며, 하나의 단의 T5의 제2출력은 그 단의 T6의 제2출력에 접속되고, 모든 T3의 게이트는 제1제어 단자에 함께 접속되며, 모든 T6,의 게이트는 제2제어 단자에 함께 접속되고, 각 단의 T4및 T5의 게이트는 각각 그 단의 제1및 제2입력에 접속되는 것을 특징으로 하는 발진기 시스템.
  20. 제19항에 있어서, T1및 T3은 P채널 전계 효과 트랜지스터이고, T2,T4,T5및 N채널 전계 효과 트랜지스터인 것을 특징으로 하는 발진기 시스템.
  21. 입력, 출력, 커패시터, 각 단의 커패시터를 충전시키는 조정가능한 전하소스, 및 커패시터를 방전하는 스위치를 각각 갖는 복수(n)의 단을 갖는데, 각 단의 출력은 다음 단의 입력에 결합되고, 최종단의 출력은 제1단위 입력에 결합되며, 전하소스는 제어 단자를 구비하는 발진기와, 각 단의 전하 소스로부터 각 커패시터의 충전을 용이하게 하고 상기 커패시터의 방전을 용이하게 하기 위해 각 발진기 단의 입력에 결합되고 상기 n번째 단의 커패시터의 일련의 충전 및 방전이 발진기의 발진 주파수 및 대응하는 발진 시간 기간을 제어하는 각 발진기 단내의 스위칭 수단과, 미리 선택된 주파수 및 대응하는 시간 기간을 갖는 기준 클럭 신호를 수신하기 위한 기준 클럭 수단과, 동일한 시간 기간 동안 복수의 발진기 시간 기간 및 복수의 기준 클럭 신호 시간 기간을 별도로 계수하고, 상기 시간 기간에 대한 각각의 계수치 간의 계수차를 발생시키는 제어 및 계수기 수단과, 입력과, 전하소스의 각 제어 단자에 결합되는 출력을 가지며, 'n'번째 단의 각 커패시터의 충전 및 방전 시간을 제어하는 바이어스 수단과, 출력을 가지며, 상기 제어 및 계수가 수단에 의해 발생되는 계수차에 응답하여 상기 계수차에 따라서 상기 바이어스 수단의 출력을 조정하기 위해 상기 바이어스 수단의 입력에 공급되는 제어 신호를 발생시키는 논리 수단과, 상기 논리 수단으로부터의 제어 신호를 저장하며 비휘발성이고 출력을 갖는 메모리 수단과, 기준 클럭 신호가 기준 클럭 수단에 공급될때 논리 수단으로부터의 제어 신호를상기 바이어스 수단의 입력에 선택적으로 공급하고, 기준 클럭 신호가 없을시에 메모리 수단에 저장된 제어 신호를 상기 바이어스 수단의 입력에 선택적으로 공급하는 멀티플렉서 수단을 포함하는 것을 특징으로 하는 발진기 시스템.
  22. 입력 및 출력을 각각 갖는 복수(n;n은 1이상의 홀수)의 본질적으로 동이한 단을 갖는데, 각 단의 출력은 다음 단의 입력에 결합되고 최종단의 출력은 제1단의 입력에 결합되며, 상기 n개의 단은 각각 전하를 선택적으로 저장하기 위한 커패시터 수단과, 상기 커패시터 수단에 결합되어 커패시터 수단을 충전/방전시키며 발진기의 발진 주파수 및 대응하는 발진 시간 기간을 조절하는 충전/방전 수단을 포함하는 발진기와, 미리 선택된 주파수 및 대응하는 시간 기간을 갖는 기준 클럭 신호를 수신하기 위한 기준 클럭 수단과, 동일한 시간 기간 동안 복수의 발진기 시간 기간 및 복수의 기준 클럭 신호 시간 기간을 별도로 계수하고 상기 시간 기간에대한 각각의 계수치 간의 계수차를 발생시키는 계수기 및 제어 수단과, 상기 계수기 및 제어 수단에 의해 발생되는 계수차에 응답하여 상기 계수차에 대응하는 제어 신호를 발생하는 논리 수단과, 상기 논리 수단에 의해 발생되는 제어 신호에 응답하고 상기 발진기에 결합되어 상기 발진기 주파수가 기준 클럭 신호의 주파수와 거의 일치되도록 하기 위해 상기 발진기의 주파수를 상기 계수차에 따라 조정되도록 상기 커패시터 수단의 충전/방전 비율을 제어하는 바이어스 수단을 포함하는 것을 특징으로 하는 발진기 시스템.
  23. 입력, 출력, 커패시터 및 각 단의 커패시터를 충전시키는 조정 가능한 전류원을 각각 갖는 홀수의 복수(n)의 단을 가지며, 제1단의 출력은 제2단의 입력에 결합되고, n번째 단의 출력은 제1단의 입력에 다시 결합되는 발진기를 동작시키는 방법에 있어서, 제1단의 커패시터를 조정가능한 전류원으로부터 충전시키는 단계와, 제1단의 커패시터의 충전에 따라 제2단의 커패시터를 방전시키는 단계와, 제2단의 커패시터에 방전에 다라 제3단의 커패시터를 상기 조정 가능한 전류원으로부터 충전시키고, 이후의 연속적인 단을 n단의 고리를 따라 동일 방식으로 충전 및 방전을 실행하는 단계와, 소정의 계수치가 어느 한 계수치에서 불연속 계수치에 도달할 때까지 발진기의 발진 시간 주기와 기준 클럭 신호의 시간 주기를 별도로 동시에 계수하여 발진기의 주파수와 기준 클럭 신호의 주파수를 비교하는 단계와, 상기 계수치 간의 계수차를 판정하는 단계와, 복수의 단에서의 조정가능한 전류원에 의해 제공되는 전류의 복수의 단계에서의 증분 변화를 제공하는 단계와, 발전기의 발진 주파수가 기준 클럭 신호의 주파수와 거의 일치하게 조정되도록 판정된 계수차에 따라 조정가능한 전류원에 의해 제공되는 전류의 변화를 형성하는 단계를 포함하는 것을 특징으로 하는 발진기의 동작방법.
  24. 발진기의 동작 주파수를 제어하는 방법에 있어서, 발진기를 형성하는 환상형의 충전 전류원과 방전 스위치를 복수(n)의 커패시터를 배열하는 단계와, n개의 커패시터중 첫번째 커패시터를 선택적으로 충전시키고, n개의 커패시터중 두번째 커패시터의 스위치를 통해 방전시키며 두번째 커패시터를 방전시켜 충전 전류로 n개의 커패시터중 세번째 커패시터를 충전시키고 이와 같은 연속적인 순서로 n번째 커패시터까지 방전 및 충전 동작을 행하고 그 다음에 첫번째 커패시터로 복귀하여 연속적인 순서로 커패시터 충전 및 방전 동작을 계속하여 일정 주파수 및 대응하는 시간 주기를 갖는 출력 신호를 발생하도록 충전 전류를 사용하는 단계와, 발진기의 주파수와 기준 클럭 신호의 주파수 간의 차이를 판정하기 위하여 비교하는 단계와, 상기 발진기의 주파수가 기준 클럭 신호의 주파수에 근접하도록 조정하기 위하여 발진기의 주파수와 기준 클럭 신호의 주파수 간의 상기 판정된 차에 따라 커패시터의 충전 전류값을 조정하는 단계와, 조정된 충전 전류값을 비휘발성 메모리에 저장하는 단계를 포함하는 것을 특징으로 하는 발진기의 동작 주파수의 제어 방법.
  25. 제24항에 있어서, 상기 충전 전류는 정 또는 부의 단계별 전류 증가 형태로 조정되고, 이 충전 전류에 대한 조정된 전류 증분은 발진기의 주파수가 기준 클럭의 주파수와 거의 일치하게 되도록 선택되는 것을 특징으로 하는 발진기의 동작 주파수의 제어 방법.
  26. 제25항에 있어서, 각각의 전류 증분을 각각의 2진 계수치로 나타내는 단계와, 상기 2진 계수치로부터 하나 또는 그 이상의 전류 증분치를 커패시터 충전 전류에 가산할 것인가 그것으로부터 감산할 것인가를 판정하는 단계를 추가로 포함하는 것을 특징으로 하는 발진기의 동작 주파수의 제어 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020870A 1994-07-12 1995-07-12 주파수제어루프를구비한링발진기 KR100352328B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/274,011 1994-07-12
US08/274,011 US5406228A (en) 1994-07-12 1994-07-12 Ring oscillator with frequency control loop

Publications (2)

Publication Number Publication Date
KR960006245A true KR960006245A (ko) 1996-02-23
KR100352328B1 KR100352328B1 (ko) 2002-12-28

Family

ID=23046397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020870A KR100352328B1 (ko) 1994-07-12 1995-07-12 주파수제어루프를구비한링발진기

Country Status (9)

Country Link
US (1) US5406228A (ko)
EP (1) EP0692879B1 (ko)
JP (1) JP3445412B2 (ko)
KR (1) KR100352328B1 (ko)
CN (1) CN1061189C (ko)
BR (1) BR9503280A (ko)
CA (1) CA2153273C (ko)
DE (1) DE69532257T2 (ko)
HK (1) HK1014093A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419834B1 (ko) * 2013-01-18 2014-07-18 성균관대학교산학협력단 전압 제어 발진기를 이용하는 주파수 합성 장치
KR20150003087A (ko) * 2013-06-28 2015-01-08 주식회사 라온텍 기준 전류 발생 회로 및 이를 채용한 vco 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519143B2 (ja) * 1994-11-17 2004-04-12 三菱電機株式会社 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路
US5796313A (en) * 1996-04-25 1998-08-18 Waferscale Integration Inc. Low power programmable ring oscillator
KR100265611B1 (ko) * 1997-12-31 2000-09-15 김영환 링 오실레이터
US6385442B1 (en) * 1998-03-04 2002-05-07 Symbol Technologies, Inc. Multiphase receiver and oscillator
JP2001013179A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ
ITTO20020288A1 (it) * 2002-04-02 2003-10-02 St Microelectronics Srl Circuito oscillatore a frequenza regolabile e relativo metodo di calibrazione.
US7212022B2 (en) * 2002-04-16 2007-05-01 Transmeta Corporation System and method for measuring time dependent dielectric breakdown with a ring oscillator
DE10255355A1 (de) * 2002-11-27 2004-06-24 Infineon Technologies Ag Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung
US7023285B2 (en) * 2003-07-15 2006-04-04 Telefonaktiebolaget Lm Ericsson (Publ) Self-calibrating controllable oscillator
CN100395956C (zh) * 2003-11-12 2008-06-18 晶豪科技股份有限公司 可自行校准的晶体振荡器及其专用集成电路
KR100587064B1 (ko) * 2003-12-08 2006-06-07 주식회사 하이닉스반도체 가변 구동 전압을 갖는 오실레이타
KR100814919B1 (ko) 2006-06-12 2008-03-19 삼성전기주식회사 발진 안정화 검출회로
ES2742550T3 (es) 2008-07-18 2020-02-14 Becton Dickinson Co Conjunto de cámara doble y bomba de engranaje para un sistema de administración a alta presión
JP2010263411A (ja) * 2009-05-07 2010-11-18 Renesas Electronics Corp タッチセンサシステム及びマイクロコンピュータ
CN101567678B (zh) * 2009-05-27 2011-09-14 清华大学 数字控制且级数可调的环形振荡器
US8373482B2 (en) * 2011-01-13 2013-02-12 Texas Instruments Incorporated Temperature sensor programmable ring oscillator, processor, and pulse width modulator
US8797106B2 (en) * 2012-03-28 2014-08-05 Micron Technology, Inc. Circuits, apparatuses, and methods for oscillators
CN102793276B (zh) * 2012-08-03 2014-09-03 胡朝群 电子烟芯片及电子烟
CN103391045B (zh) 2013-07-30 2015-11-25 浙江大学 抗工艺涨落的自修调集成电路片上振荡器
CN104065344B (zh) * 2014-04-28 2017-02-01 无锡中星微电子有限公司 低功耗振荡器
CN107390766B (zh) * 2017-07-31 2019-07-02 西安矽力杰半导体技术有限公司 电流镜像电路
CN109167571A (zh) * 2018-08-13 2019-01-08 中科芯集成电路股份有限公司 一种低功耗环形振荡器及其实现方法
US11437981B1 (en) * 2021-03-31 2022-09-06 Nxp B.V. Temperature compensated auto tunable frequency locked loop oscillator
CN113156808B (zh) * 2021-04-13 2022-07-05 南京埃斯顿自动化股份有限公司 一种运动控制系统中多时钟同步的处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129068A (ko) * 1974-09-05 1976-03-11 Nippon Telegraph & Telephone
NL8701831A (nl) * 1987-08-04 1989-03-01 Philips Nv Oscillator met frekwentiestabilisatiemiddelen.
US5028888A (en) * 1989-11-15 1991-07-02 Level One Communication, Inc. Multistage current-controlled oscillator
US5302919A (en) * 1990-10-23 1994-04-12 Seiko Epson Corporation VCO having voltage-to-current converter and PLL using same
IL96351A (en) * 1990-11-14 1994-01-25 Zuta Marc Frequency synthesizer having microcomputer supplying analog and digital control signals to vco
US5136260A (en) * 1991-03-08 1992-08-04 Western Digital Corporation PLL clock synthesizer using current controlled ring oscillator
JPH04361408A (ja) * 1991-06-07 1992-12-15 Mitsubishi Electric Corp 可変周波数発振回路
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
US5204589A (en) * 1992-03-02 1993-04-20 Thomson Consumer Electronics, S.A. Data signal controlled oscillator for a video display
JPH05259900A (ja) * 1992-03-10 1993-10-08 Ricoh Co Ltd 位相変調回路
EP0572135B1 (en) * 1992-05-26 1999-09-01 Digital Equipment Corporation State machine phase lock loop
US5315270A (en) * 1992-08-28 1994-05-24 At&T Bell Laboratories Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
JPH06112817A (ja) * 1992-09-25 1994-04-22 Fujitsu Ltd Ｐｌｌ 周波数シンセサイザ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419834B1 (ko) * 2013-01-18 2014-07-18 성균관대학교산학협력단 전압 제어 발진기를 이용하는 주파수 합성 장치
KR20150003087A (ko) * 2013-06-28 2015-01-08 주식회사 라온텍 기준 전류 발생 회로 및 이를 채용한 vco 장치

Also Published As

Publication number Publication date
CA2153273A1 (en) 1996-01-13
HK1014093A1 (en) 1999-09-17
CN1135118A (zh) 1996-11-06
JP3445412B2 (ja) 2003-09-08
DE69532257T2 (de) 2004-09-16
CA2153273C (en) 1999-03-16
KR100352328B1 (ko) 2002-12-28
CN1061189C (zh) 2001-01-24
JPH0879072A (ja) 1996-03-22
EP0692879A1 (en) 1996-01-17
EP0692879B1 (en) 2003-12-10
DE69532257D1 (de) 2004-01-22
US5406228A (en) 1995-04-11
BR9503280A (pt) 1996-04-09

Similar Documents

Publication Publication Date Title
KR960006245A (ko) 주파수 제어루프를 구비한 링 발진기
EP1196993B1 (en) Oscillator circuit
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US5136260A (en) PLL clock synthesizer using current controlled ring oscillator
US6177787B1 (en) Circuits and methods for controlling timing and slope compensation in switching regulators
US11043936B1 (en) Tuning method for current mode relaxation oscillator
US7038517B2 (en) Timing vernier using a delay locked loop
US5859571A (en) Frequency trimmable oscillator and frequency multiplier
US20210232658A1 (en) Method for combining analog neural net with fpga routing in a monolithic integrated circuit
GB2214017A (en) Ring oscillator
US9362922B2 (en) Oscillator circuit and method for generating an oscillator signal
US6747500B2 (en) Compact delay circuit for CMOS integrated circuits used in low voltage low power devices
KR100738960B1 (ko) 피엘엘 및 그 제어방법
KR20010040690A (ko) 온도 보상 및 다양한 동작 모드를 갖는 정밀 이완 발진기
US4260959A (en) FET Relaxation oscillator with reduced sensitivity to supply voltage and threshold variations
JP2743853B2 (ja) 電流源回路
KR100608526B1 (ko) 지연 회로 및 그 회로를 이용한 반도체 장치
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
KR0168079B1 (ko) 클럭발생장치
US20070103244A1 (en) Rc-oscillator circuit
CN113131868B (zh) 数字调节振荡器
Gharib et al. A novel low-power and high-performance dual-loop DLL with linear delay element
JPH06216705A (ja) 可変遅延回路
JP2001318111A (ja) 静電容量測定回路、静電容量比較器、およびバッファ回路
CN113258878A (zh) 振荡器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050708

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee