CN115993870A - 供电电路及电子设备 - Google Patents

Abstract

一种供电电路及电子设备，所述供电电路包括：初始电压提供单元，耦接于稳压单元，适于为所述稳压单元提供初始电压；所述稳压单元，适于基于所述初始电压生成对应的供电电压并输出；对所述供电电压进行检测，并当检测到所述供电电压小于预设的电压阈值时，对所述供电电压进行调整，直至所述供电电压大于所述电压阈值。上述的方案，可以提高供电电路的续航能力和稳定输出供电电压的能力，提高供电电路的工作性能。

Description

供电电路及电子设备

技术领域

本发明涉及集成电路领域，尤其涉及一种供电电路及电子设备。

背景技术

电子设备通常认为是由集成电路、晶体管、电子管等电子元器件组成，应用电子技术发挥作用的设备。

现有的电子设备一般采用电池组进行供电。但是，电池组的存储容量有限，随着时间的推移电量会随之减少，存在着续航能力差且稳定性差的问题。

发明内容

本发明解决的问题是提供一种供电电路，以提高续航能力和稳定输出电压的能力。

为解决上述问题，本发明提供了一种供电电路，用于为电子设备提供工作电压，包括初始电压提供单元和稳压单元；

所述初始电压提供单元，其输出端与所述稳压单元耦接，适于为所述稳压单元提供初始电压；

所述稳压单元，其输入端与所述初始电压提供单元耦接，适于基于所述初始电压生成对应的供电电压并输出；对所述供电电压进行检测，并当检测到所述供电电压小于预设的电压阈值时，对所述供电电压进行调整，直至所述供电电压大于所述电压阈值。

可选地，所述稳压单元包括时钟信号生成模块、供电电压提供模块、电压检测模块和计数模块；

所述时钟信号生成模块，其输出端与所述供电电压提供模块耦接，适于生成预设的时钟信号；

所述供电电压提供模块，其时钟信号输入端与所述时钟信号生成模块耦接，其益控制信号输入端与计数模块耦接，其输出端作为所述稳压单元的输出端或与所述稳压单元的输出端耦接，适于在所述时钟信号的控制下，基于所述初始电压和对应的数字增益控制信号生成对应的供电电压；

所述电压检测模块，其输入端与所述供电电压提供模块的输出端耦接，其输出端与所述计数模块耦接，适于将所述供电电压与预设的参考电压进行比较；当确定所述供电电压小于所述电压阈值时，生成第一控制信号；当确定所述供电电压大于所述电压阈值时，生成第二控制信号；

所述计数模块，其输入端与所述电压检测模块的输出端耦接，其输出端与所述供电电压提供模块耦接，适于对接收到的所述第一控制信号进行计数，将所述第一控制信号的计数值转换为对应的数字增益控制信号并输出至所述供电电压提供模块。

可选地，所述供电电压提供模块包括电平转换器、时钟发生器、译码与数字控制器和供电电压生成器；

所述电平转换器，其时钟信号输入端作为所述供电电压提供模块的时钟信号输入端或与所述供电电压提供模块的时钟信号输入端耦接，其增益控制信号输入端作为所述供电电压提供模块的增益控制信号输入端或者与所述供电电压提供模块的增益信号输入端耦接，其时钟信号输出端与所述时钟发生器耦接，其增益信号输出端与所述译码与数字控制器耦接，适于将预设的数字时钟信号转换为对应的模拟时钟信号，并将所述数字增益控制信号；

所述时钟发生器，其输入端作为所述供电电压提供模块的时钟信号输入端或与所述供电电压提供模块的时钟信号输入端耦接，其输出端与所述译码与数字控制器耦接，适于基于所述模拟时钟信号，生成脉冲控制信号；

所述译码与数字控制器，其脉冲时钟信号输入端与所述时钟发生器耦接，其模拟增益控制信号输入端与所述电平转换器耦接，其输出端与所述供电电压生成器耦接，适于基于所述模拟增益控制信号，将所述脉冲控制信号转换为对应的开关控制信号；

所述供电电压生成器，其开关控制信号输入端与所述译码与数字控制器的输出端耦接，其输出端作为所述供电电压提供模块的输出端或与所述供电电压提供模块的输出端耦接，适于在所述开关控制信号的控制下，采用所述初始电压生成单元对预设的电容进行充放电，以生成所述供电电压。

可选地，所述供电电压生成器包括第一电容、第二电容、第三电容和第四电容、第一至第九NMOS管和第一至十一PMOS管；

所述第一电容的正极分别与所述第一NMOS管的源端及第一PMOS管的漏端耦接，所述第一电容的负极分别与所述第二NMOS管的漏端及所述第二PMOS管的漏端耦接；所述第一NMOS管的栅端与第一开关控制信号，所述第一NMOS管的漏端与预设的电源电压耦接；所述第一PMOS管的栅端与第二开关控制信号耦接，所述第一PMOS管的源端与所述电源电压耦接；所述第二NMOS管的栅端与所述第一开关控制信号耦接，所述第二NMOS管的源端接地；所述第二PMOS管的栅端与第三开关控制信号耦接，所述第二PMOS管的源端与所述第三PMOS管的漏端耦接；所述第三PMOS管的栅端与第四开关控制信号耦接，所述第三PMOS管的源端与所述供电电压生成器的输出端耦接；

所述第二电容的正极分别与所述第二PMOS管的源端、第三PMOS管的漏端及第三NMOS管的源端耦接，所述第二电容的负极分别与第四NMOS管的漏端、第四PMOS管的漏端及第五PMOS管的漏端耦接；所述第三NMOS管的栅端与第五开关控制信号耦接，所述三NMOS管的漏端与所述电源电压耦接；所述第四NMOS管的栅端与所述第五开关控制信号耦接，所述第四NMOS管的源端接地；所述第四PMOS管的栅端与第六开关控制信号耦接，所述第四PMOS管的源端与第六PMOS管的漏端耦接；所述第五PMOS管的栅端与所述第六开关控制信号耦接，所述第五PMOS管的源端与所述第七PMOS管的漏端耦接；所述第六PMOS管的栅端与第七开关控制信号耦接，所述第六PMOS管的源端与所述供电电压生成器的输出端耦接；所述第七PMOS管的栅端与所述第七开关控制信号耦接，所述第七PMOS管的源端与所述供电电压生成器的输出端耦接；

所述第三电容的正极分别与所述第四PMOS管的源端、第六PMOS管的漏端、第八PMOS管的漏端及第五NMOS管的源端耦接，所述第三电容的负极分别与第六NMOS管的漏端及第七NMOS管的源端耦接；所述第八PMOS管的栅端与第八开关控制信号耦接，所述第八PMOS管的源端与所述电源电压耦接；所述第五NMOS管的栅端与第九开关控制信号耦接，所述第五NMOS管的漏端与所述电源电压耦接；所述第六NMOS管的栅端与第十开关控制信号耦接，所述第六NMOS管的源端接地；所述第七NMOS管的栅端与第十一开关控制信号耦接，所述第七NMOS管的源端分别与所述第五PMOS管的源端及第七PMOS管的漏端耦接；

所述第四电容的正极分别与第五PMOS管的源端、第七PMOS管的漏端、第七NMOS管的漏端、第九PMOS管的漏端及第八NMOS管的源端耦接，所述第四电容的负极分别与所述第九NMOS管的漏端及第十PMOS管的漏端耦接；所述第九PMOS管的栅端与第十二开关控制信号耦接，所述第九PMOS管的源端与所述电源电压耦接；所述第八NMOS管的栅端与第十三开关控制信号耦接，所述第八NMOS管的漏端与所述电源电压耦接；所述第九NMOS管的栅端与第十四开关控制信号耦接，所述第九NMOS管的源端接地；所述第十PMOS管的栅端分别与第十一PMOS管的栅端及第十五开关控制信号耦接，所述第十PMOS管的源端与所述电源电压耦接；所述第十一PMOS管的源端与所述电源电压耦接，所述第十一PMOS管的漏端分别与所述第六NMOS管的漏端、第七NMOS管的源端及第三电容的负极耦接。

可选地，所述时钟信号生成模块为振荡器。

可选地，所述电压检测模块包括分压子模块、比较子模块和参考电压产生子模块；

所述分压子模块，其输入端作为所述电压检测模块的输入端或与所述电压检测模块的输入端耦接，其输出端与所述比较子模块耦接，适于将所述供电电压进行分压处理，输出对应的比较电压；

所述参考电压产生子模块，其输出端与所述比较子模块耦接，适于产生所述参考电压；

所述比较子模块，其比较电压输入端与所述分压子模块的输出端耦接，其参考电压输入端与所述参考电压产生子模块的输出端耦接，其输出端作为所述电压检测模块的输出端或与所述电压检测模块的输出端耦接，适于将所述比较电压与所述参考电压进行比较；当确定所述比较电压大于所述参考电压时，输出所述第一控制信号；当确定所述比较电压小于所述参考电压时，输出所述第二控制信号。

可选地，所述分压子模块包括第一电阻和第二电阻；

所述第一电阻的第一端作为所述分压子模块的输入端或与所述分压子模块的输入端耦接，所述第一电阻的第二端作为所述分压子模块的输入端或与所述分压子模块的输入端耦接，且与所述第二电阻的第一端耦接；所述第二电阻的第二端接地。

可选地，所述比较子模块包括比较器；

所述比较器的同向输入端作为所述比较子模块的比较电压输入端或与所述比较子模块的比较电压输入端耦接，所述比较器的反向输入端作为所述比较子模块的参考电压输入端或与所述比较子模块的参考电压输入端耦接。

可选地，所述参考电压产生子模块包括带隙基准电路。

可选地，所述计数模块包括相互耦接的计数器和数字接口；

所述计数器，其输入端作为所述计数模块的输入端或与所述计数模块的输入端耦接，其输出端与所述数字接口耦接，适于对所述第一控制信号进行计数；

所述数字接口，其输入端与所述计数器的输出端耦接，其输出端作为所述计数模块的输出端或与所述计数模块的输出端耦接，适于将所述第一控制信号的计数值转换为对应的数字增益控制信号。

可选地，所述初始电压提供单元包括电池组。

相应地，本发明实施例还提供了一种电子设备，所述电子设备包括上述任一项所述的供电电路。

与现有技术相比，本发明的技术方案具有以下优点：

本发明实施例提供了一种供电电路，包括：初始电压提供单元，耦接于稳压单元，适于为所述稳压单元提供初始电压；所述稳压单元，适于基于所述初始电压生成对应的供电电压并输出；对所述供电电压进行检测，并当检测到所述供电电压小于预设的电压阈值时，对所述供电电压进行调整，直至所述供电电压大于所述电压阈值。

本实施例中的供电电路，通过稳压单元的设置，可以随着初始电压提供单元所提供的初始电压的变化自适应输出稳定电压，可以提高供电电路的续航能力和稳定输出供电电压的，提高供电电路的工作性能。

附图说明

图1示出了本发明实施例中的一种供电电路的框架结构示意图；

图2示出了本发明实施例中的一种稳压单元的框架结构示意图；

图3示出了本发明实施例中的一种供电电压提供模块的框架结构示意图；

图4示出了本发明实施例中的一种供电电压生成器的电路结构示意图；

图5示出了本发明实施例中的一种电压检测模块的结构示意图；

图6示出了本发明实施例中的一种计数模块的框架结构示意图；

图7至图9示出了供电电压VDD_OUT与输入电压VDD_IN之间的比值为0.5～1.5时本发明实施例中的供电电路的等效电路图。

具体实施方式

由背景技术可知，现有的供电电路一般采用电池组进行供电，存在着续航能力差和无法持续稳定地输出供电电压的问题。

为解决上述问题，本发明实施例提供了一种供电电路，包括：初始电压提供单元，耦接于稳压单元，适于为稳压单元提供初始电压；稳压单元，适于基于初始电压生成对应的供电电压并输出；对供电电压进行检测，并当检测到供电电压小于预设的电压阈值时，对供电电压进行调整，直至供电电压大于电压阈值。

本实施例中的供电电路，通过稳压单元的设置，可以随着初始电压提供单元所提供的初始电压的变化自适应输出稳定电压，故可以提高供电电路的续航能力和稳定输出供电电压的能力，提高供电电路的工作性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1示出了本发明实施例中的一种供电电路的框架结构示意图。参见图1，一种供电电路包括相互耦接的初始电压提供单元10和稳压单元20。

初始电压提供单元10具有输出端。初始电压提供单元10的输出端与稳压单元20耦接。初始电压提供单元10可以为稳压单元20提供初始电压。

本实施例中，初始电压提供单元10为电池组。电池组包括N(N为大于或等于2的正整数)个串联连接的电池。其中，N的数值可以根据实际的供电需要进行设置，在此不做限制。在其他实施例中，初始电压提供单元还可以采用其他的结构实现。

稳压单元20具有输入端和输出端。稳压单元20的输入端与初始电压提供单元10的输出端耦接，稳压单元20的输出端与负载耦接。稳压单元20可以基于初始电压生成对应的供电电压，为负载提供供电电压，并可以对供电电压进行检测；当确定供电电压小于预设的电压阈值时，按照预设的升压步长对供电电压进行调整，直至供电电压大于电压阈值。

图2示出了本发明实施例中的一种稳压单元的框架结构示意图。请参见图2，稳压单元包括时钟信号生成模块201、供电电压提供模块202、电压检测模块203和计数模块204。其中，时钟信号生成模块201与供电电压提供模块202耦接，供电电压提供模块202还分别与电压检测模块203及计数模块204耦接，电压检测模块203还与计数模块204耦接。

时钟信号生成模块201具有输出端。时钟信号生成模块的输出端与供电电压提供模块202耦接。时钟信号生成模块201可以生成时钟信号并传输至供电电压提供模块202。

本实施例中，时钟信号生成模块201为振荡器。其中，振荡器所输出的时钟信号的参数，如时钟频率、振幅等，可以根据实际的需要进行设置，本发明在此不做限制。在其他实施例中，时钟信号生成模块还可以采用其他的结构实现，只要可以生成时钟信号并提供至供电电压提供模块即可，在此不做限制。

供电电压提供模块202具有时钟信号输入端、增益控制信号输入端和输出端。供电电压提供模块202的时钟信号输入端与时钟信号生成模块201耦接，供电电压提供模块202的增益控制信号输入端与计数模块204耦接，供电电压提供模块202的输出端作为稳压单元的输出端或与稳压单元的输出端耦接，且与电压检测模块203耦接。供电电压提供模块202可以在时钟信号的控制下，基于初始电压和对应的数字增益控制信号生成对应的供电电压并输出。

图3示出了本发明实施例中的一种供电电压提供模块的框架结构示意图。参见图3，一种供电电压提供模块，包括依次耦接的电平转换器202a、时钟发生器202b、译码与数字控制器202c和供电电压生成器202d。

电平转换器202a具有时钟信号输入端、增益信号输入端、时钟信号输出端和增益信号输出端。电平转换器202a的时钟信号输入端作为供电电压提供模块的时钟信号输入端或与供电电压提供模块的时钟信号输入端耦接，电平转换器202a的增益控制信号输入端作为供电电压提供模块的增益控制信号输入端或者与供电电压提供模块的增益信号输入端耦接，电平转换器202a的时钟信号输出端与时钟发生器202b耦接，电平转换器202a的增益信号输出端与译码与数字控制器202c耦接。电平转换器202a可以将数字时钟信号转换为对应的模拟时钟信号并输出至时钟发生器202b，并可以将数字增益控制信号转化为对应的模拟增益控制信号并输出至译码与数字控制器202c。

时钟发生器202b具有输入端和输出端。时钟发生器202b的输入端作为供电电压提供模块的时钟信号输入端或与供电电压提供模块的时钟信号输入端耦接，时钟发生器202b的输出端与译码与数字控制器202c耦接。时钟发生器202b可以基于模拟时钟信号，生成相应的脉冲时钟信号并传输至电平转换器202a。

译码与数字控制器202c具有脉冲时钟信号输入端、模拟增益控制信号输入端和输出端。译码与数字控制器202c的脉冲时钟信号输入端与时钟发生器202b耦接，译码与数字控制器202c的模拟增益控制信号输入端与电平转换器202a耦接，译码与数字控制器202c的输出端与供电电压生成器202d耦接。译码与数字控制器202c可以基于模拟增益控制信号，将脉冲时钟信号转换为对应的开关控制信号并输出至供电电压生成器202d。

供电电压生成器202d具有开关控制信号输入端和输出端。供电电压生成器202d的开关控制信号输入端与译码与数字控制器202c的输出端耦接，供电电压生成器202d的输出端作为供电电压提供模块的输出端或与供电电压提供模块的输出端耦接。供电电压生成器202d可以在开关控制信号的控制下，采用初始电压生成单元对预设的电容进行充放电，以生成供电电压。

图4示出了本发明实施例中的一种供电电压生成器的电路结构示意图。请参见图4，供电电压生成器包括第一电容C1、第二电容C2、第三电容C3和第四电容C4、第一NMOS管N1至第九NMOS管N9及第一PMOS管P1至十一PMOS管P11。其中：

第一电容C1的正极分别与第一NMOS管N1的源端及第一PMOS管P1的漏端耦接，第一电容C1的负极分别与第二NMOS管N2的漏端及第二PMOS管P2的漏端耦接；第一NMOS管N1的栅端与第一开关控制信号K1，第一NMOS管N1的漏端与预设的电源电压DVDD耦接；第一PMOS管P1的栅端与第二开关控制信号K2耦接，第一PMOS管P1的源端与电源电压DVDD耦接；第二NMOS管N2的栅端与第一开关控制信号K1耦接，第二NMOS管N2的源端接地；第二PMOS管P2的栅端与第三开关控制信号K3耦接，第二PMOS管P2的源端与第三PMOS管P3的漏端耦接；第三PMOS管P3的栅端与第四开关控制信号K4耦接，第三PMOS管P3的源端与供电电压生成器的输出端耦接。

第二电容C2的正极分别与第二PMOS管P2的源端、第三PMOS管P3的漏端及第三NMOS管N3的源端耦接，第二电容C2的负极分别与第四NMOS管N4的漏端、第四PMOS管P4的漏端及第五PMOS管P5的漏端耦接；第三NMOS管N3的栅端与第五开关控制信号K5耦接，三NMOS管的漏端与电源电压DVDD耦接；第四NMOS管N4的栅端与第五开关控制信号K5耦接，第四NMOS管N4的源端接地；第四PMOS管P4的栅端与第六开关控制信号K6耦接，第四PMOS管P4的源端与第六PMOS管P6的漏端耦接；第五PMOS管P5的栅端与第六开关控制信号K6耦接，第五PMOS管P5的源端与第七PMOS管P7的漏端耦接；第六PMOS管P6的栅端与第七开关控制信号K7耦接，第六PMOS管P6的源端与供电电压生成器的输出端耦接；第七PMOS管P7的栅端与第七开关控制信号K7耦接，第七PMOS管P7的源端与供电电压生成器的输出端耦接；

第三电容C3的正极分别与第四PMOS管P4的源端、第六PMOS管P6的漏端、第八PMOS管P8的漏端及第五NMOS管N5的源端耦接，第三电容C3的负极分别与第六NMOS管N6的漏端及第七NMOS管N7的源端耦接；第八PMOS管P8的栅端与第八开关控制信号K8耦接，第八PMOS管P8的源端与电源电压DVDD耦接；第五NMOS管N5的栅端与第九开关控制信号K9耦接，第五NMOS管N5的漏端与电源电压DVDD耦接；第六NMOS管N6的栅端与第十开关控制信号K10耦接，第六NMOS管N6的源端接地；第七NMOS管N7的栅端与第十一开关控制信号K11耦接，第七NMOS管N7的源端分别与第五PMOS管P5的源端及第七PMOS管P7的漏端耦接；

第四电容C4的正极分别与第五PMOS管P5的源端、第七PMOS管P7的漏端、第七NMOS管N7的漏端、第九PMOS管P9的漏端及第八NMOS管N8的源端耦接，第四电容C4的负极分别与第九NMOS管N9的漏端及第十PMOS管P10的漏端耦接；第九PMOS管P9的栅端与第十二开关控制信号K12耦接，第九PMOS管P9的源端与电源电压DVDD耦接；第八NMOS管N8的栅端与第十三开关控制信号K13耦接，第八NMOS管N8的漏端与电源电压DVDD耦接；第九NMOS管N9的栅端与第十四开关控制信号K14耦接，第九NMOS管N9的源端接地；第十PMOS管P10的栅端分别与第十一PMOS管P11的栅端及第十五开关控制信号K15耦接，第十PMOS管P10的源端与电源电压DVDD耦接；第十一PMOS管P11的源端与电源电压DVDD耦接，第十一PMOS管P11的漏端分别与第六NMOS管N6的漏端、第七NMOS管N7的源端及第三电容C3的负极耦接。

请继续参见图2，电压检测模块203具有输入端和输出端。电压检测模块203的输入端与供电电压提供模块202的输出端耦接，电压检测模块203的输出端与计数模块204耦接。电压检测模块203可以将供电电压与预设的电压阈值进行比较；当确定供电电压小于电压阈值时，生成第一控制信号；当确定供电电压大于电压阈值时，生成第二控制信号。

图5示出了本发明实施例中的一种电压检测模块的结构示意图。请参见图5，电压检测模块包括分压子模块203a、参考电压产生子模块203b和比较子模块203c。其中，分压子模块203a与比较子模块203c耦接，比较子模块203c还与参考电压产生子模块203b耦接。

分压子模块203a包括输入端和输出端。分压子模块203a的输入端作为电压检测模块的输入端或与电压检测模块的输入端耦接，分压子模块203a的输出端与比较子模块203b耦接。分压子模块203a可以将供电电压进行分压处理，生成对应的比较电压。

本实施例中，分压子模块203a包括第一电阻R1和第二电阻R2。其中，第一电阻R1的第一端作为分压子模块203a的输入端或与分压子模块203a的输入端耦接，第一电阻R1的第二端作为分压子模块203a的输出端或与分压子模块203a的输出端耦接，且与第二电阻R2的第一端耦接；第二电阻R2的第二端接地。

参考电压产生子模块203b具有输出端。参考电压产生子模块203b的输出端与比较子模块203c耦接。参考电压产生子模块203b可以产生参考电压并输出至比较子模块203c。

本实施例中，参考电压产生子模块203b包括带隙基准电路。带隙基准电路所产生的参考电压可以根据实际的需要进行设置，在此不做限制。在其他实施例中，参考电压产生子模块还可以其他的结构实现，只要可以产生参考电压即可，本发明不做限制。

比较子模块203c具有比较电压输入端、参考电压输入端和输出端。比较子模块203c的比较电压输入端与分压子模块203a的输出端耦接，比较子模块203c的参考电压输入端与参考电压产生子模块203b的输出端耦接，比较子模块203c的输出端作为电压检测模块的输出端或与电压检测模块的输出端耦接。比较子模块203c可以将比较电压与参考电压进行比较；当确定比较电压大于参考电压时，输出第一控制信号；当确定比较电压小于参考电压时，输出第二控制信号。

本实施例中，比较子模块203c包括比较器。比较器的同向输入端作为比较子模块203c的比较电压输入端或与比较子模块203c的比较电压输入端耦接，比较器的反向输入端作为比较子模块203c的参考电压输入端或与比较子模块203c的参考电压输入端耦接，比较器的输出端作为比较子模块203c的输出端或与比较子模块203c的输出端耦接。在其他实施例中，比较子模块还可以采用其他的结构实现，本领域技术人员可以根据实际的需要选取，在此不做限制。

请继续参见图2，计数模块204包括输入端和输出端。计数模块204的输入端与电压检测模块203的输出端耦接，计数模块204的输出端与供电电压提供模块202的增益控制信号输入端耦接。计数模块204可以对接收到的第一控制信号进行计数，将第一控制信号的计数值转换为对应的数字增益控制信号并输出至供电电压提供模块。

图6示出了本发明实施例中的一种计数模块的框架结构示意图。请参见图6，计数模块包括相互耦接的计数器204a和数字接口204b。其中：

计数器204a具有输入端和输出端。计数器204a的输入端作为计数模块的输入端或与计数模块的输入端耦接，计数器204a的输出端与数字接口204b耦接。计数器204a可以对第一控制信号进行计数，并将对应的计数值发送至数字接口204b。

数字接口204b具有输入端和输出端。数字接口204b的输入端与计数器204a的输出端耦接，数字接口204b的输出端作为计数模块的输出端或与计数模块的输出端耦接。数字接口204b可以将第一控制信号的计数值转换为对应的数字增益控制信号并传输至供电电压提供模块。

下面将对本发明实施例中的供电电路的工作原理进行进一步详细的介绍。

请继续参见图1至图6，随着时间的推移，初始电压提供单元10所提供的初始电压VDD_IN会逐渐降低。稳压单元20输出供电电压VDD_OUT，以为负载提供工作电压，并对自身所输出的供电电压VDD_OUT进行检测，当确定供电电压VDD_OUT小于预设的电压阈值Vth时，稳压单元20可以按照预设的升压步长逐步提升供电电压VDD_OUT，直至确定自身所输出的供电电压VDD_OUT大于预设的电压阈值Vth。

具体而言，电压检测模块203定期采集供电电压提供模块202输出的供电电压VDD_OUT，并与预设的电压阈值Vth进行比较。其中，当确定供电电压VDD_OUT大于或等于电压阈值Vth时，比较器的正向输入端输入的比较电压K*VDD_IN*[R2/(R1+R2)]将会大于或等于比较器的反向输入端输入的参考电压VREF。此时，比较器输出低电平，即第一控制信号。计数器204a在接收到第一控制信号时，将自身的计数值保持之前的数值，从而使得数字接口204b所输出的数字增益控制信号K的数值保持不变，进而使得供电电压提供模块202输出的供电电压VDD_OUT保持不变。

反之，当稳压单元20输出的供电电压VDD_OUT小于电压阈值Vth时，比较器的正向输入端输入的比较电压K*VDD_IN*[R2/(R1+R2)]将会小于比较器的反向输入端输入的参考电压VREF，这样会触发比较器输出的电平信号发生翻转，也即从之前为低电平信号的第一控制信号转换为高电平的第二控制信号，从而使得计数器204a的计数值增加相应的数值，进而使得数字接口204b所输出的数字增益控制信号K的数值变为(K+Δ)。此时，供电电压提供模块202所输出的供电电压则升高至VDD_OUT＝(K+Δ)*VDD_IN。其中，Δ*VDD_IN即为预设的升压步长。

重复上述的过程，直至稳压单元20输出的供电电压VDD_OUT大于电压阈值，使得比较器输出达到低电平状态为止。

以计数模块204所产生的数字增益控制信号K的数值为000至111为例，供电电压供模块202的输入电压、输出电压与数字增益控制信号K之间的关系请参见表1。

表1

图7至图9示出了供电电压VDD_OUT与输入电压VDD_IN之间的比值为0.5～1.5时本发明实施例中的供电电路的等效电路图。

请参见图7，时钟发生器所生成的模拟时钟信号分别为非交叠的第一时钟信号CLK1和第二时钟信号CLK2，且第一时钟信号CLK1的上升沿先于第二时钟信号CLK2的上升沿到来。其中，当第一时钟信号CLK1的上升沿到来时，第二时钟信号CLK2处于低电平状态，此时，第一开关S1闭合，第二开关S2断开，初始电压提供单元分别对并联连接的第一电容C1和第二电容C2进行充电，将第一电容C1和第二电容C2分别充电至输入电压VDD_IN。随后，第一时钟信号CLK1的下降升沿到来第一开关S1断开，第二时钟信号CLK2的上升沿到来，第二开关S2闭合，第一电容C1、第二电容C2、第三电容C3和第四电容C4转换为并联状态，第一电容C1、第二电容C2分别向第三电容C3和第四电容C4充电，直至第一电容C1、第二电容C2分别向第三电容C3和第四电容C4的电压保持相同。此时，第一电容C1、第二电容C2分别向第三电容C3和第四电容C4两端的电压将均为0.5*VDD_IN，即供电电压VDD_OUT＝0.5*VDD_IN。

请参见图8，时钟发生器所生成的模拟时钟信号分别为非交叠的第一时钟信号CLK1和第二时钟信号CLK2，且第一时钟信号CLK1的上升沿先于第二时钟信号CLK2的上升沿到来。其中，当第一时钟信号CLK1的上升沿到来时，第二时钟信号CLK2处于低电平状态，此时，第一开关S1闭合，第二开关S2断开，初始电压提供单元分别对并联连接的第一电容C1、第二电容C2、第三电容C3和第四电容C4进行充电，将第一电容C1、第二电容C2第三电容C3和第四电容C4分别充电至输入电压VDD_IN。随后，第一时钟信号CLK1的下降升沿到来，使得第一开关S1断开，第二时钟信号CLK2的上升沿到来，使得第二开关S2闭合。此时，第一电容C1、第二电容C2分别向第三电容C3和第四电容C4两端的电压将均为VDD_IN，即供电电压VDD_OUT＝1.0*VDD_IN。

请参见图9，时钟发生器所生成的模拟时钟信号分别为非交叠的第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4，且第一时钟信号CLK1的上升沿先于第二时钟信号CLK2的上升沿到来，第二时钟信号CLK2的上升沿先于第三时钟信号CLK3的上升沿到来，第三时钟信号CLK3的上升沿先于第四时钟信号CLK4的上升沿到来。其中，当第一时钟信号CLK1的上升沿到来时，第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4均处于低电平状态，此时，第一开关S1闭合，第二开关S2、第三开关S3和第四开关S4均断开，初始电压提供单元分别对并联连接的第一电容C1、第二电容C2和第三电容C3进行充电，将第一电容C1、第二电容C2第三电容C3分别充电至输入电压VDD_IN，第四电容C4两端的电压为零。随后，第二时钟信号CLK2的上升沿到来，使得第二开关S2闭合，第一开关S1、第三开关S3和第四开关S4均断开。此时，第一电容C1和第二电容C2之间并联连接，第三电容C3和第四电容C4并联连接，第一电容C1和第二电容C2与第三电容C3和第四电容C4之间断开，使得第一电容C1和第二电容C2的电压保持在VDD_IN，而第三电容C3向第四电容C4充电，使得第三电容C3向第四电容C4之间的电压均为0.5*VDD_IN。之后，第三时钟信号CLK3的上升沿到来，使得第三开关S3闭合，第一开关S1、第二开关S2和第四开关S4均断开。此时，第一电容C1和第二电容C2并联连接形成的支路与第三电容C3向第四电容C4并联连接所形成的支路串联，从而使得供电电压VDD_OUT＝1.5*VDD_IN。

依此类推，通过对第一电容C1、第二电容C2和第三电容C3的充放电及第一电容C1、第二电容C2和第三电容C3之间连接关系的调整，可以实现供电电压VDD_OUT从0.5*VDD_IN至4.0*VDD_IN的逐步变化。

以上仅以计数模块所产生的数字增益控制信号K的数值为000至111为例，对本发明实施例中的供电电路的工作原理进行了描述。但是，本发明并不限于此。本领域的技术人员可以根据实际的需要设置供电电压具有更多或更少的档位的调整，在此不做限制。

相应地，本发明实施例还提供了一种电子设备。电子设备包括的供电电路。其中，供电电路请参见前述部分的详细描述，在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种供电电路，用于为负载提供工作电压，其特征在于，包括初始电压提供单元和稳压单元；

所述初始电压提供单元，其输出端与所述稳压单元耦接，适于为所述稳压单元提供初始电压；

所述稳压单元，其输入端与所述初始电压提供单元耦接，适于基于所述初始电压生成对应的供电电压并输出；对所述供电电压进行检测，并当检测到所述供电电压小于预设的电压阈值时，对所述供电电压进行调整，直至所述供电电压大于所述电压阈值。

2.根据权利要求1所述的供电电路，其特征在于，所述稳压单元包括时钟信号生成模块、供电电压提供模块、电压检测模块和计数模块；

所述时钟信号生成模块，其输出端与供电电压提供模块耦接，适于生成预设的时钟信号；

所述供电电压提供模块，其时钟信号输入端与所述时钟信号生成模块耦接，其益控制信号输入端与计数模块耦接，其输出端作为所述稳压单元的输出端或与所述稳压单元的输出端耦接，适于在所述时钟信号的控制下，基于所述初始电压和对应的数字增益控制信号生成对应的供电电压；

所述电压检测模块，其输入端与供电电压提供模块的输出端耦接，其输出端与所述计数模块耦接，适于将所述供电电压与预设的参考电压进行比较；当确定所述供电电压小于所述电压阈值时，生成第一控制信号；当确定所述供电电压大于所述电压阈值时，生成第二控制信号；

所述计数模块，其输入端与所述电压检测模块的输出端耦接，其输出端与所述供电电压提供模块耦接，适于对接收到的所述第一控制信号进行计数，将所述第一控制信号的计数值转换为对应的数字增益控制信号并输出至所述供电电压提供模块。

3.根据权利要求2所述的供电电路，其特征在于，所述供电电压提供模块包括电平转换器、时钟发生器、译码与数字控制器和供电电压生成器：

所述电平转换器，其时钟信号输入端作为所述供电电压提供模块的时钟信号输入端或与所述供电电压提供模块的时钟信号输入端耦接，其增益控制信号输入端作为所述供电电压提供模块的增益控制信号输入端或者与所述供电电压提供模块的增益信号输入端耦接，其时钟信号输出端与所述时钟发生器耦接，其增益信号输出端与所述译码与数字控制器耦接，适于将预设的数字时钟信号转换为对应的模拟时钟信号，并将所述数字增益控制信号；

所述时钟发生器，其输入端作为所述供电电压提供模块的时钟信号输入端或与所述供电电压提供模块的时钟信号输入端耦接，其输出端与所述译码与数字控制器耦接，适于基于所述模拟时钟信号，生成脉冲控制信号；

所述译码与数字控制器，其脉冲时钟信号输入端与所述时钟发生器耦接，其模拟增益控制信号输入端与所述电平转换器耦接，其输出端与所述供电电压生成器耦接，适于基于所述模拟增益控制信号，将所述脉冲控制信号转换为对应的开关控制信号；

所述供电电压生成器，其开关控制信号输入端与所述译码与数字控制器的输出端耦接，其输出端作为所述供电电压提供模块的输出端或与所述供电电压提供模块的输出端耦接，适于在所述开关控制信号的控制下，采用所述初始电压生成单元对预设的电容进行充放电，以生成所述供电电压。

4.根据权利要求3所述的供电电路，其特征在于，所述供电电压生成器包括第一电容、第二电容、第三电容和第四电容、第一至第九NMOS管和第一至十一PMOS管；

所述第一电容的正极分别与所述第一NMOS管的源端及第一PMOS管的漏端耦接，所述第一电容的负极分别与所述第二NMOS管的漏端及所述第二PMOS管的漏端耦接；所述第一NMOS管的栅端与第一开关控制信号，所述第一NMOS管的漏端与预设的电源电压耦接；所述第一PMOS管的栅端与第二开关控制信号耦接，所述第一PMOS管的源端与所述电源电压耦接；所述第二NMOS管的栅端与所述第一开关控制信号耦接，所述第二NMOS管的源端接地；所述第二PMOS管的栅端与第三开关控制信号耦接，所述第二PMOS管的源端与所述第三PMOS管的漏端耦接；所述第三PMOS管的栅端与第四开关控制信号耦接，所述第三PMOS管的源端与所述供电电压生成器的输出端耦接；

所述第二电容的正极分别与所述第二PMOS管的源端、第三PMOS管的漏端及第三NMOS管的源端耦接，所述第二电容的负极分别与第四NMOS管的漏端、第四PMOS管的漏端及第五PMOS管的漏端耦接；所述第三NMOS管的栅端与第五开关控制信号耦接，所述三NMOS管的漏端与所述电源电压耦接；所述第四NMOS管的栅端与所述第五开关控制信号耦接，所述第四NMOS管的源端接地；所述第四PMOS管的栅端与第六开关控制信号耦接，所述第四PMOS管的源端与第六PMOS管的漏端耦接；所述第五PMOS管的栅端与所述第六开关控制信号耦接，所述第五PMOS管的源端与所述第七PMOS管的漏端耦接；所述第六PMOS管的栅端与第七开关控制信号耦接，所述第六PMOS管的源端与所述供电电压生成器的输出端耦接；所述第七PMOS管的栅端与所述第七开关控制信号耦接，所述第七PMOS管的源端与所述供电电压生成器的输出端耦接；

所述第三电容的正极分别与所述第四PMOS管的源端、第六PMOS管的漏端、第八PMOS管的漏端及第五NMOS管的源端耦接，所述第三电容的负极分别与第六NMOS管的漏端及第七NMOS管的源端耦接；所述第八PMOS管的栅端与第八开关控制信号耦接，所述第八PMOS管的源端与所述电源电压耦接；所述第五NMOS管的栅端与第九开关控制信号耦接，所述第五NMOS管的漏端与所述电源电压耦接；所述第六NMOS管的栅端与第十开关控制信号耦接，所述第六NMOS管的源端接地；所述第七NMOS管的栅端与第十一开关控制信号耦接，所述第七NMOS管的源端分别与所述第五PMOS管的源端及第七PMOS管的漏端耦接；

所述第四电容的正极分别与第五PMOS管的源端、第七PMOS管的漏端、第七NMOS管的漏端、第九PMOS管的漏端及第八NMOS管的源端耦接，所述第四电容的负极分别与所述第九NMOS管的漏端及第十PMOS管的漏端耦接；所述第九PMOS管的栅端与第十二开关控制信号耦接，所述第九PMOS管的源端与所述电源电压耦接；所述第八NMOS管的栅端与第十三开关控制信号耦接，所述第八NMOS管的漏端与所述电源电压耦接；所述第九NMOS管的栅端与第十四开关控制信号耦接，所述第九NMOS管的源端接地；所述第十PMOS管的栅端分别与第十一PMOS管的栅端及第十五开关控制信号耦接，所述第十PMOS管的源端与所述电源电压耦接；所述第十一PMOS管的源端与所述电源电压耦接，所述第十一PMOS管的漏端分别与所述第六NMOS管的漏端、第七NMOS管的源端及第三电容的负极耦接。

5.根据权利要求2所述的供电电路，其特征在于，所述时钟信号生成模块为振荡器。

6.根据权利要求2所述的供电电路，其特征在于，所述电压检测模块包括分压子模块、比较子模块和参考电压产生子模块；

所述分压子模块，其输入端作为所述电压检测模块的输入端或与所述电压检测模块的输入端耦接，其输出端与所述比较子模块耦接，适于将所述供电电压进行分压处理，输出对应的比较电压；

所述参考电压产生子模块，其输出端与所述比较子模块耦接，适于产生所述参考电压；

所述比较子模块，其比较电压输入端与所述分压子模块的输出端耦接，其参考电压输入端与所述参考电压产生子模块的输出端耦接，其输出端作为所述电压检测模块的输出端或与所述电压检测模块的输出端耦接，适于将所述比较电压与所述参考电压进行比较；当确定所述比较电压大于所述参考电压时，输出所述第一控制信号；当确定所述比较电压小于所述参考电压时，输出所述第二控制信号。

7.根据权利要求6所述的供电电路，其特征在于，所述分压子模块包括第一电阻和第二电阻；

所述第一电阻的第一端作为所述分压子模块的输入端或与所述分压子模块的输入端耦接，所述第一电阻的第二端作为所述分压子模块的输入端或与所述分压子模块的输入端耦接，且与所述第二电阻的第一端耦接；所述第二电阻的第二端接地。

8.根据权利要求6所述的供电电路，其特征在于，所述比较子模块包括比较器；

所述比较器的同向输入端作为所述比较子模块的比较电压输入端或与所述比较子模块的比较电压输入端耦接，所述比较器的反向输入端作为所述比较子模块的参考电压输入端或与所述比较子模块的参考电压输入端耦接。

9.根据权利要求6所述的供电电路，其特征在于，所述参考电压产生子模块包括带隙基准电路。

10.根据权利要求2所述的供电电路，其特征在于，所述计数模块包括相互耦接的计数器和数字接口；

所述计数器，其输入端作为所述计数模块的输入端或与所述计数模块的输入端耦接，其输出端与所述数字接口耦接，适于对所述第一控制信号进行计数；

所述数字接口，其输入端与所述计数器的输出端耦接，其输出端作为所述计数模块的输出端或与所述计数模块的输出端耦接，适于将所述第一控制信号的计数值转换为对应的数字增益控制信号。

11.根据权利要求1所述的供电电路，其特征在于，所述初始电压提供单元包括电池组。

12.一种电子设备，其特征在于，包括权利要求1-11任一项所述的供电电路。

Images