DE69532257T2 - Ringoszillator mit einer Frequenzregelschleife - Google Patents

Ringoszillator mit einer Frequenzregelschleife Download PDF

Info

Publication number
DE69532257T2
DE69532257T2 DE69532257T DE69532257T DE69532257T2 DE 69532257 T2 DE69532257 T2 DE 69532257T2 DE 69532257 T DE69532257 T DE 69532257T DE 69532257 T DE69532257 T DE 69532257T DE 69532257 T2 DE69532257 T2 DE 69532257T2
Authority
DE
Germany
Prior art keywords
oscillator
frequency
current
reference clock
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69532257T
Other languages
English (en)
Other versions
DE69532257D1 (de
Inventor
L. Chinh Hoang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc, General Instrument Corp filed Critical Arris Technology Inc
Publication of DE69532257D1 publication Critical patent/DE69532257D1/de
Application granted granted Critical
Publication of DE69532257T2 publication Critical patent/DE69532257T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • Bereich der Erfindung
  • Diese Erfindung bezieht sich auf ein Oszillatorsystem, das auf einer genau festsetzbaren Frequenz läuft, und auf ein Verfahren zu dessen Betätigung.
  • Hintergrund der Erfindung
  • Es gibt zahlreiche elektronische Schaltungsanwendungen, für deren korrekten Betrieb es notwendig ist, eine präzise zeitliche Abstimmung oder Synchronisation eines Teils einer Schaltung mit einem anderen bereitzustellen. Eine derartige zeitliche Abstimmung wird zweckmäßigerweise durch einen lokalen Oszillator bereitgestellt, dessen Frequenz für die Anforderungen der Schaltung, die zeitlich abgestimmt oder synchronisiert wird, hinreichend genau ist. In Abhängigkeit von dem erforderlichen Genauigkeitsgrad kann ein Oszillator einerseits sehr einfach und kostengünstig sein, wenn der Frequenzbereich über einen großen Spielraum verfügt, oder relativ komplex und teuer, wenn ein hoher Genauigkeitsgrad der Frequenz (Größenordnung des Fehlers weniger als ein paar Prozent) erfordert wird. Es ist wünschenswert, über einen Oszillator zu verfügen, der sowohl einfach und kostengünstig ist als auch auf einer genauen Frequenz läuft.
  • Herstellungstechnologie für komplementäre Metalloxid-Halbleiter (CMOS-Herstellungstechnologie) hat sich weit entwickelt und ist für viele Anwendungen die gewählte Technologie beim Gestalten und Umsetzen großintegrierter Schaltungen.
  • Verschiedene Arten von Oszillatoren sind zur platinenintegrierten zeitlichen Abstimmung anderer Schaltungen auf einer integrierten CMOS-Schaltung (IC) verwendet worden. Eine Art Oszillator, der besonders gut zur Umsetzung durch CMOS-Technologie geeignet ist, ist ein Ringoszillator. Bei dieser Art Oszillator gibt es keine Induktor-Kondensator abgestimmten Schwingkreise, die bei anderen Oszillatoren verwendet werden, um die Betriebsfrequenz genau festzusetzen. Anstelle abgestimmter Schwingkreise weist ein Ringoszillator eine ungrade Anzahl identischer und sehr einfacher, in Reihe geschalteter Inverterstufen auf, wobei ein Ausgang jeder Stufe an einen Eingang der nächsten Stufe gekoppelt ist, und wobei der Ausgang der letzten Stufe an den Eingang der ersten Stufe gekoppelt ist. In einer Ausführungsform ist jede Stufe ein Inverter mit einem Paar in Reihe geschalteter komplementärer Metalloxid-Halbleiter-Transistoren (MOS-Transistoren), deren Ausgang auf einen hohen Pegel, eine „1", schaltet, wenn ein niedriger Pegel, eine „0", auf deren Eingang angewendet wird, und auf eine „0" schaltet, wenn eine „1" auf deren Eingang angewendet wird. Die Betriebsfrequenz dieser Art Oszillator wird durch die Fortschreitgeschwindigkeit eines Schaltvorgangs von „1" nach „0" und „0" nach „1" von einer Stufe um den Ring zu einer anderen, und durch die Anzahl Stufen bestimmt.
  • Ein in CMOS-Technologie als Teil eines IC-Chips umgesetzter herkömmlicher Ringoszillators kann seine eigene Betriebsfrequenz innerhalb eines sehr breiten Frequenzbereichs aufweisen. So kann beispielsweise bei einem gegenwärtig als Teil eines CMOS-IC-Chips hergestellten Ringoszillators der Unterschied in der Frequenz des Oszillators eines Chip zu der Frequenz des Oszillators eines anderen, angeblich identischen Chips so viel wie 3 zu 1 betragen. Dieser große Betriebsfrequenzbereich wird durch dem Herstellungsprozess inhärente physikalische und dimensionale Variationen und durch normale Änderungen der Temperatur und der Versorgungsspannung verursacht. Wenn eine präzise zeitliche Abstimmung einer Schaltung erfordert ist (z. B. Frequenzgenauigkeit auf ein paar Prozent), kann ein derartiger breiter Frequenzbereich offensichtlich nicht toleriert werden.
  • Es ist wünschenswert, über einen CMOS-Ringoszillator zu verfügen, der relativ kostengünstig ist und dessen Frequenz auf einen erwünschten Genauigkeitsgrad festgesetzt werden kann. Die vorliegende Erfindung stellt eine effektive und kostengünstige Lösung dieses Problems der Genauigkeit bei der Betriebsfrequenz von Ringoszillatoren bereit.
  • US-A-5136260 offenbart ein Ringoszillatorsystem, das eine einzelne Bezugstaktgeberfrequenz verwendet, um einen oder mehrere Oszillatoren zur Erzeugung einer oder mehrerer unterschiedlicher, variabler Frequenzen zu steuern. Die Bezugstaktgeberfrequenz ist festgelegt, und die Frequenz des Oszillatorausgangs wird durch einen „Zählungsdividierfaktor" 1/N, der seinerseits durch ein Frequenzfestsetzsignal festgesetzt wird, bestimmt. Ein Zähler setzt die Frequenz des Oszillatorausgangs abwärts um. Ein Phasenvergleicher vergleicht die Phase des abwärts umgesetzten Signals mit der Bezugstaktgeberfrequenz und erzeugt Steuersignale auf der Grundlage dieses Vergleichs. Die Steuersignale steuern eine Ladepumpe, die die Ausgangsfrequenz des Oszillators steuert.
  • „Halbleiterschaltungstechnik", ISBN 3-540-16720-X, 8. Ausgabe, Springer-Verlag New York Heidelberg Berlin, Seiten 827–828, offenbart eine bestimmte Art Phasendetektor, der zum Erkennen von Phasenverschiebungen, die größer als eine einzelne Oszillation sind, geeignet ist. Der Phasendetektor erzeugt positive Impulse, deren Dauer gleich dem Zeitunterschied zwischen den Nulldurchgängen des ersten und zweiten Eingangssignals ist.
  • US-A-5182528 offenbart einen Frequenzsynthetisator, der einen Mikrocomputer zum Steuern der Ausgangsfrequenz umfasst.
  • Zusammenfassung der Erfindung
  • Die Erfindung stellt ein Oszillatorsystem, wie in Anspruch 1 definiert, und ein Verfahren zum Steuern der Betriebsfrequenz eines Ringoszillators, wie in Anspruch 5 definiert, bereit.
  • In einer darstellenden Ausführungsform der Erfindung wird ein Oszillatorsystem bereitgestellt, das als Teil eines Chips mit integrierter Schaltung (IC-Chip) gänzlich in CMOS-Technologie umgesetzt ist. Das Oszillatorsystem beinhaltet einen Ringoszillator (ROSC), eine Einheit aus logischem Zähler und Komparator (LCC), eine Vorspanneinheit, einen Multiplexer und einen Speicher. Die Betriebsfrequenz des Ringoszillators wird durch einen festsetzbaren Vorstrom, der durch die Vorspanneinheit auf ihn angewendet wird, automatisch sehr genau gesteuert. Letztere wird ihrerseits durch die LCC-Einheit, die anfangs läuft, um die Frequenz des ROSC mit der eines externen Bezugstaktgebersignals (REF CLOCK) zu vergleichen, gesteuert. Wenn die Frequenz des ROSC langsamer ist als die des Bezugstaktgebersignals, steuert der LCC die Vorspanneinheit automatisch, um den auf den ROSC angewendeten Strom um eine ausgewählte Anzahl kleiner digitaler Inkremente zu erhöhen, um dadurch seine Frequenz bis zur Übereinstimmung mit der des Bezugstaktgebers zu erhöhen. Umgekehrt, wenn die Frequenz des ROSC höher ist als die des Bezugstaktgebers, wird der Vorstrom automatisch um eine geeignete Anzahl kleiner schrittartiger Inkremente reduziert und reduziert dadurch die Frequenz des Oszillators (ROSC), bis sie mit der des Bezugstaktgebers übereinstimmt. Somit kann die Frequenz des Ringoszillators durch das Erhöhen oder Reduzieren des auf ihn angewendeten Vorstroms in kleinen Inkrementen mit der des Bezugstaktgebers präzise in Übereinstimmung gebracht werden. Wenn der Vorstrom auf den Wert eingestellt worden ist, der eine Betriebsfrequenz des Ringoszillators ergibt, die mit der Frequenz des Bezugstaktgebersignals genau übereinstimmt, werden die digitalen Einstellwerte der Vorspanneinheit, die den Vorstrom steuern, in den Speicher eingegeben, und die Verbindung zum Bezugstaktgebersignal wird unterbrochen. Selbst wenn die Hauptstromverbindung für den IC-Chip und das Oszillatorsystem unterbrochen ist, behält der Speicher danach die angemessenen digitalen Einstellwerte für die Vorspanneinheit, so dass nach der Wiederherstellung der Stromverbindung der notwendige Wert des Vorstroms wieder auf den Ringoszillator angewendet wird, um die benötigte Oszillationsfrequenz zu erzeugen. Somit läuft der Ringoszillator danach innerhalb sehr enger Grenzen auf der zuvor durch den Bezugstaktgeber bestimmten Frequenz.
  • Der ROSC ist in den IC-Chip integriert, und daher besteht ein zusätzlicher Schutz gegen das einfache Bestimmen seiner exakten Betriebsfrequenz durch eine nicht autorisierte Person. Kenntnis der Frequenz könnte jemanden befähigen, nicht autorisierten Zugriff auf vertrauliche Informationen wie etwa einen Kabelfernsehkanal für Gebührenfernsehen zu erlangen.
  • Das vorliegende Oszillatorsystem erlaubt das automatische, sofortige und sehr genaue Festsetzen der Frequenz des Ringoszillators auf jedem IC-Chip, obwohl Herstellungstoleranzen und Komponentenvariationen andererseits beträchtliche Unterschiede zwischen ihren jeweiligen, nicht korrigierten Frequenzen verursachen würden (z. B. typischerweise um mehr als 2 zu 1).
  • Ein besseres Verständnis der Erfindung zusammen mit einer vollständigeren Wertschätzung ihrer wichtigen Vorteile wird am Besten aus einem Studium der folgenden Beschreibung, die zusammen mit den begleitenden Zeichnungen und Ansprüchen gegeben wird, erlangt.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Darstellung eines erfindungsgemäßen Oszillatorsystems, in Form eines Blockschaltbilds;
  • 2 ist eine schematische Darstellung eines in dem Oszillatorsystem aus 1 verwendbaren Ringoszillators (ROSC);
  • 3 ist eine schematische Darstellung einer in dem Oszillatorsystem aus 1 verwendbaren Vorspanneinheit;
  • 4 ist eine schematische Darstellung einer in dem Oszillatorsystem aus 1 verwendbaren Einheit aus logischem Zähler und Komparator (LCC), in Form eines Blockschaltbilds;
  • 5 zeigt, wie 5A und 5B zusammenhängen; 5A und 5B zeigen einen detaillierten Schaltplan eines in dem Oszillatorsystem aus 1 verwendbaren Ringoszillators (ROSC);
  • 6 zeigt, wie 6A und 6B zusammenhängen; 6A und 6B zeigen einen detaillierten Schaltplan einer in dem Oszitlatorsystem aus 1 verwendbaren Vorspanneinheit.
  • 7 zeigt ein detailliertes Schaltbild einer zur Durchführung der Funktionen einer Steuerlogik-Einheit und eines Minimumzählungsdetektors aus 4 verwendbaren logischen Schaltung; und
  • 8 zeigt, wie 8A und 8B zusammenhängen; 8A und 8B zeigen ein detailliertes Schaltbild einer logischen und schaltenden Schaltung, die einen anderen Teil des logischen Zähler-Komparators (LCC) bilden.
  • Detaillierte Beschreibung
  • Nun wird Bezug auf 1 genommen, in der in Form eines Blockschaltbilds ein erfindungsgemäßes Oszillatorsystem 12 (innerhalb eines Rechtecks aus einer durchgezogenen Linie gezeigt), das einen über eine Leitung 18 an den Schaltkreis 14 gekoppelten Ausgang aufweist, gezeigt ist. Das Oszillatorsystem 12 erzeugt auf der Leitung 18 ein Signal mit einer von dem Schaltkreis 14 benötigten Frequenz. Eine Batterie 32 wird gezeigt, die durch eine positive Klemme davon an einen Speicher 24 des Oszillators 12 gekoppelt ist.
  • Das Oszillatorsystem 12 beinhaltet einen Ringoszillator (ROSC) 16, eine Vorspanneinheit 36, einen Multiplexer (MUX) 26, den Speicher 24 und einen logischen Zähler-Komparator (LCC) 20. Die Leitung 18 koppelt auch einen Ausgang des Ringoszillators 16 an einen Eingang des LCC 20. Ein Ausgang des LCC 20 ist über eine gemeinsame Leitung 22 an einen Eingang des Speichers 24 und an einen Eingang des Multiplexers (MUX) 26 gekoppelt. Der Speicher 24 ist über eine Leitung 28 mit einem anderen Eingang des MUX 26 verbunden. Die Batterie 32 gewährleistet das Rückhalten von Daten in dem Speicher 24, wenn der Fremdstrom zum Oszillatorsystem 12 unterbrochen wird. Der Speicher 24 könnte eine nichtflüchtige Art Speicher sein und würde keine Batterie 32 erfordern, um gespeicherten Speicherinhalt für eine nützliche Zeitspanne zurückzuhalten. Ein Ausgang des MUX 26 ist über eine Mehrleiterleitung 34 mit der Vorspanneinheit 36 verbunden, die ihrerseits über eine Leitung 40 mit dem ROSC 16 verbunden ist. Während des Betriebs des Oszillatorsystems 12 fließt ein Strom I-bias von einem Ausgang der Vorspanneinheit 36 über eine Leitung 40 zu einem Eingang des ROSC 16.
  • Der Strom I-bias steuert die Betriebsfrequenz des ROSC 16. Das Oszillatorsystem 12 weist ein Paar Stromversorgungsklemmen 44 und 45 auf, mit denen Fremdspannungen, wie etwa +VDD bzw. Erde, selektiv verbunden werden. Ähnlich weist das Oszillatorsystem 12 eine Klemme 46 (REF CLOCK) auf, mit der ein externes Bezugstaktgebersignal (nicht gezeigt), das eine vorgewählte Frequenz aufweist, selektiv verbunden werden kann. Die Klemme 46 ist über eine Leitung 48 mit einem Eingang des LCC 20 verbunden. Das Oszillatorsystem 12 weist auch eine Klemme 52 auf, auf die ein externes „MUX SELECT-" Signal selektiv angewendet werden kann, um den Einstellwert des MUX 26 über eine Leitung 54 zu steuern. Wenn der MUX 26 temporär auf eine Position festgesetzt ist, wendet er digitale Steuerdaten von dem LCC 20 direkt auf die Vorspanneinheit 36 an. Wenn der MUX 26 auf eine andere (Langzeit-) Position festgesetzt ist, wendet er den Inhalt des Speichers 24 auf die Vorspanneinheit 36 an. Der Inhalt des Speichers 24 ist dasselbe wie die digitalen Steuerdaten von dem LCC 20 sofort nach einem Kalibrierungsprozess (hiernach beschrieben). Der Kalibrierungsprozess wird durch ein Startsignal (von einer nicht gezeigten Quelle), das auf eine Klemme (CNTR START) 55 und über eine Leitung 56 auf den LCC 20 angewendet wird, initiiert. Eine Klemme 132 ist über eine Leitung 130 an die Vorspanneinheit 36 gekoppelt. Während des Betriebs des Oszillatorsystems 12 wird ein Strom I-OSC in der Vorspanneinheit 36 etabliert, der über die Leitung 130 in die Klemme 132 fließt. Eine Konstantstromquelle (nicht gezeigt) ist an die Klemme 132 gekoppelt und ist typischerweise ein Bandabstand-Stromgenerator, der einen Konstantstrompegel über verwendbare Bereiche im Wesentlichen unabhängig von der Stromversorgung und Temperaturvariationen erzeugt.
  • Das Oszillatorsystem 12 wird typischerweise in einem Chip mit integrierter Schaltung gebildet. Der Schaltkreis 14 kann wahlweise auf demselben Chip mit integrierter Schaltung wie das Oszillatorsystem 12 gebildet werden und kann den größten Teil des Chips beinhalten. In einer bevorzugten Ausführungsform ist das Oszillatorsystem 12 in einem Chip mit integrierter Schaltung unter Verwendung von CMOS-Komponenten gebildet, und der Schaltkreis 14, der auch CMOS-Komponenten verwenden würde, ist auch in demselben Chip mit integrierter Schaltung gebildet. Die Funktion des Schaltkreises 14 wird durch die Anwendung, für die er entworfen wurde, bestimmt. Das Oszillatorsystem 12 stellt zeitliche Abstimmung oder Synchronisation über die Leitung 18 an den Schaltkreis 14 bereit.
  • Eine Übersicht über die Funktion des Oszillatorsystems 12 ist wie folgt. Wenn Fremdstrom (+VDD und Erde) auf die Klemmen 44 bzw. 45 des Oszillatorsystems 12 angewendet wird, schwingt der ROSC 16 auf einer Frequenz, die von seiner Grundauslegung bestimmt wird. Diese Frequenz wird durch Variablen, wie etwa Spannung und Temperatur, durch physikalische und dimensionale Unterschiede aufgrund von Herstellungstoleranzen und durch einen von der Vorspanneinheit 36 über die Leitung 40 angewendeten Steuerstrom gesteuert. Wegen dieser Faktoren und ohne jede Steuerung des Stroms von der Vorspanneinheit 36 kann der ROSC 16 auf einer Frequenz laufen, die sich von der für den Betrieb des Schaltkreises 14 erwünschten Frequenz stark unterscheidet.
  • Der ROSC 16 ist derartig gestaltet, dass die Frequenz des ROSC 16 auf einen erwünschten Wert (innerhalb ein paar Prozent) eingestellt werden kann, indem der Steuerstrom auf der Leitung 40 oberhalb oder unterhalb eines Median- oder Nominalwerts inkrementiert wird. Um diese Einstellung vorzunehmen, ist ein Bezugstaktgeber (nicht gezeigt), der präzise auf der erwünschten Frequenz läuft, an die „REF CLOCK"-Klemme 46 gekoppelt. Wenn ein Startsignal auf die Klemme 55 angewendet wird, beginnt der Kalibrierungsprozess, und die LCC-Einheit 20 vergleicht die Frequenz des Bezugstaktgebers automatisch mit der des ROSC 16. Wenn die Frequenz des ROSC 16 höher ist als die des Bezugstaktgebers, erreicht die Zählung der Zeitspannen (Zyklen) der Oszillation des ROSC 16, die zu einer festgesetzten Zeit starten, eine vorbestimmte Anzahl (z. B. „1") etwas früher als die Zählung der Zeitspannen des Bezugstaktgebers. Wenn die Frequenz des ROSC 16 andererseits niedriger ist als die des Bezugstaktgebers, erreicht die Zählung der Zeitspannen des Bezugstaktgebers eine vorbestimmte Anzahl (z. B. „1") etwas früher als die Zählung der Zeitspannen des ROSC 16. In beiden Fällen wird dann der Unterschied der Anzahl der zwischen den beiden Frequenzen gezählten Zyklen erkannt und innerhalb des LCC 20 decodiert. Der LCC 20 wendet dann gemäß einem vorgewählten Algorithmus über die gemeinsame Mehrleiterleitung 22 durch den MUX 26 eine Anzahl getrennter digitaler „Ein-" oder „Aus-" Signale auf die Vorspanneinheit 36 an. Zu derselben Zeit werden diese digitalen Signale auch dem Speicher 24 bereitgestellt und in ihm gespeichert.
  • Die digitalen Signale aus dem LCC 20 steuern die Einstellwerte der entsprechenden Schalter (hier nicht gezeigt, aber in 3 gezeigt und hiernach detailliert beschrieben) innerhalb der Vorspanneinheit 36. Auf diese Weise wird der von der Vorspanneinheit 36 über die Leitung 40 auf den ROSC 16 angewendete Steuerstrom auf einen Wert festgesetzt, der die Übereinstimmung der Betriebsfrequenz des ROSC 16 mit der Frequenz des Bezugstaktgebers (innerhalb von ein paar Prozent) bewirkt. Dieselben digitalen Signale aus dem LCC 20 werden in der Speichereinheit 24 gespeichert, so dass, selbst wenn die Hauptstromverbindung zum Oszillatorsystem 12 unterbrochen und der Bezugstaktgeber entfernt wird, diese digitalen Signale automatisch wieder von der Speichereinheit 24 durch den MUX 26 auf die Vorspanneinheit 36 angewendet werden und der korrekte Wert des Steuerstroms wieder auf die Leitung 40 angewendet wird, wenn die Stromverbindung wieder hergestellt ist. Der ROSC 16 läuft somit auf der erwünschten Frequenz (d. h. der des Bezugstaktgebers, selbst wenn er nicht mehr vorliegt).
  • Das Oszillatorsystem 12 ist vollautomatisch und sehr genau. Der Vorgang des Frequenzvergleichs innerhalb des LCC 20 und des Festsetzens des Steuerstroms auf der Leitung 40 zum ROSC 16 dauert nur einen kleinen Bruchteil einer Sekunde. Dies wird Kalibrierungsprozess genannt. Nachdem einmal die Frequenz des ROSC 16 festgesetzt worden ist, bleibt sie auf der Frequenz des Bezugstaktgebers festgesetzt, bis sie, wenn erwünscht, durch das Wiederholen des oben beschriebenen Prozesses eines Vergleichs mit einem Bezugstaktgeber (Kalibrierungsprozess) neu festgesetzt wird, indem ein neues CNTR START-Signal auf die Klemme 55 und die Bezugstaktgeberfrequenz auf die Klemme 46 angewendet wird.
  • Nun wird Bezug auf 2 genommen, in der eine darstellende Ausführungsform des ROSC 16 aus 1 in der Form eines Grundschemas gezeigt ist. Zusätzliche Details werden hiernach angegeben werden. Wie hier gezeigt, weist der ROSC 16 „n" im Wesentlichen identische Schaltstufen 60 auf (wobei nur Stufe 1, Stufe 2 und Stufe „n" gezeigt sind). Einander entsprechenden Elementen in jeder Stufe 60 werden dieselben Bezugsnummern gegeben. Der Eingangssteuerstrom von der Vorspanneinheit 36, der über die Leitung 40 auf den ROSC 16 angewendet wird, ist hier als „I-bias" gekennzeichnet. Jede Schaltstufe 60 beinhaltet einen Konstantstromgenerator 62, wobei der von ihm ausgehende Strom durch „I-bias" gesteuert wird. Der Strom von dem Generator 62 fließt in die Richtung eines Pfeils 65. Der Stromgenerator 62 ist mit einem Schalter 66, der eine mit dem Stromgenerator 62 verbundene obere Klemme 67 aufweist und eine mit der Erde verbundene untere Klemme 68 aufweist, in Reihe geschaltet. Ein Kondensator 70, der zur folgenden (nächsten) Stufe gehört und parallel zum Schalter 66 geschaltet ist, weist eine obere Elektrode 72 auf, die mit der Klemme 67 verbunden ist, und weist eine untere Elektrode 74 auf, die mit der Klemme 68 (Erde) geschaltet ist. Parallel zum Kondensator 70 ist eine Impedanz 78, die die Impedanz eines Transistors (hier nicht gezeigt), der zeitweise „ein" und zu anderen Zeiten „aus" ist, repräsentiert. Ein Ausgang jeder der „n" Stufen ist über einen Leiter 86 an einen Eingang der nächsten Stufe gekoppelt, wobei der Ausgang der „n-ten" Stufe an den Eingang der ersten (1) Stufe gekoppelt ist. Diese und andere Elemente des ROSC 16 werden hiernach detailliert beschrieben werden.
  • Der Schalter 66 der Stufe 1 der Schaltstufen 60 ist als Beispiel in der „offenen" Position gezeigt, die hier durch die Position einer durchgezogenen Linie 82 angegeben wird. Wie hiernach erklärt werden wird, sind diese Schalter 66 in Wirklichkeit Transistoren (hier nicht gezeigt). Es wird bemerkt, dass in dem hier gegebenen Beispiel der Schalter 66 der Stufe 2 in der „geschlossenen" Position (angegeben durch die Position der durchgezogenen Linie 82) ist und so weiter bis zur Stufe „n", in der die Position des Schalters 66 geschlossen ist (angegeben durch die Position der Linie 82). Die Anzahl „n" der Stufen 60 ist immer „ungerade" (vergleiche 2).
  • In einer bevorzugten Ausführungsform repräsentiert der Kondensator 70 jeder Stufe 60 die Interelektroden-Parasitärkapazitäten von Transistoren (hier nicht gezeigt), die mit jener Stufe in Verbindung stehen. Obwohl der Kondensator 70 typischerweise sehr klein ist (z. B. Femtofarad), beeinflusst er nichtsdestoweniger die Schaltzeit jeder Stufe 60 im Wechseln von „aus" (digital „0") zu „ein" (digital „1") und umgekehrt (Entladezeit ist genauso wichtig wie Aufladezeit). Wenn der Schalter 66 der Stufe 1 anfangs von geschlossen auf offen geschaltet wird, sind die Ladung und Spannung auf dem Kondensator 70 der Stufe 2 somit im Wesentlichen null (digitale „0"). Wenn der Aufladestrom von dem Stromgenerator 62 der Stufe 1 in die Richtung des Pfeils 65 um den nun offenen Schalter 66 zu fließen beginnt, steigen die Ladung und Spannung über dem Kondensator 70 der Stufe 2 zu einem vollen Wert (digitale „1") an, der solange bleibt, wie der Schalter 66 der Stufe 1 offen bleibt.
  • Nach einer kurzen Zeit erreicht die Ladung auf dem Kondensator 70 der Stufe 2 einen Pegel, der das Schalten des entsprechenden Schalters 66 der Stufe 2 von einer offenen zu einer geschlossenen Position verursacht. Wenn der Schalter 66 der Stufe 2 geschlossen wird, wird der Kondensator 70 der Stufe n durch den entsprechenden Schalter 66 der Stufe 2 entladen, und eine digitale „0" wird daraufhin auf diesem entsprechenden Kondensator 70 der Stufe n gespeichert. Wenn die Spannung auf dem Kondensator 70 der Stufe n auf einen genügend niedrigen Pegel (nahe null) gesunken ist, wird der entsprechende Schalter 66 der Stufe n (hier kommt Stufe „n" nach Stufe 2, Stufe 3 ist nicht gezeigt) von einer geschlossenen zu einer offenen Position bewegt, und der entsprechende Kondensator 70 der ungeraden nummerierten Stufe 60 wird zu einer digitalen „1" aufgeladen. Diese aufeinander folgende Bewegung der entsprechenden Schalter 66 und das Aufladen und Entladen der entsprechenden Kondensatoren 70 der Stufen 60 schreitet in einer kumulativen Zeit durch die Reihe von Stufen 60 von der ersten zur letzten (Stufe „1" zu Stufe „n") fort.
  • Stufe „n" ist über eine Leitung 90 mit einem Eingang eines Pufferverstärkers 92 verbunden, dessen Ausgang an eine Leitung 18 (vergleiche 1), in der das Taktgeberausgangssignal (CLKO) des ROSC 16 produziert wird, gekoppelt ist. Ein Schaltsignal aus Stufe „n" wird über den entsprechenden Leiter 86 auf den Schalter 66 der Stufe 1 angewendet. Wenn der Schalter 66 der Stufe „n" auf „offen" schaltet, um eine digitale „1" zu speichern, schaltet der Schalter 66 der Stufe 1 nach kurzer Verzögerung auf eine „geschlossene" Position, wodurch effektiv eine digitale „0" in Stufe 1 gespeichert wird. Wenn der Schalter 66 der Stufe „n" auf geschlossen schaltet, wodurch eine „0" in Stufe „n" gespeichert wird, schaltet der Schalter 66 der Stufe 1 auf eine „offene" Position und so weiter in Abfolge um den Ring der Stufen 60.
  • Der Fachmann wird verstehen, dass die für den entsprechenden Kondensator 70 einer Schaltstufe 60 erforderliche Zeit zum Aufladen zu einer digitalen „1" oder zum Entladen zu einer digitalen „0" durch den gesteuerten Schalter 66 unter anderem eine Funktion der Amplitude des Aufladestroms ist, der auf ihn durch den entsprechenden Stromgenerator 62 jener Stufe angewendet wird. Dieser Strom von dem Generator 62 wird durch den I-bias-Strom gesteuert. Ein wichtiges Merkmal der Erfindung ist das genaue Einstellen der Betriebsfrequenz des ROSC 16 (Ausgabesignal CLKO) durch das Steuern der Amplitude des I-bias-Stroms. Dies wird hiernach detaillierter erklärt werden. Somit wird die Frequenz des Ausgangssignals CLKO des ROSC 16 automatisch elektronisch gesteuert, um (innerhalb ein paar Prozent) mit der Frequenz eines Bezugstaktgebers übereinzustimmen, trotz Variationen bei Schaltungskomponenten und normalen Betriebsänderungen bei der Versorgungsspannung und Temperatur.
  • Nun wird Bezug auf 3 genommen, in der eine darstellende, verkürzte, schematische Form der Vorspanneinheit 36 aus 1 gezeigt ist. Der Ausgangssteuerstrom I-bias von der Vorspanneinheit 36 wird über die Leitung 40 auf den ROSC 16 angewendet (vergleiche auch 1 und 2). Die Vorspanneinheit 36 beinhaltet eine Anzahl Stromstufen „I-1" bis „I-N", wobei jede Stromstufe allgemein bei 100 angegeben wird, und eine Stromspiegeleinheit (CM-Einheit) 102, die auch als ein Stromteiler dient. Diese „N" Stromstufen 100 (von denen nur drei, I-1, I-2 und I-N, gezeigt sind) sind typischerweise miteinander identisch, und korrespondierende Elemente jeder der Stufen 100 weisen dieselben entsprechenden Bezugsnummern auf.
  • Jede Stromstufe 100 beinhaltet eine Reihenschaltung eines ersten Stromgenerators 104, eines ersten (oberen) Schalters 106 (offen gezeigt), eines zweiten (unteren) Schalters 108 (offen gezeigt) und eines zweiten Stromgenerators 110. Der Schalter 106 weist eine obere Klemme 112, die mit dem Generator 104 verbunden ist, und eine untere Klemme 114, die mit der Leitung 40 und mit einer Klemme 134 verbunden ist, auf. Strom fließt von dem ersten Generator 104 (wenn der Schalter 106 geschlossen ist) in die Richtung eines Pfeils 116. Der untere Schalter 108 weist eine obere Klemme 120, die mit der Leitung 40 und mit der Klemme 134 verbunden ist, und eine untere Klemme 122, die mit zweiten Generator 110 verbunden ist, auf. Strom fließt von dem Generator 110 (wenn der Schalter 108 geschlossen ist) abwärts zur Erde in die Richtung eines Pfeils 124. Alle oberen Schalter 106 und die unteren Schalter 108 der Stufen I-1 bis I-N können zur gleichen Zeit offen sein (wie hier gezeigt), aber wann immer ein beliebiger oberer Schalter 106 geschlossen ist, sind alle unteren Schalter 108 offen, und umgekehrt. Wenn somit ein oberer Schalter 106 einer beliebigen Stromstufe 100 geschlossen ist, fließt der Strom von dem entsprechenden Stromgenerator 104 in die Richtung des Pfeils 116 in die Leitung 40, und alle unteren Schalter 108 sind offen. Wenn ein unterer Schalter 108 einer beliebigen Stromstufe 100 geschlossen ist, fließt Strom von dem entsprechenden unteren Stromgenerator 110 in die Richtung des Pfeils 124 aus der Leitung 40 zur Erde. Zu diesem Zeitpunkt sind alle oberen Schalter 106 offen.
  • Die CM-Einheit 102 ist über eine Leitung 130 mit einer Eingangsklemme 132 verbunden. Ein Rückwärtsstrom „I-OSC", der selbst unter normalen Spannungsversorgungsvariationen und Temperaturvariationen sehr konstant bleibt, wird von einer Stromquelle (nicht gezeigt) auf die Eingangsklemme 132 angewendet. Der Strom „I-OSC" fließt in die Richtung eines Pfeils 133. Die CM-Einheit 102 wendet auf die Klemme 134 einen Konstantstrom „I-0" an, der in die Richtung eines Pfeils 136 in die Leitung 40 fließt. Der Strom „I-0" kann, zum Beispiel, eine dem „I-OSC" gleiche Amplitude aufweisen und ist sehr stetig. Die CM-Einheit 102 steuert die Amplitude der entsprechenden Ströme (wie hiernach detailliert erklärt werden wird) von jedem der oberen Stromgeneratoren 104 und von jedem der unteren Stromgeneratoren 110, wie hier in Bezug auf die oberen Generatoren 104 durch die oberen Pfeile 140 aus gestrichelten Linien und in Bezug auf die unteren Generatoren 110 durch die unteren Pfeile 142 aus gestrichelten Linien angegeben. Es kann, zum Beispiel, acht Stromstufen 100 geben, und jeder Stromgenerator 104 oder 110 kann einen kleinen, exakt bestimmten Bruchteil des durch den CM 102 auf die Leitung 40 angewendeten Stroms „I-0" produzieren.
  • In Abhängigkeit von dem gesteuerten Schließen eines oder mehrerer der oberen Schalter 106 oder alternativ dazu dem Schließen eines oder mehrerer der unteren Schalter 108 der Stromstufen 100, wird Strom entweder auf die Leitung 40 zusätzlich zum Strom „I-0" von der CM-Einheit 102 inkremental hinzugefügt, oder Strom wird von dem Strom auf der Leitung 40 inkremental abgezogen. Der Ausgangsstrom „I-bias" auf der Leitung 40 ist somit der Strom „I-0" mit kleinen, präzise bestimmten inkrementalen Stromadditionen (oder -subtraktionen), die durch die Stromstufen 100 bereitgestellt werden. Die Einstellwerte der oberen Schalter 106 und der unteren Schalter 108 werden, wie hiernach detailliert erklärt werden wird, durch getrennte digitale „Ein-" oder „Aus-" Signale gesteuert, die jeweils auf die Schalter über die Mehrleiterleitung 34 angewendet werden (vergleiche 1). Hier (3) wird die Leitung 34 mit einem oberen Teil 146 mit einem mehrfachen Leiter und einem unteren Teil 148 mit einem mehrfachen Leiter dargestellt.
  • Nun wird Bezug auf 4 genommen, in der eine darstellende Ausführungsform von funktionellen Teilen der LCC-Einheit 20 aus 1 in Blockform gezeigt ist. Der LCC 20 beinhaltet einen Steuerlogikteil (CL- Teil) 200, einen Oszillatorzähler (OC) 202, einen Bezugstaktgeberzähler (RCC) 204, einen Minimumzählungsdetektor (MCD) 206 und einen Teil 208 mit Schalterlogik und Ausgangslatches (SLOL). Separate digitale „Ein-" oder „Aus-" Ausgangssignale aus dem SLOL 208 werden auf die Leitung 22, die hier mit einem oberen Teil 210 mit einem mehrfachen Leiter und einem unteren Teil 212 mit einem mehrfachen Leiter gezeigt ist, angewendet (vergleiche auch 1). Diese digitalen Signale werden über ihre entsprechenden Leiter in der Leitung 22 auf die Speichereinheit 24 und den MUX 26 (vergleiche 1) und dann über getrennte Leiter in der Leitung 34 am Ausgang des MUX 26 auf die Vorspanneinheit 36 angewendet. Diese digitalen Signale aus dem SLOL 208 steuern die entsprechenden Einstellwerte der Schalter 106 und 108 der Stromstufen I-1 bis I-N der Vorspanneinheit 36, wie zuvor erklärt wurde (vergleiche 3).
  • Der CL-Teil 200 des LCC 20 empfängt Signale aus dem ROSC 16 über die Leitung 18 und empfängt Signale aus einem Bezugstaktgeber (nicht gezeigt) über die Leitung 48, die auf die Klemme 46 angewendet werden. Mit einem „Start"-Befehl (CNTR START, auf die Klemme 55 angewendet) wendet der CL-Teil 200 Signale aus dem ROSC über eine Leitung 216 auf den OC 202 an, und wendet Signale aus dem Bezugstaktgeber über eine Leitung 218 auf den RCC 204 an. Die Zähler OC 202 und RCC 204 sind identisch, und jeder stellt eine kumulative Zählung der Anzahl Zyklen bereit, die von dem Moment des Startens der entsprechenden ROSC- und Bezugstaktgebersignale auf die Zähler angewendet werden. Als Beispiel sind die Zähler 202 und 204 8-Bit Binärzähler (auf dem Fachgebiet wohlbekannt), die bis zu 256 Zeitspannen (Zyklen) der auf sie angewendeten oszillierenden Signale zählen können. Die Ausgangszählung des OC 202 wird über eine gemeinsame Mehrleiterleitung 220 auf den MCD 206 und den SLOL 208 angewendet. Die Ausgangszählung des RCC 204 wird über eine gemeinsame Mehrleiterleitung 222 auf den MCD 206 und auf den SLOL 208 angewendet. Am „Start" (wenn CNTR START auf die Klemme 55 angewendet wird) ist jeder Zähler anfangs auf das binäre Äquivalent von dezimal 255 festgesetzt und zählt danach herunter auf null (Minimumzählung). Wenn einer der beiden Zähler OC 202 oder RCC 204 „Null-" Zählung erreicht oder fast erreicht (der andere Zähler weist noch immer eine Nicht-Null-Zählung auf), wird diese null von dem MCD 206 erkannt, der dann der CL 200 über eine Leitung 224 signalisiert, Eingangssignale auf den Leitungen 216 und 218 an die entsprechenden Zähler OC 202 und RCC 204 zu „stoppen". Die entsprechenden Ausgangszählungen des OC 202 und des RCC 204 werden somit „festgehalten", wenn die CL 200 auf ein Null-Zählungssignal aus dem MCD 206 ein „Stop" empfängt. Während die Zähler OC 202 und RCC 204 zählen, werden ihre entsprechenden binären Ausgangszählungen fliegend auf den SLOL 208 angewendet. Der SLOL 208 decodiert die Binärzählungen kontinuierlich und wendet auf einen anschließenden Befehl von der CL 200 über die Leitung 230 hin, wenn die Zählungen „festgehalten" sind, eine ausgewählte Abfolge digitaler „Ein-" oder „Aus-" Ausgangssignale auf die entsprechenden Leiter der Ausgangsleitung 22 an.
  • Bei dem Empfang eines „Stop-" Signals aus dem MCD 206 an die CL 200 bei „Null-" Zählung von dem einen oder anderen Zähler OC 202 oder RCC 204 werden sowohl die null- als auch die Nicht-Null-Zählung „festgehalten" und decodiert. Gleichzeitig signalisiert die CL 200 über eine Leitung 230 dem SLOL 208, getrennte stationäre digitale „Ein-" oder „Aus-" Signale auf die Mehrleiterausgangsleitung 22 „einzuklinken". Die Abfolge dieser digitalen „Ein-" und „Aus-" Signale korrespondiert mit der decodierten Nicht-Null-Zählung gemäß einem vorbestimmten Algorithmus, wie hiernach erklärt werden wird. Wenn die Nicht-Null-Restzählung in dem OC 202 verbleibt, weist der ROSC 16 eine Frequenz auf, die langsamer ist als die des Bezugstaktgebers. Wenn die Nicht-Null-Zählung in dem RCC 204 verbleibt, weist der ROSC 16 eine Frequenz auf, die schneller ist als die des Bezugstaktgebers. Der SLOL 208 kann somit von der „festgehaltenen" binären Nicht-Null-Zählung auf entweder der Leitung 220 oder der Leitung 222 (die Zählung auf der anderen Leitung ist null) schließen, ob er ein oder mehrere digitale „Ein-" Signale auf einen oder mehrere entsprechende Leiter in dem oberen Teil 210 der Ausgangsleitung 22 oder auf einen oder mehrere entsprechende Leiter in dem unteren Teil 212 der Leitung 22 anwenden muss. Die obige Beschreibung des LCC 20 gibt eine Übersicht über seine Organisation und Betriebsweise. Eine weitere Erklärung des Betriebs des LCC 20 und spezifische Details seiner Struktur und Organisation werden hiernach gegeben werden.
  • Nun wird Bezug auf 5A und 5B genommen, in denen ein spezifischer Schaltplan einer bevorzugten Ausführungsform des ROSC 16 aus 1 und 2 gezeigt ist. Der ROSC 16 beinhaltet hier fünf im Wesentlichen identische Schaltstufen „1" bis „5" (eine ungerade Anzahl Stufen), die innerhalb der Felder 300 aus gestrichelten Linien gezeigt sind. Jede Stufe 300 ist hier äquivalent zu einer in 2 schematisch gezeigten Schaltstufe 60. Jede Stufe 300, zum Beispiel Stufe 1, beinhaltet einen P-Kanal-Feldeffekttransistor 302, der in Stromreihe mit einem N-Kanal-Feideffekttransistor 304 geschaltet ist. Ein N-Kanal-Feldeffektransistor 306, dessen Drain und Gate miteinander verbunden sind, um als eine Diode zu arbeiten, ist an den Transistor 304 gekoppelt und befindet sich innerhalb derselben Stufe. Die Transistoren 304 und 306 sind in einer N-Kanal-Stromspiegelanordnung verbunden, deren Betrieb hiernach beschrieben wird. Jeder der Transistoren 302, 304 und 306 weist einen Drain, eine Source und ein Gate auf. Der Drain und die Source können als erster und zweiter oder als zweiter und erster Ausgang des Transistors bezeichnet werden. Den korrespondierenden Elementen in jeder der Stufen 300 sind dieselben entsprechenden Bezugsnummern gegeben worden.
  • Der Transistor 302 weist eine Source-Elektrode 310 auf, die mit einem gemeinsamen Spannungsbus 312, auf den eine Versorgungsspannung +VDD angewendet wird, verbunden ist. Der Transistor 302 weist eine Gate-Elektrode 314 auf, die mit einem Steuerspannungsbus 316 verbunden ist, und weist eine Drain-Elektrode 318 auf, die mit einer Klemme (Knoten) 320 verbunden ist. Der Transistor 304 weist eine Drain-Elektrode 322 auf, die mit der Klemme 320 verbunden ist, weist eine Gate-Elektrode 324 auf, die mit der Klemme 320 der direkt vorhergehenden (ansteuernden) Stufe verbunden ist, und weist eine Source-Elektrode 326 auf, die mit einer Erdsammelschiene 328 verbunden ist. Der Transistor 306 weist eine Drain-Elektrode 330 und eine Gate-Elektrode 332 auf, die beide mit der Klemme 320 der ansteuernden (direkt vorhergehenden) Stufe verbunden sind, und weist eine Source-Elektrode 334 auf, die mit der Erdsammelschiene 328 verbunden ist. Der Transistor 306 ist als eine Diode konfiguriert und wirkt somit als eine Spannungsklammer, die die Spannungsschwankung der Klemme 320 der vorhergehenden ansteuernden Stufe begrenzt. Dies dient der Verminderung unerwünschten Schaltrauschens im Oszillatorsystem 12. Die zu den Transistoren 302 und 304 der ansteuernden Stufe und den Transistoren 306 und 304 der folgenden Stufe gehörige Parasitärkapazität wird mit gestrichelter Linie als Kondensator 329 gezeigt, der eine erste, an die Klemme 320 der ansteuernden Stufe gekoppelte Anode und eine zweite, an die Erdsammelschiene 328 gekoppelte Anode aufweist. Es sei bemerkt, dass die Gate-Elektrode 324 des Transistors 304 in Stufe 2 mit der Klemme 320 der Stufe 1 rückverbunden ist, die Gate-Elektrode 324 des Transistors 304 in Stufe 3 mit der Klemme (Knoten) 320 der Stufe 2 rückverbunden ist, und so weiter bis zur Stufe 5. Die Klemme (Knoten) 320 der Stufe 5 ist über eine Leitung 336 mit dem Gate 324 des Transistors 304 der Stufe 1 verbunden. Somit sind die fünf Stufen 300 des ROSC 16 in einem „Ring" verbunden.
  • Auf der rechten Seite in 5B ist ein P-Kanal-Feldeffekttransistor 346 gezeigt, der eine mit dem Spannungsversorgungsbus 312 verbundene Drain-Elektrode 348 aufweist, eine mit dem Spannungsbus 316 verbundene Gate-Elektrode 350 aufweist und eine Drain-Elektrode 352 aufweist. Ein N-Kanal-Feldeffekttransistor 354 weist eine Drain-Elektrode 356 auf, die sowohl mit der Drain-Elektrode 352 des Transistors 346 als auch mit einer Leitung 358 verbunden ist, weist eine Gate-Elektrode 360 auf, die mit der Gate-Elektrode 324 des Transistors 304 der Stufe 5 verbunden ist, und weist eine Source-Elektrode 362 auf, die mit der Erdsammelschiene 328 verbunden ist. Die Leitung 358 ist mit einem Eingang eines ersten Verstärker-Inverters 364 verbunden und an einen Eingang eines zweiten Verstärker-Inverters 366 gekoppelt, dessen Ausgang an die Ausgangsleitung 18 gekoppelt ist, wo das Ausgangssignal CLKO des ROSC 16 erhalten wird.
  • Auf der linken Seite in 5A ist ein P-Kanal-Feldeffekttransistor 370 gezeigt, der eine mit dem Spannungsbus 312 verbundene Source-Elektrode 372 aufweist und eine Gate-Elektrode 374 und eine Drain-Elektrode 376 aufweist, die beide mit dem Spannungsbus 316 verbunden sind. Ein N-Kanal-Feldeffekttransistor 380 weist eine Drain-Elektrode 382 auf, die sowohl mit der Drain-Elektrode 376 des Transistors 370 als auch dem Spannungsbus 316 verbunden ist, weist eine Gate-Elektrode 384 auf, die mit der I-bias-Stromleitung 40 (vergleiche 2) verbunden ist, und weist eine Source-Elektrode 386 auf, die mit der Erdsammelschiene 328 verbunden ist. Ein N-Kanal-Feldeffekttransistor 390 weist eine Drain-Elektrode 392 und eine Gate-Elektrode 394 auf, die beide gemeinsam mit der Leitung 40 verbunden sind, und weist eine Source-Elektrode 396 auf, die mit der Erdsammelschiene 328 verbunden ist.
  • Der Steuerstrom I-bias fließt von der Leitung 40 in die Richtung eines Pfeils 398 durch den Transistor 390, der als Diode geschaltet ist, und produziert eine Steuerspannung auf dem Gate 384 des Transistors 380, die ihrerseits einen Strom erzeugt, der proportional zu dem durch den Transistor 380 zur Erde fließenden Steuerstrom I-bias ist. Der von dem als Diode geschalteten Transistor 370 durch den Transistor 380 fließende Strom produziert seinerseits eine Spannung auf dem Steuerspannungsbus 316, die verwendet werden kann, um einen zu dem I-bias-Strom proportionalen Strom zu erzeugen. Diese Spannung wird durch den I-bias-Strom präzise gesteuert. Diese Anordnung transformiert den I-bias-Steuerstrom gewissermaßen in eine korrespondierende Steuerspannung auf dem Spannungsbus 316. Der Transistor 370 ist mit den Transistoren 302 der Stufen 300 in einer Stromspiegelanordnung (auf dem Fachgebiet wohlbekannt) verbunden, um entsprechende Ströme in den Transistoren 302 der Stufen 300 proportional zum Strom durch den Transistor 370 zu produzieren. Die Steuerspannung auf dem Spannungsbus 316 wird von dem Strom durch den Transistor 370 bestimmt, der proportional zu dem I-bias-Strom ist und seinerseits die entsprechenden Ströme durch die Transistoren 302 steuert. Als Beispiel kann der Strom durch den Transistor 370 durch den Stromspiegel, der die N-Kanal-Transistoren 390 und 380 beinhaltet, so festgesetzt werden, dass er dem I-bias-Strom gleicht, und die entsprechenden Ströme durch die Transistoren 302 der Stufen 300 können alle gleich dem Strom durch den Transistor 370 gesetzt werden.
  • Wie in Verbindung mit 2 erklärt wurde, bestimmt der von dem Generator 62 erhältliche Strom zum Aufladen des Lastkondensators 70 einer Stufe 60, wenn sein entsprechender Schalter 66 geöffnet ist, die Zeit, die zum Aufladen des Kondensators 70 zum vollen Wert erforderlich ist. Wenn der Schalter 66 geschlossen ist, ist der Entladestrom auch zum von dem Generator 62 erhältlichen Strom proportional (durch die Tätigkeit der N-Kanal-Stromspiegeltransistoren 306 und 304) und bestimmt die Entladezeit. In 5A und 5B ist kein eigentlicher Kondensator gezeigt, und es versteht sich, dass das Äquivalent des Kondensators 70 (2) die Interelektroden-Kapazität von der Klemme (Knoten) 320 zur Erde für jede Stufe 300 ist. Die Transistoren 304 der Stufen 300 aus 5A und 5B korrespondieren den Schaltern 66 (2), und die Transistoren 306 aus 5A und 5B korrespondieren den Impedanzen 78 (2). Der Transistor 302 jeder Stufe 300 aus 5A und 5B korrespondiert dem Stromgenerator 62 (2). Der entsprechende, von dem Transistor 302 jeder Stufe 300 erhältliche Strom wird von dem I-bias-Strom durch die Spannung auf dem Steuerspannungsbus 316 gesteuert.
  • In einer bevorzugten Ausführungsform wird die Größe des Transistors 306 halb so groß wie die des Transistors 304 gesetzt, so dass, wenn der Transistor 304 eingeschaltet ist, er einen Strom leiten will, der zweimal so groß wie der des Transistors 306 ist. Der Strom durch den Transistor 306 ist gleich dem Strom im Transistor 302 der vorhergehenden Stufe. Wenn der Transistor 304 eingeschaltet wird, nimmt er somit allen Strom von dem Transistor 302, und mehr, was dazu beiträgt, das Potential des Knotens 320 schnell auf fast null (Erdpotential) zu senken. Dies entlädt den Kondensator 329 und führt dazu, dass eine digitale „0" in der bestimmten Stufe 300 gespeichert wird. Wenn der Transistor 304 ausgeschaltet wird, lädt ein gesteuerter Strom von dem Transistor 302 die Lastkapazitäten (Kondensator 329) dieser Stufe 300 in kurzer Zeit zu einem Potential auf, das eine digitale „1" repräsentiert. Dieses Potential ist durch den als Diode geschalteten Transistor 306 auf einen relativ niedrigen Wert (typischerweise nur geringfügig größer als die Schwellenspannung eines N-Kanal-Geräts) geklemmt. Die Auflade- und Entladezeiten der Interelektroden-Kapazitäten (d. h. des Kondensator 329) sind Funktionen der Amplitude des von dem Transistor 302 gelieferten Stroms, wie zuvor erklärt wurde.
  • Von der in 5A und 5B gezeigten Schaltung des ROSC 16 wird ersichtlich, dass, wenn der Transistor 304 der Stufe 1 der Stufen 300 „ein-" geschaltet wird, die entsprechende Spannung des Spannungsknotens 320 in einer gesteuerten Zeit auf nahe Erdpotential (digitale „0") gesenkt wird. Dies senkt seinerseits die Gates 324 und 332 der Transistoren 304 und 306 der nächsten Stufe 300, Stufe 2, auf nahe Erdpotential und verursacht das „Aus-" Schalten des Transistors 304 der Stufe 2. Wenn dies passiert, wird die Klemme 320 (und ihre Interelektroden-Kapazitäten) der Stufe 2 dann (in einer gesteuerten Zeit) von dem Transistor 302 der Stufe 2 auf einen hohen Pegel (eine digitale „1") aufgeladen. Die Stufen 300 können auch „Stromlenkungsinverter" genannt werden. Der ROSC 16 und seine zugehörige Vorspanneinheit 36 laufen gemäß „Stromlenkungslogik". Das Schalten von „1" auf „0" und wiederum von „0" auf „1" von einer Stufe 300 zur nächsten Stufe 300 des ROSC 16 ist kontinuierlich, obwohl jede Stufe 300 bistabil ist. Die für einen Schaltvorgang von einer Stufe zur nächsten erforderliche Zeit (die gesteuert werden kann) und die Anzahl der Stufen (die vorbestimmt ist) bestimmen die Betriebsfrequenz des ROSC 16. Die Funktion des P-Kanal-Transistors 346 und des N-Kanal-Transistors 354 liegt darin, die digitalen Pegel der Stromlenkungslogik in digitale Pegel regulärer CMOS-Logik zu transformieren. Dies wird dadurch erzielt, dass die Größen dieser Transistoren in Bezug aufeinander auf geeignete Weise festgesetzt werden.
  • Nun wird Bezug auf 6A und 6B genommen, in denen eine bevorzugte Ausführungsform der Vorspanneinheit 36 aus 3 gezeigt ist. Die Vorspanneinheit 36 der 6A und 6B beinhaltet acht Stromversorgungsstufen „I-1" bis „I-8", wobei jede Stufe innerhalb eines Feldes aus einer gestrichelten Linie gezeigt ist, allgemein bei 400 angegeben. Die Stufen 400 sind im Wesentlichen miteinander identisch, und korrespondierenden Elementen innerhalb jeder Stufe wurden entsprechende Bezugsnummern gegeben. Jede Stufe 400, zum Beispiel Stufe I-1, weist einen P-Kanal-Feldeffekttransistor 402, einen ersten N-Kanal-Feldeffektschalttransistor 404, einen zweiten N-Kanal-Feldeffektschalttransistor 406 und einen N-Kanal-Feldeffekttransistor 408 auf. Der Transistor 402 weist eine Source-Elektrode 410 auf, die mit einem gemeinsamen Versorgungsspannungsbus (+VDD-Bus) 411 verbunden ist, weist eine Gate-Elektrode 412 auf, die mit einem gemeinsamen Steuerspannungsbus 414 verbunden ist, und weist eine Drain-Elektrode 416 auf. Der Transistor 404 weist eine Drain-Elektrode 418 auf, die mit der Drain-Elektrode 416 des Transistors 402 verbunden ist, weist eine Gate-Elektrode 420 auf, die mit einer Eingangssteuerklemme „P-1" verbunden ist, und weist eine Source-Elektrode 422 auf, die mit einem gemeinsamen Ausgangsstrombus 424 verbunden ist. Der Transistor 406 weist eine Drain-Elektrode 426 auf, die mit dem Ausgangsstrombus 424 verbunden ist, weist eine Gate-Elektrode 428 auf, die mit einer Eingangssteuerklemme „M-1" verbunden ist, und weist eine Source-Elektrode 430 auf, die mit einer Drain-Elektrode 432 des Transistors 408 verbunden ist. Der Transistor 408 weist eine Gate-Elektrode 434 auf, die mit einem gemeinsamen Steuerspannungsbus 436 verbunden ist, und weist eine Source-Elektrode 438 auf, die mit einer gemeinsamen Erdsammelschiene 440 verbunden ist. Es sei bemerkt, dass sich die Eingabeklemmen „P-1" und „M-1" nur auf Stufe I-1 beziehen; Klemmen „P-2" und „M-2" sind auf Stufe I-2 anzuwenden, und so weiter bis zu Klemmen „P-8" und „M-8" für Stufe I-8. Stationäre digitale „Ein-" oder „Aus-" Steuerspannungssignale werden auf entsprechende Klemmen P-1 bis P-8 und M-1 bis M-8 angewendet, wie hiernach erklärt werden wird, um den Pegel des Stroms I-bias festzusetzen.
  • Links in 6A befinden sich ein P-Kanal-Feldeffekttransistor 442, ein P-Kanal-Feldeffektransistor 444, ein P-Kanal-Feldeffekttransistor 446 und ein N-Kanal-Feldeffekttransistor 448. Der Transistor 442 weist eine Source-Elektrode 450 auf, die mit dem Versorgungsspannungsbus 411 verbunden ist, und weist eine Gate-Elektrode 452 und eine Drain-Elektrode 454 auf, die mit der gemeinsamen, mit einer Klemme 132 verbundenen Leitung 130 (vergleiche auch 1 und 3) verbunden sind. Während des Betriebs des Oszillatorsystems 12 wird ein Strom I-OSC in der Vorspanneinheit 36 aus 6A und 6B etabliert, der über die Leitung 130 in die Klemme 132 fließt. Eine Konstantstromquelle (nicht gezeigt) ist an die Klemme 132 gekoppelt und ist typischerweise ein Bandabstand-Stromgenerator, der einen Konstantstrompegel, der über nützliche Bereiche im Wesentlichen unabhängig von Stromversorgung und Temperaturvariationen ist, erzeugt. Der Transistor 444 weist eine Source-Elektrode 458 auf, die mit einer Versorgungsspannungsklemme (+VDD-Klemme) 460 verbunden ist, weist eine Gate-Elektrode 462 auf, die mit der gemeinsamen Leitung 130 verbunden ist, und weist eine Drain-Elektrode 464 auf, die mit dem Ausgangsstrombus 424 verbunden ist. Während des Betriebs der Vorspanneinheit 36 aus 6A und 6B fließt ein Strom I-O durch die Leitung 570 und bildet einen Teil des in der Leitung 40 fließend gezeigten I-bias. Der Transistor 446 weist eine Source-Elektrode 466 auf, die mit einer Spannungsversorgungsklemme (+VDD-Klemme) 468 verbunden ist, weist eine Gate-Elektrode 470 auf, die mit der gemeinsamen Leitung 130 verbunden ist, und weist eine Drain-Elektrode 472 auf, die mit einer Drain-Elektrode 474 des Transistors 448 verbunden ist. Der Transistor 448 weist eine Gate-Elektrode 476 auf, die mit seiner Drain-Elektrode 474 verbunden ist, und weist eine Source-Elektrode 478 auf, die mit einer Erdklemme 479 verbunden ist. Dieselbe Spannung +VDD kann mit dem Bus 411 und den Klemmen 460 und 468 verbunden sein.
  • Rechts von dem Transistor 442, der als Diode geschaltet ist, befindet sich eine Stromteiler-Stromspiegelanordnung, allgemein innerhalb eines Feldes 480 aus einer gestrichelten Linie angegeben. Diese Anordnung 480 beinhaltet vier Transistoren: einen P-Kanal-Feldeffekttransistor 482, einen N-Kanal-Feldeffekttransistor 484, einen P-Kanal-Feldeffekttransistor 486 und einen N-Kanal-Feldeffekttransistor 488. Rechts von dem N-Kanal-Transistor 448 befindet sich eine ähnliche (aber nicht identische) Stromteiler-Stromspiegelanordnung, die innerhalb eines Feldes 490 aus einer gestrichelten Linie gezeigt ist. Die Anordnung 490 beinhaltet vier Transistoren: P-Kanal-Feldeffekttransistoren 492 und 496 und N-Kanal-Feldeffekttransistoren 494 und 498.
  • Der Transistor 482 der Anordnung 480 weist eine Source-Elektrode 502 auf, die mit dem Versorgungsspannungsbus 411 verbunden ist, weist eine Gate-Elektrode 504 auf, die mit einer Leitung 130 verbunden ist, und weist eine Drain-Elektrode 506 auf, die mit einer Drain-Elektrode 508 des Transistors 484 verbunden ist. Der Transistor 484 weist eine Gate-Elektrode 510 auf, die mit der Drain-Elektrode 508 verbunden ist, und weist eine Source-Elektrode 512 auf, die mit einer Erdsammelschiene 514 verbunden ist. Der Transistor 486 weist eine Source-Elektrode 516 auf, die mit dem Versorgungsspannungsbus 411 verbunden ist, und weist eine Gate-Elektrode 518 und eine Drain-Elektrode 520 auf, die beide mit dem Spannungsbus 414 verbunden sind. Der Transistor 488 weist eine Drain-Elektrode 522 auf, die sowohl mit der Drain-Elektrode 520 des Transistors 486 als auch dem Spannungsbus 414 verbunden ist, weist eine Gate-Elektrode 521 auf, die gemeinsam sowohl mit dem Gate 510 als auch dem Drain 508 des Transistors 484 verbunden ist, und weist eine Source-Elektrode 526 auf, die mit der Erdsammelschiene 514 verbunden ist.
  • Der Transistor 492 der Anordnung 490 weist eine Source-Elektrode 530 auf, die mit einem Versorgungsspannungsbus (+VDD-Bus) 532 verbunden ist, und weist eine Gate-Elektrode 534 und eine Drain-Elektrode 536 auf, die beide gemeinsam mit einer Drain-Elektrode 538 des Transistors 494 verbunden sind. Der Transistor 494 weist eine Gate-Elektrode 540 auf, die sowohl mit der Drain-Elektrode 474 als auch der Gate-Elektrode 476 des Transistors 448 verbunden ist, und weist eine Source-Elektrode 542 auf, die mit einer Erdsammelschiene 544 verbunden ist. Der Transistor 496 weist eine Source-Elektrode 546 auf, die mit dem Spannungsversorgungsbus 532 verbunden ist, weist eine Gate-Elektrode 548 auf, die gemeinsam mit sowohl der Gate-Elektrode 534 als auch der Drain-Elektrode 536 des Transistors 492 verbunden ist, und weist eine Drain-Elektrode 550 auf, die gemeinsam sowohl mit einer Drain-Elektrode 552 des Transistors 498 als auch dem Spannungsbus 436 verbunden ist. Der Transistor 498 weist eine Gate-Elektrode 554 auf, die mit der Drain-Elektrode 552 verbunden ist, und weist eine Source-Elektrode 556 auf, die mit der Erdsammelschiene 544 verbunden ist.
  • Der Ausgangsstrombus 424 der Vorspanneinheit 36 ist links mit einer Klemme 560 verbunden, mit der die Leitung 40 (I-bias) verbunden ist. Strom fließt zur Klemme 560 in die durch einen Pfeil 562 angegebene Richtung. Die gemeinsame Leitung 130 ist mit der Klemme 132 verbunden, auf die der Strom „I-OSC" angewendet wird. Strom fließt zur Klemme 132 in die Richtung eines Pfeils 566.
  • Wie zuvor erwähnt, ist der Strom „I-OSC" in Bezug auf die Versorgungsspannung und Temperaturvariationen stetig. Der Fluss dieses Stroms „I-OSC" durch den Transistor 442 etabliert auf der gemeinsamen Leitung 130 eine stabile Spannung, die zur Erzeugung eines zum Strom „I-OSC" proportionalen Stroms verwendet werden kann. Die gemeinsame Leitung 130 ist mit dem Gate 504 des Transistors 482 verbunden, der einen Teil der Stromteiler-Stromspiegelanordnung 480 bildet. Die Spannung auf der Leitung 130 erzeugt einen Strom, der zum Strom I-OSC, der in Reihe durch den Transistor 482 und den als Diode geschalteten und als Stromquelle dienenden Transistor 484 fließt, proportional ist. Der Strom durch den Transistor 488 wird durch seine Gate-Elektrode 521 gesteuert, die mit den Drains 506 und 508 der Transistoren 482 bzw. 484 verbunden ist und proportional zum Strom I-OSC ist. Der Transistor 488 ist mit dem Transistor 486, der als eine Stromquelle als Diode geschaltet ist, in Reihe geschaltet. Der Transistor 486 ist über den Spannungsbus 414 in einer Stromspiegelanordnung mit den entsprechenden Transistoren 402 der Stufen I-1 bis I-8 verbunden. Die Größen der Transistoren 482, 484, 486 und 488 der Anordnung 480 und die Größen der Transistoren 402 stehen zu der Größe des Transistors 442 in einem derartigen Verhältnis, dass die Amplitude des von jedem Transistor 402 bereitgestellten Stroms ein vorbestimmter kleiner Bruchteil der Amplitude des Strom „I-OSC" ist. Dies wird hiernach weiter erklärt werden.
  • Die Spannung auf der Leitung 130 steuert den Strom durch den Transistor 444, wobei die Leitung mit dem Gate 462 des Transistors 444 verbunden ist. Dieser Strom, der als „I-0" bezeichnet wird, fließt in die Richtung eines Pfeils 570 in den Steuerstrombus 424. Die Größe des Transistors 444 in Bezug auf die des Transistors 442 ist derart, dass die Amplitude des „I-0" zum Beispiel der des „I-OSC" gleicht.
  • Die Spannung auf der Leitung 130, die mit dem Gate 470 des Transistors 446 verbunden ist, erzeugt einen Strom, der zu dem Strom I-OSC proportional ist und der in Reihe durch diesen Transistor 446 und den als Diode geschalteten Transistor 448 fließt. Diese Transistoren steuern den Betrieb der Stromteiler-Stromspiegelanordnung 490 gemäß dem Strom „I-OSC". Die Gate-Elektrode 540 des Transistors 494 ist mit der gemeinsamen Verbindung der Drain-Elektroden 472 und 474 der Transistoren 446 und 448 verbunden. Der Transistor 494 ist mit dem als Diode geschalteten Transistor 492 in Reihe geschaltet, und der Strom durch sie ist proportional zum Strom I-OSC. Die entsprechenden Drain-Elektroden 536 und 538 der Transistoren 492 und 494 sind gemeinsam mit den Gate-Elektroden 548 und 534 der Transistoren 496 bzw. 492 verbunden. Der Vorspannpegel der Gate-Elektrode 548 wird zur Erzeugung eines Stroms durch den Transistor 496 verwendet, der zum Strom durch den als Diode geschalteten Transistor 492 proportional ist, wobei der Strom auch durch den Transistor 498 fließt. Der Transistor 498 ist als eine Stromquelle als Diode geschaltet und bildet durch den Steuerspannungsbus 436 einen Stromspiegel für die entsprechenden Transistoren 408 der Stufen I-1 bis I-8. Der entsprechende, durch jeden der Transistoren 408 produzierte Strom ist ein vorbestimmter kleiner Bruchteil des Stroms I-OSC. Die Amplituden der getrennten Ströme durch die entsprechenden Transistoren 402 und 408 werden nach Gesichtspunkten bestimmt, die hiernach erklärt werden werden. Diese getrennten Ströme werden dem Strom „I-0" auf der Vorstromausgangsleitung 424 (und der Leitung 40) inkremental hinzugefügt oder von diesem subtrahiert, um einen Nettostrom „I-bias" zu produzieren, wie zuvor erklärt wurde (3).
  • Die unten aufgeführte Tabelle I wird bereitgestellt, um die Beziehungen zwischen den Werten der Oszillatorzeitspanne (Tpo) in Nanosekunden (ns), der Frequenz (fo) in Megahertz (MHz) des ROSC 16 und dem Strom I-bias in Mikroampere (μA) zu zeigen. In einer typischen darstellenden Ausführungsform beträgt die Hochspannung +VDD = +3,3 Volt, Temperatur = 55°C, Tpo = 33,998 ns und I-bias = 32,4560896 μA. Diese Werte werden durch Computersimulation gemäß auf dem Fachgebiet wohlbekannter Technologien erhalten, und die Gesichtspunkte für das Oszillatorsystem 12 sind hierin gegeben.
  • TABELLE I a) Zum Beschleunigen des Oszillators:
    Figure 00310001
  • b) Zum Verlangsamen des Oszillators:
    Figure 00310002
  • Tabelle I zeigt in Teil a) die Beziehungen zwischen Tpo, fo und I-bias, wenn der Oszillator beschleunigt wird, und zeigt in Teil b) diese Beziehungen, wenn der Oszillator verlangsamt wird. Wie in Teil a), Reihe 8, für einen I-bias-Strom von ungefähr 59,58 μA ersichtlich, ist die fo ungefähr 46,27 MHz oder 57,32% größer als die nominale fo von 29,41 MHz. Der I-bias-Strom von ungefähr 59,58 μA in Reihe 8 ist 83,5% größer als der nominale I-bias-Strom, und eine Tpo von ungefähr 21,6 ns ist –36,43% kleiner als die nominale Tpo. Wie in Reihe 8 von Teil b) ähnlich ersichtlich, gibt es für einen I-bias-Strom von ungefähr 12 μA (–62,7% weniger als der nominale I-bias-Strom) eine fo von 13,367 MHz (–54,55% weniger als die nominale fo) und eine Tpo von 74,812 ns (120% größer als die nominale Tpo).
  • Es wird bemerkt, dass sich der wie in Tabelle I angegebene Bereich, über den die Frequenz fo eingestellt werden kann, von +57,32% (Reihe 8, Teil a) auf -54,55% (Reihe 8, Teil b) relativ zur nominalen Frequenz fo von ungefähr 29,41 MHz erstreckt, indem I-bias variiert wird. Somit beträgt der Einstellbereich für die Frequenz fo eines beliebigen gegebenen Oszillators aus einer Produktionsgruppe von ihnen ungefähr ±50%. Dieser Bereich deckt auf angemesse Weise die Einstellungen, die von einer Population von Oszillatoren, deren nicht eingestellte Frequenzen etwas auf beiden Seiten einer beabsichtigten nominalen Frequenz von ungefährt 29,41 MHz liegen, benötigt werden, wobei die entsprechende Einstellung die Betriebsfrequenz jedes Oszillators bis innerhalb von ein paar Prozent der nominalen Frequenz bringt (wie gegen einen Bezugstaktgeber gemessen).
  • Es sollte auch beachtet werden, dass sich der Bereich des Stroms I-bias in Teil a) aus Tabelle I von dem Nominalwert (ungefähr 32,45 μA) auf +83,5% größer als nominal erstreckt (Reihe 8). Zur Vereinfachung wurde jedes ansteigende Inkrement des Stroms I-bias, wie in Reihen 1–8 gezeigt, gleich ungefähr 10,5% (83,5%/8) des Nominalwerts des I-bias gesetzt, da acht Stromstufen 400 eingesetzt werden (6A und 68). Ähnlich wird, wie in Teil b) ersichtlich, jedes negative Inkrement des Stroms I-bias ungefähr –7,9% (-62,7%/8) des Nominalwerts gleich gemacht. So sind die negativen inkrementalen Schritte der Reihen 1–8 in Teil b) einander annähernd gleich (d. h. jeder ungefähr 2,5 μA). Positive inkrementale Schritte in dem Strom I-bias, gezeigt in Reihen 1–8 aus Teil a), sind ebenfalls einander annähernd gleich (d. h. jeder ungefähr 3,4 μA), aber weisen einen geringfügig größeren Wert auf als die negativen inkrementalen Schritte in Teil b).
  • Tabelle II zeigt unten in Teil a) Beziehungen verschiedener Werte tatsächlicher Oszillatorzeitspannen Tpo (vs. der nominalen Zeitspanne), die mit einer entsprechenden verbleibenden Zählung im Oszillatorzähler korrespondieren, und in Teil b) eine entsprechende verbleibende Zählung im Bezugstaktgeberzähler, zusammen mit den benötigten prozentualen Anpassungen an die tatsächliche Frequenz fo des ROSC 16. Tabelle II stellt einen Algorithmus zur Benutzung verbleibener Zählungen beim Vornehmen von Anpassungen des Werts des Stroms I-bias dar.
  • Tabelle II Erkennung verbleibender Zählung und Algorithmus a) Zur Beschleunigung der Oszillatorfrequenz, wenn sie unter einem vorgewählten Nominalwert liegt:
    Figure 00330001
  • b) Zur Verlangsamung der Oszillatorfrequenz, wenn sie über einem vorgewählten Nominalwert liegt:
    Figure 00340001
  • Tabelle II zeigt in Teil a) in Reihen 1–8 entsprechende prozentuale Unterschiede der Tpo (vs. dem Nominalwert von 33,998 ns), wenn das Oszillatorsystem 12 zunehmend langsamer läuft. Es sei daran erinnert, dass, wenn das Oszillatorsystem 12 relativ zu dem Bezugstaktgeber langsam läuft (vergleiche 4), eine Zählung in dem Oszillatorzähler 202 verbleibt, wenn der Bezugstaktgeberzähler 204 null oder eine voreingestellte Minimumzählung nahe an null erreicht. Auf der Grundlage der ausgewählten Werte von Tpo in Reihen 1–8 aus Teil a) aus Tabelle II werden die korrespondierenden verbleibenden Zählungen im Oszillatorzähler 202 in den entsprechenden Reihen 1–8 angegeben. Wenn zum Beispiel beide Zähler 8-Bit Abwärtszähler sind und anfangs mit der Höchstzählung von 255 geladen wurden, führt eine in Reihe 1 gezeigte Tpo von +7,92% zu einer verbleibenden Zählung von „18". Dies wird wie folgt berechnet: Verbleibende Zählung =
    [1 – 1/(1,0792)] × 255 = 18 (auf eine ganze Zahl gerundet). Eine in Reihe 8 gezeigte Tpo von +57,32% führt zu einer verbleibenden Zählung von [1 – 1/(1,5732)) × 255 = 92 (gerundet). Der Oszillatorzähler hier ist der Oszillatorzähler (OC) 202 (4). Seine 8 Binärzeichen können wie folgt betrachtet werden:
  • Figure 00350001
  • Wenn an jede der acht Stellen ein Bit gesetzt ist, führt das zu einer Dezimalzählung von „255". Die Zählung von „18" aus Reihe 1, Teil a), wird durch ein Bit an der 5. Stelle (ein gewichteter Dezimalwert von 16) plus ein Bit an der 2. Stelle (ein gewichteter Dezimalwert von 2) oder 16 + 2 = 18 repräsentiert. Ähnlich führt die in Reihe 8 gezeigte Tpo von +57,32% zu einer verbleibenden Zählung von „92" (gerundet), die durch 64 (7. Bit) + 16 (5. Bit) + 8 (4. Bit) + 4 (3. Bit) repräsentiert wird.
  • Auf ähnliche Weise zeigt Teil b) aus Tabelle II in Reihen 1–8 die entsprechenden verbleibenden Zählungen im Bezugstaktgeberzähler (RCC) 204, wenn der Oszillator zunehmend schneller läuft. Somit beträgt die Tpo in Reihe 1 –6,13%, und die verbleibende Zählung ist 16 (gerundet), wie durch (0,0613) × 255 = 16 berechnet. Ähnlich beträgt die verbleibende Zählung in Reihe 8 für eine Tpo von -54,55% (0,5455) × 255 = 139 (gerundet). Die gewichteten binären Werte dieser entsprechenden Zählungen sind wie angegeben (z. B. Reihe 8, 139 = 128 + 8 + 2 + 1).
  • Ein hierin verwendeter Algorithmus zur Bestimmung, wann sukzessive Stromstufen der Vorspanneinheit 36 eingeschaltet werden und somit zum nominalen I-bias-Strom hinzufügen bzw. von ihm abziehen, kann wie folgt dargelegt werden. Die 1. und 2. Bits einer verbleibenden 8-Bit Binärzählung werden ignoriert, weil sie nur wenig zu einer erhöhten Genauigkeit beitragen. Für den wie in Teil a) aus Tabelle II langsam laufenden Oszillator wird keine Stromstufe 400 (6) eingeschaltet, um einen inkrementalen Strombetrag zu dem nominalen I-bias hinzuzufügen, bis die verbleibende Zählung „18" erreicht (Reihe 1). Da das zweite Bit ignoriert wird, ist die tatsächliche Zielzählung hier auf „16" vermindert. Wenn die Zählung 16 erreicht, wird der Transistor 404 in einer Stufe 400 in der Vorspanneinheit 36 (6A und 6B) eingeschaltet und fügt ungefähr +10,5% zum Nominalwert des I-bias hinzu, um einen I-bias von ungefähr 35,85 μA zu ergeben und die Oszillationsfrequenz fo um +7,92% zu erhöhen (wie in Reihe 1, Teil a, aus Tabelle I gezeigt). Wenn die verbleibende Zählung in Teil a) aus Tabelle II „34" erreicht, oder vielmehr 32, da das 2. Bit ignoriert wird (Reihe 2), wird der Transistor 404 in einer zweiten Stufe 400 eingeschaltet, und so weiter in acht Schritten gemäß den entsprechenden verbleibenden Zählungen in Reihen 1–8. Die resultierenden Anpassungen der Frequenz fo, wie in Reihen 1–8 angegeben, reichen von +7,92% bis +57,32%.
  • Wenn der Oszillator schnell läuft und wenn die verbleibende Zählung im Bezugstaktgeberzähler „16" erreicht, wie in Reihe 1, Teil b), aus Tabelle II gezeigt, wird der Transistor 406 in einer Stromstufe 400 eingeschaltet. Dies zieht, wie in Reihe 1, Teil b), aus Tabelle I ersichtlich, ein Inkrement von –7,9% von dem nominalen I-bias-Strom ab, um einen angepassten I-bias-Strom von ungefähr 29,9 μA zu ergeben und die Oszillationsfrequenz fo um –6,13% zu reduzieren. Die Transistoren 404 von nur einer Stufe in den zusätzlichen Stufen 400 werden bei Zählung 16 in Reihe 1, Teil b, Tabelle Π eingeschaltet, bei Zählung 31, oder vielmehr 28, da das 1. und 2. Bit ignoriert werden (Reihe 2), von zwei Stufen, bei Zählung 48 (Reihe 3) von dreien, und so weiter, bis alle acht Stufen 400 bei Zählung 139, oder vielmehr 136, da das 1. und 2. Bit ignoriert werden (Reihe 8, eingeschaltet sind. Die resultierenden Anpassungen der Frequenz fo, wie in Reihen 1–8 angegeben, reichen von –6,13% bis -54,55%. Es wird hiernach weiter erklärt werden, wie die entsprechenden Binärzeichen in einer verbleibenden Zählung in dem einen oder anderen der entsprechenden Zähler OC 202 und RCC 204 auf den SLOL 208 angewendet werden (4), um stationäre digitale „Ein-" und „Aus-" Signale zum Steuern der entsprechenden Stromstufen 400 der Vorspanneinheit 36 (6) zu erzeugen. Diese stationären Steuersignale werden jeweils auf die Klemmen „P-1" bis „P-8" und „M-1" bis „M-8" der Vorspanneinheit 36 angewendet, wie zuvor erklärt wurde.
  • Nun wird Bezug auf 7 genommen, in der ein detailliertes Schaubild einer logischen Schaltung 600 gezeigt ist. Die logische Schaltung 600 ist nützlich, um die Funktionen der Steuerlogik-Einheit (CL-Einheit) 200 und des Minimumzählungsdetektors (MCD) 206, beide in 4 gezeigt, durchzuführen. Die Logikeinheit 600 links weist eine Klemme 602 (REF CLKIN), mit der die Bezugstaktgeberleitung 48 (vergleiche 4) verbunden ist, und eine Klemme 604 (OSC CLKIN), mit der die Leitung 18 von dem ROSC 16 verbunden ist, auf. Die Logikeinheit 600 weist eine Klemme 605, auf die ein positives Betriebsstartsignal (CNTR START) angewendet wird, und eine Klemme 606, auf die ein negatives Rücksetzsignal (RESETB) angewendet wird, auf. Die Logikschaltung 600 weist, wie nahe der Mitte von 7 ersichtlich, eine Klemme 608, auf die ein Oszillatorzähler-Schlusszeichen (OSC CLEAR) angewendet wird, und eine Klemme 609, auf die ein Bezugstaktgeberzähler-Schlusszeichen (REF CLEAR) angewendet wird, auf. Die Logikschaltung 600 beinhaltet drei „D"-Flipflop-Latches 610, 612 und 614. Diese Latches sind auf dem Fachgebiet wohl bekannt, und jedes weist Klemmen auf, die auf herkömmliche Weise als „D", „Q", „Qbar", „CLR" und „CLK" bezeichnet werden. Ferner beinhaltet die Logikschaltung 600 Inverter 616, 618, 620, 622, 624, 626, 628, 630, 632, 634, 636, 638, 640, 642, 644, 646, 648, 650, 652 und 654 und NAND-Glieder 660, 662, 664, 666, 668, 670, 672, 674, 676 und 678. Diese NAND-Glieder sind auf dem Fachgebiet wohl bekannt, und jedes weist einen Eingang A, einen Eingang B und einen Ausgang, der nur dann auf niedrig schaltet, wenn beide Eingänge A und B auf hoch schalten, auf.
  • Ferner beinhaltet die Logikschaltung 600 die NOR-Glieder 680, 682 und 684. Diese NOR-Glieder sind auf dem Fachgebiet wohl bekannt, und jedes weist einen A-Eingang, einen B-Eingang und einen Ausgang, der nur dann auf niedrig schaltet, wenn einer der Eingänge A und B auf hoch schaltet, auf.
  • Wenn ein negatives Rücksetzsignal aus einer Quelle (nicht gezeigt) auf die Klemme 606 (RESETB) angewendet wird, wird die Logikschaltung 600 „initialisiert", das heißt, die Schaltung 600 wird für den Betrieb in Bereitschaft versetzt. Dieses negative Signal an der Klemme 606 wird über eine Leitung 690 auf den „B"-Eingang des NAND-Glieds 660 angewendet, und dies führt dazu, dass der Ausgang des NAND-Glieds 660 auf hoch schaltet, unabhängig davon, ob Eingang A, der über eine Leitung 692 mit der „Qbar"-Klemme des Latch 610 verbunden ist, hoch oder niedrig ist. Der Ausgang des NAND-Glieds 660 ist über eine Leitung 694 mit dem Eingang des Inverters 616 verbunden, dessen Ausgang über eine Leitung 696 mit der Schlussklemme (CLR-Klemme) des Latch 610 verbunden ist. Wenn der Ausgang des NAND-Glieds 660 auf hoch schaltet, schaltet der Ausgang des Inverters 616 auf niedrig. Dies setzt das Latch 610 auf einen Anfangszustand mit seinem niedrigen Q-Ausgang zurück. Ähnlich wird das Rücksetzsignal an der Klemme 606 über eine Leitung 698 auf den Eingang des Inverters 642, der mit den Invertern 644 und 646 in Reihe geschaltet ist, angewendet. Wenn der Eingang des Inverters 642 auf niedrig schaltet, schaltet der Eingang zum Inverter 644 somit nach kurzer Verzögerung auf hoch, und der Eingang des Inverters 646 schaltet auf niedrig und sein Ausgang schaltet auf hoch. Der Ausgang des Inverters 646 ist mit dem Eingang des Inverters 648 und über eine Leitung 700 mit dem „B"-Eingang des NOR-Glieds 680 verbunden. Wenn der Eingang B des NOR-Glieds 680 auf hoch schaltet, schaltet sein Ausgang auf niedrig und wendet diesen Pegel über eine Leitung 702 auf die CLR-Klemme des Latch 612 an. Wenn seine CLR-Klemme auf niedrig gesenkt wird, wird das Latch 612 auf einen Anfangszustand mit seinem niedrigen Q-Ausgang gesenkt. Dies zwingt die REF CLK-Klemme 730 und die OSC CLK-Klemme 732 auf niedrig, gleichgültig, in welchem Zustand sich die REF CLKIN-Klemme 602 und die OSC CLKIN-Klemme 604 befinden, und sperrt somit den Zählungsbetrieb.
  • Wenn der Eingang zu dem Inverter 648 auf hoch schaltet, schaltet sein Ausgang auf niedrig, und dies senkt über eine Leitung 704 die CLR-Klemme des Latch 614 auf niedrig, wodurch das Latch 614 zurückgesetzt und sein Qbar-Ausgang auf hoch gezwungen wird, was dazu führt, dass die OSC LOAD-Klemme 760 auf niedrig schaltet. Wenn der Ausgang des Inverters 648 auf niedrig schaltet, macht dies auch der Eingang des Inverters 650, dessen Ausgang auf hoch schaltet und den Eingang des Inverters 652 auf hoch hebt, so dass sein Ausgang auf niedrig schaltet. Der Ausgang des Inverters 652 ist mit einer Klemme 706 (CNTR RESETB) verbunden, um (über eine nicht gezeigte Leitung) ein negatives Signal zum Rücksetzen entsprechender Anfangsbedingungen in dem Oszillatorzähler (OC) 202 aus 4 und in dem Bezugstaktgeberzähler (RCC) 204 aus 4 anzuwenden. Beispielhaft wird jeder Zähler auf eine Zählung von „255" zurückgesetzt.
  • Nachdem die Logikschaltung 600 und die Zähler OC 202 und RCC 204 zurückgesetzt wurden, wird ein positives Startsignal (von einer nicht gezeigten Quelle) auf die Klemme 605 angewendet (CNTR START). Dieses Signal wird über eine Leitung 708 auf die Taktgeberklemme (CLK-Klemme) des Latch 610 angewendet und gibt das Latch 610 frei. Wenn sich dies ereignet, wird der Signalpegel des Latch 610 an seiner Ausgangsklemme „Q" im Wesentlichen gleich dem Signalpegel an der Eingangsklemme „D"; der Ausgang „Q" wird gewissermaßen in den Eingang „D" „eingeklinkt". Die Eingangsklemme „D" des Latch 610 ist über eine Leitung 710 mit einer Klemme 712 verbunden, auf die die Versorgungsspannung +VDD angewendet wird. Ähnlich ist die Eingangsklemme „D" des Latch 612 über eine Leitung 714 mit der Klemme 712 verbunden, und die Taktgeberklemme (CLK-Klemme) des Latch 610 ist über eine Leitung 716 mit der „Q"-Klemme des Latch 610 verbunden. Wenn das Latch 610 durch ein Startsignal freigegeben wird, gibt ein positives Signal, das auf der Leitung 716 zur CLK-Klemme des Latch 612 reist, das Latch 612 frei und überträgt das Potential an seiner Klemme „D" auf seine Klemme „Q". Danach wird ein stationäres positives Signal auf die Ausgangsklemme „Q" des Latch 612 angewendet (obwohl sich das Latch 610 anschließend selbst durch seine Ausgangsklemme „Qbar", das NAND-Glied 660 und den Inverter 616 zurücksetzt).
  • Die Ausgangsklemme „Q" des Latch 612 ist über eine gemeinsame Leitung 720 mit dem „B"-Eingang der NAND-Glieder 662, 664, 666 und 668 verbunden. Diese „B"-Eingänge werden auf hoch gehalten, wenn das Latch 612 freigegeben wird, wodurch die gemeinsame Leitung 720 auf hoch gehalten wird.
  • Das oszillierende Signal an der Klemme 602 (REF CLKIN) ist über eine gemeinsame Leitung 722 mit dem „A"-Eingang des NAND-Glieds 662 und mit dem Eingang des Inverters 618, dessen Ausgang mit dem „A"-Eingang des NAND-Glieds 664 verbunden ist, verbunden. Wenn das oszillierende Signal an der Klemme 602 bei auf hoch gehaltener gemeinsamer Leitung 720 (freigegebenem Latch 612) auf hoch schaltet, stehen beide Eingänge A und B des NAND-Glieds 662 auf hoch und sein Ausgang schaltet auf niedrig; wenn das oszillierende Signal am Eingang A auf niedrig schaltet, schaltet der Ausgang des NAND-Glieds 662 auf hoch, wodurch ein invertiertes oszillierendes Signal produziert wird. Dieses invertierte Signal an dem Ausgang des NAND-Glieds 662 wird durch den Inverter 626 zurück invertiert und auf eine Klemme (REF CLK) 730 als ein oszillierendes Ausgangssignal, das mit dem Eingangssignal an der Klemme 602 gleichphasig ist, angewendet. Das oszillierende Ausgangssignal an der Klemme 730 (REF CLK) wird über die Leitung 218 (vergleiche 4) auf den RCC 204 angewendet, der von „255", der Anzahl der Oszillationsspannen des Bezugstaktgebers, herunterzuzählen beginnt, wie zuvor erklärt wurde. Auf ähnliche Weise und zur gleichen Zeit wird das oszillierende Signal an der Klemme 604 (OSC CLKIN) über die Leitung 724, durch das NAND-Glied 666 und den Inverter 636, auf eine Ausgangsklemme 732 (OSC CLK) angewendet. Das Ausgangssignal an der Klemme 732 wird über die Leitung 216 (4) auf den OC 202 angewendet, der ebenfalls von „255", der Anzahl der Zeitspannen des ROSC 16, herunterzuzählen beginnt.
  • Wenn die Zählung in einem der Zähler OC 202 und RCC 204 null oder eine voreingestellte Minimumzählung nahe bei null erreicht, wendet jener Zähler mit der Minimumzählung ein positives Signal auf eine entsprechende Klemme 608 (OSC CLEAR) oder 609 (REF CLEAR) an. Dieses positive Signal hebt entweder den „B"-Eingang des NAND-Glieds 670 oder den „A"-Eingang des NAND-Glieds 672 hoch. Während jedoch beide Zähler zählen, stehen sowohl die OSC CLEAR-Klemme 608 als auch die REF CLEAR-Klemme 609 auf niedrig, und die Ausgänge der NAND-Glieder 670 und 672 stehen beide auf hoch. Angenommen, dass zum Beispiel der ROSC 16 langsam läuft (relativ zum Bezugstaktgeber) und dass der RCC 204 auf null heruntergezählt hat. Der RCC 204 wendet dann ein positives Signal auf die Klemme 609 (REF CLEAR) an und hebt den „A"-Eingang des NAND-Glieds 672 auf hoch. Wenn die verwendeten Zähler positiv flankengetriggert sind, ändert sich der Zustand der REF CLEAR-Klemme 609 von Niedrig auf Hoch auf der positiven Flanke des REF CLKIN an der Klemme 602 und des REF CLK an der Klemme 730. Der „B"-Eingang des NAND-Glieds 670 bleibt auf niedrig, weil der OC 202 eine Nicht-Null-Zählung aufweist und der Ausgang des NAND-Glieds 670 auf hoch bleibt.
  • Der „B"-Eingang des NAND-Glieds 672 ist über eine Leitung 736 mit dem Ausgang des Inverters 624 verbunden. Nach einer geeigneten Verzögerung und mit einer Anzahl Phasenumkehrungen durch den Inverter 618, das NAND-Glied 664 und die Inverter 620, 622 und 624, wird ein „niedriger" Pegel des Signals der Bezugstaktgeberoszillationen, die auf die Klemme 602 (REF CLOCKIN) angewendet werden, ein „Hoch" auf der Leitung 736. Dieses auf den „B"-Eingang des NAND-Glieds 672 angewendete Hoch, zusammen mit einem (durch Minimumzählung erkannten) Hoch auf seinem „A"-Eingang, führt zu einem Niedrig an dem Ausgang des NAND-Glieds 672. Dies geschieht eine halbe Taktgeberspanne, nachdem REF CLEAR auf der positiven Flanke von REF CLKIN und REF CLK von niedrig auf hoch geschaltet hat und gewährt eine Zeit, in der sich die gesamte Zählerlogik ausbreiten und einschwingen kann. Dies senkt den B-Eingang des NAND-Glieds 674 über eine Leitung 738 und verursacht, dass dessen Ausgang auf hoch schaltet, wobei der Ausgang des NAND-Glieds 674 auf niedrig ist, während beide seiner Eingänge A und B auf hoch gehalten werden. Der Ausgang des NAND-Glieds 674 ist über eine gemeinsame Leitung 740 mit dem Eingang des Inverters 638 und mit dem „A"-Eingang des NOR-Glieds 680 verbunden. Wenn die gemeinsame Leitung 740 auf hoch gehoben wird, schaltet der Ausgang des NOR-Glieds 680 somit auf niedrig und setzt über die Leitung 702 das Latch 612 zurück. Wenn dies geschieht, schaltet der Pegel auf der gemeinsamen Leitung 720, die mit dem „Q"-Ausgang des Latch 612 verbunden ist, von hoch auf niedrig, und dies verhindert seinerseits, dass die oszillierenden Signale REF CLKIN und OSC CLKIN durch die NAND-Glieder 662, 664, 666 und 668 hindurchgehen. Und die verbleibende Zählung, in diesem Beispiel in dem OC 202, wird an dem Wert festgehalten, den sie dann aufweist, wenn REF CLK und OSC CLK auf niedrig zurückgeschaltet und durch den niedrigen Ausgang Q des Latch 612 auf niedrig gehalten werden.
  • Wenn stattdessen ein Minimumzählungssignal aus dem OC 202 empfangen worden wäre (der ROSC 16 läuft dabei schneller als der Bezugstaktgeber), würde die Klemme 608 (OSC CLEAR) auf hoch schalten und den „B"-Eingang des NAND-Glieds 670 auf hoch heben. Der „A"-Eingang des NAND-Glieds 670 ist über eine Leitung 742 mit dem Ausgang des Inverters 634 verbunden. Somit wird ein „Niedrig" des Oszillatorsignals an der Klemme 604 (OSC CLKIN) mit Phasenänderungen und Verzögerung durch den Inverter 628, das NAND-Glied 668 und die Inverter 630, 632 und 634 an die Leitung 742 übermittelt, wo der Pegel hoch ist, wenn der Eingangspegel an der Klemme 604 (OSC CLKIN) niedrig ist. Wenn beide Eingänge A und B des NAND-Glieds 670 auf hoch schalten, was eine halbe Taktgeberspanne, nachdem OSC CLEAR auf der positiven Flanke des OSC CLKIN und OSC CLK von niedrig auf hoch geschaltet hat, geschieht, schaltet sein Ausgang auf niedrig, und dies senkt über eine Leitung 744 den „A"-Eingang des NAND-Glieds 674 auf niedrig (der „B"-Eingang wird zu dieser Zeit auf hoch gehalten). Wenn dies geschieht, hebt der Ausgang des NAND-Glieds 674 die gemeinsame Leitung 740 auf hoch. Und wie zuvor beschrieben, wird das Latch 612 zurückgesetzt, wobei REF CLK und OSC CLK auf niedrig zurückgeschaltet und sie auf niedrig gehalten werden, wodurch der RCC 204 mit einer verbleibenden Nicht-Null-Zählung und der OC 202 mit einer Minimumzählung zurückgelassen werden.
  • Wenn die gemeinsame Leitung 740 auf hoch schaltet, wird dieser Pegel auch durch die Inverter 638 und 640 angewendet, um einen hohen Pegel auf einer Leitung 746, die zwischen dem Ausgang des Inverters 640 und dem CLK-Eingang des Latch 614 verbunden ist, zu produzieren. Dies gibt das Latch frei. Der „D"-Eingang des Latch 614 ist über eine Leitung 748 mit einer Klemme 750 verbunden, die mit der positiven Versorgungsspannung +VDD verbunden ist. Der Ausgang „Qbar" (als ein Q mit einer Linie darüber gezeigt) des Latch 614 ist über eine Leitung 752 mit dem „A"-Eingang des NAND-Glieds 676 verbunden. Wenn das Latch 614 freigegeben wird, schaltet sein Ausgang „Qbar" auf niedrig („Qbar" produziert das Komplement eines Signals bei „D" zu der Zeit, wenn sein Eingang „CLK" auf hoch schaltet), und dies senkt seinerseits den „A"-Eingang des NAND-Glieds 676 auf niedrig. Der „B"-Eingang des NAND-Glieds 676 und der „A"-Eingang des NAND-Glieds 678 sind mit entsprechenden positiven Versorgungsspannungsklemmen 754 und 756 (+VDD) verbunden. Die „B"-Eingänge der NOR-Glieder 682 und 684 sind jeweils mit der Erde verbunden. Somit wird ein „niedriger" Signalpegel auf der Leitung 752, mit Phasenumkehrungen und geeigneter Verzögerung, in Reihe durch das NAND-Glied 676, das NOR-Glied 682, das NAND-Glied 678, das NOR-Glied 684 und den Inverter 654 an eine Klemme 760 (OSC LOAD) übermittelt. Solange das Latch 614 nicht zurückgesetzt wird und ein „Niedrig" auf der Leitung 752 beibehält, gibt es ein „Hoch-" Signal an der Klemme 760 (OSC LOAD). Der hohe Pegel an der Klemme 760 (OSC LOAD) wird über die Leitung 230 auf den SLOL 208 (4) angewendet und aktiviert Schaltkreise, die hiernach beschrieben werden.
  • Nun wird auf 8A und 8B zusammen Bezug genommen, in denen ein detailliertes Schaltbild einer schaltenden und logischen Schaltung, allgemein bei 800 angegeben, gezeigt ist. 8 zeigt, wie 8A und 8B zusammenhängen. Die Schaltung 800 führt die Funktionen des SLOL 208 durch (vergleiche 4). Wie aus 8A ersichtlich, steht ein oberer Teil der Schaltung 800 mit dem Oszillatorzähler (OC) 202 in Verbindung, und wie aus 8B ersichtlich, steht ein unterer Teil der Schaltung 800 mit dem Bezugstaktgeberzähler (RCC) 204 in Verbindung. Der obere Teil der Schaltung 800 (8A) weist jeweils als „OQ3" bis „OQ8" bezeichnete Eingangsklemmen zum Empfangen von Signalen in positiver Logik von „Bits" aus korrespondierenden Bit-Stellen „3" bis „8" des OC 202 auf, und weist jeweils als „OQ3B" bis „OQ6B" und „OQ8B (man beachte, dass es kein „OQ7B" gibt) bezeichnete Eingangsklemmen zum Empfangen von Signalen in negativer Logik auf, die für die Komplemente von Bits aus dem OC 202 repräsentativ sind. Es sei bemerkt, dass, wie zuvor erklärt, „Bits" an der 1. und 2. Stelle des Zählers nicht verwendet werden. Ähnlich weist der untere Teil der Schaltung 800 (8B) jeweils als „RQ3" bis „RQ8" bezeichnete Eingangsklemmen zum Empfangen von Signalen in positiver Logik von Bits aus korrespondierenden Stellen des RCC 204 auf, und weist jeweils als „RQ4B" bis „RQ8B" (man beachte, dass es kein „RQ3B" gibt) bezeichnete Eingangsklemmen zum Empfangen von Signalen in negativer Logik auf, die für die Komplemente von Bits aus dem RCC 204 repräsentativ sind. Dies wird hiernach weiter erklärt werden.
  • Die Schaltung 800 weist einen ersten Steuerbus 802 (senkrecht ausgerichtet und mit waagerechten Abzweigungen) auf, der an seinem oberen Ende (8A) mit einer Steuerklemme 804 (CONTR RESETB) verbunden ist, die ausgeführt ist, um aus der Klemme 706 (CNTR RESETB) der logischen Schaltung 600 (7) ein negatives Rücksetzsignal zu empfangen. Die Schaltung 800 weist einen zweiten Steuerbus 806 (senkrecht ausgerichtet und mit waagerechten Abzweigungen) auf, der an seinem oberen Ende eine Steuerklemme 808 (OSC LOAD) aufweist, die ausgeführt ist, um aus der Klemme 760 (OSC LOAD) der logischen Schaltung 600 ein positives „Latch-" Signal zu empfangen. Die Schaltung 800 weist acht jeweils als „SP1X" bis „SP8X" (8A) bezeichnete Ausgangsklemmen auf und weist acht jeweils als „SM1X" bis „SM8X" (8B) bezeichnete Ausgangsklemmen auf. Diese Ausgangsklemmen stellen Ausgangssignale in positiver Logik bereit.
  • Die Schaltung 800 (8A und 8B) beinhaltet eine Anzahl NOR-Gliedern, NAND-Gliedern und „D"-Flipflop-Latches, die miteinander und mit den Eingangs-, Ausgangs- und Steuerklemmen in einer logischen Kombination verbunden sind, die gestaltet wurde, um den in Tabelle II dargestellten Algorithmus umzusetzen. Andere, äquivalente Verdrahtungsmuster und Algorithmen können innerhalb des Bereichs der vorliegenden Erfindung mit der schaltenden logischen Schaltung 800 verwendet werden. Die Schaltung 800 beinhaltet sieben NOR-Glieder 810, 811, 812, 813, 814, 815 und 816 (vergleiche 8A) und acht NOR-Glieder 817, 818, 819, 820, 821, 822, 823 und 824 (wie aus 8B ersichtlich). Die Schaltung 800 beinhaltet ferner vierundzwanzig NAND-Glieder, die jeweils als 830, 831, 832, 833, 834, 835, 836, 837, 838, 839, 840, 841, 842, 843, 844, 845, 846, 847, 848 849, 850, 851, 852 und 853 {vergleiche 8A) bezeichnet sind, und fünfzehn NAND-Glieder 854, 855, 856, 857, 858, 859, 860, 861, 862, 863, 864, 865, 866, 867 und 868 (vergleiche 8B). Jedes der NOR-Glieder und jedes der NAND-Glieder weist entsprechende Eingänge „A" (obere) und „B" (untere) und entsprechende Ausgänge auf. Ferner beinhaltet die Schaltung 800 sechzehn „D"-Flipflop-Latches, die jeweils als 871, 872, 873, 874, 875, 876, 877 und 878 (vergleiche 8A) und 881, 882, 883, 884, 885, 886, 887 und 888 (8B) bezeichnet sind. Diese Latches (jedes wie das Latch 610 aus 7) weisen jeweils als „D", „Q", „Qbar", „CLR" und „CLK" bezeichnete Klemmen auf. Die „Q"-Klemme jedes der Latches 871 bis 878 ist mit einer entsprechenden Ausgangsklemme aus SP1X bis SP8 verbunden, und die „Q"-Klemme jedes der Latches 881 bis 888 ist mit einer entsprechenden Ausgangsklemme aus SM1X bis SM8X verbunden. Die „CLK"-Klemmen aller dieser Latches (8A und 8B) sind mit dem Steuerbus 806 durch eingebaute Abzweigungen desselben verbunden, und die „CLR"-Klemmen aller dieser Latches sind mit dem Steuerbus 802 durch seine Abzweigungen verbunden.
  • Wie aus 8A ersichtlich, ist die Eingangsklemme OQ5 über eine gemeinsame Leitung 901 mit dem „A"-Eingang des NOR-Glieds 810, mit dem „A"-Eingang des NOR-Glieds 814, mit dem „A"-Eingang des NOR-Glieds 815, mit dem „B"-Eingang des NAND-Glieds 846 und mit dem „B"-Eingang des NAND-Glieds 850 verbunden. Die Eingangsklemme OQ6 ist über eine gemeinsame Leitung 902 mit den „B"-Eingängen der NOR-Glieder 810, 814 und 815 und mit den „B"-Eingängen der NAND-Glieder 834 und 836 verbunden. Die Eingangsklemme OQ7 ist über eine gemeinsame Leitung 903 mit dem „A"-Eingang des NOR-Glieds 811 und mit den „B"-Eingängen der NAND-Glieder 839, 843, 848 und 852 verbunden. Die Eingangsklemme OQ8 ist über eine Leitung 904 mit dem „B"-Eingang des NOR-Glieds 811 verbunden. Die Eingangsklemme OQ6B ist über eine gemeinsame Leitung 905 mit den „B"-Eingängen der NAND-Glieder 831, 847 und 851 verbunden. Die Eingangsklemme OQ3 ist über eine gemeinsame Leitung 906 mit den „A"-Eingängen der NAND-Glieder 832 und 841 und mit dem „A"-Eingang des NOR-Glieds 813 verbunden. Die Eingangsklemme OQ4 ist über eine gemeinsame Leitung 907 mit den „B"-Eingängen der NAND-Glieder 832 und 841 und mit dem „B"-Eingang des NOR-Glieds 813 verbunden. Die Eingangsklemme OQ5B ist über eine gemeinsame Leitung 908 mit dem „B"-Eingang des NAND-Glieds 833 und mit dem „A"-Eingang des NOR-Glieds 812 verbunden. Die Eingangsklemme OQ4B ist über eine gemeinsame Leitung 909 mit den „B"-Eingängen der NOR-Glieder 812 und 816 und mit dem „B"-Eingang des NAND-Glieds 845 verbunden. Die Eingangsklemme OQ8B ist über eine gemeinsame Leitung 910 mit den „B"-Eingängen der NAND-Glieder 840, 844, 849 und 853 verbunden. Die Eingangsklemme OQ3B ist über eine gemeinsame Leitung 911 mit dem „A"-Eingang des NAND-Glieds 845 und mit dem „A"-Eingang des NOR-Glieds 816 verbunden.
  • Noch immer mit Bezug auf 8A ist der Ausgang des NOR-Glieds 810 über eine Leitung 920 mit dem A-Eingang des NAND-Glieds 830 verbunden, und der Ausgang des NOR-Glieds 811 ist über eine gemeinsame Leitung 921 mit den B-Eingängen der NAND-Glieder 830 und 835 und mit den A-Eingängen der NAND-Glieder 831 und 837 verbunden. Der Ausgang des NAND-Glieds 832 ist über eine Leitung 922 mit dem A-Eingang des NAND-Glieds 833 verbunden, dessen Ausgang über eine Leitung 923 mit einem Eingang des NAND-Glieds 834 verbunden ist, dessen Ausgang über eine Leitung 924 mit dem A-Eingang des NAND-Glieds 835 verbunden ist. Der Ausgang des NOR-Glieds 812 ist über eine Leitung 925 mit dem A-Eingang des NAND-Glieds 836 verbunden, dessen Ausgang über eine Leitung 926 mit dem B-Eingang des NAND-Glieds 837 verbunden ist. Der Ausgang des NOR-Glieds 813 ist über eine Leitung 927 mit dem A-Eingang des NAND-Glieds 838 verbunden. Der Ausgang des NOR-Glieds 814 ist über eine Leitung 928 mit dem B-Eingang des NAND-Glieds 838 verbunden. Der Ausgang des NAND-Glieds 838 ist über eine Leitung 929 mit dem A-Eingang des NAND-Glieds 839 verbunden, dessen Ausgang über eine Leitung 930 mit dem A-Eingang des NAND-Glieds 840 verbunden ist. Der Ausgang des NAND-Glieds 841 ist über eine Leitung 932 mit dem A-Eingang des NAND-Glieds 842 verbunden, und der Ausgang des NOR-Glieds 815 ist über eine Leitung 933 mit dem B-Eingang des NAND-Glieds 842 verbunden. Die entsprechenden Ausgänge und A-Eingänge der NAND-Glieder 845, 846, 847, 848 und 849 sind mit den korrespondierenden Leitungen 936, 937, 938 und 939 in Reihe geschaltet. Der Ausgang des NOR-Glieds 816 ist über eine Leitung 940 mit dem A-Eingang des NAND-Glieds 850 verbunden. Die entsprechenden Ausgänge und A-Eingänge der NAND-Glieder 850, 851, 852 und 853 sind mit den korrespondierenden Leitungen 941, 942 und 943 in Reihe geschaltet. Die Ausgänge der acht NAND-Glieder 830, 831, 835, 837, 840, 844, 849 und 853 sind durch die ensprechende aus acht Leitungen 951, 952, 953, 954, 955, 956, 957 und 958 mit korrespondierenden „D"-Klemmen der Latches 871 bis 878 verbunden. Zum Beispiel ist das NAND-Glied 835 über die Leitung 953 an die D-Klemme des Latch 873 gekoppelt.
  • Nun wird Bezug auf 8B genommen, in der die Eingangsklemme RQ5 über eine gemeinsame Leitung 960 mit dem A-Eingang des NOR-Glieds 817 und mit dem A-Eingang des NAND-Glieds 856 verbunden ist. Die Eingangsklemme RQ6 ist über eine gemeinsame Leitung 961 mit dem B- Eingang des NOR-Glieds 817 und mit dem B-Eingang des NAND-Glieds 856 verbunden. Die Eingangsklemme RQ7 ist über eine gemeinsame Leitung 962 mit dem A-Eingang des NOR-Glieds 818, mit dem A-Eingang des NOR-Glieds 819 und mit dem B-Eingang des NAND-Glieds 860 verbunden. Die Eingangsklemme RQ8 ist über eine gemeinsame Leitung 963 mit den B-Eingängen der NOR-Glieder 818 und 819 verbunden. Die Eingangsklemme RQ6B ist über eine gemeinsame Leitung 964 mit den B-Eingängen der NAND-Glieder 855 und 859 und mit dem A-Eingang des NOR-Glieds 821 und mit dem A-Eingang des NAND-Glieds 868 verbunden. Die Eingangsklemme RQ7B ist über eine gemeinsame Leitung 965 mit dem A-Eingang des NAND-Glieds 858, mit dem B-Eingang des NOR-Glieds 821 und mit dem B-Eingang des NAND-Glieds 868 verbunden. Die Eingangsklemme RQ8B ist über eine gemeinsame Leitung 966 mit den B-Eingängen der NAND-Glieder 858, 861, 864 und 866 und mit dem B-Eingang des NOR-Glieds 824 verbunden. Die Eingangsklemme RQ5B ist über eine gemeinsame Leitung 967 mit dem A-Eingang des NAND-Glieds 859, mit dem B-Eingang des NAND-Glieds 862, mit dem B-Eingang des NOR-Glieds 822 und mit dem B-Eingang des NAND-Glieds 867 verbunden. Die Eingangsklemme RQ3 ist über eine Leitung 968 mit dem A-Eingang des NOR-Glieds 820 verbunden, und die Eingangsklemme RQ4 ist über eine Leitung 969 mit dem B-Eingang des NOR-Glieds 820 verbunden. Die Eingangsklemme RQ4B ist über eine Leitung 970 mit dem A-Eingang des NAND-Glieds 867 verbunden.
  • Der Ausgang des NOR-Glieds 817 ist über eine Leitung 980 mit dem A-Eingang des NAND-Glieds 854 verbunden. Der Ausgang des NOR-Glieds 818 ist über eine gemeinsame Leitung 981 mit dem B-Eingang des NAND-Glieds 854 und mit dem A-Eingang des NAND-Glieds 855 verbunden. Der Ausgang des NAND-Glieds 856 ist über eine Leitung 982 mit dem A-Eingang des NAND-Glieds 857 verbunden, und der Ausgang des NOR-Glieds 819 ist über eine Leitung 983 mit dem B-Eingang des NAND-Glieds 857 verbunden. Der Ausgang des NAND-Glieds 859 ist über eine Leitung 984 mit dem A-Eingang des NAND-Glieds 860 verbunden, dessen Ausgang seinerseits über eine Leitung 985 mit dem A-Eingang des NAND-Glieds 861 verbunden ist. Der Ausgang des NOR-Glieds 820 ist über eine gemeinsame Leitung 986 mit dem A-Eingang des NAND-Glieds 862 und mit dem A-Eingang des NOR-Glieds 822 verbunden. Der Ausgang des NAND-Glieds 862 ist über eine Leitung 987 mit dem A-Eingang des NAND-Glieds 863 verbunden, dessen Ausgang über eine Leitung 988 mit dem A-Eingang des NAND-Glieds 864 verbunden ist. Der Ausgang des NOR-Glieds 821 ist über eine gemeinsame Leitung 989 mit dem B-Eingang des NAND-Glieds 863 und mit dem A-Eingang des NAND-Glieds 865 verbunden. Der Ausgang des NOR-Glieds 822 ist über eine Leitung 990 mit dem B-Eingang des NAND-Glieds 865 verbunden, dessen Ausgang über eine Leitung 991 mit dem A-Eingang des NAND-Glieds 866 verbunden ist. Der Ausgang des NAND-Glieds 867 ist über eine Leitung 992 mit dem A-Eingang des NOR-Glieds 823 verbunden, dessen Ausgang über eine Leitung 993 mit dem A-Eingang des NOR-Glieds 824 verbunden ist. Der Ausgang des NAND-Glieds 868 ist über eine Leitung 994 mit dem B-Eingang des NOR-Glieds 823 verbunden. Die Ausgänge der sieben NAND-Glieder 854, 855, 857, 858, 861, 864 and 866 und des NOR-Glieds 824 sind durch entsprechende Leitungen 1001 bis 1008 mit korrespondierenden „D"-Klemmen der Latches 881 bis 888 verbunden. Zum Beispiel ist der Ausgang des NAND-Glieds 854 über die Leitung 1001 an die D-Klemme des Latch 881 gekoppelt, und der Ausgang des NAND-Glieds 855 ist über die Leitung 1002 an die D-Klemme des Latch 882 gekoppelt.
  • Wenn aus der korrespondierenden Klemme 706 in der logischen Schaltung 600 (7) ein negatives Rücksetzsignal auf den Steuerbus 802 an der Klemme 804 (CONTR RESETB) angewendet wird, werden alle sechzehn Latches der Schaltung 800 zurückgesetzt, und ihre entsprechenden Ausgangsklemmen „Q" werden auf niedrig gesenkt. Nachdem die Zähler OC 202 und RCC 204 in ihren Zählungen durch die logische Schaltung 600 (7) angehalten worden sind, gibt es eine kurze Verzögerungszeit, die innerhalb der logischen Schaltung 600 durch die NAND-Glieder 676 und 678, die NOR-Glieder 682 und 684 und den Inverter 654 bereitgestellt wird, bevor ein Latch-Signal an der Klemme 760 (OSC LOAD) bereitgestellt wird. Diese Verzögerung gibt den Bit-Signalen an den entsprechenden Positionen innerhalb der Zähler Zeit, sich zu stabilisieren (stationär zu werden) und sich durch die Schalterlogik aus 8 zu den Eingangsklemmen „D" der Ausgangslatches auszubreiten. Entsprechende dieser Bit-Signale und ihre Komplemente aus dem Zähler OC 202 werden über getrennte Leiter (nicht gezeigt) innerhalb der Leitung 220 (4) auf korrespondierende Eingangsklemmen aus OQ3 bis OQ8 und OQ3B bis OQ6B und OQ8B angewendet (man beachte, dass die Bezugsnummer OQ7B nicht verwendet wird), wie aus 8A ersichtlich. Somit wird ein „Bit" an der 3. Stelle des Zählers OC 202 auf die Klemme OQ3 angewendet, ein Bit an der 4. Stelle auf OQ4 und so weiter. Ähnlich werden entsprechende Bit-Signale und ihre Komplemente aus dem Zähler RCC 204 über getrennte Leiter (nicht gezeigt) innerhalb der Leitung 222 auf korrespondierende Eingangsklemmen aus RQ3 bis RQ8 und RQ4B bis RQ8B (man beachte, dass es kein RQ3B gibt) angewendet, wie aus 8B ersichtlich. Bits an den Stellen eins und zwei der beiden Zähler werden nicht verwendet, wie zuvor erklärt wurde.
  • Wenn ein positives Signal auf den Steuerbus 806 an der Klemme 808 (OSC LOAD) angewendet wird, werden die sechzehn Latches 871 bis 878 und 881 bis 888 für die Datenübertragung freigegeben. Dies wendet die Signalpegel, die dann auf den entsprechenden Eingangsklemmen „D" der Latches vorliegen, auf die entsprechenden Ausgangsklemmen „Q" an. Diese Signalpegel werden als stationäre „Hoch-" oder „Niedrig-" („Ein" oder „Aus-") Pegel in einer ausgewählten Abfolge auf die Ausgangsklemmen SP1X bis SP8X und SM1X bis SM8X angewendet. Die Ausgangsklemmen SP1X bis SP8X und SM1X bis SM8X sind über getrennte Leiter in der Leitung 22 (4) mit dem Speicher 24 und dem MUX 26 und über getrennte Leiter (nicht gezeigt) in der Leitung 34 mit der Vorspanneinheit 36 (1) verbunden. Signale (entweder hoch oder niedrig) auf den Ausgangsklemmen SP1X bis SP8X werden somit auf die entsprechenden Eingangsklemmen P-1 bis P-8 der Vorspanneinheit 36 angewendet (6A und 6B). Ähnlich werden Signale (hoch oder niedrig) auf den Ausgangsklemmen SM1X bis SM8X auf die entsprechenden Eingangsklemmen M-1 bis M-8 der Vorspanneinheit 36 angewendet.
  • Wie zuvor im Zusammenhang mit dem in Tabelle II, Teil a) gegebenen Algorithmus erklärt, bei dem eine Zählung von mindestens „18" (oder in Wirklichkeit „16", da das 2. Bit ignoriert wird) am Ende des Zählens in dem Oszillatorzähler OC 202 verbleibt (RCC 204 weist eine Null-Zählung auf), wird der Transistor 404 in einer Stufe in der Vorspanneinheit 36 eingeschaltet, um ein einzelnes positives Strominkrement zu dem I-bias-Steuerstrom hinzuzufügen. Wenn die Zählung mindestens „16" beträgt, steht mindestens eine aus der 5. Bit-Stelle, 6. Bit-Stelle, 7. Bit-Stelle, B. Bitstelle auf hoch. Wenn zum Beispiel die 5. Bit-Stelle auf hoch steht, durch die oben beschriebene Abfolge, wird die Eingangsklemme OQ5 (8A) auf „hoch" gehoben. Dies veranlasst den Ausgang des NOR-Glieds 810 und den A-Eingang des NAND-Glieds 830, auf „hoch" zu schalten, und so schaltet sein Eingang auf hoch. Über die Leitung 951 wendet dies ein „Hoch" auf die Eingangsklemme „D" des Latch 871 an, das durch seine Ausgangsklemme „Q" ein Hoch auf die Ausgangsklemme SP1X anwendet. Dieses Hoch schaltet seinerseits an der Eingangsklemme P-1 der Vorspanneinheit 36 (6A und 6B) den Transistor 404 der Stromstufe „I-1" ein, wodurch ein Strominkrement zu dem Strom I-bias auf der Vorspannungsleitung 424 hinzugefügt wird.
  • Für den Algorithmus für unterschiedliche Zählungen, wie in Tabelle II, Teil a), dargestellt, werden auf ähnliche Weise ein oder mehrere Ausgangsklemmen SP1X bis SP8X auf „hoch" gehoben, um eine oder mehrere Stromstufen „I-1" bis „I-8" der Vorspanneinheit 36 einzuschalten und positive Strominkremente auf den I-bias-Strom anzuwenden. Zur Vereinfachung der Anwendung des Algorithmus können einige dieser Zählungen geringfügig auf- oder abgerundet werden, da die 1. und 2. Bits ignoriert werden. Wenn eine beliebige Klemme SP1X bis SP8X auf hoch steht, stehen alle Klemmen SM1X bis SM8X auf niedrig, und umgekehrt.
  • Wenn es in dem RCC 204 eine verbleibende Zählung gibt, wie in Tabelle II, Teil b), gezeigt, werden die verschiedenen verbleibenden Zählungen aus Reihen 1 bis 8 verwendet, um die logische und schaltende Schaltung 800 anzuweisen, eine oder mehrere Ausgangsklemmen SM1X bis SM8X auf „hoch" zu heben. Zur Vereinfachung der Anwendung des Algorithmus können einige dieser Zählungen geringfügig auf- oder abgerundet werden, da die 1. und 2. Bits ignoriert werden. Die Zählung von „16" in Reihe 1 gibt an, dass ein Bit an der 5. Stelle des RCC 204 steht (keine Bits an den anderen Stellen). Dies wirkt sich dann dahingehend aus, dass die einzelne Eingangsklemme RQ5 (8B) auf „hoch" gehoben wird. Komplement-Signale an den Klemmen RQ4B, RQ6B, RQ7B und RQ8B (aber nicht RQ5B) stehen ebenfalls auf hoch (die Klemmen RQ4, RQ6, RQ7 und RQ8 stehen auf niedrig). Somit verursacht ein „Hoch" auf dem A-Eingang des NOR-Glieds 817, dass sein Ausgang und der A-Eingang des NAND-Glieds 854 auf niedrig schalten. Als Folge schaltet der Ausgang des NAND-Glieds 854 auf hoch und zieht über die Leitung 1001 die Eingangsklemme „D" des Latch 881 auf hoch, und dies zieht seinerseits die Ausgangsklemme SM1X auf hoch. Die verbleibenden Klemmen SM2X bis SM8X bleiben auf „niedrig". Ein Hoch an der Klemme SM1X wird seinerseits auf die Klemme M-1 angewendet, um den Transistor 406 der Stromstufe „I-1" der Vorspanneinheit 36 (6) einzuschalten. Dies zieht ein Strominkrement von dem Strom I-bias ab, wie zuvor erklärt wurde. Auf ähnliche Weise werden ein oder mehrere Ausgangsklemmen SM1X bis SM8X nach dem in Tabelle II, Teil b), dargestellten Algorithmus auf hoch gehoben, wenn sich die Zählung im RCC 204 erhöht. Wenn eine beliebige Klemme SM1X bis SM8X auf hoch steht, stehen alle Klemmen SP1X bis SP8X auf niedrig.
  • Die hierin angegebenen nominalen Betriebskriterien für den ROSC 16 (Frequenz, Vorstrom, Pegel, Anpassungsbereich etc.) können innerhalb des Bereichs der vorliegenden Erfindung geändert werden. Ferner noch kann es in Abhängigkeit von einem erwünschten Genauigkeitsgrad bei der Anpassung der Oszillatorfrequenz mehr oder weniger Stromstufen in der Vorspanneinheit 36 geben. Ferner noch kann der in Tabelle II dargestellte Algorithmus modifiziert werden, um unterschiedliche Genauigkeitsgrade oder einen unterschiedlichen Bereich der Frequenzanpassung zu erhalten. Fernerhin müssen die zu dem Strom I-bias hinzugefügten oder von ihm abgezogenen Strominkremente nicht gleiche oder nahezu gleiche Inkremente sein, und ein anderer nichtflüchtiger Speicher als der dargestellte batteriebetriebene Speicher kann verwendet werden. Ferner noch können die bestimmten Anordnungen von in 7, 8A und 8B gezeigten Logikelementen zu unterschiedlichen logischen Kombinationen verändert werden, um die erwünschten Gesamtfunktionen zu erzielen. Das Oszillatorsystem kann mit einer anderen als der CMOS-Technologie umgesetzt werden. Fernerhin kann der Oszillator 12 dahingehend modifiziert werden, dass die Vorspanneinheit 36 den anderen Teilen davon Steuersignale bereitstellt, die die Auflade- und/oder Entladezeiten derartig beeinflussen, dass die Oszillationsfrequenz eingestellt werden kann, um sicherzustellen, dass sie eng an der des Bezugstaktgebers liegt.

Claims (6)

  1. Ein Oszillatorsystem (12), das Folgendes beinhaltet: einen Ringoszillator (16), der eine Vielzahl von n im Wesentlichen identischen Stufen (60, 300) aufweist, von denen jede einen Eingang und einen Ausgang aufweist, wobei der Ausgang jeder Stufe an den Eingang der nächsten Stufe gekoppelt ist und der Ausgang einer letzten Stufe an den Eingang einer ersten Stufe gekoppelt ist, wobei n eine ganze ungerade Zahl größer als eins ist; wobei jede der n Stufen Kondensatormittel (70, 329) zum selektiven Speichern elektrischer Ladung, eine einstellbare Quelle elektrischer Ladung (62, 302), die an die Kondensatormittel gekoppelt ist, und Schaltmittel (66, 304), die zum selektiven Erleichtern des Aufladens/Entladens der Kondensatormittel an die Kondensatormittel gekoppelt sind, um die Frequenz und korrespondierende Zeitspanne eines durch den Oszillator an dem Oszillatorausgang während der Betätigung erzeugten Ausgangssignals zu steuern, beinhaltet; ein Bezugstaktgebermittel (46) zum Empfangen eines Bezugstaktgebersignals, das eine vorgewählte Frequenz und korrespondierende Zeitspanne aufweist; ein Zähl- und Steuermittel (200, 202, 204, 206); und ein Vorspannmittel (36); dadurch gekennzeichnet, dass: das Zähl- und Steuermittel getrennt während einer gleichen Zeitspanne eine Anzahl Oszillatorzeitspannen und eine Anzahl Bezugstaktgebersignalzeitspannen zählt, um eine Zählungsdifferenz zwischen den entsprechenden Zählungen der Zeitspannen zu erzeugen, und wobei das Oszillatorsystem ein logisches Mittel (208) umfasst, das auf die durch das Zähl- und Steuermittel erzeugte Zählungsdifferenz reagiert, um Steuersignale zu erzeugen, die mit der Zählungsdifferenz korrespondieren; das Vorspannmittel (36) auf die durch das logische Mittel erzeugten Steuersignale reagiert und an die Quellen der elektrischen Ladung zum Steuern der jeweiligen Quellen der elektrischen Ladung der Oszillatorstufen gekoppelt ist, so dass die Frequenz des Oszillators gemäß der Zählungsdifferenz eingestellt wird, um sicherzustellen, dass sich die Oszillatorfrequenz in enger Übereinstimmung mit der Frequenz des Bezugstaktgebersignals befindet; und dadurch dass das Oszillatorsystem ferner Folgendes beinhaltet: ein nichtflüchtiges Speichermittel (24) zum Speichern von Steuersignalen aus dem logischen Mittel, so dass, wenn die Oszillatorfrequenz einmal auf die Frequenz eines Bezugstaktgebersignals eingestellt worden ist, der Oszillator anschließend sogar nach temporärem Stromausfall und ohne ein auf das Bezugstaktgebermittel angewendetes Bezugstaktgebersignal auf dieser Frequenz läuft.
  2. Oszillatorsystem gemäß Anspruch 1, das ferner Folgendes beinhaltet: ein Multiplexmittel (26), das an das logische Mittel und das nichtflüchtige Speichermittel gekoppelt ist, zum Koppeln von Steuersignalen aus dem logischen Mittel an das Vorspannmittel, wenn ein Bezugstaktgebersignal auf das Bezugstaktgebermittel angewendet wird, und zum Koppeln von im Speichermittel gespeicherten Steuersignalen an das Vorspannmittel in Abwesenheit eines Bezugstaktgebersignals.
  3. Oszillatorsystem gemäß Anspruch 1, wobei: die einstellbare Quelle elektrischer Ladung einer Oszillatorstufe ein erster Transistor (302) ist, der als eine einstellbare Stromquelle verbunden ist; und das Kondensatormittel jeder Stufe ein durch Parasitärkapazität (329) gebildeter Kondensator ist, der mit der Stufe in Verbindung steht; das Schaltmittel jeder Stufe ein Paar Transistoren (304, 306) ist, die als ein Stromspiegel verbunden sind, dessen gemeinsame Steuerelektrode (320) mit dem Eingang der Stufe verbunden ist und deren Ausgang mit der Stromquelle in Reihe geschaltet ist, wobei das Aufladen des Kondensators bewirkt wird, wenn der Stromspiegel eingeschaltet ist, wobei die Aufladezeit des Kondensators durch Einstellung des von der Stromquelle gelieferten Stroms gesteuert wird, und die Entladezeit des Kondensators durch Einstellung des von der Stromquelle der vorhergehenden Stufe gelieferten Stroms gesteuert wird.
  4. Oszillatorsystem gemäß Anspruch 3, wobei das Vorspannmittel einen Strom I-bias zum Steuern der jeweiligen ersten Transistoren der Oszillatorstufe bereitstellt, wobei das Vorspannmittel eine Vielzahl von Stromstufen (100, 400) beinhaltet, die ein- oder ausgeschaltet werden können, um den Strom I-bias inkremental gemäß den Steuersignalen aus dem logischen Mittel zu ändern.
  5. Ein Verfahren zum Steuern der Betriebsfrequenz eines Ringoszillators (16), das folgende Schritte beinhaltet: Anordnen einer Vielzahl von n Kondensatormitteln (70) mit Aufladestromquellen (62) und Entladeschaltern (66) in einer Ringkonfiguration, um einen Oszillator (16) zu bilden; Verwenden von Aufladeströmen, um ein erstes Kondensatormittel der n Kondensatormittel selektiv aufzuladen, um ein Entladen durch einen Schalter eines zweiten Kondensatormittels der n Kondensatormittel zu verursachen, und das Entladen des zweiten Kondensatormittels, um das Aufladen eines dritten Kondensators der n Kondensatormittel durch Aufladeströme zu verursachen, und so weiter in Abfolge bis zu einem n-ten Kondensatormittel und dann zurück zu dem ersten Kondensatormittel, in einer kontinuierlichen Abfolge von Auflade- und Entladevorgängen der Kondensatormittel, was zu einem Ausgangssignal führt, das eine Frequenz und eine korrespondierende Zeitspanne aufweist; dadurch gekennzeichnet, dass: die Frequenz des Oszillators mit der Frequenz eines Bezugstaktgebersignals (46), das auf ein Bezugstaktgebermittel des Oszillators angewendet wird, verglichen wird, um den Unterschied darin durch getrenntes Zählen während einer gleichen Zeitspanne einer Anzahl Oszillatorzeitspannen und einer Anzahl Bezugstaktgebersignalzeitspannen und das Erzeugen einer Zählungsdifferenz zwischen den entsprechenden Zählungen der Zeitspannen zu bestimmen; die Werte der Aufladeströme in das Kondensatormittel gemäß dem bestimmten Unterschied zwischen der Frequenz des Oszillators und der Frequenz des Bezugstaktgebersignals (Tabellen I und II) eingestellt werden, um das Einstellen der Frequenz des Oszillators in die Nähe der Frequenz des Bezugstaktgebersignals zu verursachen; und das ferner Folgendes beinhaltet: das Speichern von Steuersignalen, die mit dem bestimmten Unterschied zwischen der Frequenz des Oszillators und der Frequenz des Bezugstaktgebersignalmittels korrespondieren, in nichtflüchtigen Speichermitteln (24), so dass, wenn die Oszillatorfrequenz einmal auf die Frequenz eines Bezugstaktgebersignals eingestellt worden ist, der Oszillator anschließend sogar nach temporärem Stromausfall und ohne ein auf das Bezugstaktgebermittel angewendetes Bezugstaktgebersignal auf dieser Frequenz läuft.
  6. Verfahren gemäß Anspruch 5, wobei die Aufladeströme in schrittartigen positiven oder negativen Strominkrementen eingestellt werden, wobei das/die Stromeinstellinkrement/e zu den Aufladeströmen ausgewählt werden, um die Frequenz des Oszillators in enger Übereinstimmung mit der Frequenz des Bezugstaktgebers zu bringen.
DE69532257T 1994-07-12 1995-07-11 Ringoszillator mit einer Frequenzregelschleife Expired - Fee Related DE69532257T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US274011 1994-07-12
US08/274,011 US5406228A (en) 1994-07-12 1994-07-12 Ring oscillator with frequency control loop

Publications (2)

Publication Number Publication Date
DE69532257D1 DE69532257D1 (de) 2004-01-22
DE69532257T2 true DE69532257T2 (de) 2004-09-16

Family

ID=23046397

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69532257T Expired - Fee Related DE69532257T2 (de) 1994-07-12 1995-07-11 Ringoszillator mit einer Frequenzregelschleife

Country Status (9)

Country Link
US (1) US5406228A (de)
EP (1) EP0692879B1 (de)
JP (1) JP3445412B2 (de)
KR (1) KR100352328B1 (de)
CN (1) CN1061189C (de)
BR (1) BR9503280A (de)
CA (1) CA2153273C (de)
DE (1) DE69532257T2 (de)
HK (1) HK1014093A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519143B2 (ja) * 1994-11-17 2004-04-12 三菱電機株式会社 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路
US5796313A (en) * 1996-04-25 1998-08-18 Waferscale Integration Inc. Low power programmable ring oscillator
KR100265611B1 (ko) * 1997-12-31 2000-09-15 김영환 링 오실레이터
US6385442B1 (en) * 1998-03-04 2002-05-07 Symbol Technologies, Inc. Multiphase receiver and oscillator
JP2001013179A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ
ITTO20020288A1 (it) * 2002-04-02 2003-10-02 St Microelectronics Srl Circuito oscillatore a frequenza regolabile e relativo metodo di calibrazione.
US7212022B2 (en) * 2002-04-16 2007-05-01 Transmeta Corporation System and method for measuring time dependent dielectric breakdown with a ring oscillator
DE10255355A1 (de) * 2002-11-27 2004-06-24 Infineon Technologies Ag Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung
US7023285B2 (en) * 2003-07-15 2006-04-04 Telefonaktiebolaget Lm Ericsson (Publ) Self-calibrating controllable oscillator
CN100395956C (zh) * 2003-11-12 2008-06-18 晶豪科技股份有限公司 可自行校准的晶体振荡器及其专用集成电路
KR100587064B1 (ko) * 2003-12-08 2006-06-07 주식회사 하이닉스반도체 가변 구동 전압을 갖는 오실레이타
KR100814919B1 (ko) 2006-06-12 2008-03-19 삼성전기주식회사 발진 안정화 검출회로
CA2951841C (en) 2008-07-18 2018-07-10 Becton, Dickinson And Company Dual chamber and gear pump assembly for a high pressure delivery system
JP2010263411A (ja) * 2009-05-07 2010-11-18 Renesas Electronics Corp タッチセンサシステム及びマイクロコンピュータ
CN101567678B (zh) * 2009-05-27 2011-09-14 清华大学 数字控制且级数可调的环形振荡器
US8373482B2 (en) * 2011-01-13 2013-02-12 Texas Instruments Incorporated Temperature sensor programmable ring oscillator, processor, and pulse width modulator
US8797106B2 (en) * 2012-03-28 2014-08-05 Micron Technology, Inc. Circuits, apparatuses, and methods for oscillators
CN102793276B (zh) * 2012-08-03 2014-09-03 胡朝群 电子烟芯片及电子烟
KR101419834B1 (ko) * 2013-01-18 2014-07-18 성균관대학교산학협력단 전압 제어 발진기를 이용하는 주파수 합성 장치
KR101616480B1 (ko) * 2013-06-28 2016-04-28 주식회사 라온텍 기준 전류 발생 회로 및 이를 채용한 vco 장치
CN103391045B (zh) 2013-07-30 2015-11-25 浙江大学 抗工艺涨落的自修调集成电路片上振荡器
CN104065344B (zh) * 2014-04-28 2017-02-01 无锡中星微电子有限公司 低功耗振荡器
CN107390766B (zh) * 2017-07-31 2019-07-02 西安矽力杰半导体技术有限公司 电流镜像电路
CN109167571A (zh) * 2018-08-13 2019-01-08 中科芯集成电路股份有限公司 一种低功耗环形振荡器及其实现方法
US11437981B1 (en) * 2021-03-31 2022-09-06 Nxp B.V. Temperature compensated auto tunable frequency locked loop oscillator
CN113156808B (zh) * 2021-04-13 2022-07-05 南京埃斯顿自动化股份有限公司 一种运动控制系统中多时钟同步的处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129068A (de) * 1974-09-05 1976-03-11 Nippon Telegraph & Telephone
NL8701831A (nl) * 1987-08-04 1989-03-01 Philips Nv Oscillator met frekwentiestabilisatiemiddelen.
US5028888A (en) * 1989-11-15 1991-07-02 Level One Communication, Inc. Multistage current-controlled oscillator
US5302919A (en) * 1990-10-23 1994-04-12 Seiko Epson Corporation VCO having voltage-to-current converter and PLL using same
IL96351A (en) * 1990-11-14 1994-01-25 Zuta Marc Frequency synthesizer having microcomputer supplying analog and digital control signals to vco
US5136260A (en) * 1991-03-08 1992-08-04 Western Digital Corporation PLL clock synthesizer using current controlled ring oscillator
JPH04361408A (ja) * 1991-06-07 1992-12-15 Mitsubishi Electric Corp 可変周波数発振回路
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
US5204589A (en) * 1992-03-02 1993-04-20 Thomson Consumer Electronics, S.A. Data signal controlled oscillator for a video display
JPH05259900A (ja) * 1992-03-10 1993-10-08 Ricoh Co Ltd 位相変調回路
EP0572135B1 (de) * 1992-05-26 1999-09-01 Digital Equipment Corporation Phasenregelkreis mit einer Zustandsmaschine
US5315270A (en) * 1992-08-28 1994-05-24 At&T Bell Laboratories Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
JPH06112817A (ja) * 1992-09-25 1994-04-22 Fujitsu Ltd Ｐｌｌ 周波数シンセサイザ回路

Also Published As

Publication number Publication date
EP0692879B1 (de) 2003-12-10
KR100352328B1 (ko) 2002-12-28
JP3445412B2 (ja) 2003-09-08
JPH0879072A (ja) 1996-03-22
CN1061189C (zh) 2001-01-24
CA2153273A1 (en) 1996-01-13
BR9503280A (pt) 1996-04-09
DE69532257D1 (de) 2004-01-22
CN1135118A (zh) 1996-11-06
KR960006245A (ko) 1996-02-23
HK1014093A1 (en) 1999-09-17
EP0692879A1 (de) 1996-01-17
CA2153273C (en) 1999-03-16
US5406228A (en) 1995-04-11

Similar Documents

Publication Publication Date Title
DE69532257T2 (de) Ringoszillator mit einer Frequenzregelschleife
DE69324451T2 (de) Digitaler programmierbarer Frequenzgenerator
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE3782367T2 (de) Mos-halbleiterschaltung.
DE69401363T2 (de) Spannungsreduzierschaltung zur Verwendung in einer integrierten Halbleiterschaltung
DE69308978T2 (de) Verzögerungsschaltung
DE60125091T2 (de) Schaltungsanordnung und Verfahren zur Interpolation von Zeitintervallen und diese Schaltungsanordnung verwendende Takterzeugungsschaltung
DE69225670T2 (de) Pseudo-NMOS grob/fein festverdrahtete oder mit Anzapfungen versehene Laufzeitleitung
DE69322751T2 (de) Schmelzverbindungsprogrammierbarer Spannungsabwärtswandler
DE19946154A1 (de) Spannungsgesteuerter Niedervolt-Oszillator mit geringer Schwankungsbreite
DE4125387A1 (de) Verfahren und generatorschaltung zur analogen zeitsteuerung
DE102008023680B4 (de) Spannungsgesteuerte Oszillatorschaltung
DE3855439T2 (de) Spannungsgesteuerter Oszillator
DE19713058A1 (de) PLL-Schaltung
DE2406662B2 (de) Frequenzteilerschaltung
DE69327612T2 (de) Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung
DE69627152T2 (de) Leseschaltung für Halbleiter-Speicherzellen
DE2143093C2 (de) Mehrphasenfeldeffekttransistor- Steuerungsschaltung
DE69317249T2 (de) Automatische Steuerung der Schaltgeschwindigkeit einer Pufferschaltung
DE69602598T2 (de) Spannungsgesteuerter, gegenüber spannungsversorgungsstörungen unempfindlicher oszillator, mit cmos differentiellen verzögerungsstufen
DE69314075T2 (de) Schneller Schaltstromspiegel
DE69430525T2 (de) Niedrige Verlustleistungsinitialisierungsschaltung, insbesondere für Speicherregister
DE3031197C2 (de) Treiberschaltung mit Feldeffekttransistoren
DE69413793T2 (de) Stromquelle
EP1010236B1 (de) Oszillatorschaltung mit einem schwingquarz

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee