KR20010040690A - 온도 보상 및 다양한 동작 모드를 갖는 정밀 이완 발진기 - Google Patents

온도 보상 및 다양한 동작 모드를 갖는 정밀 이완 발진기 Download PDF

Info

Publication number
KR20010040690A
KR20010040690A KR1020007008568A KR20007008568A KR20010040690A KR 20010040690 A KR20010040690 A KR 20010040690A KR 1020007008568 A KR1020007008568 A KR 1020007008568A KR 20007008568 A KR20007008568 A KR 20007008568A KR 20010040690 A KR20010040690 A KR 20010040690A
Authority
KR
South Korea
Prior art keywords
mode
circuit
clock
current
oscillator
Prior art date
Application number
KR1020007008568A
Other languages
English (en)
Inventor
제임스 비. 놀란
랸 스코트 엘리슨
마이클 에스. 피스카
Original Assignee
씨. 필립 채프맨
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/205,758 external-priority patent/US6052035A/en
Application filed by 씨. 필립 채프맨, 마이크로칩 테크놀로지 인코포레이티드 filed Critical 씨. 필립 채프맨
Publication of KR20010040690A publication Critical patent/KR20010040690A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Abstract

온도 보상을 하는 정밀 이완 발진기는 주변 온도가 큰 폭으로 변동되어도 안정된 클럭 주파수를 발생시킨다. 본 발명은 발진기(100), 두 개의 독립적인 전류 발생기(200, 300), 변이 검출기(400) 및 클럭 인히비터(500)를 가진다. 두 개의 프로그램된 독립적인 전류 발생기의 출력은 온도에 대해 독립적인 커패시터 충전 전류를 제공하기 위해 조합된다. 상기 정밀 이완 발진기는 패스트 모드, 슬로우/저 전력 모드 및 슬립 모드를 포함하는 세 가지 모드로 동작할 수 있다. 온도 보상 및 다양한 동작 모드를 갖는 상기 정밀 이완 발진기는 단일 반도체 집적회로로 구현된다.

Description

온도 보상 및 다양한 동작 모드를 갖는 정밀 이완 발진기 {A PRECISION RELAXATION OSCILLATOR WITH TEMPERATURE COMPENSATION AND VARIOUS OPERATING MODES}
종래 기술의 현재 상태는 우선 두 가지 설계 중 하나에 의존하는 RU 이완 발진기로 설명된다. 도 1에 나타낸 바와 같은 제 1 예에서, 단일 비교기는 "D 타입"플립플롭의 클럭을 발생시키기 위해 커패시터를 충전 및 방전시키는 펄스 발생기에 연결된다. 몇 가지 에러 원인은 상기 설계로 나타난다. 저항 및 커패시터는 예측할 수 없는 전압 및 온도 계수를 가진다. 전류 충전 및 비교기 입력 슬루는 드리프트되는 공급 전압의 기능이다. 또한, 펄스 발생기 출력은 온도 및 공급 전압에 따라 변화한다. 상기 팩터는 온도에 의해 변하는 클럭 주파수에 영향을 준다.
도 2에 나타난 바와 같은 제 2 예에서, RC 회로는 두 개의 비교기 각각에 공통 입력을 제공한다. 두 개의 비교기 각각의 출력은 "셋-리셋 타입" 플립플롭의 입력에 연결된다. 상기 플립플롭의 출력은 커패시터를 충전 및 방전시킨다. 비록 상기 회로는 도 1에 상술된 바와 같이 펄스 발생기의 부정확함을 제거하지만, 다른 문제점은 그 자체에 나타난다. 튜티 사이클 에러는 커패시터가 특히 온도 변화에 의해 동일한 비율로 충전 및 방전하지 않기 때문에 발생된다. 또한, 에러는 온도에 의해 각각 다른 경로로 동시에 흐르는 두 개의 기준 전압을 공급하는 어려움에 의해 발생된다. 그러므로, 온도에 대해 독립적인 안정된 클럭 주파수를 유지할 수 있는 이완 발진기를 제공할 필요가 있다.
본 발명은 클럭 주파수를 발생시키는 집적 회로에 관한 것이다. 특히, 본 발명은 주변 온도, 제조 공정 및 전압이 큰 폭으로 변동되어도 안정된 클럭 주파수를 발생시키는 발진 회로에 관한 것이다. 본 발명은 단일 반도체 집적회로로 구현된다. 또한, 상기 정밀 이완 발진기는 몇 가지 모드로 동작할 수 있다.
도 1은 펄스 발생기를 갖는 간단한 RU 이완 발진기 나타낸 종래 기술 회로도이다.
도 2는 듀얼 비교기 RC 이완 발진기를 나타낸 종래 기술 회로도이다.
도 3은 본 발명의 블록도이다.
도 4는 본 발명에서 볼 수 있는 CTAT 전류 발생기의 블록다이어그램이다.
도 5는 본 발명에서 볼 수 있는 PTAT 전류 발생기의 블록다이어그램이다.
도 6은 본 발명의 특정 변수의 타이밍 다이어그램이다.
도 7은 슬로우 및 패스트 모드 사이의 클럭 변화를 나타낸 타이밍 다이어그램이다.
본 발명의 목적은 온도에 대해 독립적인 안정된 클럭 주파수를 유지할 수 있는 이완 발진기를 제공하는 것이다. 안정된 클럭은 온도가 변동할 수 있는 환경에서 안정된 주파수를 유지하는 것으로 한정된다.
본 발명의 또 하나의 목적은 온도로 나눈 클럭 주파수 백만분의 부분(ppm/deg C)으로 측정된 발진기의 온도 계수를 최소화하는 이완 발진기를 제공하는 것이다. 예를 들면, 4MHz의 클럭 주파수에 대한 섭씨도당 백만분의 일 부분은 4 클럭 사이클과 같다.
본 발명의 또 하나의 목적은 공정 및 공급 전압에 주파수 드리프트가 영향을 받지 않는 이완 발진기를 제공하는 것이다.
본 발명의 또 하나의 목적은 패스트 모드, 슬로우/저 전력 모드 및 슬립 모드를 포함하는 세 가지 동작 모드를 제공하는 것이다.
본 발명의 또 하나의 목적은 슬로우 모드 및 슬립 모드로 동작할 때 소비 전력을 줄이는 것이다.
본 발명의 실시예에 따르면, 온도 보상을 하는 정밀 이완 발진기는 주변 온도가 큰 폭으로 변동되어도 안정된 클럭 주파수를 발생시킨다. 상기 정밀 이완 발진기는 발진기, 제 1 출력 전류를 발생시키는 제 1 전류 발생기 및 제 2 출력 전류를 발생시키는 제 2 전류 발생기로 구성된다. 본 발명은 단일 반도체 집적회로로 구현된다.
본 발명의 또 다른 실시예에서, 외부의 저항은 상기 클럭 주파수 결정을 위해 요구된 각각의 출력 전류를 발생시키기 위해 제 1 또는 제 2 전류 발생기에 연결된다.
본 발명의 또 다른 실시예에서, 제 1 및 제 2 전류 발생기내의 다수의 내부 저항은 상기 발진기의 클럭 속도를 선택하기 위해 사용된다.
본 발명의 또 다른 실시예에서, 변이 검출기 회로가 제공된다.
본 발명의 또 다른 실시예에서, 상기 발진기의 출력에 연결된 클럭 인히비터가 제공된다.
본 발명의 전술한 목적 및 다른 목적들, 특징 및 장점들은 다음에 나타난다. 본 발명의 바람직한 실시예는 도면과 함께 더 상세히 설명된다.
도 3을 참조하여, 주변 온도의 폭 넓은 변동에 대해 안정된 클럭 주파수을 발생시키는 정밀 이완 발진기(1)는 나타난다. 바람직하게, 상기 정밀 이완 발진기(1)는 안정된 1KHz에서 8KHz정도의 범위에서 클럭 주파수를 발생시킨다. 그러나, 본 발명은 특정 주파수 범위에 국한되지 않는다.
상기 정밀 이완 발진기(1)는 세 가지 모드로 동작할 수 있다. 제 1 모드는 패스트 모드이며 정상 동작 모드이다.
제 2 모드는 슬로우 모드이며 상기 정밀 이완 발진기(1)가 제공하는 회로의 몇 가지 기능을 여전히 가지면서 활성된 상태로 전력을 절약하기 위해 선택된다. 제 3 모드는 슬립 모드이다. 이 모드에서, 상기 정밀 이완 발진기(1)는 활성되지 않으며 클럭 출력이나 어떠한 전력 소비도 없다. 모드 사이의 변이는 "비행(on the fly)"을 일으킨다. 즉, CPU의 처리 동작은 하나의 모드에서 다른 모드로 변이로 정지되지 않는다. 그러나, 바람직한 실시예에서, CPU 또는 마이크로프로세서는 모드 변이 전에 현재의 명령 사이클을 완료한다.
상기 정밀 이완 발진기(1)는 발진기(100), 일반적인 절대 온도 상보 전류 발생기(CTAT)인 제 1 전류 발생기(200), 일반적인 절대 온도 비례 전류 발생기(PTAT)인 제 2 전류 발생기(300), 변이 검출기(400) 및 클럭 인히비터(500)로 구성된다. 본 발명의 바람직한 실시예에서, 상기 정밀 이완 발진기(1)는 단일 반도체 집적 회로로 구현된다. 상기 CTAT(200) 및 PTAT(300) 전류 발생기는 독립적으로 구현되며 본 발명에 몇 가지 중요한 기능을 수행한다. 상기 CTAT(200) 및 PTAT(300) 전류 발생기는 온도 변동이 CTAT 전류(220) 및 PTAT 전류(320)의 오프셋 전류, 다시 말하면 온도에 관하여 반대의 슬로프를 갖는 전류를 제공함으로서 저항, 커패시터 및 비교기와 같은 디바이스의 내부 성분에 주는 영향에 대해 보상한다. CTAT 전류(290) 및 PTAT 전류(390)(도 4 및 5)는 커패시터 충전 전류 Iccc(190)로부터 조합된다(Iccc(190)=CTAT 전류(290)+PTAT 전류(390)). CTAT 전류(290)와 PTAT 전류의 조합, 또는 합은 Iccc(190)를 제 1 커패시터(110) 및 제 2 커패시터(120)를 충전하기 위해 발진기(100)에 보낼 때 발생된다. CTAT(290) 및 PTAT(390) 전류는 거의 선형이며 온도에 관하여 반대 슬로프로 되므로, 합계의 결과는 온도에 거의 독립적인 Iccc(190)가 된다.
바람직한 실시예에서, 상기 발진기(100)는 셋-리셋 플립플롭(160), 두 개의 비교기(182 및 184)를 더 포함하는 비교기 회로(180), 두 개의 커패시터(110 및 120), 네 개의 트랜지스터 스위치(130, 132, 134 및 136), 두 개의 인버터(140 및 142) 및 기준 전압(152)을 발생시키는 밴드갭 기준 전압 회로(150)로 구성된다.
상기 트랜지스터 스위치(130 및 134)는 상기 커패시터(110 및 120)를 각각 충전시키는 패스를 제공한다. 상기 트랜지스터 스위치(132 및 136)는 상기 커패시터(110 및 120)를 각각 방전시키는 패스를 제공한다. 바람직한 실시예에서, 상기 트랜지스터 스위치(130, 132, 134 및 136)는 MOSFET 트랜지스터이다. 그러나, 본 발명은 상기 기술에 국한되지 않는다.
상기 발진기(100)는 하나의 커패시터가 충전됨으로서, 다른 커패시터가 방전되는 동안에 동작한다. 상기 커패시터(110)의 방전 패스는 트랜지스터 스위치(132)를 통해 비교기의 입력(182)에 연결된다. 상기 커패시터(120)의 방전 패스는 트랜지스터 스위치(136)를 통해 비교기의 입력(184)에 연결된다.
바람직한 실시예 및 최상의 수행에서는 밴드갭 기준 전압 회로(150)와 같은 안정된 기준 전압원이 사용된다. 상기 밴드갭 기준 전압 회로(150)는 단일 기준 전압(152)을 제공한다. 상기 회로(150)는 제 2 비교기(182 및 184)의 입력에 연결된다. 그리고, 상기 회로(150)는 각 비교기(182 및 184) 및 상기 CTAT 전류 발생기(200)에서 동상 전압이 되게 하기 위해 사용된다. 상기 밴드갭 기준 전압 회로(150)를 위한 PBIAS입력(325)은 하기에 설명된 PTAT 바이어스 발생기(310)의 출력이다. 상기 밴드갭 기준 전압 회로(150)는 전류 충전으로 커패시터를 안정화 및 비교기 입력 슬루 및 전달 지연으로 변동에 따른 에러를 최소화하는 장점을 가진다.
더 추가하여, 기준 전압 드리프트의 영향을 상쇄 또는 적어도 최소화하기 위하여, 상기 CTAT(200) 전류 발생기는 상기 비교기(182 및 184)와 같은 동일한 기준 전압(152)에 의존한다. 예를 들면, 만일 상기 기준 전압(152)이 증가하면, VREF/R와 같은 상기 CTAT 전류(290)(도 4)는 또한 증가한다. 어디에도 보상이 없으면, 커패시터(110 및 120)를 더 빨리 충전시켜 더 큰 Iccc(190)을 만들기 때문에 상기 증가된 CTAT 전류(290)는 더 빠른 클럭 주파수를 발생시킨다. 그러나 상기 커패시터(110 및 120)는 상기 증가된 기준 전압(152)에 개별적으로 걸리는 비교기(182 및 184)에 대해 더 높은 레벨로 충전되어야 한다. 그러므로, 본 발명은 클럭 주파수 안정을 이루기 위해 더 간단하고 비싸지 않은 기준 전압을 요구한다. 이 기술 분야에 공지된 전압 분배와 같은 다른 기준 전압원뿐만 아니라 상기 밴드갭 기준 전압 회로(150)의 다양한 실시예가 있다. 그러나 새로운 방법으로 상기 밴드갭 기준 전압 회로(150)는 본 발명에서 구현되므로 종래의 기술에 의해 발표되지 않았다.
상기 비교기(182)의 출력은 상기 플립플롭(160)의 셋 입력(162)에 연결된다. 상기 비교기(184)의 출력은 상기 플립플롭(160)의 리셋 입력(164)에 연결된다. 그러므로, 상기 커패시터(110 및 120)가 선택적으로 충전 및 방전되므로, 상기 비교기(182 및 184)의 출력은 클럭 입력을 발생시키는 상기 플립플롭(160)을 셋 및 리셋한다.
상기 플립플롭(160)의 Q 출력(166)은 온도 변동에 독립적인 안정된 클럭 주파수 INTCLK를 제공한다. 바람직한 실시예에서, 상기 Q 출력(166)은 트랜지스터 스위치(132) 및 인버터(140)를 통해 트랜지스터 스위치(130)에 또한 보내진다. 그러므로 상기 Q 출력(166)은 커패시터(110)를 위해 충전 및 방전 패스를 개방 및 폐쇄하는 상기 트랜지스터 스위치(130 및 132)를 제어하는 신호를 제공한다.
플립플롭(160)의 상보 Q 출력(168)은 온도 및 상보 Q 출력(168)에 대해 독립적인 제 2 안정된 클럭 주파수를 제공한다. 상기 상보 Q 출력(168) 트랜지스터 스위치(136) 및 인버터(142)를 통해 트랜지스터 스위치(134)에 또한 보내진다. 그러므로 상기 Q 출력(168)은 커패시터(120)를 위해 충전 및 방전 패스를 개방 및 폐쇄하는 상기 트랜지스터 스위치(134 및 136)를 제어하는 신호를 제공한다.
상기 변이 검출기(140)는 두 가지 주요한 기능, 즉 ASYNCH FAST/SLOW 신호를 SYNCH FAST/SLOW(404) 신호로 변환하는 기능 및 상기 클럭 인히비터(500)를 초기화하는 기능을 수행한다. 상기 클럭 인히비터(500)는 INTCLK(166)가 안정하지 않을 때 모드 변이 동안 프로그램된 다수의 클럭 사이클을 위하여 CLKOUT(502)로 출력되는 것으로부터 INTCLK(166)를 억제한다. 상기 회로(1)가 하나의 동작 모드에서 다른 모드로 변이할 때, 예를 들어 슬로우 모드에서 패스트 모드로 변이할 때, 일회용 동기와 같은 간단한 조합 및 순차적인 로직회로로 구성된 상기 변이 검출기(400)는 상기 클럭 인히비터(500)를 초기화하기 위해 RSTCLK(402) 신호를 보낸다.
상기 변이 검출기(400)로부터 상기 RSTCLK(402) 신호를 수신하여, 간단한 프로그램된 카운터가 있는 상기 클럭 인히비터(500)는 예정된 다수의 클럭 사이클을 위한 연결된 회로에, 예를 들어 CPU, 보내지는 CLKOUT(502)를 억제한다. 그러므로 상기 클럭 인히비터(500)는 불안정한 클럭 주파수 또는 변이의 클럭 주파수의 결과로 로직회로의 변형을 막기 위해 제공된다. 예정된 다수의 클럭 사이클이 모드 변이를 따른 후에, 만일 상기 정밀 이완 발진기(1)의 동작이 안정하면, 상기 클럭 인히비터(500)는 상기 CLKOUT(502)이 연결된 회로에 보내지는 것을 허락한다.
상기 소자들과 유사한 소자들에 같은 도면부호가 표기되어 있는 도 4를 참조하면, CTAT 전류 발진기(200)는 CTAT 전류(290)를 생성시키기 위하여 CTAT 바이어스 발생기(210)와 전류 미러(250)를 구비한다. CTAT 바이어스 발생기(210)는 증폭기(220)와, 이 증폭기로 입력되는 전류를 조절하기 위한 작은 온도계수를 가진 적어도 하나의 저항(232, 233, 234)과, 그리고 증폭기(20)에 입력 전류를 제공하는 트랜지스터(240)로 구성되어 있다. 증폭기(220)는 공급 및 노이즈 제거를 위한 캐스케이드 회로로 구성된다. 기준 전압(152)은 증폭기(220)의 입력단에 결합된다.
임피던스가 다른 상이한 저항들(232, 233, 234)은 전류 미러(250)로 보내지는 전류를 제어하기 위한 것이며, 따라서 발진기(100)에 의해 생성되는 온도에 무관한 특정 안정화 클럭 주파수를 결정한다.
본 발명은 SYNCH FAST/SLOW(404) 신호를 입력하고, 3개 저항(232, 233, 234) 중 어느 하나를 선택하기 위한 선택신호 RSELECT(236)를 입력하는 선택 로직회로(230)를 제공한다. 슬로우 모드가 상기 SYNCH FAST/SLOW(404) 신호에 의해 활성화되었을 때, 내부의 저항 RINT/LP(233)가 선택된다. 또 패스트 모드가 상기 SYNCH FAST/SLOW(404) 신호에 의해 활성화되었을 때, 상기한 선택 로직회로(230)는 RSELECT(236) 입력신호를 내부저항 RINT(232)과 외부저항 REXT(234)간의 선택신호로 간주한다.
본 발명의 바람직한 실시예에서, 패스트 모드의 내부 저항(232)는 폴리실리콘 공정기술로 제조되며, 이에 의해 낮은 임피던스와 큰 전류를 제공하고, 다시 보다 빠른 클럭을 제공하게 된다. 더욱이, 폴리실리콘 공정 기술은 낮은 온도계수(ppm/deg C)를 가지며, 따라서 온도에 대해 개선된 주파수 안정도를 제공한다.
반면에, 슬로우 모드 내부 저항(233)은 통상 주입 및/또는 확산 공정, 예를 들어 라일리 도프트 드레인(LDD) 공정에 의해 도핑된 실리콘 기판에서 제조된다. 도핑된 실리콘은 높은 임피던스를 나타내며, 이것은 다시 전류 미러(250)로 흐르는 전류를 감소시키고, 따라서 회로가 저 전력에서 동작하는 것을 허용한다.
상기 슬로우 모드 내부 저항(233)은 또한 폴리실리콘 공정을 사용하여 제조될 수 있다. 그러나, 폴리실리콘의 단위 면적당 저항은 도핑된 실리콘의 그것에 비해 매우 낮다. 따라서, 같은 저항값에 대해 폴리실리콘 저항은 도핑된 실리콘 저항에 비해 매우 큰 반도체 면적을 요구하게 된다.
실제 상기한 정밀 이완 발진기(1)의 전력 소모는 패스트 모드에서 250 ㎂ 이고 슬로우 모드에서 20 ㎂ 이하로 된다.
전류 미러(250)는 n개의 트랜지스터(252)로 구성된다. CTAT 바이어스 발생기(210)의 증폭기(220)가 상기 트랜지스터(252)와 결합된다. 적절한 CTAT:PTAT 균형을 맞추기 위해 CTAT 전류(290)를 트리밍(Trimming)하는 것은 교정 스위치(254)를 통해 1개 또는 그 이상의 전류 미러 트랜지스터(252)를 선택하거나 활성화시키는 것에 의해 디지털적으로 프로그래밍되어 원하는 CTAT 전류를 합산 및 획득한다.
교정 스위치(254)는 또한 CTAT 교정 선택 디코더(256)을 통해 SYNCH FAST/LOW 신호(404)와 결합된다. 패스트 모드에서, 교정 스위치(254)는 빠른 클럭을 위해 전류 ICTAT를 트리밍하도록 구성된다. 슬로우 모드에서, 교정 스위치(254)는 느린 클럭을 위해 전류 ICTAT를 트리밍하도록 다른 구성을 요구한다. 따라서, 교정 스위치(254)는 SYNCH FAST/SLOW 신호의 상태에 반응하여 패스트 모드 교정과 슬로우 모드 교정 사이를 토글한다.
바람직한 실시예에서, 전류 미러(250)는 당업계의 숙련자에게 잘 알려진 전류 디바이더로 작용한다. 다른 실시예에서, 전류 미러(250)는 전류 멀티플라이어로서 구성될 수 있다. CTAT 전류(290)는 전류 미러 트랜지스터(252)의 선택된 출력값의 합이다.
도 5를 참조하면, 당업자에게 ΔVBE회로라고 알려진 PTAT 전류 발생기(300)는 PTAT 전류(390)를 생성하기 위해 PTAT 바이어스 발생기(310)와 PTAT 전류 미러(350)를 구비한다. PTAT 바이어스 발생기(310)는 증폭기(320)와, 적은 선형 온도계수를 가진 선택가능한 저항(332, 333, 334) 양단의 제 1 바이어스 전압을 생성하기 위한 제1 바이어스 회로(330)와, 제 2 바이어스 전압을 생성하기 위한 제 2 바이어스 회로(340)로 구성된다. 제 1 및 제 2 바이어스 전압은 증폭기(320)의 입력에 인가된다. 증폭기(320)의 출력단에서 신호 PBIAS가 출력되고, 이 출력단은 제 1 및 제 2 바이어스 회로(33O 및 340)와, PTAT 전류 미러(350)와, 밴드갭 기준 전압 발생기(150; 도 1)와 결합된다.
임피던스가 상이한 저항들(332, 333, 334)은 전류 미러(350)로 공급되는 전류를 제어하기 위한 것이며, 따라서 발진기(100)에 의해 생성되는 온도에 무관한 특정 안정화 클럭 주파수를 결정한다.
CTAT 바이어스 발생기(210)와 유사하게, PTAT 바이어스 발생기(310)는 SYNCH FAST/LOW(404) 신호를 입력하고, 3개 저항(332, 333, 334) 중 어느 하나를 선택하기 위한 선택신호 RSELECT(236)을 입력하는 선택 로직회로(330)를 제공한다. 슬로우 모드가 상기 SYNCH FAST/SLOW 신호(404)에 의해 활성화되었을 때, 내부 저항 RINT/LP(333)가 선택된다. 또 패스트 모드가 상기 SYNCH FAST/SLOW 신호에 의해 활성화되었을 때, 상기 선택 로직회로(330)는 RSELECT(336) 입력신호를 내부저항 RINT(332)과 외부저항 REXT(334)간의 선택신호로 간주한다.
바람직한 실시예에서, 패스트 모드의 내부 저항(332)는 폴리실리콘 공정기술로 제조되며, 이는 낮은 임피던스와 큰 전류를 제공하여 보다 빠른 클럭을 제공하게 된다. 더욱이, 폴리실리콘 공정 기술은 낮은 온도계수(ppm/deg C)를 가지며, 따라서 온도에 대해 개선된 주파수 안정도를 제공한다.
반면에, 슬로우 모드 내부 저항(333)은 예를 들어 라일리 도프트 드레인(LDD) 공정으로 제조된다. 확산 공정에 의해 도핑된 실리콘은 높은 임피던스를 나타내며, 이것은 다시 전류 미러(350)로 흐르는 전류를 감소시키고, 따라서 회로가 저 전력에서 동작하는 것을 허용한다. 상기 CTAT 및 PTAT 바이어스 발생기(210 및 310) 각각은 최적의 안정성을 위해 패스트 모드에 대응하여 외부 저항 REXT(234 및 334) 또는 내부 저항 RINT(232 및 332)들이 폴리실리콘으로 만들어지고, 슬로우 모드에 대응하여 내부 저항 RINT/LP(233 및 333)가 도핑된 실리콘으로 형성된다.
상기 슬로우 모드 내부 저항(333)은 또한 폴리실리콘 공정을 사용하여 제조될 수 있다. 그러나, 폴리실리콘의 단위 면적당 저항은 도핑된 실리콘의 그것에 비해 매우 낮다. 따라서, 같은 저항값에 대해 폴리실리콘 저항은 도핑된 실리콘 저항에 비해 매우 큰 반도체 면적을 요구하게 된다.
PTAT 전류 미러(350)는 n개의 다수 트랜지스터(352)로 구성된다. 소망의 PTAT 전류(390)를 얻기위해서 교정 스위치(354)를 통해 1개 또는 그 이상의 전류 미러 트랜지스터(352)를 선택하거나 활성화시키는 것에 의해 트리밍(Trimming)이 디지털적으로 수행된다.
교정 스위치(354)는 또한 PTAT 교정 선택 디코더(356)을 통해 SYNCH FAST/SLOW 신호(404)와 결합된다. 패스트 모드에서, 교정 스위치(254)는 빠른 클럭을 위해 전류 IPTAT를 트리밍하도록 구성된다. 슬로우 모드에서, 교정 스위치(354)는 느린 클럭을 위해 전류 IPTAT를 트리밍하도록 다른 구성을 요구한다. 따라서, 교정 스위치(354)는 SYNCH FAST/SLOW 신호의 상태에 반응하여 패스트 모드 교정과 슬로우 모드 교정 사이를 토글한다.
바람직한 실시예에서, 전류 미러(350)는 당업계의 숙련자에게 잘 알려진 전류 디바이더로서 작용한다. 다른 실시예에서, 전류 미러(350)는 전류 멀티플라이어로서 구성될 수 있다. PTAT 전류(390)는 전류 미러 트랜지스터(352)의 선택된 출력값의 합이다.
도 6을 참조하면, 이완 발진기(1)의 동작에 대한 일반적 타이밍도(즉, 동작모드에 무관한)가 도시되어 있다. 파형 V1(112)는 도 1의 캐패시터(110)에서 충전 및 방전을 나타낸다. 여기서, 양의 슬로프(충전)는 캐패시터(110)의 커패시턴스로 분할된 전류 ICCC(190)에 해당한다. 파형 V1(112)의 최대 진폭은 기준 전압(152)과 같다. 파형 CMP1은 플립 플롭(160)의 세트 입력단(162)에 결합된 비교기(182)의 출력신호를 나타낸다.
파형 V2(122)는 캐패시터(120)에서 충전 및 방전을 나타낸다. 여기서, 양의 슬로프(충전)는 캐패시터(120)의 커패시턴스로 분할된 전류 ICCC(190)에 해당한다. 파형 CMP2는 플립 플롭(160)의 리세트 입력단(164)에 결합된 비교기(184)의 출력신호를 나타낸다.
50 퍼센트의 듀티 사이클에서 캐패시터(110) 및 (120)의 값은 동일하게 되어 파형 V1(112) 및 V2(122)는 비슷한 슬로프를 갖게 된다. 캐패시터 전압이 기준 전압(152)을 초과할 때, 각 비교기(182 및 184)는 로우 레벨 펄스를 출력하고, 이것은 플립 플롭(160)의 상태를 바꾸게 만든다. 리세트 신호 RST는 상기 비교기(182 및 184)를 초기화시키고, 플립 플롭(160)을 이전 상태로 만든다.
도 7을 참조하면, 도 3의 실시예에서 슬로우 모드에서 패스트 모드로 전환되는 동작의 타이밍도가 도시되어 있다. 이완 발진기(1)는 패스트 모드에서 슬로우 모드로 전환시에도 유사하게 동작한다.
타이밍도에서, 도 3의 이완 발진기(1)는 먼저 슬로우 모드로 동작한다. 본 발명 장치의 외부에서 발생된 ASYNCH FAST/SLOW 신호가 변이 검출기(400)에 의해 수신된다. 실시예에서, 로직레벨 0은 슬로우 모드를 나타내고 로직레벨 1은 패스트 모드를 나타낸다. 슬립 모드로의 전환을 위한 신호는 별개의 하이레벨 신호이다.
내부 클럭 INTCLK (166)에 대한 셋업 시간에 맞추어 ASYNCH FAST/SLOW 신호를 수신하면, 패스트 모드로의 전환을 위해 변이 검출기(400)는 2개 출력을 발생한다. 그 하나의 출력은 클럭 인히비터(500)로 공급되는 리세트 펄스 RSTCLK(402)이다. 변이 검출기(400)는 또한 ASYNCH FAST/SLOW 신호를 동기화하고, 리세트 신호 RSTCLK(402)의 트레일링 에지에서 SYNCH FAST/SLOW 신호(404)를 출력하여 전류 발생기(200) 및 (300)으로 공급한다. 이 시점에서, 전류 발생기(200) 및 (300)는 패스트 모드 동작에 필요한 전류를 발생하기위한 스위칭을 개시한다. 전류 발생기(200) 및 (300)이 내부 스위칭을 개시할 때, 바이어스 전류의 안정 및 내부 클럭(166)의 안정을 위해 몇 개 클럭 사이클이 필요하다.
리세트 클럭 RSTCLK(402)의 수신 시점에서, 클럭 인히비터(500)은 즉시 금지신호 CLKOUT(502)를 발생한다. 리세트 신호 RSTCLK(402)의 트레일링 에지에서 이완 발진기(1)는 슬로우 모드에서 패스트 모드로의 변이를 시작한다. 실시예에서, 클럭 인히비터는 금지신호 발생 전에 이 신호 CLKOUT(502)가 패스트 모드 클럭으로 진행할 수 있도록 내부 클럭 INTCLK(166)의 8개 패스트 클럭 사이클을 카운트하고 나서 금지시킨다.
본 발명은 제조 공정에 기인한 또 공급 전압 및 온도 변화에 기인한 클럭 주파수의 변동을 최소화시킨다. 이것은 온도 변화에 무관하게 오프셋 바이어스 전류를 합계하고, 이를 프로그램 가능한 전류 미러(250 및 350)를 통해 트리밍하여 제조 공정상 변동을 제거하며, 밴드 갭 기준전압 회로(150) 및 듀얼 캐패시터, 듀얼 비교 발진기(100)를 사용함으로써 가능하다. 또한 소자 정합 및 캐스케이드 전류원과 같은 당업계에 잘 알려진 아날로그 설계 기술을 적용하여 회로의 안정성을 향상시킨다.
본 발명이 특정 실시예를 참고로 도시되고 설명되었지만 당업계에 숙련된 사람에게는 회로구성이나 소자의 변경이 본 발명의 정신과 범위를 벗어나지 않고서 이루어질 수 있음을 알 수 있을 것이다.

Claims (21)

  1. 온도 보상회로를 갖는 정밀 이완 발진기에 있어서,
    발진기와,
    상기 발진기에 결합된 제 1 전류 발생기와,
    상기 발진기에 결합된 제 2 전류 발생기와,
    상기 발진기에 결합된 클럭 인히비터와, 그리고
    상기 클럭 인히비터에 결합된 변이 검출기를 포함하고,
    상기 회로가 단일의 집적회로상에서 구현되는 발진회로.
  2. 제 1 항에 있어서, 상기 회로는 클럭 출력을 발생하고, 제 1의 동작 모드와 이 제 1 동작 모드에서의 클럭 출력 보다 낮은 주파수의 클럭 출력을 발생하는 제 2의 동작 모드를 포함하는 다수의 동작 모드를 갖는 것을 특징으로 하는 회로.
  3. 제 2 항에 있어서, 상기 제 1의 동작 모드는 제 1 캐패시터 충전 전류를 발생하고, 상기 제 2의 동작 모드는 상기 제 1 캐패시터 충전 전류 보다 작은 제 2 캐패시터 충전 전류를 발생하는 것을 특징으로 하는 회로.
  4. 제 2 항에 있어서, 상기 제 1의 동작 모드는 제 1 공칭 전력소모량을 가지며, 상기 제 2의 동작 모드는 상기 제 1 공칭 전력소모량 보다 적은 제 2 공칭 전력소모량을 갖는 것을 특징으로 하는 회로.
  5. 제 2 항에 있어서, 상기 회로는 클럭 출력을 발생하지 않는 제 3의 동작 모드를 갖는 것을 특징으로 하는 회로.
  6. 제 5 항에 있어서, 상기 제 3의 동작모드에서 캐패시터 충전 전류가 발생되지 않는 것을 특징으로 하는 회로.
  7. 제 5 항에 있어서, 상기 제 3의 동작모드는 대략 영(0)의 공칭 전력소모량을 갖는 것을 특징으로 하는 회로.
  8. 제 2 항에 있어서, 상기 제 1 동작모드는 제 1 전류발생기 내부의 저항을 선택하고 또 제 2 전류발생기 내부의 저항을 선택하는 것에 의해 결정되는 것을 특징으로 하는 회로.
  9. 제 8 항에 있어서, 상기 제 1 동작모드는 제 1 전류발생기 내부의 다수 교정 스위치를 프로그래밍하고 또 제 2 전류발생기 내부의 다수 교정 스위치를 프로그래밍하는 것에 의해 결정되는 것을 특징으로 하는 회로.
  10. 제 2 항에 있어서, 상기 제 2 동작모드는 제 1 전류발생기 내부의 제 2 저항을 선택하고 또 제 2 전류발생기 내부의 제 2 저항을 선택하는 것에 의해 결정되는
    것을 특징으로 하는 회로.
  11. 제 10 항에 있어서, 상기 제 2 동작모드는 제 1 전류발생기 내부의 다수 교정 스위치를 프로그래밍하고 또 제 2 전류발생기 내부의 다수 교정 스위치를 프로그래밍하는 것에 의해 결정되는 것을 특징으로 하는 회로.
  12. 제 1 항에 있어서, 상기 클럭 인히비터는 카운터로 구성되는 것을 특징으로 하는 회로.
  13. 제 12 항에 있어서, 상기 클럭 인히비터는 변이 검출기로부터 변이신호를 수신하고, 이 변이신호를 수신하였을 때 미리 지정된 수의 클럭 사이클 동안 발진기의 클럭 출력을 금지하는 것을 특징으로 하는 회로.
  14. 제 13 항에 있어서, 상기 클럭 인히비터는 상기 미리 지정된 클럭 사이클 주기가 지난 다음 클럭 출력의 전달을 허용하는 것을 특징으로 하는 회로.
  15. 제 13 항에 있어서, 상기 미리 지정된 수의 클럭 사이클은 프로그램 가능한 것을 특징으로 하는 회로.
  16. 하나의 클럭 출력을 발생하고 다수의 동작모드로 동작하는 온도 보상회로를 갖는 정밀 이완 발진기 회로에서, 상기 동작 모드는 제 1 동작 모드와 제 2 동작 모드를 포함하고, 상기 제 2 동작 모드의 클럭 출력은 제 1 동작 모드에서의 클럭 출력 보다도 낮은 주파수를 갖는 것을 특징으로 하는 회로.
  17. 제 16 항에 있어서, 상기 제 1 동작 모드는 제 1 캐패시터 충전 전류를 발생하고, 상기 제 2의 동작 모드는 상기 제 1 캐패시터 충전 전류 보다 작은 제 2 캐패시터 충전 전류를 발생하는 것을 특징으로 하는 회로.
  18. 제 16 항에 있어서, 상기 제 1의 동작 모드는 제 1 공칭 전력소모량을 가지며, 상기 제 2의 동작 모드는 상기 제 1 공칭 전력소모량 보다 적은 제 2 공칭 전력 소모량을 갖는 것을 특징으로 하는 회로.
  19. 제 16 항에 있어서, 상기 회로는 클럭 출력을 발생하지 않는 제 3의 동작 모드를 갖는 것을 특징으로 하는 회로.
  20. 제 19 항에 있어서, 상기 제 3의 동작모드에서 캐패시터 충전 전류가 발생되지 않는 것을 특징으로 하는 회로.
  21. 제 19 항에 있어서, 상기 제 3의 동작모드는 대략 영(0)의 공칭 전력소모량을 갖는 것을 특징으로 하는 회로.
KR1020007008568A 1998-12-04 1999-12-06 온도 보상 및 다양한 동작 모드를 갖는 정밀 이완 발진기 KR20010040690A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/205,758 US6052035A (en) 1998-03-19 1998-12-04 Oscillator with clock output inhibition control
US09/205,578 1998-12-04
PCT/US1999/028910 WO2000036745A1 (en) 1998-03-19 1999-12-06 A precision relaxation oscillator with temperature compensation and various operating modes

Publications (1)

Publication Number Publication Date
KR20010040690A true KR20010040690A (ko) 2001-05-15

Family

ID=22763532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007008568A KR20010040690A (ko) 1998-12-04 1999-12-06 온도 보상 및 다양한 동작 모드를 갖는 정밀 이완 발진기

Country Status (4)

Country Link
EP (1) EP1053596A1 (ko)
JP (1) JP2003529227A (ko)
KR (1) KR20010040690A (ko)
CN (1) CN1296665A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642915B1 (ko) * 2004-05-06 2006-11-03 주식회사 하이닉스반도체 오실레이터의 기준 클럭주기 측정/트리밍 방법 및 그오실레이터
US7852166B2 (en) 2007-10-29 2010-12-14 Samsung Electronics Co., Ltd. Relaxation oscillator for compensating system delay
KR101153574B1 (ko) * 2010-10-12 2012-06-12 서울시립대학교 산학협력단 부궤환회로를 이용한 이완 발진기
KR101388827B1 (ko) * 2012-11-01 2014-04-23 삼성전기주식회사 Pwm 신호 생성회로 및 모터 구동 회로

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828847B1 (en) * 2003-02-27 2004-12-07 Analog Devices, Inc. Bandgap voltage reference circuit and method for producing a temperature curvature corrected voltage reference
US7543253B2 (en) * 2003-10-07 2009-06-02 Analog Devices, Inc. Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry
FR2874777B1 (fr) * 2004-09-02 2007-01-05 Sagem Telephone mobile et procede d'utilisation de ce telephone mobile
JP4568595B2 (ja) * 2004-12-10 2010-10-27 三菱電機株式会社 半導体回路
CN101626235B (zh) * 2008-07-09 2011-11-02 盛群半导体股份有限公司 一种振荡器操作模式控制方法及装置
US7884679B2 (en) * 2009-03-18 2011-02-08 Nxp B.V. Process, voltage, temperature compensated oscillator
KR101079522B1 (ko) * 2009-09-14 2011-11-03 삼성전기주식회사 기준신호 발생기 및 ｌｃｄ 백라이트용 ｐｗｍ 제어회로
US8358175B2 (en) * 2011-05-10 2013-01-22 Nxp B.V. Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture
US8786375B2 (en) 2011-06-09 2014-07-22 Infineon Technologies Austria Ag Runtime compensated oscillator
US8884718B2 (en) * 2011-08-09 2014-11-11 Si-Ware Systems Method and apparatus to control the LC tank temperature null characteristic in a highly stable LC oscillator
CN103580655B (zh) * 2012-07-24 2017-05-17 飞思卡尔半导体公司 比较器和采用比较器的张弛振荡器
CN103391045B (zh) * 2013-07-30 2015-11-25 浙江大学 抗工艺涨落的自修调集成电路片上振荡器
TWI557529B (zh) * 2016-01-12 2016-11-11 新唐科技股份有限公司 參考電壓電路
JP6869813B2 (ja) * 2017-05-31 2021-05-12 エイブリック株式会社 弛張型発振器、および弛張型発振器を備えた無線機器
CN108832896B (zh) * 2018-06-25 2021-04-02 电子科技大学 一种片外可调的弛张型压控振荡器电路
US10878862B2 (en) 2018-09-17 2020-12-29 Micron Technology, Inc. Apparatuses and methods for DRAM wordline control with reverse temperature coefficient delay
CN112823477B (zh) * 2018-10-17 2024-04-23 美光科技公司 用于温度独立的延迟电路的方法和设备
CN111147048B (zh) * 2018-11-06 2023-08-18 智原微电子(苏州)有限公司 弛缓震荡电路
KR20210064497A (ko) * 2019-11-25 2021-06-03 삼성전자주식회사 밴드갭 기준 전압 생성 회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642915B1 (ko) * 2004-05-06 2006-11-03 주식회사 하이닉스반도체 오실레이터의 기준 클럭주기 측정/트리밍 방법 및 그오실레이터
US7852166B2 (en) 2007-10-29 2010-12-14 Samsung Electronics Co., Ltd. Relaxation oscillator for compensating system delay
KR101395777B1 (ko) * 2007-10-29 2014-05-16 삼성전자주식회사 시스템 지연을 보상하는 완화발진기
KR101153574B1 (ko) * 2010-10-12 2012-06-12 서울시립대학교 산학협력단 부궤환회로를 이용한 이완 발진기
KR101388827B1 (ko) * 2012-11-01 2014-04-23 삼성전기주식회사 Pwm 신호 생성회로 및 모터 구동 회로
US8994309B2 (en) 2012-11-01 2015-03-31 Samsung Electro-Mechanics Co., Ltd. Pulse width modulation signal generating circuit and motor driving circuit

Also Published As

Publication number Publication date
CN1296665A (zh) 2001-05-23
EP1053596A1 (en) 2000-11-22
JP2003529227A (ja) 2003-09-30

Similar Documents

Publication Publication Date Title
US6052035A (en) Oscillator with clock output inhibition control
KR20010040690A (ko) 온도 보상 및 다양한 동작 모드를 갖는 정밀 이완 발진기
US6020792A (en) Precision relaxation oscillator integrated circuit with temperature compensation
US6356161B1 (en) Calibration techniques for a precision relaxation oscillator integrated circuit with temperature compensation
KR102509824B1 (ko) 발진기
US6078208A (en) Precision temperature sensor integrated circuit
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US7180342B1 (en) Frequency doubler circuit with trimmable current control
US5646563A (en) Charge pump with near zero offset current
US6191660B1 (en) Programmable oscillator scheme
US5136260A (en) PLL clock synthesizer using current controlled ring oscillator
US5912574A (en) Dual loop PLL with secondary loop to achieve 50% duty cycle
US6025757A (en) Piezoelectric oscillator circuit
US5481228A (en) Method and apparatus for controlling oscillator duty cycle
WO2007146641A2 (en) Analog circuit and method for multiplying clock frequency
US20020079973A1 (en) Automatic bias adjustment circuit for use in PLL circuit
US5469100A (en) Circuit for the generation of a time-stabilized output pulse
KR100293769B1 (ko) 전하 펌핑 회로 및 pll 주파수 합성기
US9362922B2 (en) Oscillator circuit and method for generating an oscillator signal
CN112636725B (zh) 一种电阻电容rc振荡器
US11075602B1 (en) Oscillator compensation using bias current
US5592129A (en) High resolution, large multiplication factor digitally-controlled frequency multiplier
WO2002015382A2 (en) Oscillator having reduced sensitivity to supply voltage changes
JP2000036741A (ja) Ｐｌｌ回路
JP2002171165A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination