JP2003529227A

JP2003529227A - 温度補償および様々な運転モードを備えた精密緩衝発振器

Info

Publication number: JP2003529227A
Application number: JP2000588893A
Authority: JP
Inventors: ジェイムスビー．ノーラン，; ライアンスコットエリソン，; マイケルエス．ピスカ，
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 1998-12-04
Filing date: 1999-12-06
Publication date: 2003-09-30
Also published as: EP1053596A1; KR20010040690A; CN1296665A

Abstract

(57)【要約】温度補償回路を有する精密緩衝発振器は、多様な周囲温度に亘って、安定したクロック周波数を生成する。本発明は、発振発生器（１００）と、２つの独立した電流生成器（２００、３００）と、遷移検出器（４００）と、クロック抑制器（５００）とを含む。２つのプログラム可能な独立した電流発生器の出力が組合わされて、温度とは独立したキャパシタ充電電流を提供する。精密緩衝発振器は、３つの動作モード、すなわち、高速モード、低速／低電力モード、およびスリープモードが可能である。温度補償および様々な動作モードを有する精密緩衝発振器は、単一のモノリシック集積回路上に実装されている。

Description

【発明の詳細な説明】

【０００１】（関連出願）本願は、本願と同一の譲受人に譲り受けられており、本願と発明者の少なくと
も１人が同じである「ＡＰｒｅｃｉｓｉｏｎＲｅｌａｘａｔｉｏｎＯｓｃ
ｉｌｌａｔｏｒＷｉｔｈＴｅｍｐｅｒａｔｕｒｅＣｏｍｐｅｎｓａｔｉｏ
ｎ」と題された、１９９８年３月１９日に出願された米国特許出願第０９／０４
４，３６１号の一部継続出願である。１９９８年３月１９日に出願された米国特
許出願第０９／０４４，３６１号は、参照に用いられる。

【０００２】（発明の背景）１．（発明の分野）本発明は、一般的にクロック周波数を発生する集積回路に関する。特に、本発
明は周囲温度の広域な変化、作製プロセスおよび電圧に対して安定したクロック
周波数を発生する精密緩衝発振器である。本発明は、単一のモノリシック集積回
路上に設けられる。また、この精密緩衝発振器は、いくつかのモードでの運転が
可能である。

【０００３】２．（従来技術の説明）現在の技術において、２つある構成の内の１つに主に依存するＲＣ緩衝発振器
を説明する。図１に見られるその１つ目の例では、単一のコンパレータがパルス
発生器に結合しており、キャパシタを交互に充放電し、「Ｄタイプ」のフリップ
フロップのためのクロックを発生する。この設計には、いくつかの誤差原因が存
在する。抵抗器およびキャパシタは、典型的に予期できない電圧および温度の係
数を有する。充電電流およびコンパレータ入力スルーは、ドリフトもしやすい供
給電圧の関数である。また、パルス発生器の出力は、温度および供給電圧ととも
に変化し得る。これらの要因によって、クロック周波数が温度に応じて変化する
。

【０００４】図２に示される２つ目の例では、ＲＣ回路が、２つのコンパレータのそれぞれ
に共通の入力を提供する。独立した基準電圧は、コンパレータの残りの入力のそ
れぞれに結合する。この２つのコンパレータのそれぞれの出力は、「セット−リ
セットタイプ」のフリップフロップの入力と結合する。このフリップフロップの
出力は、キャパシタを交互に充放電する働きをする。この回路は、上述の図１の
説明のパルス発生器の不正確さを取り除くが、他の問題が発生する。キャパシタ
が同じ割合で充放電することはまずないので、特に温度の変化に応じて、衝撃係
数の誤差が生じる。また、温度に応じて同時に互いの後を追う２つの基準電圧の
提供が困難であるために誤差が生じる。

【０００５】それゆえ、温度に影響されることなく、安定したクロック周波数を維持するこ
とが可能な緩衝発振器を提供する必要があった。

【０００６】（発明の要旨）本発明の１つの目的は、温度に影響されずに安定したクロック周波数を維持す
ることが可能な緩衝発振器を提供することである。安定したクロックとは、温度
の変動の影響を受けやすい環境において、安定した周波数を維持するクロックと
定義される。

【０００７】本発明の別の目的は、クロック周波数の百万分の一を温度で割った値（ｐｐｍ
／℃）で測定される発振器の温度係数を最小化する緩衝発振器を提供することで
ある。例えば、４ＭＨｚのクロック周波数に対する百万分の一／℃は、４クロッ
クサイクルに等しい。

【０００８】本発明の別の目的は、処理および供給電圧によって周波数のドリフトの影響を
受けない緩衝発振器を提供することである。

【０００９】本発明の別の目的は、ファーストモード、スロー／ローパワーモードおよびス
リープモードを含む３つの運転モードを提供することである。

【００１０】本発明の別の目的は、スローモードおよびスリープモードで運転時の電力消費
を低減することである。

【００１１】本発明の１つの実施形態に従って、周囲温度の広域な変化に対して安定したク
ロック周波数を生じる精密緩衝発振器を開示する。この緩衝発振器は、振動発生
器、第１の出力電流を発生する第１電流発生器、および第２の出力電流を発生す
る第２電流発生器から成る。本発明は、単一のモノリシック集積回路上に設けら
れる。

【００１２】本発明の別の実施形態に従って、外部抵抗器が、第１または第２の電流発生器
に接続され得、クロック周波数を決定するために必要なそれぞれの出力電流を発
生する。

【００１３】本発明の別の実施形態に従って、発振器のクロックスピードを選択するために
用いられる、第１および第２の電流発生器内の複数の内部抵抗器が提供される。

【００１４】本発明の別の実施形態に従って、遷移検出回路が提供される。

【００１５】本発明の別の実施形態に従って、振動発生器の出力に結合したクロックインヒ
ビターが提供される。

【００１６】本発明の前述および他の目的、特性、および利点は、添付の図面に示されるよ
うな、本発明の好適な実施形態の下記の、さらに詳細な説明により明白である。

【００１７】（好適な実施形態の詳細な説明）図３を参照して、安定なクロック周波数を様々な周囲温度にわたって発生する
高精度緩和発振器１を示す。好ましくは、高精度緩和発振器１は、約１ＫＨｚか
ら８ＭＨｚの範囲において安定なクロック周波数を生成する。しかし、本発明は
特定の周波数範囲に限定されないことが当業者には理解される。

【００１８】高精度緩和発振器１は３つのモードを可能とする。第１のモードは高速モード
であり、通常の動作モードである。第２のモードは低速モードであり、電力を節
約するように、かつ高精度緩和発振器１が処理する回路のいくつかの機能がアク
ティブのままであるように選択される。第３のモードはスリープモードである。
このモードにおいて、高精度緩和発振器１は非活性であり、クロック出力はなく
、電力消費もない。モード間の遷移は「リアルタイム（ｏｎｔｈｅｆｌｙ）
」で起こり得る。すなわち、モードからモードへ遷移するためにＣＰＵによる処
理活動を停止することは必要でない。しかし、好適な実施形態において、ＣＰＵ
またはマイクロコントローラは、モードのスイッチングより前に現在の命令サイ
クルを完了している。

【００１９】高精度緩和発振器１は、振動発生器１００、典型的にはＣｏｍｐｌｅｍｅｎ
ｔａｒｙｔｏＡｂｓｏｌｕｔｅＴｅｍｐｅｒａｔｕｒｅ（ＣＴＡＴ）電流
発生器である第１の電流発生器２００、典型的にはＰｒｏｐｏｒｔｉｏｎａｌ
ｔｏＡｂｓｏｌｕｔｅＴｅｍｐｅｒａｔｕｒｅ（ＰＴＡＴ）電流発生器であ
る第２の電流発生器３００、遷移検出器４００およびクロック抑制器５００から
構成される。本発明の好適な実施形態において、高精度緩和発振器１は単一のモ
ノリシックな集積回路上に実現される。

【００２０】ＣＴＡＴ２００およびＰＴＡＴ３００電流発生器は独立に実現され、本発明に
いくつかの重要な機能を提供する。ＣＴＡＴ２００およびＰＴＡＴ３００電流発
生器は、オフセット電流ＣＴＡＴ電流２２０およびＰＴＡＴ電流３２０（すなわ
ち温度に対して逆の傾きを有する電流）を提供することにより、抵抗器、キャパ
シタ、およびコンパレータなどの装置の内部要素への温度変化の影響を補償する
。ＣＴＡＴ電流２９０およびＰＴＡＴ電流３９０（図４および５）が結合されて
キャパシタ充電流Ｉ_ccc１９０を形成する（Ｉ_ccc１９０＝ＣＴＡＴ電流２９０＋
ＰＴＡＴ電流３９０）。ＣＴＡＴ電流２９０およびＰＴＡＴ電流３９０の結合す
なわち和算は、第１のキャパシタ１１０および第２のキャパシタ１２０を充電す
るために振動発生器１００に導入されたときに起こる。ＣＴＡＴ電流２９０およ
びＰＴＡＴ電流３９０はほぼ線形であり、温度に対して反対の傾きを有するため
、和算の結果は、温度に対してほぼ独立なＩ_CCC１９０である。

【００２１】好適な実施形態において、振動発生器１００は、セット−リセットフリップフ
ロップ１６０、コンパレータ回路１８０（さらに２つのコンパレータ１８２およ
び１８４から構成される）、２つのキャパシタ１１０および１２０、４つのトラ
ンジスタスイッチ１３０、１３２、１３４および１３６、２つのインバータ１４
０および１４２、ならびに基準電圧１５２を生成するためのバンドギャップ基準
電圧回路１５０から構成される。

【００２２】トランジスタスイッチ１３０および１３４はそれぞれ、２つのキャパシタ１１
０および１２０のための充電パスを提供する。トランジスタスイッチ１３２およ
び１３６はそれぞれ、キャパシタ１１０および１２０のための放電パスを提供す
る。好適な実施形態において、トランジスタスイッチ１３０、１３２、１３４お
よび１３６はＭＯＳＦＥＴトランジスタであるが、本発明はこの技術に限定され
ないことが当業者には理解される。

【００２３】振動発生器１００は、一方のキャパシタに充電させながら他方のキャパシタが
放電することにより動作する。キャパシタ１１０のための放電パスは、トランジ
スタスイッチ１３２を介してコンパレータ１８２の入力に結合されている。キャ
パシタ１２０のための放電パスは、トランジスタスイッチ１３６を介してキャパ
シタ１８４の入力に接続されている。

【００２４】好適な実施形態において、また最良な性能のために、バンドギャップ基準電圧
回路１５０などの安定な基準電圧源が用いられる。バンドギャップ基準電圧回路
１５０は単一の基準電圧１５２を提供する。基準電圧１５２は、コンパレータ１
８２および１８４の第２の入力に接続され、各コンパレータ１８２および１８４
およびＣＴＡＴ電流発生器２００において共通のモード電圧を設定するために用
いられる。バンドギャップ基準電圧回路１５０のためのＰ_BIAS入力３２５は、Ｐ
ＴＡＴバイアス発生器３１０の出力である（後述）。バンドギャップ基準電圧回
路１５０は、キャパシタ充電流を安定化し、コンパレータ入力スルー（ｓｌｅｗ
）の変動および伝播遅延に起因するエラーを最小にする。

【００２５】さらに、基準電圧のドリフトの影響をキャンセルあるいは少なくとも最小にす
るために、ＣＴＡＴ２００電流発生器はコンパレータ１８２および１８４と同じ
基準電圧１５２に依拠する。例えば、基準電圧１５２が増加すると、Ｖ_REF／Ｒ
に等しいＣＴＡＴ電流２９０（図４）もまた増加する。別のどこかで補償しない
かぎり、この増加したＣＴＡＴ電流２９０のためにクロック周波数１６６がより
速くなる。なぜなら、より大きなＩ_CCC１９０が生成されることにより、キャパ
シタ１１０および１２０がより高速に充電されるためである。しかし、増加した
基準電圧１５２に対してコンパレータ１８２および１８４がトリップするために
は、キャパシタ１１０および１２０はより大きなレベルまで充電しなければなら
ない。従って本発明は、クロック周波数安定性を達成するためにより単純でより
安価な基準電圧源を必要とする。バンドギャップ基準電圧回路１５０ならびに電
圧分圧器などの他の基準電圧源の様々な実施形態があるが、これらは当業者には
周知である。しかし、本発明においてバンドギャップ基準電圧回路１５０が実現
され得る新規な態様は、従来技術においては開示されていない。

【００２６】コンパレータ１８２の出力は、フリップフロップ１６０のセット入力１６２に
接続されている。コンパレータ１８４の出力は、フリップフロップ１６０のリセ
ット入力１６４に接続されている。このように、キャパシタ１１０および１２０
が交互に充電および放電する際、コンパレータ１８２および１８４の出力はフリ
ップフロック１６０を交互にセットおよびリセットすることにより、クロック出
力を生成する。

【００２７】フリップフロップ１６０のＱ出力１６６は、温度変化に対して独立である安定
なクロック周波数ＩＮＴＣＬＫを提供する。好適な実施形態において、Ｑ出力１
６６はトランジスタスイッチ１３２にも引き回され、インバータ１４０を介して
トランジスタスイッチ１３０にも引き回される。このように、Ｑ出力１６６はト
ランジスタスイッチ１３０および１３２を制御する信号を提供し、トランジスタ
スイッチ１３０および１３２は、キャパシタ１１０のための充電パスおよび放電
パスを開閉する。

【００２８】フリップフロップ１６０の相補Ｑ出力１６８は、Ｑ出力１６６の温度および補
数とも関係のない第２の安定したクロック周波数を提供する。相補Ｑ出力１６８
は、トランジスタスイッチ１３６、およびインバータ１４２を介してトランジス
タスイッチ１３４へと導かれる。したがって、相補Ｑ出力１６８は、トランジス
タスイッチ１３４および１３６を制御する信号を提供し、トランジスタスイッチ
１３４および１３６は、キャパシタ１２０に対する充電通路および放電通路を開
閉する。

【００２９】移行検出器４００は、２つの主要な機能を実行する。２つの主要な機能とは、
非同期高速／低速信号（ＡＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ）を同期高速／低速
信号（ＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４０４）に変換すること、およびクロッ
ク抑制器５００を初期化することである。クロック抑制器５００の目的は、ＩＮ
ＴＣＬＫ１６６が不安定であり得る場合の、モード移行の間のプログラム可能な
数のクロックサイクルの間、ＩＮＴＣＬＫ１６６がＣＬＫＯＵＴ５０２として出
力されるのを抑制することである。回路１がある動作モードから別の動作モード
へと（例えば、低速モードから高速モードへと）移行する場合、同期ワンショッ
ト（ｓｙｎｃｈｒｏｎｏｕｓｏｎｅ−ｓｈｏｔ）等の単純な組み合わせおよび
順次論理から構成された移行検出器４００が、ＲＳＴＣＬＫ４０２信号を送信し
て、クロック抑制器５００を初期化する。

【００３０】移行検出器４００からＲＳＴＣＬＫ４０２信号を受け取ると、単純なプログラ
ム可能カウンタであり得るクロック抑制器５００は、所定の数のクロックサイク
ルの間、ＣＬＫＯＵＴ５０２が接続された回路（例えばＣＰＵ）に送信されるの
を抑制する。従って、クロック抑制器５００は、不安定なクロック周波数または
移行中のクロック周波数が原因で起こる論理異常を防止するために機能する。モ
ード移行に続く所定の数のクロックサイクルの後、推定的に高精度弛張発振器１
の動作が安定である場合、クロック抑制器５００により、ＣＬＫＯＵＴ５０２が
接続された回路へと通過し得る。

【００３１】さらに、ＲＳＴＣＬＫ４０２信号の立ち下がりエッジが、ＳＹＮＣＨＦＡＳ
Ｔ／ＳＬＯＷ４０４信号をトリガする。ＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４０２
は、ＣＴＡＴ電流発生器２００およびＰＴＡＴ電流発生器３００によって使用さ
れて、以下に説明するように、高速または低速モード動作について、電流２９０
および３９０をそれぞれ調節する。

【００３２】図４を参照して、同じ参照符号は同じ構成要素を示す。ＣＴＡＴ電流発生器２
００は、ＣＴＡＴバイアス発生器２１０と、ＣＴＡＴ電流２９０を生成する電流
ミラー２５０とから構成される。ＣＴＡＴバイアス発生器２１０は、増幅器回路
２２０と、増幅器への入力電流を調整するための小さな正の温度係数を有する少
なくとも１つの抵抗器２３２、２３３、および２３４と、増幅器２２０に入力電
流を提供するトランジスタ２４０とから構成される。増幅器２２０は、給電およ
びノイズ除去のためのカスコード構成である。基準電圧１５２は、増幅器２２０
の入力に結合される。

【００３３】インピーダンスが変動する異なる抵抗器２３２、２３３、および２３４は、電
流ミラー２５０に送られる電流を制御し、したがって、発振発生器１００によっ
て生成される温度とは関係なく、特定の安定したクロック周波数を決定する。本
発明は、３つの抵抗器２３２、２３３、および２３４のうちの１つを選択するた
めに、ＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４０４および抵抗器選択（Ｒ_SELECT２３
６）を入力する選択論理２３０を提供する。ＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４
０４によって低速モードが作動された場合、内部抵抗器Ｒ_INT/LP２３３が選択さ
れる。ＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４０４によって高速モードが作動された
場合、選択論理２３０は、選択を行う際、入力Ｒ_SELECT２３６が内部抵抗器Ｒ_IN _T ２３２と外部抵抗器Ｒ_EXT２３４との間にあるものと考える。

【００３４】好適な実施形態において、高速モード内部抵抗器２３２は、低インピーダンス
、つまりより高い電流を提供するポリシリコン技術から形成されるので、この内
部抵抗器２３２は、より早いクロックを提供する。さらに、ポリシリコン技術は
低い温度係数（ｐｐｍ／ｄｅｇＣ）を有するので、したがって、温度に対する
周波数の安定性が向上される。

【００３５】対照的に、低速モード内部抵抗器２３３は、好適には、ドーピングされたシリ
コン基板から、通常は注入および／または拡散によって形成される（例えばＬＤ
Ｄ（低不純物ドレイン（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）））。ドー
ピングされたシリコンは、高いインピーダンスを生じ、この高いインピーダンス
が、電流ミラー２５０への電流を低減し、したがって、低電力での動作を可能に
する。

【００３６】低速モード内部抵抗器２３３は、ポリシリコン技術を用いて形成され得る。し
かし、ポリシリコンの単位面積あたりの抵抗率は、ドーピングされたシリコンの
単位面積あたりの抵抗率よりもかなり低い。したがって、ポリシリコン抵抗器は
、同様の抵抗率を有するドーピングシリコン抵抗器と比べて、かなり広い半導体
領域を必要とする。通常のアプリケーションにおける高精度弛張発振器１の電力
消費は、高速モードでの２５０ｕａ（マイクロアンペア）から低速モードでの２
０ｕａ以下の範囲である。スリープモードの場合は、電力は消費されない。

【００３７】電流ミラー２５０は、１番からｎ番までの複数のトランジスタ２５２から構成
される。ＣＴＡＴバイアス発生器増幅器２２０の出力は、電流ミラートランジス
タ２５２に結合される。適切なＣＴＡＴ：ＰＴＡＴバランスを達成するためのＣ
ＴＡＴ電流２９０のトリミングは、較正スイッチ２５４によって、１つ以上の電
流ミラートランジスタ２５２を選択またはイネーブルすることによりデジタル的
にプログラムされ、これが合計を計算して、所望のＣＴＡＴ電流２９０を得る。

【００３８】較正スイッチ２５４はまた、ＣＴＡＴ較正選択デコード２５６を介して、ＳＹ
ＮＣＨＦＡＳＴ／ＳＬＯＷ４０４に結合される。高速モードにおいて、較正ス
イッチ２５４は、高速クロックのためにＩ_CTATをトリミングするように構成され
る。低速モードにおいて、較正スイッチ２５４は、低速クロックのためにＩ_CTAT をトリミングするために異なる構成を要求され得る。したがって、較正スイッチ
２５４は、ＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４０４信号の状態に応答して、高速
モード較正と低速モード較正との間でトグルする。

【００３９】好適な実施形態において、電流ミラー２５０は、当業者に周知の電流分割器と
して機能する。別の実施形態において、電流ミラー２５０は、電流増倍器として
構成され得る。ＣＴＡＴ電流２９０は、電流ミラートランジスタ２５２からの選
択された出力の合計である。

【００４０】図５を参照すると（図５において、同じ参照符号は同じ構成要素を示す）、Δ
Ｖ_BE回路として当業者に公知のＰＴＡＴ電流発生器３００は、ＰＴＡＴバイアス
発生器３１０と、ＰＴＡＴ電流３９０を生成するＰＴＡＴ電流ミラー３５０とか
ら構成される。ＰＴＡＴバイアス発生器３１０は、増幅器回路３２０と、小さな
線形の温度係数を有する選択可能な抵抗器３３２、３３３、および３３４に印加
される第１のバイアス電圧を生成する第１のバイアス回路３３０と、第２のバイ
アス電圧を生成する第２のバイアス回路３４０とから構成される。第１および第
２のバイアス電圧は、増幅器３２０への入力を提供する。増幅器３２０の出力は
Ｐ_BIAS３２５であり、この出力Ｐ_BIAS３２５は、第１のバイアス回路３３０、第
２のバイアス回路３４０、ＰＴＡＴ電流ミラー３５０、およびバンドギャップ基
準電圧発生器１５０（図１）に結合される。

【００４１】インピーダンスが変動する異なる抵抗器３３２、３３３、および３３４は、電
流ミラー３５０に送られる電流を制御し、したがって、発振発生器１００によっ
て生成される温度とは関係なく、特定の安定したクロック周波数を決定する。

【００４２】ＣＴＡＴバイアス発生器２１０同様、ＰＴＡＴバイアス発生器３１０は、ＳＹ
ＮＣＨＦＡＳＴ／ＳＬＯＷ４０４と、３つのレジスタ３３２、３３３または３
３４のうちの１つを選択するためのレジスタ選択（Ｒ_SELECT２３６）とを入力す
る選択論理３３０を提供する。ＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４０４によって
低速モードが起動された場合、内部レジスタＲ_INT/LP３３３が選択される。ＳＹ
ＮＣＨＦＡＳＴ／ＳＬＯＷ４０４によって高速モードが起動された場合、選択
論理３３０は、内部レジスタＲ_INT３３２か外部レジスタＲ_EXT３３４かの選択に
おいて、入力Ｒ_SELECT３３６を考慮する。

【００４３】好適な実施形態では、高速モード内部レジスタ３３２はポリシリコン技術を用
いて製造される。ポリシリコン技術は低インピーダンスを提供し、従って、より
高い電流、ひいてはより速いクロックを提供する。さらに、ポリシリコン技術は
、低い温度係数（ｐｐｍ／ｄｅｇＣ）を有し、従って温度に対する向上した周
波数安定性を提供する。

【００４４】一方、低速モード内部レジスタ３３３は、好適には、拡散技術、例えば低不純
物ドレイン（ＬＤＤ）から製造される。拡散技術は、高インピーダンスを生成し
、ひいては電流ミラー３５０への電流を低減し、従って、低電力での動作を可能
にする。ＣＴＡＴおよびＰＴＡＴバイアス発生器２１０および３１０内のそれぞ
れのレジスタ組は、最適な安定性のために互いに適合されている。例えば、高速
モードでは、両方のレジスタ（Ｒ_EXT２３４および３３４、またはＲ_INT２３２お
よび３３２）はポリシリコンであり、低速モードでは、両方のレジスタ（Ｒ_INT/ _LP ２３３および３３３）はドープされたシリコンである。

【００４５】低速モード内部レジスタ３３３は、ポリシリコン技術を用いて製造し得る。し
かしながら、ポリシリコンの単位面積あたりの抵抗は、拡散技術の単位面積あた
りの抵抗よりも著しく低い。従って、ポリシリコンレジスタは、同様の抵抗に対
して、ドープされたシリコンレジスタよりも、著しく大きな半導体領域を必要と
する。

【００４６】ＰＴＡＴ電流ミラー３５０は、１〜ｎ個の複数のトランジスタ３５２から構成
される。較正スイッチ３５４を介した一つ以上の電流ミラートランジスタ３５２
の選択またはイネーブルメントをプログラミングし、所望のＰＴＡＴ電流３９０
を獲得することにより、トリミングがデジタル的に実行される。

【００４７】較正スイッチ３５４は、ＰＴＡＴ較正選択デコード３５６を介してＳＹＮＣＨ
ＦＡＳＴ／ＳＬＯＷ４０４信号にも結合されている。高速モードでは、較正ス
イッチ３５４は、高速クロックに対してＩ_PTATをトリムするように構成されてい
る。低速モードでは、較正スイッチ３５４は、低速クロックに対してＩ_PTATをト
リムするために、異なる較正を要求され得る。従って、較正スイッチ３５４は、
ＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４０４信号の状態に応答して高速モード較正と
低速モード較正との間でトグルする。

【００４８】好適な実施形態では、電流ミラー３５０は、当業者に周知の電流分割器として
機能する。他の実施形態では、電流ミラー３５０は、電流乗算器として機能し得
る。ＰＴＡＴ電流３９０は、電流ミラートランジスタ３５２からの選択出力の合
計である。

【００４９】図６を参照して、緩和発振器１の一般的なタイミング図（即ち、モード依存で
ない）を示す。図６の同様の参照符号は同様の構成要素を表す。Ｖ１１１２は
、キャパシタ１１０（図１）の充電および放電を示す。Ｖ１１１２の正の傾き
（充電）は、キャパシタ１１０の容量により分割されるＩ_CCC１９０に等しい。
Ｖ１１１２の最大振幅は、基準電圧１５２に等しい。ＣＭＰ１は、フリップフ
ロップ１６０のセット入力１６２に結合されたコンパレータ１８２の出力を表す
。

【００５０】Ｖ２１２２は、キャパシタ１２０の充電および放電を示す。この場合、Ｖ２１２２の正の傾きは、キャパシタ１２０の容量により分割されるＩ_CCC１９０
に等しい。ＣＭＰ２は、フリップフロップ１６０のリセット入力１６４に結合さ
れたコンパレータ１８４の出力を表す。ＣＬＫは、フリップフロップ１６０のＱ
出力１６６である。

【００５１】５０パーセントの衝撃係数では、キャパシタ１１０および１２０の値は同一で
あり、これによりＶ１１１２およびＶ２１２２に対して同様の傾きを生じる
。キャパシタ電圧が基準電圧１５２を超えると、それぞれのコンパレータ１８２
および１８４は、ローを発振し、これによりフリップフロップ１６０は充電状態
にされる。コンパレータ１８２および１８４ならびにフリップフロップ１６０を
既知の状態に初期化するには、ＲＳＴ（リセット）が用いられる。

【００５２】図７を参照して、図３の実施形態の低速モードから高速モードへの移行を説明
するタイミング図を示す。図７の同様の参照符号は同様の構成要素を表す。緩和
発振器１は、高速モードから低速モードに移行するときも同様に動作する。

【００５３】このタイミング図では、緩和発振器１（図３）は最初、低速モードで動作して
いる。ＡＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ信号（本発明では外部で生成される）
は、移行検出器４００により受け取られる。好適な実施形態では、論理レベル０
は低速モードを示し、論理レベル１は高速モードを示す。スリープモードへ移行
するための信号は別のアクティブなハイの信号である。

【００５４】内部クロックＩＮＴＣＬＫ１６６に関連して高速モードに移行するのに要する
セットアップ時間を満たすＡＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ信号を受け取ると
、移行検出器４００は２つの出力を生成する。移行検出器４００は、クロック抑
制器（ｉｎｈｉｂｉｔｅｒ）５００にリセットパルスＲＳＴＣＬＫ４０２を出力
する。また、移行検出器４００はＡＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ信号を同期
化し、ＲＳＴＣＬＫ４０２の立ち下がりエッジにおいて、移行検出器４００は電
流生成器２００および３００にＳＹＮＣＨＦＡＳＴ／ＳＬＯＷ４０４を出力す
る。この時点で、電流生成器２００および３００は、高速モードを必要とする電
流を生成するためのスイッチングを開始する。電流生成器２００および３００が
内部スイッチングを開始すると、バイアス電流を一定にしＩＮＴＣＬＫ１６６を
安定させるには、いくつかのクロックサイクルが必要となる。

【００５５】ＲＳＴＣＬＫ４０２を受け取ると、クロック抑制器５００は、即座にＣＬＫＯ
ＵＴ５０２の抑制を開始する。ＲＳＴＣＬＫ５０４パルスの立ち下がりエッジで
、緩和発振器１は、低速から高速モードに移行し始める。実施形態の１つでは、
クロック抑制器は、安定化のためにＩＮＴＣＬＫ１６６の８高速クロックサイク
ルをカウントおよび抑制してから、抑制を解除し、ＣＬＫＯＵＴ５０４を高速モ
ードクロックで伝送させる。

【００５６】本発明は、製造プロセス、供給電圧および温度変動によるクロック周波数のド
リフトを最小化する。これは、合計されたときに温度変動から独立したオフセッ
トバイアス電流を供給し、プログラム可能電流ミラー２５０および３５０を介し
てトリミングすることでプロセス変動を排除し、バンドギャップ基準電圧回路１
５０などの安定した電圧基準、ならびにデュアルキャパシタ、デュアルコンパレ
ータ、および振動発生器１００を用いることにより達成される。また、要素整合
（ｃｏｍｐｏｎｅｎｔｍａｔｃｈｉｎｇ）およびカスコード電流源など当業者
に周知のアナログ設計技術が、回路の安定性を高める。

【００５７】本発明を好適な実施形態を参照して特別に図示説明してきたが、本発明の精神
および範囲から逸脱することなく形式および詳細の変更を行い得ることは当業者
に理解される。

【図面の簡単な説明】

【図１】図１は、従来技術におけるパルス発生器を備えた簡単なＲＣ緩衝発振器を示す
概略図である。

【図２】図２は、従来技術におけるデュアルコンパレータＲＣ緩衝発振器を示す概略図
である。

【図３】図３は、本発明のブロック図である。

【図４】図４は、本発明に見られるＣＴＡＴ電流発生器のブロック図である。

【図５】図５は、本発明に見られるＰＴＡＴ電流発生器のブロック図である。

【図６】図６は、本発明の特定のパラメータのタイミング図である。

【図７】図７は、スローモードとファーストモードの間のクロックの遷移のタイミング
図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者エリソン，ライアンスコットアメリカ合衆国アリゾナ 85202，フェニックス，ナンバー188，サウスロングモアー 1050 (72)発明者ピスカ，マイケルエス．アメリカ合衆国アリゾナ 85048，フェニックス，サウス 24ティーエイチプレイス 14604 Ｆターム(参考） 5J043 AA01 AA03 AA26 BB02 DD05 DD14 DD15 5J081 AA08 BB02 CC17 CC18 CC44 DD04 EE03 EE04 GG05 KK02 LL05 MM01

Claims

【特許請求の範囲】

【請求項１】温度補償回路を有する精密緩衝発振器であって、発振発生器と、該発振発生器に連結された第１の電流発生器と、該発振発生器に連結された第２の電流発生器と、該発振発生器に連結されたクロック抑制器と、該クロック抑制器に連結された遷移検出器と、を含み、該回路が単一の集積回路上に実装されている、温度補償回路を有する精
密緩衝発振器。
【請求項２】前記回路がクロック出力を生成し得、複数の動作モードを有
し、該複数の動作モードが、第１の動作モードと、該第２の動作モードの該クロック出力が、該第１の動作モードの該クロック出
力よりも低い周波数を有する、請求項１に記載の回路。
【請求項３】前記第１の動作モードが、キャパシタ充電電流を生成し、前記第２の動作モードが、該第１のキャパシタ充電電流よりも小さくなるよう
に、第２のキャパシタ充電電流を生成する、請求項２に記載の回路。
【請求項４】前記第１の動作モードが、公称電力消費を有し、前記第２の動作モードが、該第１の公称電力消費よりも小さくなるように、第
２の公称電力消費を有する、請求項２に記載の回路。
【請求項５】クロック出力を生成しない第３の動作モードを有する、請求
項２に記載の回路。
【請求項６】前記第３の動作モードが、キャパシタ充電電流を生成しない
、請求項５に記載の回路。
【請求項７】前記第３の動作モードが、約ゼロの公称電力消費を有する、
請求項５に記載の回路。
【請求項８】前記第１の動作モードが、前記第１の電流発生器に対して内
側にある抵抗器の選択と、前記第２の電流生成器に対して内側にある抵抗器の選
択とにより決定される、請求項２に記載の回路。
【請求項９】前記第１の動作モードがさらに、前記第１の電流発生器に対
して内側にある複数の較正スイッチのプログラミングと、前記第２の電流発生器
に対して内側にある複数の較正スイッチのプログラミングとにより決定される、
請求項８に記載の回路。
【請求項１０】前記第２の動作モードが、前記第１の電流発生器に対して
内側にある第２の抵抗器の選択と、前記第２の電流生成器に対して内側にある第
２の抵抗器の選択とにより決定される、請求項２に記載の回路。
【請求項１１】前記第２の動作モードがさらに、前記第１の電流発生器に
対して内側にある複数の較正スイッチのプログラミングと、前記第２の電流発生
器に対して内側にある複数の較正スイッチのプログラミングとにより決定される
、請求項１０に記載の回路。
【請求項１２】前記クロック抑制器がカウンタを含む、請求項１に記載の
回路。
【請求項１３】前記クロック抑制器が、前記遷移検出器からの遷移信号を
受信し、該遷移信号を受信すると、所定数のクロックサイクルに亘って前記発振
発生器のクロック出力を阻止する、請求項１２に記載の回路。
【請求項１４】前記クロック抑制器が、前記所定数のクロックサイクルが
終了した後に、前記クロック出力の伝送を許可する、請求項１３に記載の回路。
【請求項１５】前記所定数のクロックサイクルがプログラム可能である、
請求項１３に記載の回路。
【請求項１６】温度補償回路を有する精密緩衝発振器であって、該回路が
、クロック出力を生成し、複数の動作モードを有する、精密緩衝発振器であって
、該複数の動作モードが、第１の動作モードと、第２の動作モードであって、該第２の動作モードの該クロック出力が、該第１
の動作モードの該クロック出力よりも低い周波数を有する、第２の動作モードと
、を含む、精密緩衝発振器。
【請求項１７】前記第１の動作モードが、キャパシタ充電電流を生成し、前記第２の動作モードが、該第１のキャパシタ充電電流よりも小さくなるよう
に、第２のキャパシタ充電電流を生成する、請求項１６に記載の回路。
【請求項１８】前記第１の動作モードが、公称電力消費を有し、前記第２の動作モードが、該第１の公称電力消費よりも小さくなるように、第
２の公称電力消費を有する、請求項１６に記載の回路。
【請求項１９】前記回路が、クロック出力を生成しない第３の動作モード
を有する、請求項１６に記載の回路。
【請求項２０】前記第３の動作モードが、キャパシタ充電電流を生成しな
い、請求項１９に記載の回路。
【請求項２１】前記第３の動作モードが、約ゼロの公称電力消費を有する
、請求項１９に記載の回路。