JP2016530799A - 耐プロセス変動の自己校正オンチップ発振器 - Google Patents
耐プロセス変動の自己校正オンチップ発振器 Download PDFInfo
- Publication number
- JP2016530799A JP2016530799A JP2016530312A JP2016530312A JP2016530799A JP 2016530799 A JP2016530799 A JP 2016530799A JP 2016530312 A JP2016530312 A JP 2016530312A JP 2016530312 A JP2016530312 A JP 2016530312A JP 2016530799 A JP2016530799 A JP 2016530799A
- Authority
- JP
- Japan
- Prior art keywords
- calibration
- chip
- oscillator
- self
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000010355 oscillation Effects 0.000 claims abstract description 46
- 230000001934 delay Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000000018 DNA microarray Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Abstract
Description
出力パルスを発生する校正すべき発振手段と、
基準パルスおよび出力パルスを受信し、受信した基準パルスおよび出力パルスに応じて校正すべき発振手段に対応の校正信号を送信し、出力パルスに対して周波数校正を行うように、校正すべき発振手段を制御する自己校正論理制御手段と、
を同一のチップに集積した、耐プロセス変動の自己校正オンチップ発振器である。
基準パルスを発生するリング発振器と、
リング発振器にバイアス電流を提供する電流発生器と、
前記制御信号を受信し、リング発振器および電流発生器をオンオフするスリープトランジスタと、を備える。
出力パルスを発生する弛張発振器と、
弛張発振器に基本バイアス電流を提供する基本バイアス電流ステージと、
校正信号を受信し、N個の制御可能なバイアス電流ステージを備えるバイアス電流アレイと、を備え、
前記制御可能な電流ステージは制御スイッチが設けられ、受信した校正信号に応じて対応の制御可能な電流ステージをオンオフし、出力パルスに対して周波数校正を行う。
出力パルスの1又は複数の周期内の基準パルスの数をカウントするカウンターと、
カウント結果をラッチし、カウント結果に基づいて校正信号および制御信号に値を与える出力モジュールと、
出力パルスのカウンターに進入する時間を遅延する遅延モジュールと、
チップに電源投入する時に、チップを初期化させる電源投入リセットモジュールと、を備える。
基準パルスを発生するリング発振器と、リング発振器にバイアス電流を提供する電流発生器と、リング発振器および電流発生器をオンオフするスリープトランジスタと、を備え、基準パルスを発生する基準発振手段と、
出力パルスを発生する弛張発振器と、弛張発振器に基本バイアス電流を提供する基本バイアス電流ステージと、校正信号を受信し、それぞれの信号受信端に制御スイッチが設けられる四つの制御可能なバイアス電流ステージを有し、受信した校正信号に応じて対応の制御可能なバイアス電流ステージのオンオフを制御して、出力パルスに対して周波数校正を行うバイアス電流アレイと、を備え、四つの制御可能なバイアス電流ステージの出力電流値が段階的に変化しており、出力パルスを発生する校正すべき発振手段と、
1つ又は複数の出力対パルス周期内の基準パルスの数をカウントし、4位のDフリップフロップからなるアナログ16位加算カウンターであるカウンターと、カウント結果をラッチし、カウント結果に基づいて校正信号および制御信号に値を与える出力モジュールと、チップに電源投入する時に、チップを初期化する電源投入リセットモジュールと、出力パルスのカウンターに進入する時間を遅延し、カウンターがカウントする時に既にチップに電源投入されて安定になったことを確保する遅延モジュールと、を備え、
前記基準パルスおよび出力パルスを受信し、受信した基準パルスおよび出力パルスに応じて校正すべき発振手段におけるバイアス電流アレイにそれぞれ対応の校正信号を送信し、基準発振手段におけるスリープトランジスタに制御信号を送信する自己校正論理制御手段と、
を同一のチップに集積した。
Claims (8)
- 基準パルスを発生する基準振動手段と、
出力パルスを発生する校正すべき発振手段と、
基準パルスおよび出力パルスを受信し、受信した基準パルスおよび出力パルスに応じて校正すべき発振手段に対応の校正信号を送信し、出力パルスに対して周波数校正を行うように、校正すべき発振手段を制御する自己校正論理制御手段と、
を同一のチップに集積したことを特徴とする耐プロセス変動の自己校正オンチップ発振器。 - 前記自己校正論理制御手段はさらに、受信した基準パルスおよび出力パルスに応じて、校正すべき発振手段に対応の制御信号を送信して、基準発振手段をオンオフする、請求項1に記載の耐プロセス変動の自己校正オンチップ発振器。
- 前記基準発振手段は、
基準パルスを発生するリング発振器と、
リング発振器にバイアス電流を提供する電流発生器と、
前記制御信号を受信し、リング発振器および電流発生器をオンオフするスリープトランジスタと、を備える、請求項2に記載の耐プロセス変動の自己校正オンチップ発振器。 - 前記校正すべき発振手段は、
出力パルスを発生する弛張発振器と、
弛張発振器に基本バイアス電流を提供する基本バイアス電流ステージと、
校正信号を受信し、N個の制御可能なバイアス電流ステージを備えるバイアス電流アレイと、を備え、
前記制御可能なバイアス電流ステージは制御スイッチが設けられ、受信した校正信号に応じて対応の制御可能な電流ステージをオンオフし、出力パルスに対して周波数校正を行う、請求項3に記載の耐プロセス変動の自己校正オンチップ発振器。 - 前記自己校正論理制御手段は、
出力パルスの1又は複数の周期内の基準パルスの数をカウントするカウンターと、
カウント結果をラッチし、カウント結果に基づいて校正信号および制御信号に値を与える出力モジュールと、
出力パルスのカウンターに進入する時間を遅延する遅延モジュールと、
チップに電源投入する時に、チップを初期化させる電源投入リセットモジュールと、を備える、請求項4に記載の耐プロセス変動の自己校正オンチップ発振器。 - 前記カウンターはN位のDフリップフロップからなる加算カウンターである、請求項5に記載の耐プロセス変動の自己校正オンチップ発振器。
- 前記校正信号はN位の二進デジタル信号であり、校正すべき発振手段におけるN個の制御可能なバイアス電流ステージそれぞれのオンオフを制御する、請求項4に記載の耐プロセス変動の自己校正オンチップ発振器。
- 前記N個の制御可能なバイアス電流ステージによるバイアス電流値が段階的に変化している、請求項7に記載の耐プロセス変動の自己校正オンチップ発振器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310326307.6A CN103391045B (zh) | 2013-07-30 | 2013-07-30 | 抗工艺涨落的自修调集成电路片上振荡器 |
CN201310326307.6 | 2013-07-30 | ||
PCT/CN2014/071614 WO2015014114A1 (zh) | 2013-07-30 | 2014-01-28 | 抗工艺涨落的自修调片上振荡器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016530799A true JP2016530799A (ja) | 2016-09-29 |
JP6229057B2 JP6229057B2 (ja) | 2017-11-08 |
Family
ID=49535222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016530312A Expired - Fee Related JP6229057B2 (ja) | 2013-07-30 | 2014-01-28 | 耐プロセス変動の自己校正オンチップ発振器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9413370B2 (ja) |
JP (1) | JP6229057B2 (ja) |
CN (1) | CN103391045B (ja) |
WO (1) | WO2015014114A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103391045B (zh) | 2013-07-30 | 2015-11-25 | 浙江大学 | 抗工艺涨落的自修调集成电路片上振荡器 |
CN103595402B (zh) * | 2013-11-18 | 2017-05-24 | 四川和芯微电子股份有限公司 | 高精度振荡器 |
CN106160666B (zh) * | 2015-03-09 | 2019-05-14 | 旺宏电子股份有限公司 | 数字温度补偿振荡器电路及其控制方法 |
CN106059538B (zh) * | 2016-05-19 | 2019-01-01 | 深圳大学 | 一种自带工艺偏差校准功能的张弛振荡器 |
CN106059498A (zh) * | 2016-06-21 | 2016-10-26 | 南开大学 | 带温度补偿的高性能电压控制晶体振荡器电路 |
CN110708062A (zh) * | 2019-09-29 | 2020-01-17 | 南京集澈电子科技有限公司 | 一种自校准张弛振荡器 |
CN113489460B (zh) * | 2021-07-02 | 2023-10-20 | 珠海市杰理科技股份有限公司 | Rc振荡电路及rc振荡器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715237A (ja) * | 1993-06-29 | 1995-01-17 | Sharp Corp | 発振制御装置 |
US5406228A (en) * | 1994-07-12 | 1995-04-11 | General Instrument | Ring oscillator with frequency control loop |
JPH08139593A (ja) * | 1994-11-15 | 1996-05-31 | Nec Corp | 発振回路 |
JP2000341119A (ja) * | 1999-05-31 | 2000-12-08 | Nec Corp | クロック発振回路 |
JP2003529227A (ja) * | 1998-12-04 | 2003-09-30 | マイクロチップ テクノロジー インコーポレイテッド | 温度補償および様々な運転モードを備えた精密緩衝発振器 |
US20080100391A1 (en) * | 2006-10-31 | 2008-05-01 | Samsung Electro-Mechanics Co., Ltd. | Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same |
JP2011199481A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | クロックシステム |
JP2013528981A (ja) * | 2010-04-06 | 2013-07-11 | サンディスク テクノロジィース インコーポレイテッド | Pllを使用する較正済み弛張発振器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4801894A (en) * | 1987-10-23 | 1989-01-31 | Hewlett-Packard Company | Frequency detector for frequency locked loop |
JP3288727B2 (ja) * | 1991-05-24 | 2002-06-04 | 株式会社東芝 | 出力回路 |
US6379631B1 (en) | 1996-06-28 | 2002-04-30 | Johnson & Johnson Medical, Inc. | Instrument sterilization container formed of a liquid crystal polymer |
US20040012449A1 (en) | 2002-07-16 | 2004-01-22 | Illegems Paul F. | Ring oscillator with frequency stabilization |
CN1508965A (zh) * | 2002-12-18 | 2004-06-30 | 安国国际科技股份有限公司 | Usb连接界面的自调式振荡器 |
US8212599B2 (en) * | 2009-12-30 | 2012-07-03 | Sandisk Technologies Inc. | Temperature-stable oscillator circuit having frequency-to-current feedback |
CN201887731U (zh) * | 2010-09-25 | 2011-06-29 | 苏州华芯微电子股份有限公司 | 可修调的高精度rc振荡电路 |
US8497741B2 (en) * | 2011-10-12 | 2013-07-30 | Atmel Corporation | High accuracy RC oscillator |
CN102790601B (zh) * | 2012-08-08 | 2014-09-10 | 电子科技大学 | Rc振荡器 |
CN203039669U (zh) * | 2012-12-28 | 2013-07-03 | 杭州士兰微电子股份有限公司 | 内置振荡电路 |
CN103051286B (zh) * | 2013-01-15 | 2015-04-22 | 成都三零嘉微电子有限公司 | 一种可修调的高精度弛张振荡器 |
CN103391045B (zh) * | 2013-07-30 | 2015-11-25 | 浙江大学 | 抗工艺涨落的自修调集成电路片上振荡器 |
-
2013
- 2013-07-30 CN CN201310326307.6A patent/CN103391045B/zh active Active
-
2014
- 2014-01-28 WO PCT/CN2014/071614 patent/WO2015014114A1/zh active Application Filing
- 2014-01-28 JP JP2016530312A patent/JP6229057B2/ja not_active Expired - Fee Related
-
2015
- 2015-08-21 US US14/832,155 patent/US9413370B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715237A (ja) * | 1993-06-29 | 1995-01-17 | Sharp Corp | 発振制御装置 |
US5406228A (en) * | 1994-07-12 | 1995-04-11 | General Instrument | Ring oscillator with frequency control loop |
JPH08139593A (ja) * | 1994-11-15 | 1996-05-31 | Nec Corp | 発振回路 |
JP2003529227A (ja) * | 1998-12-04 | 2003-09-30 | マイクロチップ テクノロジー インコーポレイテッド | 温度補償および様々な運転モードを備えた精密緩衝発振器 |
JP2000341119A (ja) * | 1999-05-31 | 2000-12-08 | Nec Corp | クロック発振回路 |
US20080100391A1 (en) * | 2006-10-31 | 2008-05-01 | Samsung Electro-Mechanics Co., Ltd. | Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same |
JP2011199481A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | クロックシステム |
JP2013528981A (ja) * | 2010-04-06 | 2013-07-11 | サンディスク テクノロジィース インコーポレイテッド | Pllを使用する較正済み弛張発振器 |
Also Published As
Publication number | Publication date |
---|---|
US9413370B2 (en) | 2016-08-09 |
CN103391045A (zh) | 2013-11-13 |
US20150365096A1 (en) | 2015-12-17 |
JP6229057B2 (ja) | 2017-11-08 |
CN103391045B (zh) | 2015-11-25 |
WO2015014114A1 (zh) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6229057B2 (ja) | 耐プロセス変動の自己校正オンチップ発振器 | |
CN106374881B (zh) | 一种快启动低功耗时钟振荡器 | |
TWI474623B (zh) | 內部振盪器對外部頻率參考之自動同步化 | |
KR101167408B1 (ko) | 오실레이터 | |
KR20090051143A (ko) | 자기 교정 디지털 펄스-폭 변조기(dpwm) | |
US7982549B1 (en) | Dual self-calibrating low-power oscillator system and operation | |
US11545988B2 (en) | Method and apparatus for controlling clock cycle time | |
Chung et al. | A wide-range low-cost all-digital duty-cycle corrector | |
US9531362B1 (en) | Semiconductor device including delay circuit and operating method thereof | |
US9450588B2 (en) | Phase lock loop, voltage controlled oscillator of the phase lock loop, and method of operating the voltage controlled oscillator | |
KR100967103B1 (ko) | 클럭생성회로 및 클럭생성방법 | |
Jin et al. | A fast-lock all-digital clock generator for energy efficient chiplet-based systems | |
Li et al. | A fully synthesized injection locked ring oscillator based on a pulse injection locking technique | |
Zianbetov et al. | A Digitally Controlled Oscillator in a 65-nm CMOS process for SoC clock generation | |
JP2014096691A (ja) | 半導体装置 | |
Galayko et al. | Synchronized interconnected adplls for distributed clock generation in 65 nm cmos technology | |
Anand et al. | A 5 Gb/s, 10 ns Power-On-Time, 36$\mu $ W Off-State Power, Fast Power-On Transmitter for Energy Proportional Links | |
Hiraku et al. | A 0.5 V 10MHz-to-100MHz 0.47 μz power scalable AD-PLL in 40nm CMOS | |
Chang et al. | A 65 nm 0.08-to-680 MHz low-power synthesizable MDLL with nested-delay cell and background static phase offset calibration | |
Lin et al. | An all-digital clock generator for dynamic frequency scaling | |
CN105843325B (zh) | 一种适用于soc的实时时钟控制系统 | |
KR102674652B1 (ko) | 주입-고정 발진기들에 대한 하프-레이트 클록을 이용한 위상 교정 | |
Schrape et al. | Embedded low power clock generator for sensor nodes | |
Wang et al. | A high-accuracy CMOS on-chip RC oscillator | |
Shang et al. | An elastic timer for wide dynamic working range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6229057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |