JP3288727B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP3288727B2 JP3288727B2 JP12010091A JP12010091A JP3288727B2 JP 3288727 B2 JP3288727 B2 JP 3288727B2 JP 12010091 A JP12010091 A JP 12010091A JP 12010091 A JP12010091 A JP 12010091A JP 3288727 B2 JP3288727 B2 JP 3288727B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- output
- oscillator
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 17
- 230000008054 signal transmission Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばメモリや演算
装置等の多数のピンを有する半導体装置に適用される出
力回路に係わり、特に、高速動作が可能な出力回路に関
する。
装置等の多数のピンを有する半導体装置に適用される出
力回路に係わり、特に、高速動作が可能な出力回路に関
する。
【０００２】
【従来の技術】この種の出力回路は、高速動作を可能と
する高いバス駆動力が必要であるとともに、動作に伴っ
て発生するノイズを抑制するという、相反する条件を両
立する必要がある。
する高いバス駆動力が必要であるとともに、動作に伴っ
て発生するノイズを抑制するという、相反する条件を両
立する必要がある。
【０００３】図１０は、従来の出力回路の一例を示すも
のである。この出力回路は、ハイレベルの信号を出力す
るＰチャネルトランジスタ１１とローレベルの信号を出
力をするＮチャネルトランジスタ１２から構成されてい
る。すなわち、Ｐチャネルトランジスタ１１のゲートに
は第１の制御信号Ｓ１が供給されている。このトランジ
スタ１１のソースは電源ＶDDに接続され、ドレインは出
力端１３に接続されるとともに、Ｎチャネルトランジス
タ１２のドレインに接続されている。このトランジスタ
１２のゲートには第２の制御信号Ｓ２が供給され、ソー
スは接地されている。
のである。この出力回路は、ハイレベルの信号を出力す
るＰチャネルトランジスタ１１とローレベルの信号を出
力をするＮチャネルトランジスタ１２から構成されてい
る。すなわち、Ｐチャネルトランジスタ１１のゲートに
は第１の制御信号Ｓ１が供給されている。このトランジ
スタ１１のソースは電源ＶDDに接続され、ドレインは出
力端１３に接続されるとともに、Ｎチャネルトランジス
タ１２のドレインに接続されている。このトランジスタ
１２のゲートには第２の制御信号Ｓ２が供給され、ソー
スは接地されている。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
出力回路は、出力端１３の駆動力が電源電圧および温度
に依存している。このため、高電源電圧、低温の環境に
おいては、出力回路の駆動力が増加してノイズの発生が
顕著となり、低電源電圧、高温の環境では駆動力が著し
く低下してしまう。したがって、高いバス駆動力と低い
ノイズを両立することが困難となっている。
出力回路は、出力端１３の駆動力が電源電圧および温度
に依存している。このため、高電源電圧、低温の環境に
おいては、出力回路の駆動力が増加してノイズの発生が
顕著となり、低電源電圧、高温の環境では駆動力が著し
く低下してしまう。したがって、高いバス駆動力と低い
ノイズを両立することが困難となっている。
【０００５】そこで、従来の出力回路においては、高い
駆動力と低ノイズという条件を満たすため、ノイズの発
生が顕著な駆動力が高い条件、すなわち、高電源電圧、
低温において誤動作しないように出力回路の駆動力を決
めている。したがって、駆動力の低い条件、すなわち、
低電圧電源、高温においては動作時間が遅くなるという
不都合を有していた。
駆動力と低ノイズという条件を満たすため、ノイズの発
生が顕著な駆動力が高い条件、すなわち、高電源電圧、
低温において誤動作しないように出力回路の駆動力を決
めている。したがって、駆動力の低い条件、すなわち、
低電圧電源、高温においては動作時間が遅くなるという
不都合を有していた。
【０００６】この発明は、上記従来の課題を解決するも
のであり、温度、電源電圧に依存することなく、高いバ
ス駆動力と低ノイズを両立することが可能な出力回路を
提供しようとするものである。
のであり、温度、電源電圧に依存することなく、高いバ
ス駆動力と低ノイズを両立することが可能な出力回路を
提供しようとするものである。
【０００７】
【課題を解決するための手段】この発明は、上記課題を
解決するため、制御信号のレベルに応じて信号を供給す
る出力トランジスタと、前記出力トランジスタの理想オ
ン抵抗に応じて基準の周波数の第１の信号を発生する基
準発振器と、発振周波数を変化することができ、第２の
信号を発生する可変周波数発振器と、前記基準発振器か
らの第１の信号の位相を前記可変周波数発振器からの第
２の信号の位相と比較し、その後、第１の信号の位相が
第２の信号の位相と一致するように前記可変周波数発振
器の発振周波数を制御する位相比較器と、前記位相比較
器の出力に応じて前記出力トランジスタの電流駆動能力
を制御する制御手段とを具備する。前記基準発振器は、
複数のインバータ回路を有するリング発振器と、前記複
数のインバータ回路の少なくとも１つと電源との間に接
続され、前記出力トランジスタに接続された信号伝送系
のインピーダンスと比例関係にある抵抗値を有する抵抗
とを有する。 前記基準発振器は、複数のインバータ回路
を有するリング発振器と、前記複数のインバータ回路の
少なくとも１つと電源との間に設けられ、互いに異なる
抵抗値を有する複数の抵抗と、前記複数の抵抗のうちの
一つを選択する選択手段とを有する。 前記可変周波数発
振器は出力トランジスタのサイズと比例関係を有するト
ランジスタを含んでいる。
解決するため、制御信号のレベルに応じて信号を供給す
る出力トランジスタと、前記出力トランジスタの理想オ
ン抵抗に応じて基準の周波数の第１の信号を発生する基
準発振器と、発振周波数を変化することができ、第２の
信号を発生する可変周波数発振器と、前記基準発振器か
らの第１の信号の位相を前記可変周波数発振器からの第
２の信号の位相と比較し、その後、第１の信号の位相が
第２の信号の位相と一致するように前記可変周波数発振
器の発振周波数を制御する位相比較器と、前記位相比較
器の出力に応じて前記出力トランジスタの電流駆動能力
を制御する制御手段とを具備する。前記基準発振器は、
複数のインバータ回路を有するリング発振器と、前記複
数のインバータ回路の少なくとも１つと電源との間に接
続され、前記出力トランジスタに接続された信号伝送系
のインピーダンスと比例関係にある抵抗値を有する抵抗
とを有する。 前記基準発振器は、複数のインバータ回路
を有するリング発振器と、前記複数のインバータ回路の
少なくとも１つと電源との間に設けられ、互いに異なる
抵抗値を有する複数の抵抗と、前記複数の抵抗のうちの
一つを選択する選択手段とを有する。 前記可変周波数発
振器は出力トランジスタのサイズと比例関係を有するト
ランジスタを含んでいる。
【０００８】前記可変周波数発振器は、複数のインバー
タ回路を有するリング発振器と、前記制御信号のレベル
に基づいて前記複数のインバータ回路の少なくとも１つ
の出力の低レベルへの降下を制御するトランジスタとを
含んでいる。 前記制御手段は、電流路の一端部が電源に
接続され、ゲートに前記位相比較器の出力信号が供給さ
れる第１導電型の第１のトランジスタと、電流路の一端
部が前記第１のトランジスタの電流路の他端部に接続さ
れ、ゲートに前記制御信号が供給される第１導電型の第
２のトランジスタと、電流路の一端部が前記第２のトラ
ンジスタの電流路の他端部に接続され、他端部が接地さ
れ、ゲートに前記制御信号が供給される第２導電型の第
３のトランジスタとを有する。
タ回路を有するリング発振器と、前記制御信号のレベル
に基づいて前記複数のインバータ回路の少なくとも１つ
の出力の低レベルへの降下を制御するトランジスタとを
含んでいる。 前記制御手段は、電流路の一端部が電源に
接続され、ゲートに前記位相比較器の出力信号が供給さ
れる第１導電型の第１のトランジスタと、電流路の一端
部が前記第１のトランジスタの電流路の他端部に接続さ
れ、ゲートに前記制御信号が供給される第１導電型の第
２のトランジスタと、電流路の一端部が前記第２のトラ
ンジスタの電流路の他端部に接続され、他端部が接地さ
れ、ゲートに前記制御信号が供給される第２導電型の第
３のトランジスタとを有する。
【０００９】また、この発明は、第１の制御信号のレベ
ルに応じて信号を出力する第１導電型の第１の出力トラ
ンジスタと、電流路の一端部が前記第１の出力トランジ
スタの電流路の一端部に接続され、第２の制御信号のレ
ベルに応じて信号を出力する第２の出力トランジスタ
と、前記第１の出力トランジスタの理想オン抵抗に応じ
て基準周波数の第１の信号を発生する第１の基準発振器
と、前記第２の出力トランジスタの理想オン抵抗に応じ
て基準周波数の第２の信号を発生する第２の基準発振器
と、前記第１の出力トランジスタのサイズと比例関係を
有するトランジスタを含み、周波数を可変することがで
きる第３の信号を発生する第１の可変周波数発振器と、
前記第２の出力トランジスタのサイズと比例関係を有す
るトランジスタを含み、周波数を変化することができる
第４の信号を発生する第２の可変周波数発振器と、前記
第１の基準発振器からの第１の信号の位相と前記第１の
可変周波数発振器からの第３の信号の位相とを比較し、
前記第１の信号の位相が前記第３の信号と一致するよう
に前記第１の可変周波数発振器を制御する第１の位相比
較器と、前記第２の基準発振器からの第２の信号の位相
と前記第２の可変周波数発振器からの第４の信号の位相
とを比較し、前記第２の信号が前記第４の信号の位相と
一致するように前記第２の可変周波数発振器を制御する
第２の位相比較器と、前記第１の位相比較器の出力に応
じて前記第１の出力トランジスタの駆動力を制御する第
１の制御手段と、前記第２の位相比較器の出力に応じて
前記第２の出力トランジスタの駆動力を制御する第２の
制御手段とを具備する。 前記第１、第２の基準発振器
は、それぞれ複数のインバータ回路を有するリング発振
器と、前記複数のインバータ回路の一つと電源との間に
接続され、前記第１および第２の出力トランジスタに接
続された信号伝送系のインピーダンスと比例関係にある
抵抗値を有する抵抗とを有する。 前記第１、第２の基準
発振器は、それぞれ複数のインバータ回路を有するリン
グ発振器と、前記複数のインバータ回路の少なくとも１
つと電源との間に設けられ、互いに異なる抵抗値を有す
る複数の抵抗と、前記複数の抵抗のうちの一つを選択す
る選択手段とを有する。
ルに応じて信号を出力する第１導電型の第１の出力トラ
ンジスタと、電流路の一端部が前記第１の出力トランジ
スタの電流路の一端部に接続され、第２の制御信号のレ
ベルに応じて信号を出力する第２の出力トランジスタ
と、前記第１の出力トランジスタの理想オン抵抗に応じ
て基準周波数の第１の信号を発生する第１の基準発振器
と、前記第２の出力トランジスタの理想オン抵抗に応じ
て基準周波数の第２の信号を発生する第２の基準発振器
と、前記第１の出力トランジスタのサイズと比例関係を
有するトランジスタを含み、周波数を可変することがで
きる第３の信号を発生する第１の可変周波数発振器と、
前記第２の出力トランジスタのサイズと比例関係を有す
るトランジスタを含み、周波数を変化することができる
第４の信号を発生する第２の可変周波数発振器と、前記
第１の基準発振器からの第１の信号の位相と前記第１の
可変周波数発振器からの第３の信号の位相とを比較し、
前記第１の信号の位相が前記第３の信号と一致するよう
に前記第１の可変周波数発振器を制御する第１の位相比
較器と、前記第２の基準発振器からの第２の信号の位相
と前記第２の可変周波数発振器からの第４の信号の位相
とを比較し、前記第２の信号が前記第４の信号の位相と
一致するように前記第２の可変周波数発振器を制御する
第２の位相比較器と、前記第１の位相比較器の出力に応
じて前記第１の出力トランジスタの駆動力を制御する第
１の制御手段と、前記第２の位相比較器の出力に応じて
前記第２の出力トランジスタの駆動力を制御する第２の
制御手段とを具備する。 前記第１、第２の基準発振器
は、それぞれ複数のインバータ回路を有するリング発振
器と、前記複数のインバータ回路の一つと電源との間に
接続され、前記第１および第２の出力トランジスタに接
続された信号伝送系のインピーダンスと比例関係にある
抵抗値を有する抵抗とを有する。 前記第１、第２の基準
発振器は、それぞれ複数のインバータ回路を有するリン
グ発振器と、前記複数のインバータ回路の少なくとも１
つと電源との間に設けられ、互いに異なる抵抗値を有す
る複数の抵抗と、前記複数の抵抗のうちの一つを選択す
る選択手段とを有する。
【００１０】前記第１の可変周波数発振器は前記第１の
出力トランジスタのサイズと比例関係を有するトランジ
スタを含んでいる。 前記第２の可変周波数発振器は、前
記第２の出力トランジスタのサイズと比例関係を有する
トランジスタを含んでいる。
出力トランジスタのサイズと比例関係を有するトランジ
スタを含んでいる。 前記第２の可変周波数発振器は、前
記第２の出力トランジスタのサイズと比例関係を有する
トランジスタを含んでいる。
【００１１】前記第１の可変周波数発振器は、複数のイ
ンバータ回路を有するリング発振器と、前記第１の制御
信号のレベルに応じて前記複数のインバータ回路の少な
くとも１つの出力の高レベルへの上昇を制御するトラン
ジスタとを有する。 前記第２の可変周波数発振器は、複
数のインバータ回路を有するリング発振器と、前記第２
の制御信号のレベルに応じて前記複数のインバータ回路
の少なくとも１つの出力の低レベルへの降下を制御する
トランジスタとを有する。 前記第１の制御手段は、電流
路の一端部が電源に接続され、ゲートに前記第１の制御
信号が供給される第１導電型の第１のトランジスタと、
電流路の一端部が前記第１のトランジスタの電流路の他
端部に接続され、ゲートに前記第１の制御信号が供給さ
れる第２導電型の第２のトランジスタと、電流路の一端
部が前記第２のトランジスタの電流路の他端部に接続さ
れ、他端部が接地され、ゲートに前記第１の位相比較器
の出力信号が供給される第２導電型の第３のトランジス
タとを有する。 前記第２の制御手段は、電流路の一端部
が電源に接続され、ゲートに前記第２の位相比較器の出
力信号が供給される第１導電型の第１のトランジスタ
と、電流路の一端部が前記第１のトランジスタの電流路
の他端部に接続され、ゲートに前記第２の制御信号が供
給される第１導電型の第２のトランジスタと、電流路の
一端部が前記第２のトランジスタの電流路の他端部に接
続され、他端部が接地され、ゲートに前記第２の信号が
供給される第２導電型の第３のトランジスタとを有す
る。
ンバータ回路を有するリング発振器と、前記第１の制御
信号のレベルに応じて前記複数のインバータ回路の少な
くとも１つの出力の高レベルへの上昇を制御するトラン
ジスタとを有する。 前記第２の可変周波数発振器は、複
数のインバータ回路を有するリング発振器と、前記第２
の制御信号のレベルに応じて前記複数のインバータ回路
の少なくとも１つの出力の低レベルへの降下を制御する
トランジスタとを有する。 前記第１の制御手段は、電流
路の一端部が電源に接続され、ゲートに前記第１の制御
信号が供給される第１導電型の第１のトランジスタと、
電流路の一端部が前記第１のトランジスタの電流路の他
端部に接続され、ゲートに前記第１の制御信号が供給さ
れる第２導電型の第２のトランジスタと、電流路の一端
部が前記第２のトランジスタの電流路の他端部に接続さ
れ、他端部が接地され、ゲートに前記第１の位相比較器
の出力信号が供給される第２導電型の第３のトランジス
タとを有する。 前記第２の制御手段は、電流路の一端部
が電源に接続され、ゲートに前記第２の位相比較器の出
力信号が供給される第１導電型の第１のトランジスタ
と、電流路の一端部が前記第１のトランジスタの電流路
の他端部に接続され、ゲートに前記第２の制御信号が供
給される第１導電型の第２のトランジスタと、電流路の
一端部が前記第２のトランジスタの電流路の他端部に接
続され、他端部が接地され、ゲートに前記第２の信号が
供給される第２導電型の第３のトランジスタとを有す
る。
【００１２】さらに、この発明は、ｎ個の第１の制御信
号のそれぞれのレベルに応じた信号をそれぞれ出力する
ｎ個の第１導電型の第１の出力トランジスタと、電流路
の一端部が前記ｎ個の第１の出力トランジスタのそれぞ
れの電流路の一端部に接続され、ｎ個の第２の制御信号
のそれぞれのレベルに応じた信号を出力するｎ個の第２
導電型の第２の出力トランジスタと、前記第１の出力ト
ランジスタのそれぞれの理想オン抵抗に応じて基準周波
数の第１の信号を発生する第１の基準発振器と、前記第
２の出力トランジスタのそれぞれの理想オン抵抗に応じ
て基準周波数の第２の信号を発生する第２の基準発振器
と、前記第１の出力トランジスタのサイズと比例関係を
有するトランジスタを含み、発振周波数を変化すること
ができる第３の信号を発生する第１の可変周波数発振器
と、前記第２の出力トランジスタのサイズと比例関係を
有するトランジスタを含み、発振周波数を変化すること
ができる第４の信号を発生する第２の可変周波数発振器
と、前記第１の基準発振器からの第１の信号の位相と前
記第１の可変周波数発振器からの第３の信号の位相とを
比較し、前記第１の信号の位相が前記第３の信号の位相
と一致するように前記第１の可変周波数発振器を制御す
る第１の位相比較器と、前記第２の基準発振器からの第
２の信号の位相と前記第２の可変周波数発振器からの第
４の信号の位相とを比較し、前記第２の信号の位相が前
記第４の信号の位相と一致するように前記第２の可変周
波数発振器を制御する第２の位相比較器と、前記第１の
位相比較器の出力に応じて前記ｎ個の第１の出力トラン
ジスタのそれぞれの駆動力をそれぞれ制御するｎ個の第
１の制御手段と、前記第２の位相比較器の出力に応じて
前記ｎ個の第２の出力トランジスタのそれぞれの駆動力
をそれぞれ制御するｎ個の第２の制御手段とを具備す
る。
号のそれぞれのレベルに応じた信号をそれぞれ出力する
ｎ個の第１導電型の第１の出力トランジスタと、電流路
の一端部が前記ｎ個の第１の出力トランジスタのそれぞ
れの電流路の一端部に接続され、ｎ個の第２の制御信号
のそれぞれのレベルに応じた信号を出力するｎ個の第２
導電型の第２の出力トランジスタと、前記第１の出力ト
ランジスタのそれぞれの理想オン抵抗に応じて基準周波
数の第１の信号を発生する第１の基準発振器と、前記第
２の出力トランジスタのそれぞれの理想オン抵抗に応じ
て基準周波数の第２の信号を発生する第２の基準発振器
と、前記第１の出力トランジスタのサイズと比例関係を
有するトランジスタを含み、発振周波数を変化すること
ができる第３の信号を発生する第１の可変周波数発振器
と、前記第２の出力トランジスタのサイズと比例関係を
有するトランジスタを含み、発振周波数を変化すること
ができる第４の信号を発生する第２の可変周波数発振器
と、前記第１の基準発振器からの第１の信号の位相と前
記第１の可変周波数発振器からの第３の信号の位相とを
比較し、前記第１の信号の位相が前記第３の信号の位相
と一致するように前記第１の可変周波数発振器を制御す
る第１の位相比較器と、前記第２の基準発振器からの第
２の信号の位相と前記第２の可変周波数発振器からの第
４の信号の位相とを比較し、前記第２の信号の位相が前
記第４の信号の位相と一致するように前記第２の可変周
波数発振器を制御する第２の位相比較器と、前記第１の
位相比較器の出力に応じて前記ｎ個の第１の出力トラン
ジスタのそれぞれの駆動力をそれぞれ制御するｎ個の第
１の制御手段と、前記第２の位相比較器の出力に応じて
前記ｎ個の第２の出力トランジスタのそれぞれの駆動力
をそれぞれ制御するｎ個の第２の制御手段とを具備す
る。
【００１３】
【作用】すなわち、位相比較器は基準発振器から出力さ
れる信号と、可変周波数発振器から出力される信号の位
相差が等しくなるよう、可変周波数発振器を制御する。
基準発振器の発振周波数を決定する抵抗は、出力トラン
ジスタの理想オン抵抗に抵抗値に設定され、可変周波数
発振器、基準発振器を構成するトランジスタは出力トラ
ンジスタのサイズと比例関係としている。したがって、
位相比較器から出力される電圧を駆動制御回路を介して
出力トランジスタに供給することにより、温度や電源電
圧に依存することなく、高いバス駆動力、低ノイズを実
現できる。また、基準発振器の発振周波数を決定する抵
抗を複数個設け、これを選択手段によって選択すること
により、信号伝送系のインピ−ダンスに合わせて常に最
適な抵抗値を選択することができる。
れる信号と、可変周波数発振器から出力される信号の位
相差が等しくなるよう、可変周波数発振器を制御する。
基準発振器の発振周波数を決定する抵抗は、出力トラン
ジスタの理想オン抵抗に抵抗値に設定され、可変周波数
発振器、基準発振器を構成するトランジスタは出力トラ
ンジスタのサイズと比例関係としている。したがって、
位相比較器から出力される電圧を駆動制御回路を介して
出力トランジスタに供給することにより、温度や電源電
圧に依存することなく、高いバス駆動力、低ノイズを実
現できる。また、基準発振器の発振周波数を決定する抵
抗を複数個設け、これを選択手段によって選択すること
により、信号伝送系のインピ−ダンスに合わせて常に最
適な抵抗値を選択することができる。
【００１４】さらに、ローレベルの信号を出力する出力
トランジスタのみ、位相比較器の出力によって制御する
ことによっても、温度や電源電圧に依存することなく、
高いバス駆動力、低ノイズを実現できる。
トランジスタのみ、位相比較器の出力によって制御する
ことによっても、温度や電源電圧に依存することなく、
高いバス駆動力、低ノイズを実現できる。
【００１５】また、複数の出力トランジスタそれぞれに
可変周波数発振器、基準発振器および位相比較器を設け
る必要はなく、これらは出力トランジスタの数より少な
くとも所用の効果を得ることができ、この場合、半導体
のチップ面積の増大を防止できる。
可変周波数発振器、基準発振器および位相比較器を設け
る必要はなく、これらは出力トランジスタの数より少な
くとも所用の効果を得ることができ、この場合、半導体
のチップ面積の増大を防止できる。
【００１６】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。
照して説明する。
【００１７】図１は、この発明の第１の実施例を示すも
のである。同図において、ＰＬＬ(Phase Locked loop)
制御部２１、２２は、それぞれ基準の周波数を出力する
基準発振器２１ａ、２２ａ、発振周波数を可変できる可
変周波数発振器２１ｂ、２２ｂ、および基準発振器２１
ａ、２２ａと可変周波数発振器２１ｂ、２２ｂから出力
される信号の位相をそれぞれ比較し、位相差に応じた制
御電圧を発生する位相比較器２１ｃ、２２ｃによって構
成されている。この位相比較器２１ｃ、２２ｃから出力
される制御電圧Ｖ21、Ｖ22は可変周波数発振器２１ｂ、
２２ｂに供給され、基準発振器２１ａ、２２ａと可変周
波数発振器２１ｂ、２２ｂから出力される信号の位相が
それぞれ一致するよう、可変周波数発振器２１ｂ、２２
ｂが制御される。
のである。同図において、ＰＬＬ(Phase Locked loop)
制御部２１、２２は、それぞれ基準の周波数を出力する
基準発振器２１ａ、２２ａ、発振周波数を可変できる可
変周波数発振器２１ｂ、２２ｂ、および基準発振器２１
ａ、２２ａと可変周波数発振器２１ｂ、２２ｂから出力
される信号の位相をそれぞれ比較し、位相差に応じた制
御電圧を発生する位相比較器２１ｃ、２２ｃによって構
成されている。この位相比較器２１ｃ、２２ｃから出力
される制御電圧Ｖ21、Ｖ22は可変周波数発振器２１ｂ、
２２ｂに供給され、基準発振器２１ａ、２２ａと可変周
波数発振器２１ｂ、２２ｂから出力される信号の位相が
それぞれ一致するよう、可変周波数発振器２１ｂ、２２
ｂが制御される。
【００１８】また、位相比較器２１ｃから出力される制
御電圧Ｖ21は、駆動制御回路２３を構成するＮチャネル
トランジスタ２３ａのゲートに供給されている。このト
ランジスタ２３ａのソースは接地され、ドレインはＮチ
ャネルトランジスタ２３ｂのソースに接続されている。
このトランジスタ２３ｂのドレインはＰチャネルトラン
ジスタ２３ｃのドレインに接続され、このトランジスタ
２３ｃソースは電源ＶDDに接続されている。トランジス
タ２３ｂ、２３ｃのゲートには制御信号Ｓ１が供給さ
れ、トランジスタ２３ｂ、２３ｃのドレインはＰチャネ
ルの出力トランジスタ２５のゲートに接続されている。
御電圧Ｖ21は、駆動制御回路２３を構成するＮチャネル
トランジスタ２３ａのゲートに供給されている。このト
ランジスタ２３ａのソースは接地され、ドレインはＮチ
ャネルトランジスタ２３ｂのソースに接続されている。
このトランジスタ２３ｂのドレインはＰチャネルトラン
ジスタ２３ｃのドレインに接続され、このトランジスタ
２３ｃソースは電源ＶDDに接続されている。トランジス
タ２３ｂ、２３ｃのゲートには制御信号Ｓ１が供給さ
れ、トランジスタ２３ｂ、２３ｃのドレインはＰチャネ
ルの出力トランジスタ２５のゲートに接続されている。
【００１９】さらに、位相比較器２２ｃから出力される
制御電圧Ｖ22は、駆動制御回路２４を構成するＰチャネ
ルトランジスタ２４ａのゲートに供給されている。この
トランジスタ２４ａのソースは電源ＶDDに接続され、ド
レインはＰチャネルトランジスタ２４ｂのソースに接続
されている。このトランジスタ２４ｂのドレインはＮチ
ャネルトランジスタ２４ｃのドレインに接続され、この
トランジスタ２４ｃのソースは接地されている。トラン
ジスタ２４ｂ、２４ｃのゲートには制御信号Ｓ２が供給
され、トランジスタ２４ｂ、２４ｃのドレインはＮチャ
ネルの出力トランジスタ２６のゲートに接続されてい
る。
制御電圧Ｖ22は、駆動制御回路２４を構成するＰチャネ
ルトランジスタ２４ａのゲートに供給されている。この
トランジスタ２４ａのソースは電源ＶDDに接続され、ド
レインはＰチャネルトランジスタ２４ｂのソースに接続
されている。このトランジスタ２４ｂのドレインはＮチ
ャネルトランジスタ２４ｃのドレインに接続され、この
トランジスタ２４ｃのソースは接地されている。トラン
ジスタ２４ｂ、２４ｃのゲートには制御信号Ｓ２が供給
され、トランジスタ２４ｂ、２４ｃのドレインはＮチャ
ネルの出力トランジスタ２６のゲートに接続されてい
る。
【００２０】前記Ｐチャネルトランジスタ２５のソース
は電源ＶDDに接続され、ドレインは出力端２７に接続さ
れるとともに、Ｎチャネルトランジスタ２６のドレイン
に接続されている。このＮチャネルトランジスタ２６の
ソースは接地されている。前記出力端２７には、例えば
バス等の信号伝送系２８が接続されている。
は電源ＶDDに接続され、ドレインは出力端２７に接続さ
れるとともに、Ｎチャネルトランジスタ２６のドレイン
に接続されている。このＮチャネルトランジスタ２６の
ソースは接地されている。前記出力端２７には、例えば
バス等の信号伝送系２８が接続されている。
【００２１】前記制御信号Ｓ１、Ｓ２はそれぞれ出力ト
ランジスタ２５、２６をオンするか否かを決めるもので
あり、前記駆動制御回路２３、２４は出力トランジスタ
２５、２６の駆動力を決めるものである。
ランジスタ２５、２６をオンするか否かを決めるもので
あり、前記駆動制御回路２３、２４は出力トランジスタ
２５、２６の駆動力を決めるものである。
【００２２】ここで、ＰＬＬ制御部２１、２２を構成す
る図示せぬトランジスタと、出力トランジスタ２５、２
６のゲート幅や、ゲート長等のサイズを比例関係とする
ことにより、出力トランジスタ２５、２６の駆動力を一
定にすることができる。
る図示せぬトランジスタと、出力トランジスタ２５、２
６のゲート幅や、ゲート長等のサイズを比例関係とする
ことにより、出力トランジスタ２５、２６の駆動力を一
定にすることができる。
【００２３】一般に、出力端２７に接続される信号伝送
系２８のインピ−ダンスと、出力トランジスタ２５、２
６の駆動力、すなわち、オン状態における抵抗値が相違
した場合、ノイズが発生する。図１０に示す従来の出力
回路では、温度や電源電圧の変化により、トランジスタ
の駆動力が変化し、図示せぬ伝送系のインピーダンスと
ミスマッチングしてノイズを発生する。
系２８のインピ−ダンスと、出力トランジスタ２５、２
６の駆動力、すなわち、オン状態における抵抗値が相違
した場合、ノイズが発生する。図１０に示す従来の出力
回路では、温度や電源電圧の変化により、トランジスタ
の駆動力が変化し、図示せぬ伝送系のインピーダンスと
ミスマッチングしてノイズを発生する。
【００２４】しかし、この発明では出力トランジスタ２
５、２６の理想とされるオン抵抗、すなわち、信号伝送
系２８のインピーダンスとマッチングする抵抗値と比例
関係にある抵抗で、基準発振器２１ａ、２２ａの発振周
波数を決めるとともに、出力トランジスタ２５、２６の
サイズと比例関係にあるトランジスタを使用した可変周
波数発振器２１ｂ、２２ｂによって構成されるＰＬＬ制
御回路２１、２２により、出力トランジスタ２５、２６
のオン抵抗を制御している。このとき、基準発振器２１
ａ、２２ａの発振周波数を決める抵抗を半導体プロセス
上で、温度や電圧に対して比較的安定な拡散層やポリシ
リコンなどを用いたもので作ることにより、温度や電源
電圧に依存することなく出力トランジスタ２５、２６の
駆動力を補償できる。図２は、前記可変周波数発振器２
１ｂの一例を示すものである。
５、２６の理想とされるオン抵抗、すなわち、信号伝送
系２８のインピーダンスとマッチングする抵抗値と比例
関係にある抵抗で、基準発振器２１ａ、２２ａの発振周
波数を決めるとともに、出力トランジスタ２５、２６の
サイズと比例関係にあるトランジスタを使用した可変周
波数発振器２１ｂ、２２ｂによって構成されるＰＬＬ制
御回路２１、２２により、出力トランジスタ２５、２６
のオン抵抗を制御している。このとき、基準発振器２１
ａ、２２ａの発振周波数を決める抵抗を半導体プロセス
上で、温度や電圧に対して比較的安定な拡散層やポリシ
リコンなどを用いたもので作ることにより、温度や電源
電圧に依存することなく出力トランジスタ２５、２６の
駆動力を補償できる。図２は、前記可変周波数発振器２
１ｂの一例を示すものである。
【００２５】この可変周波数発振器２１ｂは破線で囲ん
だ回路ブロック３０を複数個接続したリング発振器であ
る。回路ブロック３０において、インバータ回路３１、
３２、３３は直列接続されている。インバータ回路３１
の入力端には、最終段の回路ブロックの出力信号が供給
されている。インバータ回路３２を構成するＰチャネル
トランジスタ３２ａのソースと電源ＶDDの間には、Ｐチ
ャネルトランジスタ３４が接続されている。このトラン
ジスタ３４のゲートはインバータ回路３５を介して前記
インバータ回路３１の入力端に接続されている。インバ
ータ回路３５を構成するＮチャネルトランジスタ３５ａ
のソースと接地間には、Ｎチャネルトランジスタ３６が
接続されている。このトランジスタ３６のゲートには、
前記位相比較器２１ｃから出力される制御電圧Ｖ21が供
給されている。前記トランジスタ３４はインバータ回路
３２の立ち上がりスピ−ドを制御するものである。トラ
ンジスタ３４を制御するのはインバータ回路３５であ
る。このインバータ回路３５の出力電流は、制御電圧Ｖ
21によって制御される。つまり、制御電圧Ｖ21の電位に
より、トランジスタ３４のオン抵抗を制御し、インバ−
タ回路３２の立ち上がりスピードを決めている。このイ
ンバ−タ回路３２の立ち上がりスピ−ドを変えることに
より、発振周波数が変化される。図３は、前記可変周波
数発振器２２ｂの一例を示すものである。
だ回路ブロック３０を複数個接続したリング発振器であ
る。回路ブロック３０において、インバータ回路３１、
３２、３３は直列接続されている。インバータ回路３１
の入力端には、最終段の回路ブロックの出力信号が供給
されている。インバータ回路３２を構成するＰチャネル
トランジスタ３２ａのソースと電源ＶDDの間には、Ｐチ
ャネルトランジスタ３４が接続されている。このトラン
ジスタ３４のゲートはインバータ回路３５を介して前記
インバータ回路３１の入力端に接続されている。インバ
ータ回路３５を構成するＮチャネルトランジスタ３５ａ
のソースと接地間には、Ｎチャネルトランジスタ３６が
接続されている。このトランジスタ３６のゲートには、
前記位相比較器２１ｃから出力される制御電圧Ｖ21が供
給されている。前記トランジスタ３４はインバータ回路
３２の立ち上がりスピ−ドを制御するものである。トラ
ンジスタ３４を制御するのはインバータ回路３５であ
る。このインバータ回路３５の出力電流は、制御電圧Ｖ
21によって制御される。つまり、制御電圧Ｖ21の電位に
より、トランジスタ３４のオン抵抗を制御し、インバ−
タ回路３２の立ち上がりスピードを決めている。このイ
ンバ−タ回路３２の立ち上がりスピ−ドを変えることに
より、発振周波数が変化される。図３は、前記可変周波
数発振器２２ｂの一例を示すものである。
【００２６】この可変周波数発振器２２ｂは可変周波数
発振器２１ｂと同様、破線で囲んだ回路ブロック４０を
複数個接続したリング発振器である。回路ブロック４０
において、インバータ回路４１、４２、４３は直列接続
されている。インバータ回路４１の入力端には、最終段
の回路ブロックの出力信号が供給されている。インバー
タ回路４２を構成するＮチャネルトランジスタ４２ａの
ソースと接地間には、Ｎチャネルトランジスタ４４が接
続されている。このトランジスタ４４のゲートはインバ
ータ回路４５を介して前記インバータ回路４１の入力端
に接続されている。インバータ回路４５を構成するＰチ
ャネルトランジスタ４５ａのソースと電源ＶDD間には、
Ｐチャネルトランジスタ４６が接続されている。このト
ランジスタ４６のゲートには、前記位相比較器２２ｃか
ら出力される制御電圧Ｖ22が供給されている。前記トラ
ンジスタ４４はインバータ回路４２の立ち上がりスピ−
ドを制御するものである。トランジスタ４４を制御する
のはインバータ回路４５である。このインバータ回路４
５の出力電流は、制御電圧Ｖ22によって制御される。つ
まり、制御電圧Ｖ22の電位により、トランジスタ４４の
オン抵抗を制御し、インバ−タ回路４２の立ち上がりス
ピードを決めている。このインバ−タ回路４２の立ち上
がりスピ−ドを変えることにより、発振周波数が変化さ
れる。図４は、前記基準発振器２１ａの一例を示すもの
である。
発振器２１ｂと同様、破線で囲んだ回路ブロック４０を
複数個接続したリング発振器である。回路ブロック４０
において、インバータ回路４１、４２、４３は直列接続
されている。インバータ回路４１の入力端には、最終段
の回路ブロックの出力信号が供給されている。インバー
タ回路４２を構成するＮチャネルトランジスタ４２ａの
ソースと接地間には、Ｎチャネルトランジスタ４４が接
続されている。このトランジスタ４４のゲートはインバ
ータ回路４５を介して前記インバータ回路４１の入力端
に接続されている。インバータ回路４５を構成するＰチ
ャネルトランジスタ４５ａのソースと電源ＶDD間には、
Ｐチャネルトランジスタ４６が接続されている。このト
ランジスタ４６のゲートには、前記位相比較器２２ｃか
ら出力される制御電圧Ｖ22が供給されている。前記トラ
ンジスタ４４はインバータ回路４２の立ち上がりスピ−
ドを制御するものである。トランジスタ４４を制御する
のはインバータ回路４５である。このインバータ回路４
５の出力電流は、制御電圧Ｖ22によって制御される。つ
まり、制御電圧Ｖ22の電位により、トランジスタ４４の
オン抵抗を制御し、インバ−タ回路４２の立ち上がりス
ピードを決めている。このインバ−タ回路４２の立ち上
がりスピ−ドを変えることにより、発振周波数が変化さ
れる。図４は、前記基準発振器２１ａの一例を示すもの
である。
【００２７】この基準発振器２１ａはインバータ回路５
１1 、５１2 …５１n を直列接続し、インバータ回路５
１n の出力端をインバータ回路５１1 の入力端に接続し
たリング発振器であり、例えば周波数100 ＭＨｚの基準
周波数を発振する。インバータ回路５１2 と電源ＶDDの
相互間には、抵抗５２が接続されている。この抵抗５２
の抵抗値は、信号伝送系２８のインピ−ダンスとマッチ
ングするよう比例関係を有している。図５は、前記基準
発振器２２ａの一例を示すものである。
１1 、５１2 …５１n を直列接続し、インバータ回路５
１n の出力端をインバータ回路５１1 の入力端に接続し
たリング発振器であり、例えば周波数100 ＭＨｚの基準
周波数を発振する。インバータ回路５１2 と電源ＶDDの
相互間には、抵抗５２が接続されている。この抵抗５２
の抵抗値は、信号伝送系２８のインピ−ダンスとマッチ
ングするよう比例関係を有している。図５は、前記基準
発振器２２ａの一例を示すものである。
【００２８】この基準発振器２２ａはインバータ回路６
１1 、６１2 …６１n を直列接続し、インバータ回路６
１n の出力端をインバータ回路６１1 の入力端に接続し
たリング発振器である。インバータ回路６１2 と接地間
には、抵抗６２が接続されている。この抵抗６２の抵抗
値は、信号伝送系２８のインピ−ダンスとマッチングす
るよう比例関係を有している。
１1 、６１2 …６１n を直列接続し、インバータ回路６
１n の出力端をインバータ回路６１1 の入力端に接続し
たリング発振器である。インバータ回路６１2 と接地間
には、抵抗６２が接続されている。この抵抗６２の抵抗
値は、信号伝送系２８のインピ−ダンスとマッチングす
るよう比例関係を有している。
【００２９】上記構成において、図２に示すトランジス
タ３４と、図４に示す抵抗５２はどちらも発振器の周波
数を決めている。この可変周波数発振器２１ｂと基準発
振器２１ａの出力周波数が周波数が等しくなった場合、
抵抗５２の抵抗値と出力トランジスタ２５、２６と比例
関係のサイズを持つトランジスタ３４のオン抵抗は等し
くなる。よって、位相比較器２１ｃから出力される制御
電圧Ｖ21を駆動制御回路２３を介して出力トランジスタ
２５に供給することにより、出力トランジスタ２５の駆
動力を補償することができる。
タ３４と、図４に示す抵抗５２はどちらも発振器の周波
数を決めている。この可変周波数発振器２１ｂと基準発
振器２１ａの出力周波数が周波数が等しくなった場合、
抵抗５２の抵抗値と出力トランジスタ２５、２６と比例
関係のサイズを持つトランジスタ３４のオン抵抗は等し
くなる。よって、位相比較器２１ｃから出力される制御
電圧Ｖ21を駆動制御回路２３を介して出力トランジスタ
２５に供給することにより、出力トランジスタ２５の駆
動力を補償することができる。
【００３０】同様の理由により、位相比較器２２ｃから
出力される制御電圧Ｖ22を駆動制御回路２４を介して出
力トランジスタ２６に供給することにより、出力トラン
ジスタ２６の駆動力を補償することができる。図６は、
この発明の第２の実施例を示すものであり、図１と同一
部分には、同一符号を付す。
出力される制御電圧Ｖ22を駆動制御回路２４を介して出
力トランジスタ２６に供給することにより、出力トラン
ジスタ２６の駆動力を補償することができる。図６は、
この発明の第２の実施例を示すものであり、図１と同一
部分には、同一符号を付す。
【００３１】一般に、出力回路においては、ハイレレベ
ルの信号を出力する場合に比べて、ローレベルを出力す
る場合の方が、ノイズが発生し易くなる。このため、こ
の実施例では、ローレベルを出力する出力トランジスタ
２６にのみ、ＰＬＬ制御部２２、および駆動制御回路２
４を接続している。この実施例によっても、上記実施例
とほぼ同様の効果を得ることができる。図７は、この発
明の第３の実施例を示すものであり、多数の出力トラン
ジスタを制御する場合に、この発明を適用したものであ
る。
ルの信号を出力する場合に比べて、ローレベルを出力す
る場合の方が、ノイズが発生し易くなる。このため、こ
の実施例では、ローレベルを出力する出力トランジスタ
２６にのみ、ＰＬＬ制御部２２、および駆動制御回路２
４を接続している。この実施例によっても、上記実施例
とほぼ同様の効果を得ることができる。図７は、この発
明の第３の実施例を示すものであり、多数の出力トラン
ジスタを制御する場合に、この発明を適用したものであ
る。
【００３２】一般に、多数の出力トランジスタを有する
場合であっても、その出力トランジスタのサイズは同一
としている。したがって、一組のＰＬＬ制御部２１、２
２によって、多数の出力トランジスタを制御できる。す
なわち、出力トランジスタ２５1 …２５n のゲートに、
それぞれＰＬＬ制御部２１によって制御される駆動制御
回路２３1 …２３n を接続するとともに、出力トランジ
スタ２６1 …２６n のゲートに、それぞれＰＬＬ制御部
２２によって制御される駆動制御回路２４1 …２４n を
接続することによって、一組のＰＬＬ制御部２１、２２
によって、多数の出力トランジスタ２５1 …２５n 、２
６1 …２６n を制御できる。上記構成によれば、出力ト
ランジスタの数が増加した場合においても、チップ面積
の増大を防止することができる。図８、図９は、それぞ
れ基準発振器２１ａ、２２ａの他の実施例を示すもので
ある。
場合であっても、その出力トランジスタのサイズは同一
としている。したがって、一組のＰＬＬ制御部２１、２
２によって、多数の出力トランジスタを制御できる。す
なわち、出力トランジスタ２５1 …２５n のゲートに、
それぞれＰＬＬ制御部２１によって制御される駆動制御
回路２３1 …２３n を接続するとともに、出力トランジ
スタ２６1 …２６n のゲートに、それぞれＰＬＬ制御部
２２によって制御される駆動制御回路２４1 …２４n を
接続することによって、一組のＰＬＬ制御部２１、２２
によって、多数の出力トランジスタ２５1 …２５n 、２
６1 …２６n を制御できる。上記構成によれば、出力ト
ランジスタの数が増加した場合においても、チップ面積
の増大を防止することができる。図８、図９は、それぞ
れ基準発振器２１ａ、２２ａの他の実施例を示すもので
ある。
【００３３】この実施例においては、基準発振器２１
ａ、２２ａを構成するインバータ回路５１2 、６１2 に
セレクタ５３、６３をそれぞれ接続し、このセレクタ５
３、６３によって、複数の抵抗５２1 …５２n 、６２1
…６２n を選択可能としている。したがって、基準発振
器２１ａ、２２ａの発振周波数を決定する抵抗５２1 …
５２n 、６２1 …６２n をセレクタ５３、６３によって
選択できるため、信号伝送系２８のインピ−ダンスに合
わせて常に最適な抵抗値を選択することができる。
ａ、２２ａを構成するインバータ回路５１2 、６１2 に
セレクタ５３、６３をそれぞれ接続し、このセレクタ５
３、６３によって、複数の抵抗５２1 …５２n 、６２1
…６２n を選択可能としている。したがって、基準発振
器２１ａ、２２ａの発振周波数を決定する抵抗５２1 …
５２n 、６２1 …６２n をセレクタ５３、６３によって
選択できるため、信号伝送系２８のインピ−ダンスに合
わせて常に最適な抵抗値を選択することができる。
【００３４】上記抵抗５２1 …５２n 、６２1 …６２n
の選択は、製造時に金属配線により選択する方法と、電
気回路を用いて選択する方法が可能である。抵抗値を可
変とし、基準発振周波数が変化した場合においても、Ｐ
ＬＬ制御しているため、その他の回路は変更する必要は
なく、常に、選択した抵抗値を反映する出力トランジス
タのオン抵抗を得ることができる。尚、この発明は上記
実施例に限定されるものではなく、発明の要旨を変えな
い範囲において、種々変形実施可能なことは勿論であ
る。
の選択は、製造時に金属配線により選択する方法と、電
気回路を用いて選択する方法が可能である。抵抗値を可
変とし、基準発振周波数が変化した場合においても、Ｐ
ＬＬ制御しているため、その他の回路は変更する必要は
なく、常に、選択した抵抗値を反映する出力トランジス
タのオン抵抗を得ることができる。尚、この発明は上記
実施例に限定されるものではなく、発明の要旨を変えな
い範囲において、種々変形実施可能なことは勿論であ
る。
【００３５】
【発明の効果】以上、詳述したようにこの発明によれ
ば、温度、電源電圧に依存することなく、高いバス駆動
力を得ることができるとともに、ノイズを減少すること
が可能な出力回路を提供できる。
ば、温度、電源電圧に依存することなく、高いバス駆動
力を得ることができるとともに、ノイズを減少すること
が可能な出力回路を提供できる。
【図１】この発明の第１の実施例を示す回路構成図。
【図２】図１に示す可変周波数発振器の一例を示す回路
図。
図。
【図３】図１に示す可変周波数発振器の一例を示す回路
図。
図。
【図４】図１に示す基準発振器の一例を示す回路図。
【図５】図１に示す基準発振器の一例を示す回路図。
【図６】この発明の第２の実施例を示す回路構成図。
【図７】この発明の第３の実施例を示す回路構成図。
【図８】基準発振器の他の実施例を示す回路図。
【図９】基準発振器の他の実施例を示す回路図。
【図１０】従来の出力回路の一例を示す回路。
２１、２２…ＰＬＬ制御部、２１ａ、２２ａ…基準発振
器、２１ｂ、２２ｂ…可変周波数発振器、２１ｃ、２２
ｃ…位相比較器、２３、２４…駆動制御回路、２５、２
６、２５1 〜２５n 、２６1 〜２６n …出力トランジス
タ、５２、６２…抵抗。
器、２１ｂ、２２ｂ…可変周波数発振器、２１ｃ、２２
ｃ…位相比較器、２３、２４…駆動制御回路、２５、２
６、２５1 〜２５n 、２６1 〜２６n …出力トランジス
タ、５２、６２…抵抗。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 11/40 - 11/419 H03K 19/0175
Claims (16)
- 【請求項１】 制御信号のレベルに応じて信号を供給す
る出力トランジスタと、前記 出力トランジスタの理想オン抵抗に応じて基準の周
波数の第１の信号を発生する基準発振器と、 発振周波数を変化することができ、第２の信号を発生す
る可変周波数発振器と、 前記基準発振器からの第１の信号の位相を前記可変周波
数発振器からの第２の信号の位相と比較し、その後、第
１の信号の位相が第２の信号の位相と一致するように前
記可変周波数発振器の発振周波数を制御する位相比較器
と、前記 位相比較器の出力に応じて前記出力トランジスタの
電流駆動能力を制御する制御手段とを具備していること
を特徴とする出力回路。 - 【請求項２】 前記基準発振器は、複数のインバータ回
路を有するリング発振器と、前記複数のインバータ回路
の少なくとも１つと電源との間に接続され、前記出力ト
ランジスタに接続された信号伝送系のインピーダンスと
比例関係にある抵抗値を有する抵抗とを有することを特
徴とする請求項１記載の出力回路。 - 【請求項３】 前記基準発振器は複数のインバータ回路
を有するリング発振器と、前記複数のインバータ回路の
少なくとも１つと電源との間に設けられ、互いに異なる
抵抗値を有する複数の抵抗と、前記複数の抵抗のうちの
一つを選択する選択手段とを有することを特徴とする請
求項１記載の出力回路。 - 【請求項４】 前記可変周波数発振器は出力トランジス
タのサイズと比例関係を有するトランジスタを含むこと
を特徴とする請求項１記載の出力回路。 - 【請求項５】 前記可変周波数発振器は、複数のインバ
ータ回路を有するリング発振器と、前記制御信号のレベ
ルに基づいて前記複数のインバータ回路の少なくとも１
つの出力の低レベルへの降下を制御するトランジスタと
を含むことを特徴とする請求項１記載の出力回路。 - 【請求項６】 前記制御手段は、電流路の一端部が電源
に接続され、ゲートに前記位相比較器の出力信号が供給
される第１導電型の第１のトランジスタと、電流路の一
端部が前記第１のトランジスタの電流路の他端部に接続
され、ゲート に前記制御信号が供給される第１導電型の
第２のトランジスタと、電流路の一端部が前記第２のト
ランジスタの電流路の他端部に接続され、他端部が接地
され、ゲートに前記制御信号が供給される第２導電型の
第３のトランジスタとを有することを特徴とする請求項
１記載の出力回路。 - 【請求項７】 第１の制御信号のレベルに応じて信号を
出力する第１導電型の第１の出力トランジスタと、 電流路の一端部が前記第１の出力トランジスタの電流路
の一端部に接続され、第２の制御信号のレベルに応じて
信号を出力する第２の出力トランジスタと、 前記第１の出力トランジスタの理想オン抵抗に応じて基
準周波数の第１の信号を発生する第１の基準発振器と、 前記第２の出力トランジスタの理想オン抵抗に応じて基
準周波数の第２の信号を発生する第２の基準発振器と、 前記第１の出力トランジスタのサイズと比例関係を有す
るトランジスタを含み、周波数を可変することができる
第３の信号を発生する第１の可変周波数発振器と、 前記第２の出力トランジスタのサイズと比例関係を有す
るトランジスタを含み、周波数を変化することができる
第４の信号を発生する第２の可変周波数発振器と、 前記第１の基準発振器からの第１の信号の位相と前記第
１の可変周波数発振器からの第３の信号の位相とを比較
し、前記第１の信号の位相が前記第３の信号と一致する
ように前記第１の可変周波数発振器を制御する第１の位
相比較器と、 前記第２の基準発振器からの第２の信号の位相と前記第
２の可変周波数発振器からの第４の信号の位相とを比較
し、前記第２の信号が前記第４の信号の位相と一致する
ように前記第２の可変周波数発振器を制御する第２の位
相比較器と、 前記第１の位相比較器の出力に応じて前記第１の出力ト
ランジスタの駆動力を制御する第１の制御手段と、 前記第２の位相比較器の出力に応じて前記第２の出力ト
ランジスタの駆動力を制御する第２の制御手段と を具備
することを特徴とする出力回路。 - 【請求項８】 前記第１、第２の基準発振器は、それぞ
れ複数のインバータ回路を有するリング発振器と、前記
複数のインバータ回路の一つと電源との間に接続され、
前記第１および第２の出力トランジスタに接続された信
号伝送系のインピーダンスと比例関係にある抵抗値を有
する抵抗とを有することを特徴とする請求項７記載の出
力回路。 - 【請求項９】 前記第１、第２の基準発振器は、それぞ
れ複数のインバータ回路を有するリング発振器と、前記
複数のインバータ回路の少なくとも１つと電源との間に
設けられ、互いに異なる抵抗値を有する複数の抵抗と、
前記複数の抵抗のうちの一つを選択する選択手段とを有
することを特徴とする請求項７記載の出力回路。 - 【請求項１０】 前記第１の可変周波数発振器は前記第
１の出力トランジスタのサイズと比例関係を有するトラ
ンジスタを含むことを特徴とする請求項７記載の出力回
路。 - 【請求項１１】 前記第２の可変周波数発振器は、前記
第２の出力トランジスタのサイズと比例関係を有するト
ランジスタを含むことを特徴とする請求項７記載の出力
回路。 - 【請求項１２】 前記第１の可変周波数発振器は、複数
のインバータ回路を有するリング発振器と、前記第１の
制御信号のレベルに応じて前記複数のインバータ回路の
少なくとも１つの出力の高レベルへの上昇を制御するト
ランジスタとを有することを特徴とする請求項７記載の
出力回路。 - 【請求項１３】 前記第２の可変周波数発振器は、複数
のインバータ回路を有するリング発振器と、前記第２の
制御信号のレベルに応じて前記複数のインバータ回路の
少なくとも１つの出力の低レベルへの降下を制御するト
ランジスタとを有することを特徴とする請求項７記載の
出力回路。 - 【請求項１４】 前記第１の制御手段は、電流路の一端
部が電源に接続され、ゲートに前記第１の制御信号が供
給される第１導電型の第１のトランジスタと、電流路の
一端部が前記第１のトランジスタの電流路の他端部に接
続され、ゲートに前記第１の制御信号が供給される第２
導電型の第２のトランジスタと、電流 路の一端部が前記
第２のトランジスタの電流路の他端部に接続され、他端
部が接地され、ゲートに前記第１の位相比較器の出力信
号が供給される第２導電型の第３のトランジスタとを有
することを特徴とする請求項７記載の出力回路。 - 【請求項１５】 前記第２の制御手段は、電流路の一端
部が電源に接続され、ゲートに前記第２の位相比較器の
出力信号が供給される第１導電型の第１のトランジスタ
と、電流路の一端部が前記第１のトランジスタの電流路
の他端部に接続され、ゲートに前記第２の制御信号が供
給される第１導電型の第２のトランジスタと、電流路の
一端部が前記第２のトランジスタの電流路の他端部に接
続され、他端部が接地され、ゲートに前記第２の信号が
供給される第２導電型の第３のトランジスタとを有する
ことを特徴とする請求項７記載の出力回路。 - 【請求項１６】 ｎ個の第１の制御信号のそれぞれのレ
ベルに応じた信号をそれぞれ出力するｎ個の第１導電型
の第１の出力トランジスタと、 電流路の一端部が前記ｎ個の第１の出力トランジスタの
それぞれの電流路の一端部に接続され、ｎ個の第２の制
御信号のそれぞれのレベルに応じた信号を出力するｎ個
の第２導電型の第２の出力トランジスタと、 前記第１の出力トランジスタのそれぞれの理想オン抵抗
に応じて基準周波数の第１の信号を発生する第１の基準
発振器と、 前記第２の出力トランジスタのそれぞれの理想オン抵抗
に応じて基準周波数の第２の信号を発生する第２の基準
発振器と、 前記第１の出力トランジスタのサイズと比例関係を有す
るトランジスタを含み、発振周波数を変化することがで
きる第３の信号を発生する第１の可変周波数発振器と、 前記第２の出力トランジスタのサイズと比例関係を有す
るトランジスタを含み、発振周波数を変化することがで
きる第４の信号を発生する第２の可変周波数発振器と、 前記第１の基準発振器からの第１の信号の位相と前記第
１の可変周波数発振器からの第３の信号の位相とを比較
し、前記第１の信号の位相が前記第３の信号の位相と一
致するように前記第１の可変周波数発振器を制御する第
１の位相比較器と、 前記第２の基準発振器からの第２の信号の位相と前記第
２の可変周波数発振器からの第４の信号の位相とを比較
し、前記第２の信号の位相が前記第４の信号の位相と一
致するように前記第２の可変周波数発振器を制御する第
２の位相比較器と、 前記第１の位相比較器の出力に応じて前記ｎ個の第１の
出力トランジスタのそれぞれの駆動力をそれぞれ制御す
るｎ個の第１の制御手段と、 前記第２の位相比較器の出力に応じて前記ｎ個の第２の
出力トランジスタのそれぞれの駆動力をそれぞれ制御す
るｎ個の第２の制御手段と を具備することを特徴とする
出力回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12010091A JP3288727B2 (ja) | 1991-05-24 | 1991-05-24 | 出力回路 |
| US07/886,352 US5276356A (en) | 1991-05-24 | 1992-05-21 | High speed output circuit having current driving capability which is independent of temperature and power supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12010091A JP3288727B2 (ja) | 1991-05-24 | 1991-05-24 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04345996A JPH04345996A (ja) | 1992-12-01 |
| JP3288727B2 true JP3288727B2 (ja) | 2002-06-04 |
Family
ID=14777919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12010091A Expired - Fee Related JP3288727B2 (ja) | 1991-05-24 | 1991-05-24 | 出力回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5276356A (ja) |
| JP (1) | JP3288727B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793247A (en) * | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
| US5640122A (en) * | 1994-12-16 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a bias voltage compensated for p-channel transistor variations |
| US5568084A (en) * | 1994-12-16 | 1996-10-22 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a compensated bias voltage |
| US5498977A (en) * | 1995-03-03 | 1996-03-12 | Hewlett-Packard Company | Output driver having process, voltage and temperature compensation for delay and risetime |
| JP3650460B2 (ja) * | 1996-03-06 | 2005-05-18 | 株式会社アドバンテスト | 温度補正付きドライバ回路 |
| US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
| FR2781621A1 (fr) * | 1998-07-21 | 2000-01-28 | St Microelectronics Sa | Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors |
| US6762624B2 (en) * | 2002-09-03 | 2004-07-13 | Agilent Technologies, Inc. | Current mode logic family with bias current compensation |
| CN103391045B (zh) * | 2013-07-30 | 2015-11-25 | 浙江大学 | 抗工艺涨落的自修调集成电路片上振荡器 |
| US9225322B2 (en) | 2013-12-17 | 2015-12-29 | Micron Technology, Inc. | Apparatuses and methods for providing clock signals |
| US10320430B2 (en) * | 2017-09-29 | 2019-06-11 | Intel Corporation | Transmitter with power supply rejection |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60694A (ja) * | 1983-06-15 | 1985-01-05 | Hitachi Ltd | 半導体メモリ |
| JPH01161916A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 半導体集積回路 |
| US5170078A (en) * | 1990-10-22 | 1992-12-08 | Gould Inc. | Highly stable high-voltage output buffer using CMOS technology |
-
1991
- 1991-05-24 JP JP12010091A patent/JP3288727B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-21 US US07/886,352 patent/US5276356A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04345996A (ja) | 1992-12-01 |
| US5276356A (en) | 1994-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568068A (en) | Buffer circuit for regulating driving current | |
| US7471105B2 (en) | Level shifter and level shifting method for higher speed and lower power | |
| JP5796944B2 (ja) | 表示パネル駆動装置 | |
| EP0606912B1 (en) | CMOS polyphase clock generation circuits | |
| JP3288727B2 (ja) | 出力回路 | |
| JP2008252943A (ja) | 発振器 | |
| JP2778901B2 (ja) | 半導体集積回路 | |
| US6987407B2 (en) | Delay locked loops having delay time compensation and methods for compensating for delay time of the delay locked loops | |
| US6737901B2 (en) | Integrable, controllable delay device, delay device in a control loop, and method for delaying a clock signal using a delay device | |
| US5220205A (en) | Output circuit of an integrated circuit having immunity to power source fluctuations | |
| US6310523B1 (en) | Wide-range and low-power consumption voltage-controlled oscillator | |
| KR100214548B1 (ko) | 전압 제어발진기 | |
| US5600273A (en) | Constant delay logic circuits and methods | |
| US5343099A (en) | Output device capable of high speed operation and operating method thereof | |
| US6714087B2 (en) | Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks | |
| US6169435B1 (en) | Semiconductor integrated circuit device with built-in timing regulator for output signals | |
| US7157951B1 (en) | Digital clock manager capacitive trim unit | |
| US20060170478A1 (en) | Delay circuit for semiconductor device | |
| US20030176982A1 (en) | Manufacturing integrated circuits and testing on-die power supplies using distributed programmable digital current sinks | |
| US6366520B1 (en) | Method and system for controlling the slew rate of signals generated by open drain driver circuits | |
| US10826467B1 (en) | High-accuracy dual-mode free running oscillator | |
| KR20040062646A (ko) | 향상된 제어 회로를 포함하는 출력 드라이버 | |
| US6340919B1 (en) | Random number generating circuit | |
| US5801566A (en) | System clock generating circuit for a semiconductor device | |
| US5780942A (en) | Input circuit and semiconductor integrated circuit device including same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020226 |
|
| LAPS | Cancellation because of no payment of annual fees |