JP2002185318A - 自動中心周波数較正を備えた電圧制御発振器 - Google Patents

Abstract

(57)【要約】 【課題】 比較的低い電源で動作するように構成され、
大きな動作周波数範囲および生産費用を低く維持するこ
とを可能にする電圧制御発振器を提供すること。 【解決手段】 自動中心周波数較正を備えた電圧制御発
振器。発振器の周波数範囲ＦＯＵＴは、共鳴回路ＣＶ、
Ｌの可変コンデンサＣＶと並列の余分のコンデンサＸＣ
１、ＸＣ２を加えるまたは取り除く切替え可能コンデン
サ装置ＳＣＡの存在のため、増大する。異なる電圧対周
波数特性ＣＨＬ、ＣＨＭ、ＣＨＨは、このようにして得
られる。切替え可能コンデンサ装置の制御は、発振器制
御エレメントＯＣＤにより供給される制御信号ＳＣによ
り行なわれる。制御電圧ＶＣＴＲＬが特性の所定の低い
ＶＴＬまたは高いＶＴＨ電圧限界に達した時、制御エレ
メントは、フィードバックエレメントＦＢにリセットパ
ルスＲＥＳも送る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御入力、出力端
子、および可変コンデンサを備えた発振器装置（oscill
ator arrangement）を含む電圧制御発振器であって、前
記発振器装置は、前記出力端子において、前記可変コン
デンサの値に応じた周波数を有する出力信号を供給する
ように構成され、前記値は、前記制御入力に印加される
制御電圧により制御される電圧制御発振器に関する。

【０００２】

【従来の技術】このような電圧制御発振器は、当技術分
野では既に知られている。これは、一般に、出力信号の
周波数が比較的大きな周波数範囲内から選択されなけれ
ばならない位相ロックループ（ＰＬＬ）の一部を形成す
る。これは、例えば、電圧制御発振器が移動通信システ
ムで使用された時、および知られている９００ＭＨｚに
おける移動通信のためのグローバルシステム、および
１，８００ＭＨｚ周波数帯におけるデジタル高度無線通
信［ＤＥＣＴ］またはデジタル相互接続システム［ＤＣ
Ｓ］などの異なる伝送プロトコルが同じ回路により網羅
されなければならない場合である。周波数が制御電圧に
依存するため、制御電圧は、比較的大きな電圧範囲内で
変動することも可能でなければならない。

【０００３】さらに、処理技術における変動のために、
出力信号の周波数は、同じ制御または同調電圧について
希望する周波数から大幅に移動することがある。ここで
再び、大きな同調範囲を使用する解決策は、高い電源電
圧および／または不連続可変コンデンサ（ａｂｒｕｐｔ
ｖａｒｉａｂｌｅ ｃａｐａｃｉｔｏｒ）すなわち
「バリキャップ」を必要とする。大きな同調範囲は、電
圧制御発振器の大きな感度をもたらし、これは、ＰＬＬ
装置の周辺部品に深刻に影響する。

【０００４】しかし、現在は、生産費用を削減するため
に、電源電圧を下げる傾向にある。低い電源電圧は電池
の数の削減を意味し、生産費用の削減を可能にする一方
絶縁破壊の危険のために高い電源電圧を許容できない
「深部サブミクロン技術」の使用を可能にする。

【０００５】

【発明が解決しようとする課題】電源電圧の低減ととも
に発生する問題は、単一の電圧制御発振器が、要求され
る周波数範囲の限界には到達できないことである。

【０００６】考えられる解決策は、ある大きさだけ移動
した「中心」周波数を備えたいくつかの電圧制御発振器
を設計し、組み立てることである。中心周波数は、電圧
制御発振器が正常に動作すべき周波数で、平均値、すな
わち、電源電圧範囲の中程度の値を有する制御電圧に対
応するのが好ましい。実際の技術特性のもとでは、正し
い周波数を有する電圧制御発振器のみが選択され、活動
化されるべきである。しかし、このような解決策は、構
成部品の比較的高い費用のために避けられ、非効率的な
処理をもたらす。

【０００７】考えられる他の解決策は、工場での調整に
よる中心周波数のデジタル較正を行なうことである。し
かし、工場でのデジタル較正は費用が高く、製品の耐用
年数にわたる変動を補わない。

【０００８】本発明の目的は、知られているタイプであ
るが、比較的低い電源で動作するように構成され、同時
に、大きな動作周波数範囲、および生産費用を低く維持
することを可能にする電圧制御発振器を提供することで
ある。

【０００９】

【課題を解決するための手段】本発明によれば、この目
的は、前記電圧制御発振器が、較正エレメントおよび切
替え可能コンデンサ装置をさらに含み、前記較正エレメ
ントは、発振器制御エレメントに結合された比較器装置
を含み、前記切替え可能コンデンサ装置は、このコンデ
ンサに結合された複数のスイッチを含むことと、前記比
較器装置が、前記制御電圧が印加される第１の入力、所
定の基準電圧が印加される少なくとも１つの第２の入
力、および前記発振器制御電圧のレベル入力に接続され
る出力を有することと、前記発振器制御エレメントが、
前記スイッチのスイッチ制御入力に結合された制御出力
を有し、前記スイッチが、前記切替え可能比較器装置の
前記コンデンサの少なくとも１つを前記可変コンデンサ
に並列に接続し、かつ切断するように構成されること
と、前記スイッチを制御するために、前記レベル入力に
おいて受信される信号が、前記制御電圧が前記所定の基
準電圧に到達したことを示す場合、前記発振器制御エレ
メントが、前記制御出力において制御信号を活動化する
ように構成されることにより達成される。

【００１０】このように、制御電圧が、所定の基準電圧
に到達する時、コンデンサを発振器装置の可変コンデン
サに並列に加えること、または取り除くことは、周波数
を、周波数特性に対して、別の制御電圧に向かってジャ
ンプさせる。この結果、発振器装置の可変コンデンサに
並列に枝分かれされるコンデンサの数の関数で、同じ制
御電圧について異なる周波数を得ることができる。これ
は、比較的低い費用で単一の電圧制御発振器の周波数範
囲を増大することを可能にし、低電圧電源の場合に特に
役立つ。

【００１１】本発明の他の特徴的実施形態は、前記電圧
制御発振器が、前記出力端子が接続されるフィードバッ
ク入力、および前記フィードバックエレメントが前記制
御電圧を供給するように構成されるフィードバック出力
を有するフィードバックエレメントをさらに含むこと
と、前記フィードバックエレメントが、前記発振器制御
エレメントのリセット出力が接続されるフィードバック
制御入力をさらに有し、前記制御信号が活動化された
時、前記発振器制御エレメントが前記リセット出力にリ
セットパルスを印加するように構成されることと、前記
フィードバックエレメントが前記フィードバック出力に
おいて、前記発振器制御エレメントからリセットパルス
が受信されない時、前記フィードバック入力における信
号の周波数に応じて前記制御電圧を供給し、かつ前記発
振器制御エレメントからリセットパルスが受信された
時、所定の中程度の基準電圧に等しい前記制御電圧を供
給するように構成されることである。

【００１２】制御電圧が変化する時、例えば、上昇する
時、出力信号の周波数も、電圧制御発振器の制御電圧対
周波数特性に従って上昇する。制御電圧が所定の基準電
圧に到達した時、制御信号は発振器制御エレメントによ
り活動化され、周波数を、別の制御電圧対周波数特性、
すなわち、別の周波数値にジャンプさせる。この新しい
周波数値は、一般に、希望された周波数より高い。これ
は、例えば、制御電圧が、微同調の目的に使用される場
合である。結果として、とにかく高すぎてそれ以上上昇
できない制御電圧は、正しい周波数値を得るために降下
させる必要がある。リセットパルスをリセット出力に印
加している発振器制御エレメントは、制御信号が活動化
された時、これを行なう。これは、所定の中程度の基準
電圧に等しい制御電圧を供給するようにフィードバック
エレメントを強制する。この新しい制御電圧は以前のも
のより低く、したがって、これは、再び上昇することも
あり、それにより、出力信号の周波数を上昇させる。

【００１３】前記所定の中程度の基準電圧は、前記所定
の低い基準電圧と、前記所定の高い基準電圧との間の中
間の値を有するのが好ましい。

【００１４】したがって、この所定の中程度の基準電圧
は、一般に、電源電圧範囲の中程度の電圧である。これ
は、周波数が、平均値から開始して、両方向、すなわ
ち、上下に変化することを可能にする。

【００１５】変化を加えた実施形態において、本発明
は、前記電圧制御発振器が、前記制御電圧が印加される
第１の選択入力、所定の中程度の基準電圧が印加される
第２の選択入力、前記発振器装置の制御入力に接続され
る選択出力、および前記発振器制御エレメントのリセッ
ト出力が接続される選択制御入力を有する選択エレメン
トをさらに含むことと、前記選択エレメントが、前記選
択制御入力においてリセットパルスが受信されない場
合、前記第１の選択入力を前記選択出力に接続し、かつ
前記リセットパルスが受信された場合、前記第２の選択
入力を前記選択出力に接続するように構成されることを
特徴とする。

【００１６】これは、活動化された制御信号に制御され
たフィードバックエレメントにより、所定の基準電圧か
ら所定の中程度の基準電圧への制御電圧の変化の間の周
波数のジャンプを削減して、ある特性から別の特性への
移動の速度を改善する。これは、また、電圧制御発振器
の起動段階でも役立つ。電圧制御発振器は、電源電圧範
囲の中程度の制御電圧で動作を開始する。これは、「自
動中心周波数較正」と呼ばれ、制御電圧が、中程度また
は中心の周波数から上方および下方に同じ量だけ変化す
ることを可能にする。

【００１７】上述の移動通信システムに使用する場合、
本電圧制御発振器は、前記出力端子において、所定の複
数の周波数の中から選択される周波数を有するように制
御するよう前記出力信号が構成される外部チャネルコン
トローラと、さらに連結することもでき、前記発振器制
御エレメントは、それぞれが制御信号を保持する複数の
メモリセルを含むメモリ装置を含み、前記外部チャネル
コントローラは、前記メモリセルに保持される制御信号
の１つを前記制御出力において供給するよう前記発振器
制御エレメントのメモリ制御入力を介して前記メモリ装
置を制御するように構成され、前記フィードバックエレ
メントは、前記フィードバックエレメントの制御端子を
介して、前記外部チャネルコントローラにより分割され
た値により、前記フィードバック入力で受信される出力
信号の周波数の分割を行なうように構成される周波数分
割器を含み、前記フィードバックエレメントは、前記制
御電圧を前記分割の結果に応じて、供給するように構成
される。

【００１８】ＧＳＭなどの移動通信システムにおいて、
伝送周波数範囲が複数のチャネルに分割されることが知
られており、電圧制御発振器の出力において、異なる周
波数が要求される。これらの周波数のそれぞれは、特定
の制御信号がメモリ装置に保持されるとともに、周波数
分割器に供給される数または値に対応する特定のチャネ
ルに対応する。このように、特定のチャネルが選択され
た時、連結した制御信号は、適切なスイッチを動作させ
るために、切替え可能コンデンサ装置に即座に供給され
る。続いて、電圧制御発振器は、電源を切った状態から
の起動時でさえ、正しい特性に向けて即座に切り替わ
る。

【００１９】好ましい実施形態において、本発明は、前
記発振器制御エレメントが、前記外部チャネルコントロ
ーラから受信される選択信号に従って、前記メモリセル
に保持される制御信号を更新するように構成される学習
アルゴリズムモジュールを含むことをさらに特徴とす
る。

【００２０】これは、特定のチャネルまたは周波数が選
択された時、正しい周波数に到達する速度を最適化す
る。

【００２１】本発明は、また、出力信号の周波数が前記
制御電圧に応じた、電圧制御発振器の制御電圧を調整す
る方法であって、前記制御電圧を発振器装置の可変コン
デンサに印加するステップを含む電圧制御発振器の制御
電圧を調整する方法に関する。

【００２２】このような方法は当技術分野では既に知ら
れており、例えば、上述の知られている電圧制御発振器
で使用される。この方法がこのように使用される場合、
上記に説明したものと同じ問題が発生し、適切な解決策
は知られていない。

【００２３】本発明の他の目的は、比較的低い電圧の電
源を備えた電圧制御発振器を動作するように構成された
方法を提供することであり、これは、同時に、大きな動
作周波数範囲、および生産費用を低く維持することを可
能にする電圧制御発振器を提供する。

【００２４】本発明によれば、この目的は、本方法が、
前記制御電圧を所定の基準電圧と比較するステップ、お
よび前記制御電圧が前記所定の基準電圧に到達した時、
前記可変コンデンサに並列のコンデンサの結合を制御す
るステップをさらに含むことにより達成される。

【００２５】このように、制御電圧が所定の基準電圧に
到達した時、コンデンサを発振器装置の可変コンデンサ
と並列に、結合、すなわち、追加または除去すること
は、周波数を他の値にジャンプさせる。結果として、同
じ制御電圧に対して異なる周波数が得られ、制御電圧に
ついて縮小された電圧範囲で、大きな周波数範囲が達成
される。

【００２６】本発明の他の特徴的な実施形態は、この方
法が、前記所定の基準電圧が到達された時、前記制御電
圧を、所定の中程度の基準電圧にリセットするステップ
をさらに含むことである。

【００２７】制御電圧が変化、例えば、降下し、所定の
基準電圧に到達したとき、周波数は、他の値にジャンプ
する。この新しい周波数値は、より低いが、それ以上降
下できない制御電圧に対応する。この制御電圧を、好ま
しくは電源電圧範囲の中程度の電圧であり、したがっ
て、実際の制御電圧より低い、所定の中程度の基準電圧
にリセットすることにより、後者は、再び低下すること
もあり、そのため、再び、周波数を、いかなる方向にも
変更、すなわち、上昇または降下できる。

【００２８】本方法は、本発明による上述の電圧制御発
振器に利用されると、特に適切であることに注意すべき
である。

【００２９】上述の自動中心周波数較正を備えるのが好
ましい本電圧制御発振器、およびその制御電圧を調整す
る方法のさらに特徴的な実施形態は、従属請求項におい
て述べた。

【００３０】請求項において使用される用語「含む」
は、この語の後に掲げられる項目に限ると解釈すべきで
はないことに注意するべきである。したがって、「構成
要素ＡおよびＢを含むエレメント」という表現の範囲
は、構成要素ＡおよびＢのみを含むエレメントのみに限
るべきではない。これは、本発明に関しては、エレメン
トに唯一関係ある構成要素は、ＡおよびＢであることを
意味する。

【００３１】また、同じく請求項において使用される用
語「結合される」は、直接的な結合のみに限定すると解
釈されるべきではないことも注意される。したがって、
「エレメントＢに結合されたエレメントＡ」という表現
の範囲は、エレメントＡの出力が、エレメントＢの入力
に直接接続されるエレメントまたはシステムに限定する
べきではない。これは、他のエレメント、装置、および
／または手段を含む導通路であることもある、Ａの出力
とＢの入力との間の導通路が存在することを意味する。

【００３２】本発明の上述の、および他の目的および特
徴は、添付の図面を参照して、実施形態に関する以下の
説明を読めば、よく理解される。

【００３３】

【発明の実施の形態】図１に示す電圧制御発振器は、同
じ名称の出力信号が提供される出力端子ＶＯＵＴを有す
る発振器ＯＳＣを含む発振器装置ＯＡを含む。この出力
信号ＶＯＵＴの周波数は、発振器ＯＳＣの制御入力ＯＩ
Ｎに印加される、制御または同調電圧ＶＣＴＲＬにより
決定される。所定の周波数で出力信号ＶＯＵＴを供給す
るために、発振器装置ＯＡは、インダクタンスＬ、およ
び可変コンデンサすなわち「バリキャップ」ＣＶの並列
接続により形成される共鳴回路を含む。この共鳴回路
は、一緒に動作するために、発振器ＯＳＣに結合され
る。可変コンデンサＣＶの値は、同じく、本電圧制御発
振器に含まれるフィードバックエレメントＦＢにより出
力信号ＶＯＵＴの周波数から導出される制御電圧ＶＣＴ
ＲＬにより、アナログの方法で制御される。

【００３４】フィードバックエレメントＦＢは、出力端
子ＶＯＵＴが接続される入力ＣＩＮ、および以下により
詳細に説明されるように、出力信号ＶＯＵＴの周波数に
応じて制御電圧ＶＣＴＲＬが供給される出力ＣＯＵＴを
有する。

【００３５】図２に、制御電圧ＶＣＴＲＬのいくつかの
動作特性ＣＨＬ、ＣＨＭ、ＣＨＨに対する電圧制御発振
器の出力電圧ＶＯＵＴの周波数ＦＯＵＴを示す。これら
の特性は、ＯＡの共鳴回路の異なるコンデンサ値に対応
する。ここで、制御電圧ＶＣＴＲＬが、低い基準電圧Ｖ
ＴＬから高い基準電圧ＶＴＨまでの所定の電圧範囲内で
変化することが可能であることが分かる。発振器ＯＳＣ
に結合されたコンデンサの値に従って、周波数ＦＯＵＴ
は、以下により詳細に説明するように、特性ＣＨＬ、Ｃ
ＨＭ、また、ＣＨＨの１つに従って変化する。

【００３６】制御電圧ＶＣＴＲＬが存在できる電圧範囲
を増大することなく、周波数ＦＯＵＴの変化が可能であ
る周波数範囲を増大させるために、電圧制御発振器に較
正エレメントＣＤが付加される。この較正エレメントＣ
Ｄは、２つの比較器ＣＰＬおよびＣＰＨ並びに発振器制
御エレメントＯＣＤを含む。

【００３７】一方で、この比較器ＣＰＬは、制御電圧Ｖ
ＣＴＲＬが印加される反転入力−、および低い基準電圧
ＶＴＬが印加される非反転入力＋を有する差分アンプを
含む低限界比較器である。比較器ＣＰＬの出力は、発振
器制御エレメントＯＣＤの部分を構成する検出回路ＤＥ
Ｔの低レベル入力ＬＯに接続される。他方で、比較器Ｃ
ＰＨは、また、制御電圧ＶＣＴＲＬが印加される非反転
入力＋、および高い基準電圧ＶＴＨが印加される反転入
力−を有する差分アンプを含む高限界比較器である。比
較器ＣＰＨの出力は、発振器制御エレメントＯＣＤの検
出回路ＤＥＴの高レベル入力ＨＩに接続される。

【００３８】制御電圧ＶＣＴＲＬが、電圧範囲の限界の
１つ、すなわち、低限界ＶＴＬまたは上方限界ＶＴＨの
いずれかに到達した時、それぞれ比較器ＣＰＬまたはＣ
ＰＨの１つにより、検出回路ＤＥＴの対応するレベル入
力ＬＯまたはＨＩに信号が供給される。続いて、検出回
路ＤＥＴは制御信号を活動化し、それを、発振器制御エ
レメントＯＣＤの検出器制御出力ＳＣに供給する。

【００３９】この検出器制御出力ＳＣは、同じく電圧制
御発振器に含まれる、切替え可能コンデンサ装置ＳＣＡ
の制御入力に接続される。この切替え可能コンデンサ装
置ＳＣＡには、並列に結合された１つ又は複数の切替え
可能コンデンサ回路が設けられ、それぞれの切替え可能
コンデンサ回路は、スイッチＳＷ１、ＳＷ２、およびコ
ンデンサＸＣ１、ＸＣ２の直列接続を含む。図１に示す
切替え可能コンデンサ装置ＳＣＡは、発振器装置ＯＡの
共鳴回路と並列に接続される２つの切替え可能コンデン
サ回路ＳＷ１、ＸＣ１、およびＳＷ２、ＸＣ２を含む。
このように、切替え可能コンデンサ回路は、可変コンデ
ンサＣＶの両端に並列に接続される。

【００４０】電圧制御発振器の動作について、発振器制
御エレメントＯＣＤおよび切替え可能コンデンサ装置Ｓ
ＣＡの働きをさらに説明するために、第１の切替え可能
コンデンサ回路、例えば、ＳＷ１、ＸＣ１が動作可能、
つまり、スイッチＳＷ１が閉じており、一方で、第２の
切替え可能コンデンサ回路ＳＷ２、ＸＣ２は、そのスイ
ッチＳＷ２が開いており、したがって、そのコンデンサ
ＸＣ２が共鳴回路Ｌ、ＣＶに影響を与えないことを考え
る。この状況は、図２に示す特性ＣＨＭに対応する。

【００４１】制御電圧ＶＣＴＲＬがＶＴＬおよびＶＴＨ
の限界内に留まる限り、制御信号は、発振器制御エレメ
ントＯＣＤの検出回路ＤＥＴにより活動化されない。発
振器ＯＳＣは、特性ＣＨＭに従って、インダクタンス
Ｌ、可変コンデンサＣＶ、およびコンデンサＸＣ１の共
鳴回路としての並列接続とともに動作する。

【００４２】例えば、制御電圧ＶＣＴＲＬが上昇する
と、周波数ＦＯＵＴも、また上昇する。制御電圧ＶＣＴ
ＲＬが、出力信号ＶＯＵＴの周波数ＦＨＭに対応する高
い基準電圧ＶＴＨに到達した時、比較器ＣＰＨはこの状
況を検出し、検出回路ＤＥＴの高レベル入力ＨＩに信号
を送る。この信号に応答して、第１の切替え可能コンデ
ンサ回路のスイッチＳＷ１を開くために、発振器制御エ
レメントＯＣＤの制御出力ＳＣにおいて制御信号が活動
化される。スイッチＳＷ１を開くことにより、第１のコ
ンデンサＸＣ１は実際の共鳴回路から切断され、これに
より、その容量値は、可変コンデンサＣＶのみがインダ
クタンスＬと並列のまま残るため、減少する。結果とし
て、制御電圧対電圧制御発振器の周波数特性は、ＣＨＭ
の代わりにＣＨＨになる。続いて、周波数は、ＶＴＨに
等しい同じ制御電圧に対する特性ＣＨＭから特性ＣＨＨ
へのジャンプのために、ＦＨＭからＦＨＨへ即座に上昇
される。

【００４３】これとは逆に、再び特性ＣＨＭから開始
し、制御電圧ＶＣＴＲＬが低下すると、周波数ＦＯＵＴ
も同じく低下する。制御電圧ＶＣＴＲＬが低い基準電圧
ＶＴＬに到達した時、比較器ＣＰＬはこの状況を検出
し、検出回路ＤＥＴの低レベル入力ＬＯに信号を送る。
第２の切替え可能コンデンサ回路のスイッチＳＷ２を閉
じるために、この信号に応答して、発振器制御エレメン
トＯＣＤは、その制御出力ＳＣにおいて制御信号を活動
化する。スイッチＳＷ２を閉じることにより、第２のコ
ンデンサＸＣ２は、実際の共鳴回路に並列に接続され、
この容量値は、これによりＣＶ＋ＸＣ１＋ＸＣ２に増加
する。結果として、電圧制御発振器の制御電圧対周波数
特性は、ＣＨＭの代わりにＣＨＬになる。続いて、周波
数は、ＶＴＬに等しい同じ制御電圧に対する特性ＣＨＭ
から特性ＣＨＬへのジャンプのために、ＦＬＭからＦＬ
Ｌに即座に低下される。

【００４４】発振器装置ＱＡの共鳴回路Ｌ、ＣＶの両端
に結合されたコンデンサ装置ＳＣＡの２つの並列な切替
え可能コンデンサ回路の故に、ＶＯＵＴの周波数範囲
は、特性ＣＨＬの最低周波数ＦＬＬから特性ＣＨＨの最
高周波数ＦＨＨへ移動する限界まで、例えば、ＣＨＭの
ＦＬＭとＦＨＭとの間にあるこれらの特性の１つのみの
限界内に留まる代わりに、上昇する。

【００４５】制御電圧ＶＣＴＲＬが上昇する場合の１つ
の特性から他の特性へ、例えば、ＣＨＭからＣＨＨへの
「デジタル的」ジャンプの後、制御電圧はそれ以上上昇
できないが、まだ下降でき、一方、制御電圧ＶＣＴＲＬ
が下降し、ＣＨＭからＣＨＬへデジタル的ジャンプがあ
る場合、制御電圧ＶＣＴＲＬはそれ以上降下できない
が、まだ上昇できることに注意すべきである。さらに、
この特性のデジタル的変化は、単一の特性に従った滑ら
かなアナログ的周波数の漸進に急激な変化ジャンプをも
たらし、これは、例えば、微調整などへのいくつかの応
用では望まれない。

【００４６】したがって、デジタル的周波数ジャンプに
より、許容される電圧範囲の中程度にある制御電圧ＶＣ
ＴＲＬをリセットし、これにより、新しい特性の中程度
にある周波数ＦＯＵＴもリセットする自動中心周波数較
正を、本電圧制御発振器に設けることが好ましい。

【００４７】このために、発振器制御エレメントＯＣＤ
は、制御信号が制御出力ＳＣにおいて活動化された時、
同じ名称のリセットパルスが供給されるリセット出力Ｒ
ＥＳが設けられる。このリセット出力ＲＥＳは、フィー
ドバックエレメントＦＢの制御入力ＣＴ２に接続され
る。例えば、特性ＣＨＭ上を上方へ移動する制御電圧Ｖ
ＣＲＴＬが、高い基準電圧ＶＴＨに到達する場合、リセ
ットパルスが、発振器制御エレメントＯＣＤにより、そ
れぞれの端子ＲＥＳおよびＣＴ２を介してフィードバッ
クエレメントＦＢに送られる。リセットパルスを受信す
ると、フィードバックエレメントＦＢは、その出力ＣＯ
ＵＴにおいて、制御電圧ＶＣＴＲＬを高い基準電圧ＶＴ
Ｈから中程度の基準電圧ＶＴＭに変化させる。この中程
度の基準電圧ＶＴＭは、低い基準電圧ＶＴＬと高い基準
電圧ＶＴＨとの中間値または平均値を有するのが好まし
い。この中程度の基準電圧ＶＴＭは、また、電源電圧範
囲の中程度にあるのが好ましい。特性ＣＨＨ上の中程度
の基準電圧ＶＴＭに等しい新しい制御電圧ＶＣＴＲＬの
故に、出力信号ＶＯＵＴの周波数ＦＯＵＴは、ＦＨＨに
急激に変化される代わりに、特性ＣＨＭの上方の限界に
おけるＦＨＭから、特性ＣＨＨの中程度にあるＦＭＨに
変化した。図２で分かるように、周波数ＦＨＭおよびＦ
ＭＨは、実質的に等しく選択される。結果として、制御
電圧ＶＣＴＲＬは、特性ＣＨＨ上で上昇を続けることが
でき、先ずＣＨＭ上で、続いてＣＨＨ上でのＶＣＴＲＬ
の上昇の間、これ以上の周波数ジャンプがない。

【００４８】電圧制御発振器の制御電圧対周波数特性の
中程度に向かった制御電圧ＶＣＴＲＬのリセットは、
「自動中心周波数較正」と呼ばれる。制御電圧ＶＣＴＲ
Ｌを中間値ＶＴＭにするこのリセットは、周波数ＦＯＵ
Ｔが、平均値または中程度の値ＦＭＨから開始して、特
性ＣＨＨ上を再び両方向、すなわち、上方または下方に
変化することもさらに可能にする。

【００４９】図３に示す本電圧制御発振器の異なる実施
形態において、ＶＴＨなどの限界値から中間値ＶＴＭへ
の制御電圧ＶＣＴＲＬの移行速度は、選択エレメントＭ
Ｘの付加の故に、さらに改善される。この選択エレメン
トＭＸは、フィードバックエレメントＣＯＵＴからの制
御電圧ＶＣＴＲＬが印加される第１の入力を有し、ＶＴ
Ｍに等しい中程度の基準電圧が印加される第２の入力を
有する。選択エレメントＭＸの出力は、発振器ＯＳＣの
制御入力ＯＩＮに接続される。ＭＸは、発振器制御エレ
メントＯＣＤのリセット出力ＲＥＳが接続される制御入
力ＣＴ１がさらに設けられる。デフォルトでは、すなわ
ち、リセットパルスが受信されない場合、ＭＸの第１の
入力は、ＭＸの出力に接続され、図１に示す実施形態に
ある如く、発振器ＯＳＣの制御入力ＯＩＮに制御電圧Ｖ
ＣＴＲＬをそのように直接に印加する。

【００５０】ＦＨＭからＦＭＨへの既に小さい周波数ジ
ャンプも削減するこの改良の故に、制御電圧ＶＣＴＲＬ
またはＶＴＭに等しい中程度の基準電圧のいずれかを、
選択エレメントＭＸの制御入力ＣＴ１におけるリセット
パルスＲＥＳの存在または不在に従って、発振器ＯＳＣ
の制御入力ＯＩＮに印加することができる。このような
リセットパルスＲＥＳが発振器制御エレメントＯＣＤに
より送られる時、ＭＸの第２の入力が選択され、中程度
の基準電圧ＶＴＭは、制御電圧ＶＣＴＲＬの代わりに、
制御入力ＯＩＮに即座に印加される。結果として、出力
信号ＶＯＵＴの周波数ＦＯＵＴは、ＦＨＭからＦＭＨに
即座に変化される。この比較的速い動作の継続時間は、
フィードバックエレメントＦＢが、その出力ＣＯＵＴに
おける制御電圧ＶＣＴＲＬを、ＶＴＨからＶＴＭに変化
するために必要とする時間に対応する。これは、同じ
く、電圧制御発振器の起動段階の間にも有用である。選
択エレメントＭＸの存在の故に、電圧制御発振器は、常
に、電源電圧範囲の中程度の制御電圧で動作を開始す
る。

【００５１】本電圧制御発振器は、また、移動通信のた
めのグローバルシステムＧＳＭ用などの移動通信用途に
特に適する。このＧＳＭシステムは、９３５ＭＨｚから
９６０ＭＨｚの周波数範囲にわたり分配された、各２０
０ｋＨｚの１２５チャネルを使用する。図１および３に
示す如く、チャネルの使用は、外部チャネルコントロー
ラＤＳＰにより制御される。各チャネルは、出力信号Ｖ
ＯＵＴの特定の周波数に対応する。

【００５２】上記に従い、各チャネルは、特定の特性、
例えば、図２に示すＣＨＨ、ＣＨＭ、またはＣＨＬなど
の特性に連結してもよい。このために、各チャネルは、
切替え可能コンデンサ装置ＳＣＡのスイッチの特定の位
置にも対応し、これらの位置は、発振器制御エレメント
ＯＣＤの制御出力ＳＣにおける制御信号により制御され
る。それぞれが別個のチャネルに対応する１２５の制御
信号は、較正エレメントＣＤの発振器制御エレメントＯ
ＣＤに所属するメモリＭＬＡの１２５の別個のメモリセ
ルに保持されるのが好都合である。各チャネルは、チャ
ネルコードにさらに連結する。このチャネルコードは、
メモリＭＬＡの適切なメモリセルを選択し、制御出力Ｓ
Ｃに印加される制御信号をそれから引き出すために、チ
ャネルコントローラＤＳＰによりＯＣＤの入力ＣＣ１に
さらに供給される。続いて、正しい周波数を備えた出力
信号は、電圧制御発振器の出力端子ＶＯＵＴに即座に供
給される。

【００５３】チャネルコードは、フィードバックエレメ
ントＦＢの制御入力ＣＣ２にも、さらに印加される。こ
のフィードバックエレメントＦＢは、フィードバック入
力ＣＩＮとフィードバック出力ＣＯＵＴとの間で、階段
（ｃａｓｃａｄｅ）状接続の周波数分割器ＤＰ、位相／
周波数検出器ＦＦＤ、およびループフィルターＬＰＦを
含む。周波数分割器ＤＰは、チャネルコントローラＤＳ
Ｐにより選択される周波数の出力信号ＶＯＵＴを受信す
る入力ＣＩＮを有する。ＤＰは、チャネルコントローラ
ＤＳＰからチャネルコードを受信する制御入力ＣＣ２を
さらに有する。フィードバックエレメントＦＤは、常
に、内部的に、同じ周波数で機能するため、この内部周
波数は、制御入力ＣＣ２におけるチャネルコードにより
ＣＩＮにおける流入信号の周波数を分割することによっ
て、周波数分割器ＤＰで得られる。結果として得られる
信号は、続いて、ＦＤの位相／周波数検出器ＦＦＤに供
給される。

【００５４】位相／周波数検出器ＦＦＤは、基準周波数
信号、例えば、水晶発振器Ｘｔａｌからの信号を受信す
る制御入力ＦＲＦを有する。位相／周波数検出器ＦＦＤ
は、周波数分割器ＤＰの出力信号の周波数と、制御入力
ＦＲＦで受信される基準周波数との間の、位相または周
波数の差に応じたフィードバック制御信号を発生する。
このフィードバック制御信号は、フィードバック出力Ｃ
ＯＵＴにおいて制御電圧ＶＣＴＲＬを供給する、フィー
ドバックエレメントＦＤのループフィルターＬＰＦに印
加される。

【００５５】出力端子ＶＯＵＴに供給される異なる考え
られる出力信号に関連づけられた制御信号を保持するメ
モリセルの故に、電圧制御発振器は、電源を切った状態
から起動する時でさえ、安定な状態に即座に到達する。

【００５６】本電圧制御発振器は、較正エレメントＣＤ
の発振器制御エレメントＯＣＤのメモリＭＬＡに関連づ
けられた学習アルゴリズムモジュールも含むのが好まし
い。チャネルコントローラＤＳＰにより選択される各チ
ャネルすなわち出力周波数について、この学習アルゴリ
ズムモジュールは、発振器制御エレメントＯＣＤの制御
出力ＳＣに実際に印加される制御信号を検出する。上述
の如く、この制御信号は、先ず、ＤＳＰから受信される
チャネルコードに関連づけられたメモリセルから引き出
されるが、続いて、フィードバックエレメントＦＤによ
り供給される制御信号ＶＣＴＲＬにより調整することも
できる。学習アルゴリズムモジュールの目的は、メモリ
セルの内容を、制御出力ＳＣに実際に印加された制御信
号を以って更新することである。

【００５７】この学習アルゴリズムモジュールは、特定
のチャネルまたは周波数がチャネルコントローラＤＳＰ
により選択された時、正しい周波数したがって上記の安
定した状態に到達する速度を最適化する。

【００５８】最後の注意は、本発明の実施形態が機能に
関するブロックについて上記に説明されていることであ
る。上述のこれらのブロックの機能に関する説明から、
電子エレメントを設計する当業者には、これらのブロッ
クの実施形態が、よく知られている電子構成部品を以っ
ていかに製造できるかということは明らかである。その
ため、機能ブロックの内容の詳細な構成は与えない。

【００５９】本発明の原理を特定の装置に関連して上述
した一方、従属請求項に定義される如く、この説明は、
本発明の範囲の限定としてではなく、例としてのみ為さ
れたものであることは、明確に理解される。

【図面の簡単な説明】

【図１】本発明による自動中心周波数較正を備えた電圧
制御発振器を示す図である。

【図２】図１の電圧制御発振器の異なる制御電圧対周波
数特性を示す図である。

【図３】スイッチ速度を改良するために選択エレメント
ＭＸを備えた図１の電圧制御発振器の変形を示す図であ
る。

【符号の説明】

ＣＨＬ、ＣＨＭ、ＣＨＨ 特性 ＣＩＮ 入力 ＣＰＬ、ＣＰＨ 比較器 ＤＥＴ 検出回路 ＤＰ 周波数分割器 ＤＳＰ チャネルコントローラ ＦＢ フィードバックエレメント ＨＩ 高レベル入力 ＯＣＤ 発振器制御エレメント ＳＣ 制御出力 ＳＣＡ 切替え可能コンデンサ装置 ＳＷ１、ＳＷ２ スイッチ ＶＣＴＲＬ 制御電圧 ＶＴＬ、ＶＴＨ 基準電圧 ＸＣ１、ＸＣ２ コンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク・ニコ・リーフエン・オプテイン ド ベルギー国、ベー−3012・ウイルセレ、ス トレートマンシヨフ・11 (72)発明者 ヨアンネス・マチルダ・ヨセフス・セフエ ンハンス ベルギー国、ベー−2930・ブラスシヤー ト、プリンズ・カベライ・128 Ｆターム(参考） 5J081 AA02 CC22 EE02 EE03 HH01 KK02 KK07 KK09 KK22 KK23 LL05 MM01 5J106 AA02 CC15 CC31 CC52 DD06 GG01 HH01 HH10 KK32

Claims (17)

【特許請求の範囲】
1. 【請求項１】 制御入力（ＯＩＮ）、出力端子（ＶＯＵ
   Ｔ）、および可変コンデンサ（ＣＶ）を備えた発振器装
   置（ＯＡ：ＯＳＣ、ＣＶ、Ｌ）を含み、前記発振器装置
   が、前記出力端子において、前記可変コンデンサの値に
   応じた周波数を有する出力信号を供給するために構成さ
   れ、前記値が、前記制御入力に印加される制御電圧（Ｖ
   ＣＴＲＬ）により制御される電圧制御発振器であって、 前記電圧制御発振器が、較正エレメント（ＣＤ：ＯＣ
   Ｄ、ＣＰＬ、ＣＰＨ）および切替え可能コンデンサ装置
   （ＳＣＡ：ＳＷ１、ＸＣ１、ＳＷ２、ＸＣ２）をさらに
   含み、 前記較正エレメントが、発振器制御エレメント（ＯＣ
   Ｄ）に結合された比較器装置（ＣＰＬ、ＣＰＨ）を含
   み、 前記切替え可能コンデンサ装置が、コンデンサ（ＸＣ
   １、ＸＣ２）に結合された複数のスイッチ（ＳＷ１、Ｓ
   Ｗ２）を含み、 前記比較器装置（ＣＰＬ、ＣＰＨ）が、前記制御電圧
   （ＶＣＴＲＬ）が印加される第１の入力、所定の基準電
   圧（ＶＴＬ、ＶＴＨ）が印加される少なくとも第２の入
   力、および前記発振器制御エレメント（ＯＣＤ）のレベ
   ル入力（ＬＯ、ＨＩ）に接続された出力を有し、 前記発振器制御エレメント（ＯＣＤ）が、前記スイッチ
   （ＳＷ１、ＳＷ２）のスイッチ制御入力に結合された制
   御出力（ＳＣ）を有し、前記スイッチが、前記切替え可
   能コンデンサ装置の前記コンデンサ（ＸＣ１、ＸＣ２）
   の少なくとも１つを、前記可変コンデンサ（ＣＶ）に並
   列に接続および切断するように構成され、 前記レベル入力（ＬＯ、ＨＩ）において受信される信号
   が、前記制御電圧（ＶＣＴＲＬ）が前記所定の基準電圧
   （ＶＴＬ、ＶＴＨ）に到達したことを示す場合、前記ス
   イッチを制御するために、前記発振器制御エレメント
   （ＯＣＤ）が、前記制御出力（ＳＣ）において制御信号
   を活動化するように構成されることを特徴とする電圧制
   御発振器。
2. 【請求項２】 前記比較器装置（ＣＰＬ、ＣＰＨ）が、
   前記制御電圧（ＶＣＴＲＬ）が印加される第１の入力
   （−）、所定の低い基準電圧（ＶＴＬ）が印加される第
   ２の入力（＋）、および前記発振器制御エレメント（Ｏ
   ＣＤ）の低レベル入力（ＬＯ）に接続される出力を有す
   る第１の比較器（ＣＰＬ）を含み、 前記比較器装置（ＣＰＬ、ＣＰＨ）が、前記制御電圧
   （ＶＣＴＲＬ）が印加される第１の入力（＋）、所定の
   高い基準電圧（ＶＴＨ）が印加される第２の入力
   （−）、および前記発振器制御エレメント（ＯＣＤ）の
   高レベル入力（ＨＩ）に接続される出力を有する第２の
   比較器（ＣＰＨ）をさらに含み、 前記低レベル入力（ＬＯ）および前記高レベル入力（Ｈ
   Ｉ）がともに、前記発振器制御エレメント（ＯＣＤ）の
   前記レベル入力（ＬＯ、ＨＩ）を形成し、 前記発振器制御エレメント（ＯＣＤ）は、前記制御信号
   が前記低レベル入力（ＬＯ）を介して活動化される場
   合、前記コンデンサ（ＸＣ１、ＸＣ２）の少なくとも１
   つを前記可変コンデンサ（ＣＶ）に並列に接続するため
   に、および前記制御信号が前記高レベル入力（ＨＩ）を
   介して活動化される場合、前記コンデンサ（ＸＣ１、Ｘ
   Ｃ２）の少なくとも１つを前記可変コンデンサ（ＣＶ）
   から切断するために、前記制御出力（ＳＣ）を介して前
   記切替え可能コンデンサ装置（ＳＣＡ：ＳＷ１、ＸＣ
   １、ＳＷ２、ＸＣ２）を制御するように構成されること
   を特徴とする請求項１に記載の電圧制御発振器。
3. 【請求項３】 前記電圧制御発振器が、前記出力端子
   （ＶＯＵＴ）が接続されるフィードバック入力（ＣＩ
   Ｎ）、および前記フィードバックエレメントが前記制御
   電圧（ＶＣＴＲＬ）を供給するように構成されるフィー
   ドバック出力（ＣＯＵＴ）をさらに含み、 前記フィードバックエレメント（ＦＢ）が、前記発振器
   制御エレメント（ＯＣＤ）のリセット出力（ＲＥＳ）が
   接続されるフィードバック制御入力（ＣＴ２）をさらに
   有し、前記制御信号が活動化された時、前記発振器制御
   エレメントが、前記リセット出力にリセットパルスを印
   加するように構成され、 前記フィードバックエレメント（ＦＢ）が、前記発振器
   制御エレメント（ＯＣＤ）からリセットパルスが受信さ
   れない時、前記フィードバック入力（ＣＩＮ）における
   信号の周波数に応じて前記制御電圧（ＶＣＴＲＬ）を前
   記フィードバック出力（ＣＯＵＴ）に供給し、かつ前記
   発振器制御エレメントからリセットパルスが受信された
   時、所定の中程度の基準電圧（ＶＴＭ）に等しい前記制
   御電圧を供給するように構成されることを特徴とする請
   求項１に記載の電圧制御発振器。
4. 【請求項４】 前記所定の中程度の基準電圧（ＶＴＭ）
   が、前記所定の低い基準電圧（ＶＴＬ）と前記所定の高
   い基準電圧（ＶＴＨ）との間の中間の値を有することを
   特徴とする請求項２および３に記載の電圧制御発振器。
5. 【請求項５】 前記電圧制御発振器が、前記制御電圧
   （ＶＣＴＲＬ）が印加される第１の選択入力、所定の中
   程度の基準電圧（ＶＴＭ）が印加される第２の選択入
   力、前記発振器装置（ＯＡ：ＯＳＣ、ＣＶ、Ｌ）の制御
   入力（ＯＩＮ）に接続される選択出力、および前記発振
   器制御エレメント（ＯＣＤ）のリセット出力（ＲＥＳ）
   が接続される選択制御入力（ＣＴ１）を有する選択エレ
   メント（ＭＸ）をさらに含み、前記発振器制御エレメン
   トが、前記制御信号が活動化された時、前記リセット出
   力にリセットパルスを印加するように構成され、 前記選択エレメント（ＭＸ）が、リセットパルスが前記
   選択制御入力（ＣＴ１）において受信されない時、前記
   第１の選択入力を前記選択出力に接続し、および前記リ
   セットパルスが受信された時、前記第２の選択入力を前
   記選択出力に接続するように構成されることを特徴とす
   る請求項１に記載の電圧制御発振器。
6. 【請求項６】 前記電圧制御発振器が、前記出力端子
   （ＶＯＵＴ）が接続されるフィードバック入力（ＣＩ
   Ｎ）、および前記フィードバックエレメントが前記制御
   電圧（ＶＣＴＲＬ）を供給するように構成されるフィー
   ドバック出力（ＣＯＵＴ）を有するフィードバックエレ
   メント（ＦＢ）をさらに含み、 前記電圧制御発振器が、前記出力端子（ＶＯＵＴ）にお
   ける前記出力信号が複数の所定の周波数の中から選択さ
   れる周波数を有するように制御するように構成される外
   部チャネルコントローラ（ＤＳＰ）に連結され、 前記発振器制御エレメント（ＯＣＤ）が、各々が制御信
   号を保持する複数のメモリセルを含むメモリ装置（ＭＬ
   Ａ）を含み、前記外部チャネルコントローラ（ＤＳＰ）
   が、前記メモリセルに保持される制御信号の１つを前記
   制御出力（ＳＣ）に供給するように前記発振器制御エレ
   メントのメモリ制御入力（ＣＣ１）を介して前記メモリ
   装置を制御するように構成され、 前記フィードバックエレメント（ＦＢ）が、前記フィー
   ドバックエレメント（ＦＢ）の制御端子（ＣＣ２）を介
   して前記外部チャネルコントローラ（ＤＳＰ）により供
   給される値により、前記フィードバック入力（ＣＩＮ）
   において受信される前記出力信号の周波数の分割を行な
   うように構成される周波数分割器（ＤＰ）を含み、前記
   フィードバックエレメントが、前記分割の結果に応じて
   前記制御電圧（ＶＣＴＲＬ）を供給するように構成され
   ることを特徴とする請求項１に記載の電圧制御発振器。
7. 【請求項７】 前記フィードバックエレメント（ＦＢ）
   が、位相／周波数検出器（ＦＦＤ）およびループフィル
   タ（ＬＰＦ）をさらに含み、 前記位相／周波数検出器（ＦＦＤ）が、前記周波数分割
   器（ＤＰ）により行なわれる前記分割の結果の周波数
   と、前記フィードバックエレメントの基準周波数入力端
   子（ＦＲＦ）において受信される基準周波数との間の差
   に応じて、フィードバック制御信号を供給するように構
   成され、 前記ループフィルタ（ＬＰＦ）が、前記位相／周波数検
   出器（ＦＦＤ）から受信される前記フィードバック制御
   信号から導出される前記制御電圧（ＶＣＴＲＬ）を供給
   するように構成されることを特徴とする請求項６に記載
   の電圧制御発振器。
8. 【請求項８】 前記発振器制御エレメント（ＯＣＤ）
   が、前記外部チャネルコントローラ（ＤＳＰ）から受信
   される選択信号に従って、前記メモリセルに保持される
   制御信号を更新するように構成される学習アルゴリズム
   モジュールをさらに含むことを特徴とする請求項６に記
   載の電圧制御発振器。
9. 【請求項９】 出力信号（ＶＯＵＴ）の周波数が、制御
   電圧に応じた電圧制御発振器の前記制御電圧（ＶＯＵ
   Ｔ）を調整する方法であり、前記制御電圧（ＶＣＴＲ
   Ｌ）により発振器装置（ＯＡ：ＯＳＣ、ＣＶ、Ｌ）の可
   変コンデンサ（ＣＶ）の値を制御するステップを含む方
   法であって、 前記制御電圧（ＶＣＴＲＬ）を所定の基準電圧（ＶＴ
   Ｌ、ＶＴＨ）に比較するステップと、 前記制御電圧（ＶＣＴＲＬ）が前記所定の基準電圧（Ｖ
   ＴＬ、ＶＴＨ）に到達した時、前記可変コンデンサ（Ｃ
   Ｖ）に並列の少なくとも１つのコンデンサ（ＸＣ１、Ｘ
   Ｃ２）の結合を制御するステップをさらに含むことを特
   徴とする方法。
10. 【請求項１０】 前記制御電圧（ＶＣＴＲＬ）を、所定
    の低い基準電圧（ＶＴＬ）に、および所定の高い基準電
    圧（ＶＴＨ）に比較するステップと、 前記制御電圧（ＶＣＴＲＬ）が前記所定の低い基準電圧
    （ＶＴＬ）に到達した場合、少なくとも１つのコンデン
    サ（ＸＣ１、ＸＣ２）を前記可変コンデンサ（ＣＶ）に
    並列に接続するステップと、 前記制御電圧（ＶＣＴＲＬ）が前記所定の高い基準電圧
    （ＶＴＨ）に到達した場合、少なくとも１つのコンデン
    サ（ＸＣ１、ＸＣ２）を前記可変コンデンサ（ＣＶ）か
    ら切断するステップとを含むことを特徴とする請求項９
    に記載の方法。
11. 【請求項１１】 前記所定の基準電圧（ＶＴＬ、ＶＴ
    Ｈ）が到達された時、前記制御電圧（ＶＣＴＲＬ）を、
    所定の中程度の基準電圧（ＶＴＨ）にリセットするステ
    ップをさらに含むことを特徴とする請求項９に記載の方
    法。
12. 【請求項１２】 前記コンデンサ（ＸＣ１、ＸＣ２）の
    結合の直後の前記出力信号の周波数が、前記コンデンサ
    の結合の直前の前記出力信号の周波数と実質的に等しい
    ことを特徴とする請求項１０に記載の方法。
13. 【請求項１３】 前記所定の中程度の基準電圧（ＶＴ
    Ｍ）が、前記所定の低い基準電圧（ＶＴＬ）と、前記所
    定の高い基準電圧（ＶＴＨ）との間の中間の値を有する
    ことを特徴とする請求項１０および１１に記載の方法。
14. 【請求項１４】 前記出力信号（ＶＯＵＴ）が、前記出
    力信号の周波数から前記制御電圧（ＶＣＴＲＬ）を導出
    するフィードバックエレメント（ＦＢ）に印加されるこ
    とを特徴とする請求項９に記載の方法。
15. 【請求項１５】 前記電圧制御発振器が、前記出力信号
    （ＶＯＵＴ）を、複数の所定の周波数の中から選択され
    る周波数を有するように制御する外部チャネルコントロ
    ーラ（ＤＳＰ）に連結し、 前記所定の周波数の各々について、コンデンサ（ＸＣ
    １、ＸＣ２）が前記可変コンデンサ（ＣＶ）と並列に結
    合されるように制御する制御信号を保持する（ＭＬＡ）
    ステップと、 前記外部チャネルコントローラ（ＤＳＰ）により選択さ
    れる周波数に対応する保持される制御信号により、前記
    コンデンサの結合を制御するステップをさらに含むこと
    を特徴とする請求項９に記載の方法。
16. 【請求項１６】 前記出力信号（ＶＯＵＴ）が前記外部
    チャネルコントローラ（ＤＳＰ）により選択される周波
    数を有する時、保持される制御信号を更新するステップ
    をさらに含むことを特徴とする請求項１５に記載の方
    法。
17. 【請求項１７】 前記外部チャネルコントローラ（ＤＳ
    Ｐ）により供給される値により前記出力信号の周波数を
    分割することにより、前記出力信号（ＶＯＵＴ）から前
    記制御電圧（ＶＣＴＲＬ）を導出するステップと、 分割の結果の周波数を、基準周波数（Ｘｔａｌ）と比較
    するステップと、 前記制御電圧（ＶＣＴＲＬ）を前記比較の差の結果とし
    て発生するステップを含むことを特徴とする請求項１４
    および１５に記載の方法。