KR101126093B1 - 모놀리식 클록 발생기 및 타이밍/주파수 기준 - Google Patents

모놀리식 클록 발생기 및 타이밍/주파수 기준 Download PDF

Info

Publication number
KR101126093B1
KR101126093B1 KR1020067019473A KR20067019473A KR101126093B1 KR 101126093 B1 KR101126093 B1 KR 101126093B1 KR 1020067019473 A KR1020067019473 A KR 1020067019473A KR 20067019473 A KR20067019473 A KR 20067019473A KR 101126093 B1 KR101126093 B1 KR 101126093B1
Authority
KR
South Korea
Prior art keywords
frequency
resonator
coupled
signal
coefficients
Prior art date
Application number
KR1020067019473A
Other languages
English (en)
Other versions
KR20070037706A (ko
Inventor
마이클 쉐논 맥코쿠오데일
스캇 마이클 퍼니아
아마르 사바쉐시 바수
Original Assignee
모비우스 마이크로시스템즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35056756&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101126093(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 모비우스 마이크로시스템즈, 인크. filed Critical 모비우스 마이크로시스템즈, 인크.
Publication of KR20070037706A publication Critical patent/KR20070037706A/ko
Application granted granted Critical
Publication of KR101126093B1 publication Critical patent/KR101126093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
    • H03B5/1253—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance the transistors being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0038—Circuit elements of oscillators including a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/005—Circuit elements of oscillators including measures to switch a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0098—Functional aspects of oscillators having a balanced output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Abstract

다양한 실시예들에서, 본 발명은 전력 보존, 클록, 기준, 및 펄싱된 모드들과 같은 다수의 동작 모드들과 함께, 클록 발생기 및/또는 타이밍 및 주파수 기준을 제공한다. 다양한 장치 실시예들은 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 공진기; 증폭기; 온도에 반응하여 공진 주파수를 수정하도록 구성된 온도 보상기; 제조 공정 변화에 반응하여 공진 주파수를 수정하도록 구성된 공정 변화 보상기를 포함한다. 이외에, 다양한 실시예들은 또한 공진 주파수를 갖는 제1 신호를 상기 공진 주파수와 실질적으로 동일하거나 그보다 낮은 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할하도록 구성된 주파수 분할기; 및 상기 복수의 제2 신호들로부터 출력 신호를 제공하도록 구성된 주파수 선택기를 포함한다. 출력 신호는 차동 또는 싱글-엔디드된, 및 실질적 구형파 또는 정현파와 같은 다양한 형태들 중 임의의 것으로 제공될 수 있다.
공진기, 주파수 분할기, 주파수 선택기, 공정 변화 보상기, 온도 보상기

Description

모놀리식 클록 발생기 및 타이밍/주파수 기준{Monolithic clock generator and timing/frequency reference}
본 발명은 포괄적으로 발진 또는 클록킹 신호 발생에 관한 것이며, 특히 자유-실행(free-running)되며, 자체-기준화(self-referencing)되며, 제조 공정, 전압, 및 온도에 대해서 정확하며, 낮은 지터(jitter)를 갖고, 단일 집적 회로를 형성하기 위하여 다른 회로와 모놀리식으로(monolithically) 일체화될 수 있는 클록 신호 발생기 및 타이밍/주파수 기준에 관한 것이다.
정확한 클록 발생기들 또는 타이밍 기준들은 일반적으로 특정 주파수에서 기계적 공진 진동을 제공하는 석영 발진기들과 같은 수정 발진기들을 따른다. 이러한 수정 발진기들이 지닌 문제점은 자신들의 클록 신호에 의해 구동되는 동일한 집적 회로("IC")의 일부로서 제조될 수 없다는 것이다. 예를 들어, 인텔 펜티엄 프로세서와 같은 마이크로프로세서들은 개별적인 클록 IC를 필요로 한다. 그 결과, 정확한 클록 신호를 필요로 하는 사실상 모든 회로는 오프-칩(off-chip) 클록 발생기를 필요로 한다.
이와 같은 비집적식 솔루션들에 대해 초래되는 몇 가지 결과가 있다. 예를 들어, 이러한 프로세서는 외부 회로를 통해 접속되어야만 한기 (가령 인쇄 회로 기판(PCB) 상에서) 때문에, 전력 손실이 비교적 증가한다. 이동 통신기들 내의 배터리 전력과 같은 유한 전원에 의존하는 애플리케이션들에서, 이와 같은 추가적 전력 손실은 해롭다.
이외에, 이와 같은 비집적식 솔루션들은 추가적 IC를 필요로함으로 PCB 상에서 든지 완제품 내에서 든지 공간 및 면적 요구들을 증가시키는데, 이 또한 모바일 상황에서 해로운 것이다. 게다가, 추가의 IC가 주회로(가령 마이크로프로세서)와 함께 제조 및 조립되므로, 이와 같은 추가의 구성요소들은 제조 및 생산 비용을 증가시킨다.
다른 회로들과 집적된 회로로서 제조되는 다른 클록 발생기들은 일반적으로 매우 부정확한데, 특히 제조 공정, 전압, 및 온도("PVT") 변화들에 대해서 그러하다. 예를 들어, 링, 완화, 및 위상 시프트 발진기들은 일부 민감성이 낮은 애플리케이션들에 적합한 클록 신호를 제공할 수 있지만, 상당한 처리 능력을 필요로 하는 애플리케이션들에서와 같이 보다 복잡한 전자장치들에서 필요로 되는 보다 높은 정확도를 제공하지는 못한다. 이외에, 이들 클록 발생기들 또는 발진기들은 종종 상당한 주파수 표류(drift), 지터를 나타내며, 비교적 낮은 Q-값을 갖고, 잡음 및 다른 간섭으로부터의 다른 왜곡을 받는다.
그 결과, 단일 IC와 같이 다른 회로와 모놀리식으로 일체화될 수 있고 PVT 변화들에 대해서 매우 정확한 클록 발생기 또는 타이밍 기준이 필요하다. 이와 같은 클록 발생기 또는 타이밍 기준은 자유-실행 및 자체-기준화되어야하고, 다른 기준 신호에 록킹 또는 기준화되지 않아야한다. 이와 같은 클록 발생기 또는 타이밍 기준은 최소 주파수 표류를 나타내고 비교적 낮은 지터를 갖고, 매우 정확한 시스템 클록을 필요로 하는 애플리케이션들에 적합하다. 이와 같은 클록 발생기 또는 타이밍 기준은 또한 클록 모드, 기준 모드, 전력 보존 모드, 및 펄싱된 모드(pulsed mode)를 포함한 복수의 동작 모드들을 제공하여야 한다.
다양한 예시적 실시예들에서, 본 발명은 PVT 변화들에 대해서 매우 정확하고 다른 회로와 모놀리식으로 일체화되어 단일 집적 회로를 형성할 수 있는, 낮은-지터, 자유-실행, 및 자체-기준화 클록 발생기 및/또는 타이밍 및 주파수 기준을 제공한다. 개별적인 기준 발진기는 불필요하다. 본 발명의 다양한 예시적 실시예들은 제조 공정, 전압, 및 온도("PVT") 변화들에 대해서 매우 정확한 주파수 발생을 위한 특징들을 포함한다. 이들 특징들은 주파수 튜닝 및 선택과, 온도 및/또는 전압 변동 및 제조 공정 변화들로 인해 야기될 수 있는 주파수 변화들에 대한 보상을 포함한다.
이외에, 본 발명의 다양한 예시적 실시예들은 전력 보존 모드, 클록 모드, 기준 모드, 및 펄싱된 모드와 같은 모드들을 포함하는 복수의 동작 모드들을 갖는 클록 발생기 및/또는 타이밍 및 주파수 기준을 제공한다. 이외에, 다양한 실시예들이 상이한 주파수들에의 복수의 출력 신호들을 제공하고, 이들 다양한 신호들 사이에 낮은-대기 및 글리치-없는(glitch-free) 스위칭을 제공한다.
상당히, 본 발명의 다양한 예시적 실시예들은 수백 MHz 및 GHz 범위와 같은 상당히 그리고 비교적 높은 주파수를 발생시키며, 그 후, 이 주파수는 복수의 보다 낮은 주파수들로 분할된다. 각각의 이와 같은 "N"에 의한 (정수비로서 유리수) 분할은 잡음을 상당히 감소시키는데, 위상 잡음은 N만큼 감소하고, 잡음 전력은 N2 만큼 감소한다. 그 결과, 본 발명의 다양한 예시적 실시예들은 링 발진기와 같은 다른 발진기들에서보다 상당히 적은 지터를 발생시킨다.
다양한 장치 실시예들은 공진기, 증폭기, 및 주파수 제어기를 포함하는데, 이는 온도 보상기, 공정 변화 보상기, 전압 절연기, 주파수 분할기, 및 주파수 선택기와 같은 다양한 구성요소들 또는 모듈들을 포함할 수 있다. 공진기는 공진 주파수를 갖는 제1 신호를 제공한다. 온도 보상기는 온도에 따라 공진 주파수를 조정하고, 공정 변화 보상기는 제조 공정 변화에 따라 공진 주파수를 조정한다. 이외에, 다양한 실시예들은 또한 공진 주파수를 갖는 제1 신호를 그 공진 주파수와 실질적으로 같거나 이보다 낮은 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할하는 주파수 분할기; 및 복수의 제2 신호들로부터 한 출력 신호를 제공하는 주파수 선택기를 포함할 수 있다. 주파수 선택기는 글리치-억제기를 더 포함할 수 있다. 출력 신호는 차동 또는 싱글-엔디드된(single-ended) 실질적 구형파 또는 정현파와 같은 다양한 형태들 중 임의의 것으로 제공될 수 있다.
본 발명은 또한 주파수 선택기에 연결된 모드 선택기를 포함할 수 있는데, 상기 모드 선택기는 복수의 동작 모드들을 제공하도록 구성되며, 이 모드들은 클록 모드, 타이밍 및 주파수 기준 모드, 전력 보존 모드, 및 펄스 모드를 포함하는 그룹으로부터 선택될 수 있다.
기준 모드에 대해서, 본 발명은 또한 모드 선택기에 연결된 동기화 회로; 및 상기 동기화 회로에 연결되고 제3 신호를 제공하도록 구성된 제어되는 발진기를 포함할 수 있는데, 타이밍 및 기준 모드에서, 모드 선택기는 출력 신호를 동기화 회로에 연결시키도록 더욱 구성되어 제3 신호의 타이밍 및 주파수를 제어한다. 이와 같은 동기화 회로는 지연-동기 루프, 위상-동기 루프 또는 주입 동기 회로일 수 있다.
이들 및 추가의 실시예들이 이하에 보다 상세하게 후술된다. 본 발명의 수많은 다른 장점들 및 특징들이 본 발명의 이하의 상세한 설명 및 그들의 실시예들, 청구범위, 및 첨부 도면으로부터 명백해질 것이다.
본 발명의 목적들, 특징들 및 장점들은, 첨부 도면들과 명세서의 일부를 형성하는 예들과 관련하여 고려될 때, 이하의 설명을 참조하면 보다 명백해질 것이다.
도 1은 본 발명의 교시에 따른 예시적 시스템 실시예를 도시한 블록도.
도 2는 본 발명의 교시에 따른 제1 예시적 장치 실시예를 도시한 블록도.
도 3은 본 발명의 교시에 따른 제2 예시적 장치 실시예를 도시한 블록도.
도 4는 본 발명의 교시에 따른 예시적 주파수 제어기, 발진기, 및 주파수 캘리브레이션(calibration) 실시예들을 도시한 고레벨 개요 및 블록도.
도 5a는 발진기에 전류 주입된 발진기 전압 파형(주파수) 왜곡을 도시한 예시적 그래프.
도 5b는 온도에 따른 발진기 전압 파형(주파수) 왜곡 또는 변화를 도시한 예시적 그래프.
도 5c는 서스테이닝(sustaining) 증폭기의 트랜스컨덕턴스(transconductance)의 함수로서의 발진기 주파수를 도시한 예시적 그래프.
도 6은 본 발명의 교시에 따른 제1 예시적 네가티브 트랜스컨덕턴스 증폭기, 온도-반응형 전류 발생기(I(T)), 및 LC 탱크 발진기 실시예들을 도시한 회로도.
도 7a는 본 발명의 교시에 따른 예시적 온도-반응형 CTAT 전류 발생기를 도시한 회로도.
도 7b는 본 발명의 교시에 따른 예시적 온도-반응형 PTAT 전류 발생기를 도시한 회로도.
도 7c는 본 발명의 교시에 따른 예시적 온도-반응형 PTAT2 전류 발생기를 도시한 회로도.
도 7d는 선택된 CTAT, PTAT 및 PTAT2을 갖는 예시적 온도-반응형 전류 발생기를 도시한 회로도.
도 8은 본 발명의 교시에 따른 제2 예시적 네가티브 트랜스컨덕턴스 증폭기, 온도-반응형 전류 발생기(I(T)), 및 LC 탱크 발진기 실시예들을 도시한 회로 및 블록도.
도 9는 본 발명의 교시에 따라 주파수-온도 보상 모듈에서 사용되는 예시적 제어된 커패시터 모듈을 도시한 회로도.
도 10은 본 발명의 교시에 따라 주파수-온도 보상 모듈에서 사용되는 예시적 전압 제어 모듈(650)을 도시한 회로도.
도 11은 본 발명의 교시에 따른 예시적 제1 공정 변화 보상 모듈을 도시한 회로도.
도 12는 본 발명의 교시에 따른 예시적 제2 공정 변화 보상 모듈을 도시한 회로도.
도 13은 본 발명의 교시에 따른 예시적 주파수 캘리브레이션 모듈을 도시한 블록도.
도 14는 본 발명의 교시에 따른 예시적 주파수 분할기, 구형파 발생기, 비동기 주파수 선택기 및 글리치 억제 모듈을 도시한 블록도.
도 15(도 15의 (a) 및 도 15의 (b)로 분할됨)는 본 발명의 교시에 따른 예시적 낮은 대기 주파수 스위칭을 도시한 도면.
도 16은 본 발명의 교시에 따른 예시적 주파수 분할기를 도시한 블록도.
도 17은 본 발명의 교시에 따른 예시적 전력 모드 선택 모듈을 도시한 블록도.
도 18은 본 발명의 교시에 따른 제2 발진기용 예시적 동기화 모듈을 도시한 블록도.
도 19는 본 발명의 교시에 따른 예시적 방법을 도시한 순서도.
본 발명이 여러 상이한 형태들의 실시예들을 받아들 수 있지만, 특정 예들 및 그들의 실시예들이 도면에 도시되고 본원에서 상세히 설명될 것이지만, 본 개시는 본 발명의 원리들의 예시로서 고려되고 본 발명이 예시된 특정 예들 및 실시예들에 제한되지 않는다는 것을 이해하자.
상술된 바와 같이, 본 발명의 다양한 실시예들은, 도 1에 도시된 바와 같이, (PTV에 대한) 높은 정확도, 낮은-지터, 자유-실행, 및 자체-기준화 클록 발생기 및/또는 타이밍 및 주파수 기준을 다른 회로와 일체화하는 능력을 포함한, 수많은 이점을 제공한다. 도 1은 본 발명의 교시에 따른 예시적 시스템 실시예(150)를 도시한 블록도이다. 도 1에 도시된 바와 같이, 시스템(150)은 인터페이스(I/F)(또는 입력/출력(I/O) 회로)(120)와 함께, 다른 (또는 제2) 회로(180)와 모놀리식으로 일체화된, 본 발명의 클록 발생기 및/또는 타이밍/주파수 기준(100)을 갖는 단일 집적 회로이다. 인터페이스(120)는 일반적으로 가령 캘리브레이션 및 주파수 선택을 위해, 전원(도시되지 않음), 접지, 및 다른 라인들 또는 버스들로부터 클록 발생기(100)로 전력을 제공할 것이다. 도시된 바와 같이, 하나 이상의 출력 클록 신호들은 복수의 주파수들 가령 제1 주파수(f0), 제2 주파수(fl) ... 내지 제n+1 주파수(fn)로서 버스(125) 상에 제공된다. 이외에, 전력 보존 모드(또는 저전력 모드(LP))가 (또한 버스(125) 상에) 제공된다. 제2 회로(180)(또는 I/F(120))는 또한 선택 신호들(SO, Sl 내지 Sn) 및 하나 이상의 캘리브레이션 신호들(CO 내지 Cn)을 통해서 클록 발생기(100)에 입력을 제공할 수 있다. 대안적으로, 선택 신호들(SO, Sl 내지 Sn) 및 하나 이상의 캘리브레이션 신호들(CO 내지 Cn)은 (라인(140) 상의) 파워 및 (라인(145) 상의) 접지와 함께, 인터페이스(120)를 통해서 가령 버스(135) 상에서 클록 발생기(100)에 직접 제공될 수 있다.
클록 발생기 및/또는 타이밍/주파수 기준(100)은 저전력 모드 이외에도 이하에 보다 상세하게 설명되는 추가의 모드들을 갖는다. 예를 들어, 클록 모드에서, 이 장치(100)는 출력 신호들로서 하나 이상의 클록 신호들을 제2 회로(180)에 제공할 것이다. 제2 회로(180)는 예를 들어 마이크로프로세서, 디지털 신호 프로세서("DSP"), 무선-주파수 회로와 같은 임의의 유형 또는 종류의 회로, 또는 하나 이상의 출력 클록 신호들을 사용할 수 있는 임의의 다른 회로일 수 있다. 또한, 예를 들어, 타이밍 또는 주파수 기준 모드에서, 이 장치(100)로부터의 출력 신호는 제2 발진기를 위한 동기화를 위한 기준 신호와 같은 기준 신호일 수 있다. 그 결과, 용어 클록 발생기 및/또는 타이밍/주파수 기준은 본원에서 상호교환가능하게 사용될 것이며, 클록 발생기는 또한 일반적으로 구형파 신호를 제공할 것이며, 이 구형파 신호에는 타이밍/주파수 기준이 제공되거나 제공되지 않을 수 있으며, 실질적으로 대신 정현파 신호를 사용할 수 있다는 것을 알 수 있다. 이외에, 보다 상세하게 후술되는 바와 같이, 본 발명의 다양한 실시예들은 또한 펄싱된 모드를 제공하는데, 이 모드에서 클록 발생기 및/또는 타이밍/주파수 기준(100)으로부터의 출력 신호는 한꺼번에(in bursts) 또는 간격을 두고 제공되어, 예를 들어 명령 처리 효율을 증가시키고 전력 소모를 줄인다.
다양한 신호들은 예를 들어 "실질적" 정현파 또는 구형파라 칭한다는 점에 유의하여야 한다. 이는 이와 같은 신호들을 서적에서 알 수 있는 보다 이상적인 묘사들과 실제로 다르게 할 수 있는 다양한 변동들, 잡음원들, 및 다른 왜곡들을 수용하기 위한 것이다. 예를 들어, 이하에 보다 상세하게 설명되는 바와 같이, 예시적인 "실질적" 구형파 신호들은 도 15a 및 도 15b에 도시되고, 언더슈트들(undershoots), 오버슈트들(overshoots), 및 다른 변화들과 같은 다양한 왜곡들을 나타내며, 그럼에도 불구하고 실제로 매우 높은 품질의 구형파들로 고려된다.
본 발명의 몇몇 중요한 특징들이 시스템(150)에 있다. 첫째, 높은 정확성, 낮은-지터, 자유-실행 및 자체-기준화 클록 발생기(100)가 다른(제2) 회로(180)와 모놀리식으로 일체화되어 단일 집적 회로(시스템(150))를 형성한다. 이는 기준 발진기가 수정 기준 발진기와 같이 클록 신호를 제공하기 위하여 사용되는 종래 기술과 크게 다른데, 이 기준 발진기는 다른 회로와 함께 일체화될 수 없고 회로 기판을 통해 임의의 추가의 회로에 접속되어야하는 제2의 및 개별적인 장치처럼 오프-칩된다. 예를 들어, 본 발명을 따르면, 클록 발생기(100)를 포함하는 시스템(150)은 종래의 CMOS, BJT, BiCMOS을 이용하는 다른 제2 회로 또는 현대의 IC 제조에 사용되는 다른 제조 기술들로 제조될 수 있다.
둘째, 개별적인 기준 발진기가 불필요하다. 오히려, 본 발명을 따르면, 클록 발생기(100)는 자체-기준화 및 자유-실행되어, 위상 동기 루프("PLL"), 지연 동기 루프("DLL")에서, 또는 종래 기술의 전형인 기준 신호에의 주입 동기를 통해 동기화되는 것과 같이 또다른 신호에 기준화 또는 동기화되지 않는다.
셋째, 클록 발생기(100)는 복수의 출력 주파수들 및 전력 보존 모드를 제공하여, 주파수들은 낮은 대기로 및 글리치-없는 방식으로 스위칭될 수 있다. 예를 들어, 제2 회로(180)는 배터리와 같이 전력 보존 모드 또는 저 주파수 모드로 시프트될 수 있고 (선택 신호들을 통해) 낮은 클록 주파수를 요청하여 전력 소모를 최소화하거나 저전력 클록 신호를 요청하여 절전 모드(sleep mode)로 들어간다. 이하에 보다 상세하게 설명되는 바와 같이, 이와 같은 주파수 스위칭에는 PLL/DLL 발진기로부터의 출력 주파수를 변경시키는데 필요로 되는 수천개의 클록 사이클들보다 오히려 단지 소수의 클록 사이클들만 이용하여, 글리치 방지를 위하여 도입되는 낮은 대기(사용되는 글리치 방지 스테이지들의 개수에 비례)를 갖는, 실질적으로 무시할 수 있는 대기가 제공된다.
이외에, 후술되는 클록 발생기 및/또는 타이밍/주파수 기준(100)의 매우 높은 이용가능한 출력 주파수들이 제공되면, 새로운 동작 모드들이 이용될 수 있다. 예를 들어, 클록 스타트-업 시간들이 효율적으로 또는 실질적으로 무시 가능하므로, 클록 발생기 및/또는 타이밍/주파수 기준(100)이 전력 보존을 위해 펄싱되거나 전체적으로 턴오프되는 것과 같이 반복적으로 시작 및 정지되도록 한다. 예를 들어, 클록처럼 지속적으로 실행되는 것이 아니라, 클록 발생기 및/또는 타이밍/주파수 기준(100)은 프로세서와 같이, 제2 회로(180)에 의한 명령어 처리를 위해, 비교적 짧게 이산적인 간격들을 두고 또는 한꺼번에 (즉, 펄싱됨) 주기적으로 또는 비주기적으로 동작될 수 있다. 이하에 상세히 설명되는 바와 같이, 고속 스타트-업 시간을 이용하면 더 많은 명령어들(초당 백만개의 명령어들 또는 MIPS)이 밀리와트(mW) 전력 소모 당 처리되기 때문에, 이와 같이 펄싱된 동작은 전력을 절감시킨다. 이외에, 이와 같은 펄싱된 모드는 또한 다른 사용들 이외에 제2 클록 또는 발진기를 주기적으로 동기화시키는데 사용될 수 있다. 그 결과, 클록 발생기 및/또는 타이밍/주파수 기준(100)(및 후술되는 다른 실시예들)은 클록 모드, 타이밍 및/또는 주파수 기준 모드, 전력 보존 모드, 및 펄싱된 모드를 포함한 복수의 동작 모드들을 갖는다.
넷째, 이하에 보다 상세히 후술되는 바와 같이, 클록 발생기 및/또는 타이밍/주파수 기준(100)은 제조 공정, 전압, 및 온도("PVT") 변화들에 대해서 매우 정확한 주파수 발생을 위한 특징들을 포함한다. 이들 특징들은 주파수 튜닝 및 선택, 및 온도 및/또는 전압 변동들과 제조 공정 변화들로 인해 야기될 수 있는 주파수 변화들에 대한 보상을 포함한다.
다섯째, 클록 발생기 및/또는 타이밍/주파수 기준(100)은 수백 MHz 및 GHz 범위 내와 같은 상당히 및 비교적 높은 주파수를 발생시키며, 그 후 이 주파수는 복수의 보다 낮은 주파수들로 분할된다. 각각의 이와 같은 "N"(정수비로서 유리수)에 의한 분할은 잡음을 상당히 감소시키는데, 위상 잡음은 N만큼 감소되고, 잡음 전력은 N2 만큼 감소된다. 그 결과, 본 발명의 클록 발생기는 링 발진기와 같은 다른 발진기들에 의해 가능한 것보다 상당히 적은 지터를 발생시킨다.
이들 특징들은 도 2에서 보다 상세하게 도시되는데, 이는 본 발명의 교시에 따른 제1 예시적 장치(200) 실시예를 도시한 블록도이다. 도 2에 도시된 바와 같이, 이 장치(200)는 클록 발생기 및/또는 타이밍/주파수 기준이며, 주파수 선택기(205)를 이용하여 선택되는 복수의 주파수들 중 임의의 주파수를 갖는 클록 또는 기준 신호와 같은 하나 이상의 출력 신호들을 제공한다. 이 장치(또는 클록 발생기)(200)는 발진기(210)(공진 소자를 가짐), 주파수 제어기(215), 주파수 분할기(220), 모드 선택기(225), 및 상술된 주파수 선택기(205)를 포함한다. 본 발명에 따라, 발진기(210)는 비교적 높은 주파수(fO)을 갖는 신호를 발생시킨다. 상술된 PVT 변화들로 인해, 주파수 제어기(215)가 발진기(210)에 대해서 주파수 선택 또는 튜닝하는데 사용되어, 발진 주파수(f0)가 복수의 잠재적인 발진 주파수들로부터 선택될 수 있는데, 즉 주파수 제어기(215)가 PVT 변화들에 대해 정확한 주파수들을 갖는 출력 신호들을 위해 제공된다.
예를 들어, 이들 PVT 변화들이 제공되면, 발진기(210)와 같은 발진기로부터의 출력 주파수는 ±5% 가변할 수 있다. 링 발진기들을 이용하는 것과 같은 어떤 애플리케이션들에서, 이와 같은 주파수 가변성은 수용가능할 수 있다. 그러나 본 발명을 따르면, 클록 발생기(200)에 대하여 정확도가 더욱 높은 것이 바람직한데, 특히 집적된 마이크로프로세서들, 마이크로컨트롤러들, 디지털 신호 프로세서들, 통신 제어기들 등에 클록 신호들을 제공하는 것과 같은 보다 민감하거나 복잡한 애플리케이션들에 대해 정확도가 더욱 높은 것이 바람직하다. 그 결과, 주파수 제어기(215)를 사용하여 이들 PVT 변화들에 대해 조정함으로써, 발진기로부터의 출력 주파수는 선택되거나 소망되는 주파수(f0)가 되는데, 이 주파수(f0)는 ±0.25% 이하와 같은 몇몇의 정도로 크기 훨씬 적은 변화량을 갖고 비교적 낮은 지터를 갖는다.
성능을 개선시키고 지터(잡음) 및 다른 간섭을 감소시키기 위하여, PLLs 및 DLLs을 이용하여 통상적으로 행해지는 바와 같이, 저주파수 출력을 발생시고 이를 보다 높은 주파수로 승산하는 대신에, 본 발명은 비교적 높은 주파수 출력(f0)을 발생시키고, 이 출력을 주파수 분할기(220)를 이용하여 하나 이상의 보다 낮은 주파수들(f1 내지 fn)로 분할한다. 그 후, 주파수 분할기(220)로부터의 복수의 주파수들 중 하나 이상의 주파수를 갖는 클록 신호들이 주파수 선택기(205)를 이용하여 선택된다. 상술된 바와 같이, 이와 같은 주파수 선택은 글리치-없고 낮은 대기가 제공되어, 비교적 그리고 상당히 고속이고 글리치-없는 주파수 스위칭을 제공한다. 이외에, 모드 선택기(225)를 이용하여 복수의 동작 모들들이 제공된다.
도 3은 본 발명의 교시에 따른, 클록 발생기 및/또는 타이밍/주파수 기준(300)으로서의 제2 예시적 장치 실시예를 보다 상세하게 도시한 블록도이다. 도 3을 참조하면, 클록 발생기 및/또는 타이밍/주파수 기준(300)은 공진기(310), 서스테이닝 증폭기(305), 온도 보상기(315), 공정 변화 보상기(320), 주파수 캘리브레이션 모듈(325), 하나 이상의 계수 레지스터들(340)을 포함하고, 선택된 실시예들에 따라, 또한 주파수 분할기 및 구형파 발생기(330), 전압 절연기(355), 공진 주파수 선택기(360), 출력 주파수 선택기(335) 및 모드 선택기(345)를 포함할 수 있다. 서스테이닝 증폭기(305), 온도 보상기(315), 공정 변화 보상기(320), 전압 절연기(355), 공진 주파수 선택기(360), 및 주파수 캘리브레이션 모듈(325)은 종종 주파수 제어기(215)와 같은 주파수 제어기 내에 포함된다. 구형파 발생기(330)가 타이밍 또는 주파수 기준 실시예들에서 불필요할 수 있다는 점에 유의하여야 한다.
공진기(310)는 LC-탱크를 형성하기 위하여 연결된 인덕터(L) 및 커패시터(C)와 같은, 에너지를 저장하는 임의의 유형의 공진기일 수 있는데, 여기서 LC-탱크는 복수의 LC-탱크 구성들 중 선택된 구성을 갖거나, 이와 달리 전기적으로 또는 전자기적으로 커패시터에 연결된 인덕터와 등가이거나, 이와 달리 종래 기술에서 전형적으로 커패시터에 연결된 인덕터로 나타내진다. LC 공진기들 이외에, 다른 공진기들도 등가적이라고 고려되는데 이는 본 발명의 범위 내에 있다. 그 예로서, 공진기(310)는 세라믹 공진기, 기계식 공진기(예를 들어, XTAL), 마이크로전자기계식("MEMS") 공진기 또는 필름 벌크 음향 공진기일 수 있다. 다른 경우들에, 다양한 공진기들이 LC 공진기들과 전기적 또는 전기기계적으로 유사한 것으로 표시될 수 있는데, 이 또한 본 발명의 범위 내에 있다. 예시적 실시예들에서, LC-탱크는 공진기로서 사용되어 높은 Q-값을 제공한다.
서스테이닝 증폭기(305)는 공진기(310)에 대한 스타트-업 및 서스테이닝 증폭을 위하여 제공된다. 온도 보상기(315)는 공진기(310)를 위한 주파수 제어를 제공하여, 온도로 인한 변화들을 기초로 발진 주파수를 조정한다. 선택된 실시예들에서, 요구되거나 필요로 되는 제어의 정도에 따라, 온도 보상기(315)는 선택된 실시예들에 대해서 후술되는 바와 같이 전류 및 주파수에 대한 제어를 포함할 수 있다. 유사하게, 공정 변화 보상기(320)는 공진기(310)에 대한 주파수 제어를 제공하여 반도체 제조 기술에서 고유한 공정 변화들, 즉 주어진 주조소(foundry) 내의 공정 변화들(예를 들어, 배치(batch) 또는 런(run) 변화들, 주어진 웨이퍼 내의 변화들, 및 동일한 웨이퍼 내에서 다이간 변화들) 및 상이한 주조소들 및 주조소 공정들(예를 들어, 130nm 및 90nm 공정들) 간의 공정 변화들을 기초로 발진 주파수를 조정한다. 주파수 캘리브레이션 모듈(325)은 공진기(310)에서 발생될 수 있는 발진 주파수들 중에서 원하는 출력 주파수(f0)를 미세-튜닝 및 선택하기 위해 사용되는데, 즉, 복수의 이용가능하거나 잠재적인 주파수들로부터 출력 주파수(f0)를 선택하기 위해 사용된다. 선택된 실시예들에서, 계수 레지스터들(340)은 이하에 상세히 후술되는 다양한 예시적 보상기 및 캘리브레이션 실시예들에서 사용되는 계수값들을 기억하기 위해 사용된다.
온도 및 공정 보상 이외에, 전압 절연기(355)가 전원으로부터와 같은 전압의 변화들로부터의 절연을 제공하고 온도 보상기(315)의 일부와 같이 다른 구성요소들의 일부로서 또는 개별적으로 구현될 수 있다. 이들 PVT 변화들에 대한 주파수 조정 이외에도, 이용가능한 주파수들의 범위에서 선택된 주파수를 얻기 위해 공진 주파수가 또한 공진 주파수 선택기(360)를 통해서 독립적으로 선택된다.
클록 신호 발생을 위하여, 클록 발생기(300)는 (모듈(330) 내의) 주파수 분할기를 이용하여, 출력 발진 주파수(f0)를 복수의 보다 낮은 주파수들(f1 내지 fn)로 변환시키고 클록 애플리케이션을 위하여 (또한 모듈(330) 내의) 구형파 발생기를 이용하여 실질적 정현파 발진 신호를 실질적 구형파 신호로 변환시킨다. 그 후, 주파수 선택기(335)는 복수의 주파수들을 갖는 이용가능한 출력 신호들 중 하나 이상의 신호를 선택하기 위해 제공되고, 모드 선택기(345)는 또한 저전력 모드, 펄싱된 모드, 기준 모드 등을 제공하는 것과 같은 동작 모드 선택을 위하여 제공된다. 이들 구성요소들을 사용하여, 클록 발생기(300)는 이와 같은 PVT 변화로 인한 무시가능할 정도로 최소의 주파수 표류를 갖는, (PVT에 대한) 높은 정확성, 낮은 지터, 및 안정적 출력 주파수들(f0, f1 내지 fn)을 제공하여, 상술된 바와 같이 민감하거나 복잡한 애플리케션들에 대해 충분한 정확도 및 안정성을 제공한다.
도 4는 본 발명의 교시에 따른 예시적 주파수 제어기, 발진기, 및 주파수 캘리브레이션 실시예들을 도시하는 고레벨 개요 및 블록도이다. 도 4에 도시된 바와 같이, 공진기는 공진 LC 탱크(405)로서 실시되고, 주파수 제어기는 여러 소자들, 즉 네가티브 트랜스컨덕턴스 증폭기(410)(서스테이닝 증폭기를 구현하기 위해 사용됨), 온도-반응형(또는 온도-의존형) 전류 발생기(I(T))(415), 온도-반응형(또는 온도-의존형) 주파수(f0(T)) 보상 모듈(420), 공정 변화 보상 모듈(425)로서 실시되고, 또한 주파수 캘리브레이션 모듈(430)을 포함할 수 있다. 다양한 온도-반응형 또는 온도-의존형 모듈들(415 및 420)은 온도 변동들에 민감하거나 반응하고, 대응하는 조정들을 제공함으로써, 공진 주파수가 이들 PVT 변화들에 대해서 정확하게 되도록 한다.
서스테이닝 증폭기를 갖는 공진 LC 탱크(405)는 고조파 발진기 또는 고조파 코어와 동일하게 설명될 수 있으며, 모든 이와 같은 변형들은 본 발명의 범위 내에 있다. 공진 LC 탱크(405)가 커패시터(440)와 병렬인 인덕터(435)이지만, 다른 회로 토포로지들은 또한 공지되어 있고 커패시턴스와 직렬인 인덕턴스와 같은 도시된 것과 등가이다. 또다른 이와 같은 등가의 토포로지가 도 8에 도시된다. 이외에, 상기 나타낸 바와 같이, 다른 유형들의 공진기들이 사용될 수 있고, 이들 모두는 본원에 도시된 예시적 공진 LC 탱크와 등가로 간주된다. 게다가, 이하에 보다 상세하게 설명된 바와 같이, 추가의 고정 및 가변 커패시턴스들이 다양한 모듈들 내에 분포되며 효율적으로 공진 LC 탱크(405)의 일부를 형성한다. 이외에, 대응하는 저항(또는 임피던스) RL(445) 및 RC(450)은 개별적으로 도시되어 있지만, 제조의 일부로서 발생되면서 인덕터(435) 및 커패시터(440) 각각에 고유한 것이고, 각각의 인덕터(435) 및 커패시터(440)에 추가적인 또는 개별적인 구성요소들이 아니라는 것이 이해되어야 한다. 반대로, 이와 같은 저항들은 또한 PVT 변화들에 대한 보상의 일부로서 포함될 수 있다.
공진 LC 탱크 또는 발진기(405)의 인덕터(435) 및 커패시터(440)는 선택된 발진 주파수(f0) 또는 약 f0의 발진 주파수 범위를 실질적으로 또는 근사적으로 제공하도록 크기가 정해진다. 이외에, 인덕터(435) 및 커패시터(440)는 주파수가 높으면 높을수록 적은 면적을 필요로 하는, IC 레이아웃 면적 요건들을 갖거나 부합하도록 크기가 정해질 수 있다. 당업자는, 후술된 바와 같이, 온도 및 공정 변화들 및 다른 왜곡들과 함께 하는 임피던스들(RL 및 RC)과 같은 다른 인자들이 f0에 영향을 미치기 때문에, 단지 1차 근사치로서
Figure 112010015178928-pct00001
임을 인식할 것이다. 예를 들어, 인덕터(435) 및 커패시터(440)는 1-5GHz 범위의 공진 주파수를 발생시키도록 크기가 정해질 수 있는데, 다른 실시예들에서는, 보다 높은 또는 보다 낮은 주파수들이 바람직할 수 있고, 모든 이와 같은 주파수들은 본 발명의 범위 내에 있다. 이외에, 인덕터(435) 및 커패시터(440)는 임의의 반도체 또는 다른 회로 공정 기술을 이용하여 제조될 수 있고, 예를 들어 CMOS-호환형 바이폴라-접합 트래지스터-호환형일 수 있는데, 반면 다른 실시예들에서는, 인덕터(435) 및 커패시터(440)가 예를 들어 실리콘-온-절연체(SOI), 금속-절연체-금속(MiM), 폴리실리콘-절연체-폴리실리콘(PiP), GaAs, 스트레인드-실리콘(strained-silicon), 반도체 헤테로접합 기술들 또는 MEMS-기반(마이크로전기기계식) 기술들을 이용하여 제조될 수 있지만, 이것에 제한되는 것은 아니다. 모든 이와 같은 구현물들 및 실시예들은 본 발명의 범위 내에 있다는 것을 이해하여야 한다. 이외에, 공진 LC 탱크(405) 이외의 또는 이 대신에 다른 공진기 및/또는 발진기 실시예들이 또한 사용될 수 있고, 본 발명의 범위 내에 있다. 본원에 사용된 바와 같이, "LC 탱크"는 발진을 제공할 수 있지만, 구체화되는 임의의 그리고 모든 인덕터 및 커패시터 회로 레이아웃들, 구성들, 또는 토포로지들을 의미하고 나타낼 것이다. CMOS 기술과 같은 종래의 공정을 이용하여 제조되는 발진기(405)의 성능은 클록 발생기가 다른 회로, 가령 제2 회로(180)와 통합적으로 그리고 모놀리식으로 제조되도록 하고, 본 발명의 명백한 이점을 제공한다.
이외에, 도 4에 도시된 커패시턴스(440)는 공진 LC 탱크(405)의 공진 및 주파수 결정에 관련되는 전체 커패시턴스의 단지 일부이고, 고정 커패시턴스이다. 선택된 실시예들에서, 이 고정 커패시턴스는 예로서 발진기에서 궁극적으로 사용되는 총 커패시턴스의 대략 10% 내지 90%을 나타낼 수 있다. 이하에 보다 상세하게 설명된 바와 같이, 전체 커패시턴스는 추가의 고정 및 가변 커패시턴스가 클록 발생기 및/또는 타이밍/주파수 기준(300) 내에 선택적으로 포함되도록 분포되고, 예를 들어 온도-반응형 주파수(f0(T)) 보상 모듈(420) 및 공정 변화 보상 모듈(425)에 의해, 공진 주파수(f0)를 선택하기 위해 제공되고 공진 주파수(f0)가 온도 및 공정 변화들 둘 다와 실질적으로 무관하게 되도록 제공된다.
선택된 실시예들에서, 인덕턴스(435)는 고정되었지만, 또한 가변 방식으로 또는 고정 및 가변 인덕턴스들의 조합으로 구현될 수 있다. 그 결과, 당업자는, 주파수 튜닝, 및 온도와 공정 독립성 둘 다에 대한 고정 및 가변 커패시턴스에 대한 상세한 설명들이 인덕턴스 선택들과 유사하다는 것을 인식할 것이다. 예를 들어, 상이한 인덕턴스들은 유사하게 튜닝을 제공하기 위해 발진기 내에서 또는 밖에서 스위칭될 수 있다. 이외에, 단일 인덕터의 인덕턴스는 또한 변조될 수 있다. 그 결과, 모든 이와 같은 인덕턴스 및 커패시턴스 변화들은 본 발명의 범위 내에 있다.
도 4에 또한 도시된 바와 같이, 공진 LC 탱크(405), 및 노드들 또는 라인들(470 및 475)에서의 제1 (출력) 신호로 칭해지는 결과의 출력 신호는 차동 신호이고 공통-모드 거부를 제공한다. 비-차동 또는 다른 싱글-엔디드 구성들을 포함하는 다른 구성들이 또한 본 발명의 범위 내에 있다. 예를 들어, 싱글-엔디드 구성들에서, 도시된 바와 같이 균형잡힌 구성을 위해 2개의 모듈을 이용하는 것보다 오히려 다양한 모듈들(예를 들어, 485, 460) 중 오직 하나만이 요구된다. 유사하게, 주파수 분할기들과 같은 후술되는 다른 구성요소들 및 특징들이 또한 차동 구성보다는 오히려 싱글-엔디드 구성을 갖는다. 이외에, 도시된 다양한 실시예들은 다양한 형태들(가령 CMOS, AMOS, IMOS 등)의 MOSFET 트랜지스터들을 사용한다. 가령 바이폴라 접합 트랜지스터들("BJTs"), BiCMOS 등을 이용하는 다른 구현물들이 또한 이용가능하다. 모든 이와 같은 실시예들은 등가로 간주되고 본 발명의 범위 내에 있다.
네가티브 트랜스컨덕턴스 증폭기(410)는 트랜스컨덕턴스(gm) 변조 및 저항기들의 온-저항을 통해 온도 보상을 제공하도록 선택된다. 트랜스컨덕턴스(gm) 변조는 또한 주파수 선택시에 독립적으로 사용될 수 있다. 본 발명의 또 다른 중요한 장점은 스타트-업 및 서스테이닝 증폭을 제공하기 위한 네가티브 트랜스컨덕턴스 증폭기(410)의 선택인데, 그 이유는 발진 진폭 및 주파수가 서스테이닝 증폭기의 트랜스컨덕턴스에 의해 영향을 받기 때문이며, 이는 온도 보상을 제공하는 것 이외에 진폭 변조 및 주파수 트리밍(또는 튜닝) 둘 다를 제공한다. 네가티브 트랜스컨덕턴스 증폭기(410)는 도시된 바와 같이 공진 LC 탱크(405) 양단(노드(470)와 노드(475) 양단)의 전압에 반응하여 공진 LC 탱크(405) 내로 (및 구체적으로 커패시터(440) 상에) 전류를 주입할 것이다. 이 전류 주입은 전압 파형(전압은 전류의 적분임)을 변화(및 왜곡)시켜, 일반적으로 도 5a에 도시된 바와 같이 트랜스컨덕턴스(gm)의 크기에 반비례하는 주파수 변경 또는 변화를 결과로 낳는다. 이 트랜스컨덕턴스는 네가티브 값이 된다는 것을 명심해야 하는데, 이득이 공진 소자에 고유한 손실을 소거하도록 제공되기 때문이다. 그 결과, "트랜스컨덕턴스 증폭기"가 본원에 사용될 때마다, "네가티브 트랜스컨덕턴스 증폭기"의 약어를 나타내는 것임을 이해하여야 한다. 트랜스컨덕턴스는 또한 (MOSFETs에 대한) 증폭기를 통해 전류(yI(x))의 제곱근에 실질적으로 비례하고, (BJTs에 대한) 증폭기(410)를 통해 전류(yI(x))에 실질적으로 비례(근사화)하는 바이어스 전류의 함수인데, 이는 온도-의존적이고, 도 5b에 도시된 바와 같이 온도 및 전류-바이어스 의존적인 파형 왜곡을 일으킨다. 이외에, 도 5c에 도시된 바와 같이, 발진 주파수는 또한 발진 주파수 선택을 위하여 제공되는, 서스테이닝 네가티브 트랜스컨덕턴스 증폭기(410)의 트랜스컨덕턴스와 관련되고 이 트랜스컨덕턴스의 함수이다. 게다가, (I(T)와 같은) 온도 의존성 이외에, 전류는 또한 전압 또는 외부 튜닝과 같은 (I(x)와 같은) 다른 변수들의 함수에 따라서 가변할 수 있고, 또한 (후술되는 바와 같이) 가령 "y"의 인자만큼 증폭될 수 있어, 그 결과, 전류는 "yI(x)"라 칭해진다.
본 발명의 현격한 발명적 진보는 이들 잠재적인 왜곡들을 유용하게 사용하여 발진기의 선택된 f0 값을 발생할 때 주파수 보상하고 서스테이닝 증폭기의 트랜스컨덕턴스의 변조를 통해 주파수 변조를 제공하는 것을 포함한다. 그 결과, 그리고 후술되는 바와 같이, 트랜스컨덕턴스는 첫째 주파수 선택을 위해 수정 또는 가변되어, 둘째 일반적으로 실시간 또는 거의 실시간 기반으로 전류 yI(x)를 수정함으로써 온도 또는 전압으로 인한 이와 같은 주파수 변화를 보상한다. 본 발명을 따른, 선택된 주파수(f0) 및 온도 변화들에 따른 이의 안정도는 트랜스컨덕턴스(gm)의 적절한 선택 및 I(T)의 선택을 통해 결정될 수 있다. 또 다른 방식으로 설명하면, 본 발명을 따르면, 바이어스 전류는 I(T)로서 (또는 보다 일반적으로 yI(x)로서) 온도에 의존적이 되며, 이는 트랜스컨덕턴스(gm)에 영향을 미치고, 발진 주파수(f0)에 영향을 미친다. 이 방법론은 또한 전압 변동들과 같은 다른 변수들에 대해서 사용될 수 있다.
도 6은 본 발명의 교시에 따른 예시적 네가티브 트랜스컨덕턴스 증폭기, 온도-반응형 전류 발생기(I(T)), 및 LC 탱크 공진기 실시예들을 도시한 회로도이다. 도 6에 도시된 바와 같이, 공진 LC 탱크(500)는 상보형 교차-연결된 쌍 증폭기(505)(트랜지스터들(M1, M2, M3, 및 M4)로 이루어짐)로서 구현되는 네가티브 트랜스컨덕턴스 증폭기에 연결되며, 이 증폭기는 전류 미러(510)(트랜지스터들(525A 및 525B))로서 구현된 전압 절연기를 통해 온도-반응형 전류 발생기(I(x))(515)에 연결된다. 전류 미러(510)는 또한 캐스코드 토포로지(cascode topology)(520A 및 520B)로 구현되어, 전원 변화들에 향상된 안정도를 제공하고 전원으로부터 발진기를 절연시킨다(전압 절연). 온도-반응형 전류 발생기(515)는 도 7a, 7b, 및 7c에 도시된 바와 같은 CTAT(Complementary To Absolute Temperature), PTAT(Proportional To Absolute Temperature), 또는 PTAT2(Proportional To Absolute Temperature Squared) 각각 및 도 7d에 도시된 바와 같은 CTAT, PTAT, 및 PTAT2의 조합과 같은 토폴로지들을 이용하여 구현될 수 있다. 각 경우에, 네가티브 트랜스컨덕턴스 증폭기(상보형 교차-연결된 쌍 증폭기)(505)로 주입되는 전류(I(T))(또는 yI(x))는 도시된 바와 같이 온도 증가의 함수에 따라 전류가 증가하고(PTAT 및 PTAT2) 또는 전류가 감소하는(CTAT) 것과 같이, 온도 의존적이 된다. 이들 온도-반응형 전류 발생기들의 하나 이상의 조합들이 또한 도 7d에 도시된 바와 같이, PTAT와 병렬의 CTAT와 같이 구현될 수 있다.
특정 온도-반응형 또는 온도-의존형 전류 발생기의 선택은 또한 사용되는 제조 공정의 함수인데, 예를 들어, CTAT는 Taiwan Semiconductor(TSMC) 제조 공정에 사용될 수 있다. 보다 포괄적으로, 상이한 제조업자들이 알루미늄 또는 구리와 같은 상이한 재료들을 사용하기 때문에, RL은 통상 가변되며, 이에 따라 상이한 온도 계수들이 발생되고, 이는 발진기의 온도 계수를 변화시키고, 이에 따라 I(T) 보상의 차이들을 필요로 한다. 이에 따라서, 온도 함수로서 효율적으로 고른(flat) 주파수 반응을 제공하기 위해 CTAT, PTAT, 및 PTAT2 보상의 상이한 비율이 필요로 될 수 있다. 구체적으로 도시되지 않았지만, 도 7a, 7b, 7c, 및 7d에 도시된 다양한 온도-반응형 전류 발생기들은 본 기술 분야에 공지된 바와 같이 구현될 수 있는 스타트-업 회로를 포함할 수 있다. 이외에, 선택된 온도-반응형 전류 발생기 구성을 포함하는 트랜지스터들은 도시된 예시적 토포로지들에 대하여, CTAT(M7 및 M8) 및 PTAT2(M13 및 M14)에 대해서 강한 반전으로 바이어스되고 PTAT(M9 및 M10) 및 PTAT2(M11 및 M12)에 대한 서브임계값으로 바이어스되는 바와 같이, 상이하게 바이어스될 수 있다.
도 8은 본 발명의 교시에 따른 추가의 예시적 네가티브 트랜스컨덕턴스 증폭기, 온도-반응형(또는 온도-의존형) 전류 발생기(I(T) 또는 I(x)), 및 LC 탱크 발진기 실시예들을 도시한 회로 및 블록도이다. 도 8에 도시된 바와 같이, 공진 LC 탱크(550)는 앞서 도시된 것과 상이한 토폴로지를 갖지만, 또한 상보형 교차-연결된 쌍 증폭기(505)(트랜지스터들 M1, M2, M3, 및 M4)로서 구현되는 네가티브 트랜스컨덕턴스 증폭기에 연결되며, 증폭기(505)는 복수의 전류 미러들(510(또는 520) 및 530)을 통해 온도-반응형 (또는 온도-의존형) 전류 발생기(I(T) 또는 I(x))(515)에 연결된다. 도시된 바와 같이, 복수의 전류 미러들은 네가티브 트랜스컨덕턴스 증폭기(505) 및 공진 LC 탱크(550)에 이득을 연속적으로 제공하고, 그들에 들어가는 전류(I(T))를 증가시키기 위하여 사용된다. 종종, 노드(B)에 전류를 제공하고 네가티브 트랜스컨덕턴스 증폭기를 구동하는 전류 미러 내의 테일 장치(tail device)(예를 들어, 도 6의 트랜지스터(M6))는 PMOS 장치가 되도록 선택되고, 이에 따라 여러 미러링(mirroring)의 스테이지들이 gm 증폭기로 PMOS 전류 미러 입력을 제공하기 위하여 (도시된 바와 같이)필요로 된다. 현대 CMOS 공정들에서, PMOS 장치들이 종종 동일한 크기의 유사하게 바이어스된 NMOS 장치들보다 적은 플리커(flicker) 잡음을 나타내는 것으로 알려진 매립된 채널 장치들이기 때문에, PMOS가 종종 선택된다. 테일 장치 내의 감소된 플리커 잡음은 발진기의 위상 잡음 및 지터를 줄이는데, 이는 플리커 잡음이 회로 내 비선형 능동 장치들에 의해 발진 주파수 근처에서 상향변환되기 때문이다.
상기 나타낸 바와 같이, 전류를 네가티브 트랜스컨덕턴스 증폭기(505)로 공급하는 전류 미러부(510 또는 520)(또는 다른 회로)는 자신의 출력에서 높은 임피던스를 갖고, 이에 따라 가령 긴 트랜지스터 기하형태들 및 캐스코드 구성들을 이용하여 전원 주파수 표류를 감소시키고, 이에 따라 출력 저항을 증가시키고 노드(B)에서의 상당한 안정도를 제공한다. 이외에, 션트 커패시터(shunt capacitor)(570)가 또한 필터링하기 위해 사용되어, 다양한 테일 장치들로부터의 플리커 잡음을 감소시킨다.
선택된 애플리케이션에 따라, I(T)(또는 yI(x))를 갖는 네가티브 트랜스컨덕턴스 증폭기(505)의 사용이 충분한 주파수 안정도를 제공하여, 추가의 주파수 제어기 구성요소들이 이 애플리케이션에 필요로 하지 않을 수 있거나 바람직하지 않을 수 있다. 그러나, 다른 실시예들에서는, 추가의 정확도 및 적은 주파수 표류가 이하에 보다 상세하게 설명되는 구성요소들 중 하나 이상을 이용하여 제공될 수 있다.
온도-의존형 전류 yI(x)(또는 I(T))를 제공하는 것 이외에도, 다양한 트랜지스터들(M1, M2, M3, 및 M4) 각각은 전도하는 동안 연관된 저항을 갖는데, 이는 또한 발진 동안 주파수 왜곡 및 주파수 표류를 일으치는 경향이 있다. 각 1/2 사이클에서, M1과 M4 또는 M2와 M3 중 하나는 온(on)되어 전도한다. 이와 같은 저항은 또한 온도 의존형이다. 그 결과, 트랜지스터들(M1, M2, M3, 및 M4)은 또한 이와 같은 주파수 영향들을 보상하도록 크기(폭 및 길이)가 조정되어야 한다. 공진 LC 탱크(405)로 주입되는 전류는 (도 5c에 도시된 바와 같이) 발진을 유지하도록 하기에 충분하여야만 하고, 그 결과 네가티브 트랜스컨덕턴스 증폭기(410)(또는 505) 및 온도-의존형 전류 발생기(415)(또는 515)를 통해 손쉽게 구현될 수 있는 주파수 제어의 정도 및 능력을 제한할 수 있는 최소값을 가질 것임을 명심해야 한다. 그 결과, I(T) 및 트랜지스터들(M1, M2, M3 및 M4)의 크기는 발진 스타트 업을 제공하고, 전력 소모 제한들에 대한 최대 전류를 수용하고, 선택된 IC 면적 및 레이아웃에 맞추도록 합동적으로 선택되어야 한다. 예를 들어, 트랜스컨덕턴스(gm)는 온도 증가에 따라 주파수가 감소하고(주파수가 온도에 무관해지도록 하기에 충분한 크기가되도록 트랜지스터들(M1, M2, M3 및 M4)의 크기를 정하는 것이 뒤따라짐) 또는 온도 증가에 따라 증가하는(I(T)의 적절한 선택으로 주파수-온도 관계를 미세-튜닝하는 것이 뒤따라짐) 주파수 특성과 함께 스타트업을 보증하고 발진을 유지하도록 하기에 대략 충분한 전류를 제공하도록 선택될 수 있다. 선택된 모델링된 실시예들에서, 이는 PVT에 대해서 대략 ±0.25% 내지 0.5%의 주파수 정확도를 이루는데, 이는 여러 애플리케이션에 대해서 충분하다.
도 4를 다시 참조하면, 보다 큰 정확도 및 적은 변화량(또는 주파수 표류)이 필요로 될 수 있거나, 기술들이 이전 기술들이 PVT 변화들에 대해서 충분한 정확도, 가령 대략 ±0.25% 또는 그 이상의 주파수 정확도를 제공하지 못하게 하는 애플리케이션들을 위하여, 추가의 보상 모듈이 공진 주파수(f0)에 대해서 보다 큰 제어 및 정확도를 제공하도록 사용된다. 이들 상황들에서, 예시적 온도-반응형 주파수(f0(T)) 보상 모듈(420)과 같은 온도-의존형(또는 온도-반응형) 주파수(f0(T)) 보상 모듈(420)이 사용될 수 있다. 이 모듈(420)은 예를 들어 각 모듈이 공진 LC 탱크(405)의 각 측부 또는 레일(라인들(470 및 475))에 연결되며, 각각이 제1 복수의 ("w"개) 스위칭 계수들(p0 내지 p(w-1))(레지스터(495))에 의해 제공되는 공통 제어하에 있는 제어가능한 커패시턴스 모듈들(485), 및 제2 복수의 ("x"개) 스위칭 계수들(q0 내지 q(x-1))(레지스터(455))에 의해 결정되는 제어 전압을 제공하는 전압 제어기(VCTRL)(480)를 이용하여 구현될 수 있으며, 이의 대표적인 예들이 도 9 및 10에 도시된다.
도 9는 본 발명의 교시에 따른 예시적 제어가능한 커패시턴스 모듈(635)을 도시한 회로도인데, 이는 주파수-온도 보상 모듈(420) 내의 제어가능한 커패시턴스 모듈들(485)로서 사용될 수 있다(공진 LC 탱크(405)의 양측에 부착됨(노드들 또는 라인들(470 및 475))). 도시된 바와 같이, 제어가능한 커패시턴스 모듈(635)은 가변 커패시터들(버랙터들(varactor))(Cv)(615) 및 2진-가중된 고정 커패시터들(Cf)(620)의 복수의(w개) 스위칭가능 용량성 모듈들(640)의 어레이 또는 뱅크로 이루어진다. 임의의 유형의 고정 커패시터들(620) 및 가변 커패시터들(버랙터들)(615)이 사용될 수 있다. 선택된 실시예들에서, 버랙터들(615)은 A-MOS(누산 모드 MOSFET), I-MOS(반전 모드 MOSFET), 및/또는 접합/다이오드 버랙터들이다. 각 스위칭가능 용량성 모듈(640)은 동일한 회로 레이아웃을 갖고 각각은 2진 가중된 커패시턴스만큼 다른데, 스위칭가능 용량성 모듈(6400)은 1개의 유닛의 커패시턴스를 가지며, 스위칭가능 용량성 모듈(640l)은 2개의 유닛들의 커패시턴스를 갖는 등, 스위칭가능 용량성 모듈(640(w-1))은 2(w-1)개의 유닛들의 커패시턴스를 가지며, 각 유닛은 특정 커패시턴스 값(전형적으로 펨토패러데이(femtofarads)(fF) 또는 피코패러데이(picofarads)(pF))을 나타낸다.
각 스위칭가능 모듈(640) 내에서, 각각의 고정 및 가변 커패시턴스는 초기에는 동일하고, 가변 커패시턴스는 노드(625)에서 제공되는 제어 전압에 따라 가변하도록 허용된다. 이 제어 전압은 온도에 따라 가변하며, 그 결과 제어된 커패시터 모듈(635)에 의해 제공되는 전체 또는 총 커패시턴스가 온도 함수에 따라서 가변하고, 공진 주파수(f0)을 가변시키는데 사용된다. 또한 각 스위칭가능 용량성 모듈(640) 내에서, 고정 커패시턴스(Cf) 또는 가변 커패시턴스(Cv)가 (둘 모두는 아님) 스위칭 계수들(p0 내지 p(w-1))을 이용하여 회로로 스위칭된다. 예를 들어, 선택된 실시예에서, 주어진 또는 선택된 모듈(640)에 대해서, 그것의 대응하는 "p" 계수가 논리 하이(또는 고전압)일 때, 대응하는 고정 커패시턴스(Cf)는 회로 내로 스위칭되고 대응하는 가변 커패시턴스(Cv)는 회로 밖으로 스위칭되고(및 이 장치가 AMOS 또는 IMOS 인지 여부에 따라서 각각 전력 레일(VDD) 또는 접지(GND)에 연결되어 플로우팅 노드를 피하고 탱크에 존재하는 커패시턴스가 최소화됨), 그것의 대응하는 "p" 계수가 논리 로우(또는 저전압)일 때, 대응하는 고정 커패시턴스(Cf)는 회로 밖으로 스위칭되고 대응하는 가변 커패시턴스(Cv)는 회로 내로 스위칭되고 노드(625) 상에 제공되는 제어 전압에 연결된다.
예시적 실시예에서, 총 8개의 스위칭가능 용량성 모듈(640) 및 대응하는 제1 복수의 8개의 스위칭 계수들(p0 내지 p7)은 고정 및 가변 커패시턴스들의 256개의 조합을 제공하도록 구현된다. 그 결과, 온도 변화들의 함수로서 발진 주파수에 대한 상당한 제어가 제공된다.
도 10은 본 발명의 교시에 따라서 (주파수-온도 보상 모듈(420)의) 제어가능한 커패시턴스 모듈(635)에서 제어 전압을 제공하기 위해 사용되는 예시적 온도 의존형 전압 제어 모듈(650)을 도시한 회로도이다. 도시된 바와 같이, 전압 제어 모듈(650)은 전류 발생기(655)를 이용하여, 상술된 바와 같이 PTAT, PTAT2 및/또는 CTAT 전류 발생기들 중 하나 이상의 조합을 이용하여, 온도-의존형 전류 I(T)(또는 보다 포괄적으로, 전류 I(x))를 생성시키고, 개별적인 발생기(655)를 제공하는 대신에 네가티브 트랜스컨덕턴스 증폭기(410)와 함께 사용되는 I(T) 발생기(415)를 공유할 수 있다. 온도-의존형 전류(I(T))(또는 I(x))는 전류 미러(670)를 통해 복수의 스위칭가능 저항성 모듈들 또는 분기들(675) 및 고정 용량성 모듈 또는 분기(680)의 어레이 또는 뱅크로 미러링되는데, 이 모두는 병렬로 구성된다. 저항기들(685)은 예를 들어 확산 저항기들(p 또는 n), 폴리실리콘, 금속 저항기들, 샐리사이드 또는 언샐리사이드 폴리실리콘 저항기들, 또는 웰 저항기들(p 또는 n 웰)과 같은 임의의 유형 또는 상이한 유형들의 조합일 수 있다. 각 스위칭가능 저항성 모듈(675)은 제2 복수의("x"개) 스위칭 계수들(q0 내지 q(x-1))의 대응하는 "q" 계수에 의해 전압 제어 모듈(650) 내로 또는 밖으로 스위칭된다. 스위칭가능 저항성 모듈(675)이 회로 내로 스위칭될 때(가령 그것의 대응하는 계수가 논리 하이 또는 고전압일 때), 대응하는 저항기(685) 양단의 결과 전압은 또한 온도-의존형 전류 I(T)로 인해 온도-의존적이 된다. 선택된 실시예에서는, 3개의 스위칭가능 저항성 모듈들(675)이 사용되고, 8개의 분기 조합들이 제공된다. 그 결과, 노드(625)에 제공되는 제어 전압은 또한 온도 함수이고, 이에 따라 제어가능한 커패시턴스 모듈(635) 내의 가변 커패시터들(615)에 대한 민감성 또는 온도 의존성이 제공된다.
제1 복수의 스위칭 계수들(p0 내지 p(w-1)) 및 제2 복수의 스위칭 계수들(q0 내지 q(x-1))은 본 발명의 클록 발생기를 갖는 대표적인 IC를 테스트함으로써 제조 후에 결정된다. 예시적 실시예들에서, 제1 복수의 스위칭 계수들(p0 내지 p(w-1))이 다양한 계수들의 조합들을 테스트함으로써 우선 결정되어, 대충의(coarse level) 조정을 제공하여, 가변하는 주변 온도의 함수로서 실질적으로 또는 주로 고른 주파수 반응을 발생시킨다. 그 후, 제2 복수의 스위칭 계수들(q0 내지 q(x-1))이 또한 계수들의 다양한 조합을 테스트함으로써 결정되어, 보다 양호한 수준의(fine level) 레벨의 조정을 제공하여, 가변하는 주변 온도의 함수로서 실질적으로 및 상당히 고른 주파수 반응을 발생시킨다. 그 후, 제1 및 제2 복수의 계수들은 선택된 프로세싱 런(또는 배치(batch))에서 제조되는 모든 ICs들 내의 각 레지스터들(495 및 455)에 로딩된다. 제조 공정에 따라서, 다른 상황들 하에서, 보다 높은 정확도를 위하여, 각 IC가 개별적으로 캘리브레이팅될 수 있다. 그 결과, 네가티브 트랜스컨덕턴스 증폭기(410) 및 I(T) 발생기(415)에 의해 제공되는 온도 보상과 관련하여, 클록 발생기의 전체 주파수 반응은 실질적으로 온도 변동들과 무관하게 된다.
그 결과, 공진 LC 탱크(405)에 제공되는 전체 커패시턴스는 고정 및 가변 부분들의 조합으로 분포되고, 가변 부분들은 온도 보상을 제공하도록 반응하고, 이에 따라 공진 주파수(f0)에 대해서 제어한다. 회로(제어된 커패시터 모듈(635)) 내로 스위칭되는 보다 가변적인 커패시턴스(Cv)가 많으면 많을 수록, 주변 온도의 변동들에 보다 반응한다.
온도 보상을 제공하는 것 이외에도, 스위칭되거나 제어가능한 커패시턴스 모듈(635)이 공진 주파수(f0)를 선택하거나 튜닝하기 위해 또한 사용될 수 있다는 점에 유의하여야 한다.
도 4를 다시 참조하면, 또 다른 보상 모듈이 또한, PVT에 대해서 대략 ±0.25% 또는 이보다 양호한 주파수 정확도를 제공하는 것과 같이 보다 큰 정확도 및 적은 변화량(또는 주파수 표류)이 필요할 수 있는 애플리케이션들을 위하여, 또는 공진 주파수(f0)에 대해 보다 큰 제어 및 정확도를 제공하기 위해 사용된다. 이들 상황에서, 공정 변화 보상 모듈(425)을 사용하여, 도 11 및 12에 도시된 예시적 모듈들과 같은, 제조 공정 변화들과 무관하게 공진 주파수(f0)에 대한 제어를 제공할 수 있다.
도 11은 본 발명의 교시에 따른 예시적 제1 공정 변화 보상 모듈(760)을 도시한 회로도이다. 제1 공정 변화 보상 모듈(760)은 도 4의 공정 보상 모듈(460)로서 사용될 수 있는데, 각 모듈은 공진 LC 탱크(405)의 측부 또는 레일에 부착된다(라인들(470 및 475)). 이외에, 각 제1 공정 변화 보상 모듈(760)은 레지스터(465)에 기억된 제3 복수의("y"개) 스위칭 계수들(r0 내지 r(y-1))에 의해 제어된다. 제1 공정 변화 보상 모듈(760)은 대응하는 복수의 스위칭 트랜지스터들(740)(대응하는 "r" 계수에 의해 제어됨)을 통해, 복수의 고정 커패시턴스들(750) 내로 또는 밖으로 스위칭함으로써, 공진 주파수(f0)의 조정 및 선택을 위한, 2진-가중된 제1 고정 커패시턴스(750)를 갖는 스위칭가능 용량성 모듈들의 어레이를 제공한다. 또 다시, 각 커패시턴스 분기가 어레이 또는 회로(760) 내로 또는 밖으로 스위칭될 때, 대응하는 제1 고정 커패시턴스는 공진 LC 탱크에서의 발진을 위해 이용가능한 총 커패시턴스로부터 가산되거나 이로부터 감산되어, 공진 주파수를 변조시킨다. 제3 복수의 스위칭 계수들(r0 내지 r(y-1))은 또한 일반적으로 제1 및 제2 복수의 스위칭 계수들의 결정들을 갖는 반복적인 공정으로, 테스트 ICs를 이용하여 제조 후에 결정된다. 이 캘리브레이션은 미리결정된 주파수를 갖는다고 알려진 기준 발진기 및 주파수 캘리브레이션 모듈(325 또는 430)을 이용하여 이루어진다. 그 후, 결정된 "r" 계수들은, 제조 또는 공정 배치(batch)의 ICs의 대응하는 레지스터들(465)에 기억된다. 대안적으로, 각 IC가 예를 들어 개별적으로 캘리브레이팅될 수 있다.
추가의 주파수 왜곡들을 피하기 위해, 몇 가지 추가의 특징들이 이 제1 공정 변화 보상 모듈(760)과 함께 구현될 수 있다. 첫째, 추가의 주파수 왜곡을 피하기 위해, MOS 트랜지스터들(740)의 온 저항은 작아야하고, 이에 따라 저항기들의 폭/길이 비는 커진다. 둘째, 큰 커패시턴스들은 동일한 "r" 계수에 의해 제어되는 2개의 대응하는 트랜지스터들(740)과 함께, 2개의 분기들로 분할될 수 있다. 셋째, 공진 LC 탱크가 모든 조건들 하에서 유사한 부하를 갖도록 하기 위해, 제1 고정 커패시턴스(750)가 회로(760) 내로 또는 밖으로 스위칭될 때, 이에 대응하여 "더미" 커패시터(제조 공정을 위한 설계 규칙들에 의해 허용되는 상당히 보다 작은 커패시턴스 또는 최소 크기를 가짐)로서의 대응하는 제2 고정 커패시턴스(720)는 대응하는 "r" 계수의 역에 기초하여 회로 밖으로 또는 내로 스위칭된다. 그 결과, 트랜지스터들(740)의 대략 또는 실질적으로 동일한 온 저항이 항상 존재하는데, 커패시턴스의 양만이 가변한다.
"더미" 커패시턴스의 사용에 대한 대안으로서, 금속 퓨즈들 등이 트랜지스터(740) 대신 사용될 수 있다. 금속 퓨즈들은 대응하는 고정 커패시턴스(750)를 포함하도록 손상되지 않은 채 유지되고, 공진 LC 탱크(405)로부터 대응하는 고정 커패시턴스(750)를 제거하도록 "블로운될(blown)"(개방형 회로가 될) 수 있다.
도 12는 본 발명의 교시에 따른 예시적 제2 공정 변화 보상 모듈(860)을 도시한 회로도이다. 이 제2 공정 변화 보상 모듈(860)은 도 4 내의 공정 보상 모듈들(640)로서 사용될 수 있는데, 각 모듈은 모듈들(760) 대신 공진 LC 탱크(405)의 레일 또는 측부에 부착된다(라인들(470 및 475)). 이외에, 각 제2 공정 변화 보상 모듈(760)은 또한 레지스터(465)에 기억되는 제3 복수의 스위칭 계수들(r0 내지 r(y-l))에 의해 제어될 수 있다. (그러나 각 예시적 공정 변화 보상 모듈(760 또는 860)에 사용되는 상이한 회로 때문에, 대응하는 제3 복수의 스위칭 계수들(r0 내지 r(y-l))은 물론 서로 다르다)
도 12는 다른 도면들에서 사용되는 것과 상이한 버랙터 도시를 제공한다는 점에 유의하여야 하는데, 여기서 버랙터(850)가 관통하는 화살표를 갖는 커패시터가 아니라 오히려 MOS 트랜지스터로 표시된다. 당업자는 버랙터들이 종종 A-MOS 또는 I-MOS 트랜지스터들 또는 보다 일반적으로 도 12에 도시된 바와 같은 MOS 트랜지스터들이고 트랜지스터의 소스 및 드레인을 단락함으로써 구성된다는 것을 인식할 것이다. 그 결과, 다른 도시된 버랙터들이 잠재적인 실시예들로서 도 12에서처럼 구성된 바와 같이 A-MOS 또는 I-MOS 트랜지스터들을 포함하는 것으로 고려될 수 있다. 이외에, 버랙터들(850)은 또한 서로에 대해서 2진-가중된다.
제2 공정 변화 보상 모듈(860)은 유사한 구조적 개념을 갖지만, 제1 공정 변화 보상 모듈(760)과 추가적으로 현저한 차이들을 갖는다. 제2 공정 변화 보상 모듈(860)은 MOS 스위치들/트랜지스터들 없이 복수의 스위칭가능 가변 용량성 모듈들(865)의 어레이 또는 뱅크를 제공하고, 이에 따라 MOS 트랜지스터들을 통한 손실들 또는 로딩이 제거된다. 대신, 부하는 저손실 커패시턴스로서 나타내지며, 이와 같은 저손실은 또한 발진기 스타트-업 전력이 적음을 의미한다. 제2 공정 변화 보상 모듈(860)에서, MOS 버랙터(850)는 접지 또는 전력 레일(전압(VDD)) 중 어느 하나로 스위칭되며, 이에 따라 최소 커패시턴스 또는 최대 커패시턴스 중 하나를 버랙터(850) 기하형태에 기초하여 공진 LC 탱크(405)에 제공한다. AMOS에 대해서는, 전압(VDD)으로 스위칭되면 최소 커패시턴스가 제공되고, 접지로 스위칭되면 최대 커패시턴스가 제공되며, 반면 IMOS에 대해선 이와 반대이다. 또 다시, 제2 공정 변화 보상 모듈(860)은 선택된 버랙터(850)를 대응하는 "r" 계수를 통해서 접지 또는 VDD에 연결시킴으로써, 공진 주파수(f0)의 조정 및 선택을 위해, 버랙터들(850)로서, 2진-가중된 가변 커패시턴스들의 어레이로 이루어진다.
각 커패시턴스 분기가 접지 또는 VDD로 스위칭됨으로써, 대응하는 가변 커패시턴스는 공진 LC 탱크 내에서 발진을 위해 이용가능한 총 커패시턴스에 가산되거나 또는 이에 포함되지 않으며, 이에 따라 공진 주파수가 변조된다. 특히, A-MOS 구현물에 대해서, VDD에 연결되면(Vin로서) 보다 적은 커패시턴스가 제공되고, 접지에 연결되면(Vin=0) 보다 큰 커패시턴스가 제공되는데, I-MOS 구현물에 대해서는 이와 반대로 VDD에 연결되면(Vin로서) 보다 큰 커패시턴스가 제공되고 접지에 연결되면(Vin=0) 보다 적은 커패시턴스가 제공되는데, 여기서 LC 탱크의 레일들(도 4의 노드들 또는 라인들(470 및 475)) 상의 전압이 제로 V 및 전압(VDD) 사이에 있고 전압 레벨로부터 상당히 또는 실질적으로 멀다는 것이 가정된다. 제3 복수의 스위칭 계수들(r0 내지 r(y-1))은 또한 일반적으로 제1 및 제2 복수의 스위칭 계수들의 결정을 갖는 반복 공정으로서 테스트 ICs를 이용하여 제조 후에 결정된다. 그 후, 결정된 "r" 계수들은 그 제조 또는 공정 배치의 ICs의 대응하는 레지스터들(465)에 기억된다. 또다시, 개개의 ICs은 또한 개별적으로 캘리브레이팅되고 테스팅될 수 있다.
도 6 내지 12에 도시된 바와 같은, 온도 보상기(315)(또는 410 및 415) 및 공정 변화 보상기(320)(또는 425 및 460)와 같은 모듈들에 대한 도시된 실시예들은 다른 목적들을 위하여 사용될 수 있다는 점에 유의하여야 한다. 예를 들어, 보상기(315)(또는 410 및 415)에 대한 다양한 도시된 실시예들은 온도가 아니라 오히려 공정 변화에 따를 수 있다. 유사하게, 보상기(320)(또는 425 및 460)에 대한 다양한 도시된 실시예들은 공정 변화보다는 오히려 온도에 따를 수 있다. 그 결과, 이들 및 다른 모듈들에 대한 실시예들은 도시된 예시적인 회로들 및 구조들로 제한되는 것으로 고려되지 않아야 하며, 당업자는 본 발명의 범위 내에 있는 추가의 및 등가의 회로들 및 애플리케이션들을 인식할 것이다.
도 3 및 도 4를 다시 참조하면, 클록 발생기 및/또는 타이밍/주파수 기준(300)은 또한 주파수 캘리브레이션 모듈(325 또는 430)을 포함할 수 있다. 이 주파수 캘리브레이션 모듈은 개별적인 특허 출원의 영향을 받지만, 이의 고레벨 기능이 간략히 후술된다. 도 13은 본 발명의 교시에 따른 예시적 주파수 캘리브레이션 모듈(900)(이는 모듈(325 또는 430)로서 사용될 수 있음)을 도시한 고레벨 블록도이다. 주파수 캘리브레이션 모듈(900)은 디지털 주파수 분할기(910), 카운터-기반 주파수 검출기(915), 디지털 펄스 카운터(905), 및 캘리브레이션 레지스터(930)(이는 또한 레지스터(465)로서 사용될 수 있음)를 포함한다. 테스트 IC를 이용하면, 클록 발생기(200 또는 300)으로부터의 출력 신호는 주파수 분할되고(910) 주파수 검출기(915)에서 공지된 기준 주파수(920)와 비교된다. 클록 발생기(200 또는 300)가 기준에 대해서 고속 또는 저속인지에 따라서, 다운 또는 업 펄스들이 펄스 카운터(905)에 제공된다. 이들 결과들을 기초로, 제3 복수의 스위칭 계수들(r0 내지 r(y-l))이 결정되고, 클록 발생기(200 또는 300)가 선택된 기준 주파수로 캘리브레이팅된다. 또다시, 개개의 ICs가 또한 개별적으로 캘리브레이팅되고 테스팅될 수 있다.
도 2, 3 및 4를 다시 참조하면, 당업자는, PVT에 대한 높은 정확도, 낮은 지터, 자유-실행, 및 자체 기준화된 발진기가 설명됐으며, 이는 노드들(470 및 475)에서 이용가능한 선택가능하고 튜닝가능한 공진 주파수(f0)를 갖는 차동적인 실질적 정현파 신호를 제공한다는 것을 인식할 것이다. 많은 애플리케이션들에 대해서, 이 신호는 충분하고, 직접적으로 사용될 수 있다(및 도 2의 라인(250) 상에, 또는 도 3의 라인(350) 상에, 또는 도 4의 레일들 또는 라인들(470 및 475) 사이에 출력될 수 있음). 예를 들어, 이 신호는 타이밍 또는 주파수 기준으로서 사용될 수 있다. 본 발명을 따르면, 후술되는 바와 같이, 클록 발생(실질적 구형파), 주파수 분할, 낮은 대기 주파수 스위칭, 및 모드 선택을 포함한 추가의 애플리케이션들이 이용될 수 있다.
도 14는 본 발명의 교시에 따른 예시적 글리치 억제 모듈(1080)과 더불어 예시적 주파수 분할기 및 구형파 발생기(1000) 및 예시적 비동기 주파수 선택기(1050)를 도시한 블록도이다. 상기 나타낸 바와 같이, 주파수 분할기 및 구형파 발생기(1000)는 모듈들(220 및/또는 330)에 포함되거나 이를 포함할 수 있고, 주파수 선택기(1050)(글리치 억제 모듈(1080)을 갖거나 갖지 않음)는 모듈들(205 및/또는 335)에 포함되거나 이를 포함할 수 있다.
도 14를 참조하면, 발진기로부터의 출력 신호, 즉 도 2의 라인(250) 상의, 또는 도 3의 라인(350) 상의, 또는 도 4의 레일들 또는 라인들(470 및 475) 사이의 출력과 같은 주파수(f0)를 갖는 실질적 정현파 신호가 주파수 분할기 및 구형파 발생기(1000)에 입력된다. 이 실질적 정현파 신호들의 주파수는 임의의 하나 이상의 임의의 값 "N"에 의해 "m"개의 상이한 주파수들(적절한 경우 f0를 포함)로 분할되고 실질적 정현파 신호들로 변환되어, 주파수들(f0, f1, f2 내지 fm)와 같이 라인들 또는 버스(1020) 상에 출력되는 m+1개의 상이한 이용가능한 주파수들을 갖는 복수의 실질적 구형파 신호들을 발생시킨다. m+1개의 상이한 이용가능한 주파수들을 갖는 임의의 이들 실질적 구형파 신호들은 멀티플렉서로서 구체화될 수 있는 도시된 바와 같은 예시적 비동기 주파수 선택기(1050)를 통해서 비동기적으로 선택될 수 있다. m+1개의 상이한 이용가능한 주파수들을 갖는 임의의 이들 실질적 구형파 신호들의 선택은 복수의 선택 라인들(Sm 내지 S0)(1055)을 통해서 성취되어, 라인(1060) 상에 출력되는 선택된 주파수를 갖는 실질적 구형파 신호를 제공한다.
비동기 주파수 선택의 일부로서, 글리치 억제가 또한 글리치 억제 모듈(1080)에 의해 제공되는데, 이 모듈은 도 14에 도시된 하나 이상의 예시적 D 플립-플롭들("DFFs")을 이용하여 복수의 방법들로 구현될 수 있다. 글리치는 낮은 상태 또는 높은 상태가 충분한 시간 기간 동안 유지되지 않는 비동기 주파수 전이에서 발생되고 출력 클록 신호에 의해 구동되는 회로에서 준안정성(metastability)을 발생시킬 수 있다. 예를 들어, 비동기 주파수 전이는 제1 주파수에의 낮은 상태를 제2 주파수에서의 높은 상태로 전이시킬 수 있으며, 이때 높은 상태는 제2 주파수의 낮은 상태로 곧바로 다시 전이되며 이에 따라 전압 스파이크 또는 글리치가 발생한다. 잠재적인 글리치들이 출력 클록 신호의 일부로서 제공되는 것을 피하기 위해, 선택된 실질적 구형파 신호(선택된 주파수를 가짐)는 유지 상태(holding state)를 제공하는 제1 DFF(1065)로의 라인(1060) 상에 제공된다. 글리치가 발생되면, DFF를 트리거링(triggering)하는 클록 에지까지 유지될 것이다. 클록 에지에서 글리치가 발생되는 것을 피하기 위해, DFFs는 최대 이용가능한 주파수보다 적게 클록킹될 수 있거나, 하나 이상의 추가의 DFFs(가령 DFF(1070))가 또 다른 클록 신호를 대기하는 동안 사용될 수 있는데, DFF(1065)로부터 출력된 Q는 제1 상태(높은 또는 낮은) 또는 제2 상태(높은 또는 낮은) 중 어느 하나로, 가령 전력 또는 접지 레일 중 어느 하나로 안정화된다. 추가의 DFFs가 추가될 수 있고 추가의 DFFs는 증가된 스위칭 대기를 야기한다는 것과 함께, 2DFFs들이 충분하다는 것을 발명자들은 알고 있다. 예시적 DFFs를 이용하여 도시하면서, 다른 플립-플롭들 또는 카운터들이 사용될 수 있고, 당업자는 이 결과를 성취할 수많은 다른 등가의 구현물들을 인식할 것이고, 모든 이와 같은 변형들은 본 발명의 범위 내에 있다.
본 발명의 교시에 따른 이와 같은 예시적 낮은 대기 주파수 스위칭이 도 15에 도시된다. 도 15는 또한 그들의 각각의 높은 및 낮은 상태들에서 언더슈트들 및 오버슈트들의 적절한 변동을 나타내는(및 서적의 예들의 완벽히 "고른" 것이 아님), 다양한 기술들에서 사용되는 실제 구형파들의 전형인, 본 발명의 "실질적" 구형파들을 도시한다. 도 15에서, (a)부분은 1MHz에서 33MHz로의 비동기 글리치-없는 스위칭을 도시하고, 반면 (b)부분은 4MHz에서 8MHz로 그 후 16MHz로 그 후 33MHz로의 측정된 글리치-없는 스위칭을 도시한다.
도 14를 다시 참조하면, 주파수 분할기 및 구형파 발생기(1000)는 차동 또는 싱글 엔디드된 것과 같은 수많은 방법으로 구현될 수 있는데, 도시된 분할기는 단지 예시일 뿐이다. 도 4에 도시된 발진기로부터의 출력이 차동(라인들 또는 레일들(470 및 475) 양단)적이기 때문에, 제1 분할기(1005)는 또한 차동적이고 상보적인 출력들을 제공하여, 실질적으로 일정한 부하를 발진기에 제공하고 위상 정렬을 유지시키고, 고속이어서 GHz 범위와 같은 고주파수들을 지원한다. 이외에, 제1 분할기(1005)의 임의의 완화 모드(relaxation mode) 발진을 거부할 필요가 있거나 거부를 권고할 필요가 있을 수 있다. 제2 분할기(1010)는 또한 차동적이고, 정수, 2의 배수, 유리수 또는 이외 다른 어떤 양이나 수 등으로 분할되는 것과 같은 어떤 임의의 주파수 분할("M"으로 분할)을 제공할 수 있다. 이와 같은 분할기들의 토포로지들 또는 구성은 종래 기술에 공지되어 있으며, 임의의 이와 같은 분할기가 사용될 수 있다. 이와 같은 분할기들은, 예를 들어 그리고 제한 없이, 도 16에 도시된 플립-플롭들과 같은 플립 플롭들(1075) 또는 카운터들의 시퀀스(복수의 스테이지들)일 수 있는데, 이는 2의 거듭제곱들 또는 배수들로 주파수 분할을 제공하며, 각 스테이지의 출력은 다음 스테이지에 대한 클록 신호를 제공하고 도시된 바와 같이 자신의 입력으로 또한 피드백된다. 도시된 바와 같이, 복수의 주파수들은 f0/2, f0/4 등 내지 f0/2N과 같이 라인들 또는 버스(1020) 상에 출력을 위해 이용될 수 있다. 이외에, 도시된 바와 같이, 버퍼들(1085)은 또한 발진기에서부터 제1 분할기(1005)까지 사용되어 분할기(1005)를 구동시키는데 충분한 전압을 제공하고, 또한 분할기 스테이지들 사이에 사용되어 신호 상승 및 하강 시간들에 영향을 미칠 수 있는 상태-의존형 부하 변화를 절연시킨다.
임의의 실질적 정현파 신호가 제공되어 출력이 고 또는 저 전압으로 풀링(pulling)되는 플립 플롭을 클록킹하기 때문에, 다양한 플립-플롭들을 사용하면 실질적 구형파rk 제공된다는 점에 유의하여야 한다. 종래 기술에 공지된 다른 구형파 발생기들이 또한 사용될 수 있다. 도시된 실시예들에서, 위상 정렬을 유지하기 위하여, 차동 신호들은 최종 분할까지 유지된다. 최종 주파수 분할 다음에, 복수의 신호들(각 신호는 서로 다른 주파수를 가짐)은 (모듈(1015)에서) 스퀘어링(squaring)되어 실질적으로 균일하게 분할된(예를 들어, 50: 50) 듀티 사이클을 제공하여, 신호가 제1 (높은) 상태에 있는 시간이 신호가 제2 (낮은) 상태에 있는 시간과 실질적으로 동일하게 된다.
도 17은 본 발명의 교시에 따른 예시적 모드 선택 모듈을 도시한 블록도이다. 저전력, 대기 모드에서와 같이, 본 발명의 클록 발생기(100, 200 또는 300)와 같은 매우-정확한 고성능 기준이 불필요한 상황들이 존재한다. 이러한 상황들에서, 본 발명을 따르면, 클록 출력이 제공되지 않거나, 저전력의 감소된 성능 클록(1105) 출력이 제공된다. 예를 들어, 비교적 낮은 주파수들에서, 저성능 링 발진기는 전력을 적게 소모하면서 적절한 성능을 제공할 수 있다. 도 17에 도시된 바와 같이, 이러한 상황에 대하여, 저전력 발진기(1105)의 출력이 (멀티플렉서(1100)를 통해) 선택되어, 다른 회로에 클록 출력으로서 제공될 수 있다. 그러나, 보다 높은 주파수들에서, 이와 같은 저성능 발진기들은 상당히 더 많은 전력, 전형적으로 본 발명의 발진기보다 상당히 더 많은 전력을 소모한다. 전형적으로 주파수의 함수로서 "브레이크-이븐" 포인트("break-even" point)가 존재하며, 그 포인트 이후에 클록 발생기(100, 200 또는 300)는 보다 높은 성능 및 보다 낮은 전력 소모 둘 다를 제공하고, (멀티플렉서(1100)를 통해) 선택되어, 다른 회로에 클록 출력으로서 제공될 수 있다. 그 결과, 클록 발생기(100, 200 또는 300)는 또한 저전력 모드를 제공하는데 사용될 수 있다.
이외에, 모드 선택기(1110)를 사용하면, 클록 발생기(100, 200 또는 300)가 비교적 고속으로 재시작될 수 있는 단지 저주파수 또는 절전 모드, 또는 클록 발생기(100, 200 또는 300)가 주기적으로 또는 비-주기적으로 한꺼번에 또는 간격을 두고 반복하여 중단되고 재시작되는 펄싱된 모드 보다는 무(無)전력 모드와 같은 다른 모드가 선택될 수 있다. 다양한 기준 모드들이 이하에 논의된다.
종래 기술과 현저히 대조적으로, 본 발명의 클록 발생기 및/또는 타이밍/주파수 기준(100, 200 또는 300)를 사용하는 이 펄싱된 클록킹은 전력을 절약하고 보존한다. 클록이 비교적 고주파수를 가지므로 주어진 버스트(burst) 동안 더 많은 전력이 소모될 수 있지만, 더 많은 명령들이 그 간격 내에 처리되어, 비-펄스 또는 오프 간격 동안 전력 소실이 없거나 제한되어, 지속적으로 실행중인 클록에 비하여 MIPS/mW가 더 높아진다. 반대로, 종래 기술 클록들의 비교적 긴 스타트-업 시간 및 록킹으로 인하여, 이와 같은 펄싱된 클록킹은 종래 기술에서 전력을 더 많이 소모하고 효율이 더 낮다.
도 18은 본 발명의 교시에 따른 제2 발진기에 대한 예시적인 동기화 모듈(1200)을 도시한 블록도이다. 상술된 바와 같이, 클록 발생기 및/또는 타이밍/주파수 기준(100, 200 또는 300)은 제2 발진기(1210)(예를 들어, 링, 완화 또는 위상 시프트 발진기들)와 같은, 저전력이거나 저전력이 아닐 수 있는, 다른 발진기들 또는 클록들을 동시화시키기 위한 기준 모드를 제공할 수 있다. 클록 발생기 및/또는 타이밍/주파수 기준(100, 200, 또는 300)으로부터의 출력 신호는 복수의 이용가능한 기준 주파수들을 형성하는데 필요하면, 더욱 주파수 분할되며, 상기 기준 주파수는 이 복수의 주파수들로부터 선택된다. 이것은 기존의 주파수 분할기들(예를 들어, 220, 330, 1000)을 사용하고, 주파수 선택기(1050)(또는 205 또는 335)로부터 기준 신호를 제공하는 것과 같이, 상술된 모듈들을 사용하여 달성될 수 있다. 예를 들어, 도 3을 참조하면, 모드 선택기(345)는 기준 모드를 선택하여 출력 기준 신호를 주파수 선택기(335)로부터 (동기화 모듈을 갖는) 제2 발진기(375)로 제공할 수 있다. 그 후, PLL 또는 DLL(1205)과 같은 동기화 모듈은 제2 발진기(1210)로부터의 출력 신호를 클록 발생기 및/또는 타이밍/주파수 기준(100, 200 또는 300)에 의해 제공되는 기준 신호에 동기화시키는데 사용된다. 연속적인 동기화의 모드 이외에, 펄싱된-동기화가 또한 제공될 수 있고, 여기서 클록 발생기 및/또는 타이밍/주파수 기준(100, 200 또는 300)은 펄싱된 출력을 제공하고, 동기화 간격으로서 이러한 펄스들의 간격 동안 동기화가 일어난다.
도 19는 본 발명의 교시에 따른 예시적 방법을 도시한 흐름도이며, 유익한 요약을 제공한다. 상기 방법은 클록 발생기 및/또는 타이밍/주파수 기준(100, 200 또는 300) 스타트-업을 통하는 것과 같이, 시작 단계(1220)에서 시작한다. 도 19에는 연속적인 단계들로 도시되어 있지만, 이러한 단계는 임의의 순서로 일어날 수 있고, 일반적으로 클록 발생기 및/또는 타이밍/주파수 기준(100, 200 또는 300)이 동작할 때 동시에 함께 일어날 수 있다. 도 19를 참조하면, LC 탱크(405) 또는 공진기(310)를 통해 공진 주파수를 갖는 공진 신호가 발생된다(단계 1225). 공진 주파수는 전류 및 주파수를 조정하는 온도 보상기(315)를 통해 온도에 반응하여 조정된다(단계 1230). 공진 주파수는 공정 변화 보상기(320)를 통해 제조 공정 변화에 반응하여 조정된다(단계 1235). 공진 주파수를 갖는 공진 신호는 주파수 분할기(330 또는 1000)를 통해 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할되며, 여기서 상기 복수의 주파수는 공진 주파수와 실질적으로 동일하거나 그보다 낮다(단계 1240). 출력 신호가 예를 들어, 주파수 선택기(335 또는 1050)를 통해 복수의 제2 신호들로부터 선택된다(단계 1245). 선택된 실시예 또는 모드에 따라, 선택된 출력 신호가, 예를 들어, 기준 신호로서 직접 제공될 수 있다.
출력 신호가 싱글-엔디드된 신호이기보다 오히려 차동적인 경우, 및 공진 신호가 실질적 정현파 신호인 경우와 같은 다른 실시예들에서, 상기 방법은, 예를 들어, 모듈들(330 또는 1000)을 사용하여 클록 출력 신호를 발생시키기 위해, 필요한 때 차동의 실질적 정현파 신호를 실질적으로 동일한 높은 및 낮은 듀티 사이클을 갖는 싱글-엔디드된 실질적 구형파 신호로 변환하는 것을 지속한다(단계 1250). 동작 모드가 또한 복수의 동작 모드들로부터 선택되며(단계 1255), 여기서 복수의 동작 모드는, 예를 들어, 모드 선택기(225 또는 345)를 사용하여 클록 모드, 타이밍 및 주파수 기준 모드, 전력 보존 모드, 및 펄스 모드를 포함하는 그룹으로부터 선택될 수 있다. 단계(1225)에서 기준 모드가 선택되면, 단계(1260)에서, 상기 방법은 도 18에 도시된 바와 같이, 출력 신호에 반응하여 (예를 들어, 제2 발진기로부터의) 제3 신호를 동기화시키기 위하여 단계(1265)로 진행한다. 단계들(1260 또는 1265) 다음에, 상기 방법은 종료되거나 반복되고(지속되고)(클록 발생기 및/또는 타이밍/주파수 기준(100, 200 또는 300)를 지속적으로 실행시킴), 리턴 단계(1270)로 진행한다.
또한 요약하면, 본 발명은 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 공진기; 상기 공진기에 연결된 증폭기; 및 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 (상기 공진기에 연결된) 주파수 제어기를 포함하는 장치를 제공한다. 상기 장치는 또한 회전 수에 의한 분할과 같이, 제1 주파수를 갖는 제1 신호를 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할하도록 구성된 (공진기에 연결된) 주파수 분할기를 포함하며, 상기 복수의 주파수들은 제1 주파수와 실질적으로 동일하거나 이보다 낮다.
제1 신호는 차동 신호 또는 싱글-엔디드된 신호일 수 있다. 제1 신호가 차동 신호이면, 주파수 분할기는 차동 신호를 싱글-엔디드된 신호로 변환시키도록 더욱 구성된다. 마찬가지로, 제1 신호가 실질적 정현파 신호이면, 주파수 분할기는 실질적 정현파 신호를 실질적 구형파 신호로 변환시키도록 더욱 구성된다.
다양한 실시예들에서, 주파수 분할기는 연속적으로 직렬 연결된 복수의 플립-플롭들 또는 카운터들을 포함하거나(선택된 플립-플롭 또는 카운터의 출력은 2로 분할된 이전 플립-플롭 또는 카운터의 주파수임), 더욱 포괄적으로, 연속적으로 직렬 연결된 복수의 분할기들을 포함할 수 있다(연속적인 분할기의 출력은 이전 분할기의 출력보다 더 낮은 주파수임). 복수의 분할기들은 차동, 싱글-엔디드, 또는 최종 싱글-엔디드 스테이지가 뒤따르는 차동과 같은 차동 및 싱글-엔디드일 수 있다. 주파수 분할기는 또한 제1 신호를 실질적으로 동일한 높은 및 낮은 듀티 사이클을 갖는 실질적 구형파 신호로 변환시키도록 구성된 구형파 발생기를 포함할 수 있다.
본 발명은 또한 주파수 분할기에 연결되고, 복수의 제2 신호들로부터 출력 신호를 제공하도록 구성된 주파수 선택기를 포함할 수 있다. 상기 주파수 선택기는 멀티플렉서 및 글리치-억제기를 더 포함할 수 있다.
본 발명은 또한 주파수 선택기에 연결된 모드 선택기를 포함할 수 있고, 여기서 상기 모드 선택기는 클록 모드, 타이밍 및 주파수 기준 모드, 전력 보존 모드, 및 펄스 모드를 포함하는 그룹으로부터 선택될 수 있는 복수의 동작 모드들을 제공하도록 구성된다.
기준 모드에 대하여, 본 발명은 또한 모드 선택기에 연결된 동기화 회로; 및 상기 동기화 회로에 연결되고 제3 신호를 제공하도록 구성된 제어된 발진기를 포함할 수 있고; 여기서 타이밍 및 기준 모드에서, 모드 선택기는 제3 신호의 타이밍 및 주파수를 제어하기 위해 출력 신호를 동기화 회로에 연결하도록 더욱 구성된다. 이와 같은 동기화 회로는 지연-동기 루프, 위상-동기 루프, 또는 주입 동기 회로일 수 있다.
선택된 실시예들에서, 증폭기는 네가티브 트랜스컨덕턴스 증폭기일 수 있다. 주파수 제어기는 온도에 반응하여 네가티브 트랜스컨덕턴스 증폭기를 통해 전류를 변경시키도록 더욱 구성될 수 있으며, 온도에 반응하는 전류원을 더 포함할 수 있다. 이와 같은 전류원은 CTAT, PTAT, 및 PTAT2 구성들을 포함하는 복수의 구성들과 같은, 복수의 구성들로부터 선택된 하나 이상의 구성들을 가질 수 있다. 이외에, 주파수 제어기는 공진 주파수를 선택하도록 네가티브 트랜스컨덕턴스 증폭기를 통해 전류를 변경시키거나, 공진 주파수를 선택하기 위하여 네가티브 트랜스컨덕턴스 증폭기의 트랜스컨덕턴스를 변경시키거나, 전압에 반응하여 네가티브 트랜스컨덕턴스 증폭기를 통해 전류를 변경시키도록 더욱 구성될 수 있다. 주파수 제어기는 또한 공진기에 연결되고 전압 변화로부터 공진기를 실질적으로 절연시키도록 구성된 전압 절연기를 포함할 수 있고, 캐스코드 구성을 더 가질 수 있는 전류 미러를 포함할 수 있다. 주파수 제어기는 제조 공정 변화, 온도 변화, 또는 전압 변화에 반응하여 공진기의 커패시턴스 또는 인덕턴스를 변경시키도록 더 구성될 수 있다.
주파수 제어기는 이러한 다양한 기능들에 대한 다양한 실시예들을 가질 수 있고, 제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및 상기 계수 레지스터 및 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 더 포함할 수 있고, 각각의 스위칭가능 용량성 모듈은 고정 커패시턴스 및 가변 커패시턴스를 가지며, 각각의 스위칭가능 용량성 모듈은 제1 복수의 계수들 중 대응하는 계수에 반응하여 고정 커패시턴스와 가변 커패시턴스 사이를 스위칭하고 각각의 가변 커패시턴스를 제어 전압으로 스위칭한다. 복수의 스위칭가능 용량성 모듈들은 2진-가중되거나, 다른 가중 방식을 가질 수 있다. 주파수 제어기는 또한 계수 레지스터에 연결된 복수의 스위칭가능 저항성 모듈을 가지며 용량성 모듈을 더 갖는 제2 어레이(상기 용량성 모듈 및 복수의 스위칭가능 저항성 모듈은 제어 전압을 제공하기 위해 한 노드에 더욱 연결되며, 각각의 스위칭가능 저항성 모듈은 계수 레지스터에 기억된 제2 복수의 계수들 중 대응하는 계수에 반응하여, 스위칭가능 저항성 모듈을 제어 전압 노드로 스위칭함); 및 전류 미러를 통하여 제2 어레이에 연결된 온도-의존형 전류원을 포함할 수 있다.
주파수 제어기는 또한 공진기에 연결되고 제조 공정 변화에 반응하여 공진 주파수를 변경시키도록 구성된 공정 변화 보상기를 포함할 수 있다. 예시적 실시예에서, 공정 변화 보상기는 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및 상기 계수 레지스터 및 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 어레이를 포함할 수 있고, 각각의 스위칭가능 용량성 모듈은 제1 고정 커패시턴스 및 제2 고정 커패시턴스를 가지며, 각각의 스위칭가능 용량성 모듈은 복수의 계수들 중 대응하는 계수에 반응하여 상기 제1 고정 커패시턴스와 상기 제2 고정 커패시턴스 사이를 스위칭한다. 상기 복수의 스위칭가능 용량성 모듈들은 2진-가중되거나, 다른 가중 방식을 가질 수 있다.
다른 예시적 실시예에서, 공정 변화 보상기는 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및 상기 계수 레지스터 및 공진기에 연결된 복수의 스위칭가능 가변 용량성 모듈들을 갖는 어레이를 포함할 수 있고, 각각의 스위칭가능 가변 용량성 모듈은 복수의 계수들 중 대응하는 계수에 반응하여 제1 전압과 제2 전압 사이를 스위칭한다. 복수의 스위칭가능 가변 용량성 모듈들은 또한 2진-가중되거나, 다른 가중 방식을 가질 수 있다.
본 발명은 또한 주파수 제어기에 연결되며 기준 신호에 반응하여 공진 주파수를 변경시키도록 구성된 주파수 캘리브레이션 모듈을 포함할 수 있다. 예를 들어, 주파수 캘리브레이션 모듈은 주파수 제어기에 연결되고, 분할된 신호를 제공하기 위해 제1 주파수를 갖는 제1 신호로부터 도출된 출력 신호를 보다 낮은 주파수로 변환하도록 구성된 주파수 분할기; 상기 주파수 분할기에 연결되고, 기준 신호를 상기 분할된 신호와 비교하여 하나 이상의 업 신호들 또는 다운 신호들을 제공하도록 구성된 주파수 검출기; 및 상기 주파수 검출기에 연결되고, 출력 신호와 기준 신호 사이의 차이의 표시자로서 하나 이상의 업 신호들 또는 다운 신호들 사이의 차이를 결정하도록 구성된 펄스 카운터를 포함할 수 있다.
본 발명에 사용된 공진기는 직렬, 병렬 등과 같은 복수의 LC-탱크 구성들 중 선택된 구성을 갖는 LC-탱크를 형성하도록 연결된 인덕터(L) 및 커패시터(C)를 포함할 수 있고, 다른 구성요소들도 포함할 수 있다. 다른 실시예들에서, 공진기는 세라믹 공진기, 기계식 공진기, 마이크로전기기계식 공진기, 또는 필름 벌크 음향 공진기, 또는 커패시터(C)에 연결된 인턱터(L)와 전기적으로 등가인 임의의 다른 공진기를 포함하는 그룹으로부터 선택될 수 있다.
본 발명의 장치는 타이밍 및 주파수 기준, 또는 클록 발생기로서 사용될 수 있다. 이외에, 본 발명은 또한 제2 발진기 출력 신호로 제공하는 (링, 완화, 또는 위상 시프트 발진기와 같은) 제2 발진기; 및 주파수 제어기 및 제2 발진기에 연결되며, 전력 보존 모드를 제공하도록 제2 발진기 출력 신호를 스위칭하도록 구성된 모드 선택기를 포함할 수 있다. 추가의 동작 모드들이 펄싱된 출력 신호를 제공하기 위해 주기적으로 공진기를 시작시키고 중단시키도록 구성되거나, 전력 보존을 제공하기 위해 선택적으로 공진기를 시작시키고 중단시키도록 구성될 수 있는 주파수 제어기에 연결된 모드 선택기에 의해 제공될 수 있다.
다른 선택된 실시예에서, 본 발명의 장치는 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 공진기; 상기 공진기에 연결된 증폭기; 상기 증폭기 및 공진기에 연결되고, 온도에 반응하여 공진 주파수를 변경시키도록 구성된 온도 보상기; 상기 공진기에 연결되고, 제조 공정 변화에 반응하여 공진 주파수를 변경시키도록 구성된 공정 변화 보상기; 상기 공진기에 연결되고, 공진 주파수를 갖는 제1 신호를 상기 공진 주파수와 실질적으로 동일하거나 그보다 낮은 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할하도록 구성된 주파수 분할기; 및 상기 주파수 분할기에 연결되고, 상기 복수의 제2 신호들로부터 출력 신호를 제공하도록 구성된 주파수 선택기를 포함한다.
다른 선택된 실시예에서, 본 발명의 장치는 클록 신호를 발생시키고, 공진 주파수를 갖는 차동의 실질적 정현파 제1 신호를 제공하도록 구성된 LC 공진기; 상기 LC 공진기에 연결된 네가티브 트랜스컨덕턴스 증폭기; 상기 네가티브 트랜스컨덕턴스 증폭기 및 LC 공진기에 연결되며, 온도에 반응하여 상기 네가티브 트랜스컨덕턴스 증폭기에서 전류를 변경시키고 온도에 반응하여 LC 공진기의 컨덕턴스를 변경시키도록 더욱 구성된 온도 보상기; 상기 LC 공진기에 연결되고, 제조 공정 변화에 반응하여 상기 LC 공진기의 커패시턴스를 변경시키도록 구성된 공정 변화 보상기; 상기 공진기에 연결된 주파수 분할기로서, 상기 주파수 분할기는 공진 주파수를 갖는 제1 신호를 대응하는 복수의 주파수들을 갖는 복수의 싱글-엔디드된 실질적 구형파 제2 신호들로 변환하여 분할하도록 구성되고 상기 복수의 주파수들은 실질적으로 상기 공진 주파수와 동일하거나 그보다 낮고 각각의 제2 신호는 실질적으로 동일한 높은 및 낮은 듀티 사이클을 각각 갖는, 상기 주파수 분할기; 및 상기 주파수 분할기에 연결되며, 복수의 제2 신호들로부터 출력 신호를 제공하도록 구성된 주파수 선택기를 포함한다.
상기 설명으로부터, 본 발명의 신규한 개념의 취지와 범위를 벗어나지 않으면서 여러 변형들 및 변경들이 행해질 수 있다는 것이 관찰될 것이다. 본원에 설명된 특정 방법들 및 장치들에 대한 제한이 의도되거나 추론되지 않아야 한다는 것이 이해되어야 한다. 물론, 청구항의 범위 내에 존재할 때, 첨부된 청구항에 의해 모든 이와 같은 변경들이 포괄되도록 의도된다.

Claims (70)

  1. 삭제
  2. 삭제
  3. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 장치는 상기 공진기에 연결된 주파수 분할기를 더 포함하고, 상기 주파수 분할기는 상기 제1 주파수를 갖는 상기 제1 신호를 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할하도록 구성되고, 상기 복수의 주파수들은 상기 제1 주파수와 동일하거나 그보다 낮고,
    상기 주파수 분할기는 구형파 발생기를 더 포함하고, 상기 구형파 발생기는 상기 제1 신호를 동일한 높은 및 낮은 듀티 사이클을 갖는 구형파 신호로 변환시키도록 구성된, 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 장치는 상기 공진기에 연결된 주파수 분할기를 더 포함하고, 상기 주파수 분할기는 상기 제1 주파수를 갖는 상기 제1 신호를 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할하도록 구성되고, 상기 복수의 주파수들은 상기 제1 주파수와 동일하거나 그보다 낮고,
    상기 장치는 상기 주파수 분할기에 연결된 주파수 선택기를 더 포함하고, 상기 주파수 선택기는 상기 복수의 제2 신호들로부터 출력 신호를 제공하도록 구성된, 장치.
  12. 제11항에 있어서,
    상기 주파수 선택기는 멀티플렉서 및 글리치-억제기(glitch-suppressor)를 포함하는, 장치.
  13. 제11항에 있어서,
    상기 주파수 선택기에 연결된 모드 선택기를 더 포함하고, 상기 모드 선택기는 복수의 동작 모드들을 제공하도록 구성되며, 상기 복수의 동작 모드들은 클록 모드, 타이밍 및 주파수 기준 모드, 전력 보존 모드, 및 펄스 모드를 포함하는 그룹으로부터 선택되는, 장치.
  14. 제13항에 있어서,
    상기 모드 선택기에 연결된 동기화 회로; 및
    상기 동기화 회로에 연결되고 제3 신호를 제공하도록 구성된 제어된 발진기를 더 포함하고,
    상기 타이밍 및 기준 모드에서, 상기 모드 선택기는 상기 출력 신호를 상기 동기화 회로에 연결시키도록 구성되어 상기 제3 신호의 타이밍 및 주파수를 제어하는, 장치.
  15. 삭제
  16. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 증폭기는 네가티브 트랜스컨덕턴스 증폭기(negative transconductance amplifier)를 더 포함하고, 상기 주파수 제어기는 온도에 반응하여 상기 네가티브 트랜스컨덕턴스 증폭기를 통해 전류를 수정하도록 더욱 구성된, 장치.
  17. 삭제
  18. 제16항에 있어서,
    상기 주파수 제어기는 온도에 반응하는 전류원을 더 포함하고, 상기 전류원은 복수의 구성들로부터 선택된 하나 이상의 구성들을 가지며, 상기 복수의 구성들은 CTAT, PTAT, 및 PTAT2 구성들을 포함하는, 장치.
  19. 삭제
  20. 제16항에 있어서,
    상기 주파수 제어기는 상기 공진 주파수를 선택하거나 전압에 반응하여, 상기 네가티브 트랜스컨덕턴스 증폭기를 통해 전류를 수정하거나 상기 네가티브 트랜스컨덕턴스 증폭기의 트랜스컨덕턴스를 수정하도록 더욱 구성된, 장치.
  21. 삭제
  22. 삭제
  23. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 주파수 제어기는 상기 공진기에 연결되고 전압 변화로부터 상기 공진기를 절연시키도록 구성된 전압 절연기를 더 포함하고, 상기 전압 절연기는 캐스코드(cascode) 구성을 갖는 전류 미러를 포함하는, 장치.
  24. 삭제
  25. 삭제
  26. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 주파수 제어기는 제조 공정 변화, 온도 변화, 또는 전압 변화에 반응하여 상기 공진기의 커패시턴스(capacitance) 또는 인덕턴스(inductance)를 수정하도록 더욱 구성된, 장치.
  27. 삭제
  28. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 제1 어레이의 각각의 스위칭가능 용량성 모듈은 고정 커패시턴스 및 가변 커패시턴스를 가지며, 각각의 스위칭가능 용량성 모듈은 상기 제1 복수의 계수들 중 대응하는 계수에 반응하여 상기 고정 커패시턴스와 상기 가변 커패시턴스 사이를 스위칭하고 각각의 가변 커패시턴스를 제어 전압으로 스위칭하는, 장치.
  29. 삭제
  30. 제28항에 있어서,
    상기 주파수 제어기는:
    상기 계수 레지스터에 연결된 복수의 스위칭가능 저항성 모듈들을 갖고 용량성 모듈을 더 갖는 제2 어레이로서, 상기 용량성 모듈 및 상기 복수의 스위칭가능 저항성 모듈들은 노드에 더욱 연결되어 상기 제어 전압을 제공하고, 각각의 스위칭가능 저항성 모듈은 상기 계수 레지스터에 기억된 제2 복수의 계수들 중 대응하는 계수에 반응하여 상기 스위칭가능 저항성 모듈을 상기 제어 전압 노드로 스위칭시키는, 상기 제2 어레이; 및
    전류 미러를 통해 상기 제2 어레이에 연결된 온도-의존형 전류원을 더 포함하는, 장치.
  31. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 주파수 제어기는:
    상기 공진기에 연결되고 제조 공정 변화에 반응하여 상기 공진 주파수를 수정하도록 구성된 공정 변화 보상기를 더 포함하고,
    상기 공정 변화 보상기는:
    복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 어레이로서, 각각의 스위칭가능 용량성 모듈은 제1 고정 커패시턴스 및 제2 고정 커패시턴스를 갖고, 각각의 스위칭가능 용량성 모듈은 상기 복수의 계수들 중 대응하는 계수에 반응하여 상기 제1 고정 커패시턴스와 상기 제2 고정 커패시턴스 사이를 스위칭하는, 상기 어레이를 포함하는, 장치.
  32. 삭제
  33. 제28항, 제30항, 또는 제31항 중 어느 한 항에 있어서,
    상기 복수의 스위칭가능 용량성 모듈들 또는 저항성 모듈들은 2진-가중되는, 장치.
  34. 제31항에 있어서,
    상기 공정 변화 보상기는:
    복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 가변 용량성 모듈들을 갖는 어레이로서, 각각의 스위칭가능 가변 용량성 모듈은 상기 복수의 계수들 중 대응하는 계수에 반응하여 제1 전압과 제2 전압 사이를 스위칭하는, 상기 어레이를 더 포함하는, 장치.
  35. 삭제
  36. 제31항에 있어서,
    상기 공정 변화 보상기는:
    복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 어레이로서, 각각의 스위칭가능 용량성 모듈은 고정 커패시턴스 및 퓨즈를 갖고, 각각의 스위칭가능 용량성 모듈은 상기 복수의 계수들 중 대응하는 계수에 반응하여 상기 퓨즈를 개방형 회로화 시키는, 상기 어레이를 더 포함하는, 장치.
  37. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 장치는 상기 주파수 제어기에 연결된 주파수 캘리브레이션 모듈(frequency calibration module)을 더 포함하고, 상기 주파수 캘리브레이션 모듈은 기준 신호에 반응하여 상기 공진 주파수를 수정하도록 구성된, 장치.
  38. 제37항에 있어서,
    상기 주파수 캘리브레이션 모듈은:
    상기 주파수 제어기에 연결되고, 상기 제1 주파수를 갖는 상기 제1 신호로부터 도출되는 출력 신호를 보다 낮은 주파수로 변환시켜 분할된 신호를 제공하도록 구성된 주파수 분할기;
    상기 주파수 분할기에 연결되고, 상기 기준 신호와 상기 분할된 신호를 비교하고 하나 이상의 업(up) 신호들 또는 다운(down) 신호들을 제공하도록 구성된 주파수 검출기; 및
    상기 주파수 검출기에 연결되고, 상기 출력 신호와 상기 기준 신호 사이의 차이의 표시자로서 상기 하나 이상의 업 신호들 또는 다운 신호들 사이의 차이를 결정하도록 구성된 펄스 카운터를 포함하는, 장치.
  39. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 공진기는 복수의 LC-탱크 구성들 중 선택된 구성을 갖는 LC-탱크를 형성하도록 연결된 인덕터(L) 및 커패시터(C)를 포함하고, 또는 상기 공진기는 세라믹 공진기, 기계식 공진기, 마이크로전자기계식 공진기, 및 필름 벌크 음향 공진기를 포함하는 그룹으로부터 선택되는, 장치.
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 주파수 제어기는:
    상기 증폭기에 연결된 온도 보상기;
    상기 공진기에 연결된 전압 절연기; 및
    상기 공진기에 연결된 공정 변화 보상기를 더 포함하는, 장치.
  45. 삭제
  46. 삭제
  47. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치에 있어서,
    상기 주파수 제어기는:
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하고,
    상기 장치는:
    제2 발진기 출력 신호를 제공하는 제2 발진기; 및
    상기 주파수 제어기 및 상기 제2 발진기에 연결되고, 전력 보존 모드를 제공하기 위해 상기 제2 발진기 출력 신호로 스위칭하거나 펄싱된 출력 신호를 제공하기 위해 상기 공진기를 주기적으로 시작 및 정지시키도록 구성된 모드 선택기를 더 포함하는, 장치.
  48. 삭제
  49. 삭제
  50. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기; 및
    상기 공진기에 연결되고, 복수의 주파수들 중 제1 주파수를 갖는 공진 주파수를 선택하도록 구성된 주파수 제어기를 포함하는 장치로서, 상기 주파수 제어기는,
    제1 복수의 계수들을 기억하도록 구성된 계수 레지스터; 및
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 스위칭가능 용량성 모듈들을 갖는 제1 어레이를 포함하는, 상기 장치를 동작시키는 방법에 있어서:
    공진 주파수를 갖는 공진 신호를 발생시키는 단계;
    온도에 반응하여 상기 공진 주파수를 조정하는 단계;
    제조 공정 변화에 반응하여 상기 공진 주파수를 조정하는 단계;
    상기 공진 주파수를 갖는 상기 공진 신호를 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할하는 단계로서, 상기 복수의 주파수들은 상기 공진 주파수와 동일하거나 그보다 낮은, 상기 공진 신호를 분할하는 단계; 및
    상기 복수의 제2 신호들로부터 출력 신호를 선택하는 단계를 포함하는, 장치를 동작시키는 방법.
  51. 공진 주파수를 갖는 제1 신호를 제공하도록 구성된 기준 공진기;
    상기 공진기에 연결된 증폭기;
    상기 증폭기 및 상기 공진기에 연결되고, 온도에 반응하여 상기 공진 주파수를 수정하도록 구성된 온도 보상기;
    상기 공진기에 연결되고, 제조 공정 변화에 반응하여 상기 공진 주파수를 수정하도록 구성된 공정 변화 보상기;
    상기 공진기에 연결되고, 상기 공진 주파수를 갖는 상기 제1 신호를 대응하는 복수의 주파수들을 갖는 복수의 제2 신호들로 분할하도록 구성된 주파수 분할기로서, 상기 복수의 주파수들은 상기 공진 주파수와 동일하거나 그보다 낮은, 상기 주파수 분할기; 및
    상기 주파수 분할기에 연결되고, 상기 복수의 제2 신호들로부터 출력 신호를 제공하도록 구성된 주파수 선택기를 포함하는, 장치.
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 제51항에 있어서,
    상기 온도 보상기는:
    제1 복수의 계수들 및 제2 복수의 계수들을 기억하도록 구성된 계수 레지스터;
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 2진-가중된 스위칭가능 커패시턴스 분기들을 갖는 제1 어레이로서, 각각의 스위칭가능 커패시턴스 분기는 고정 커패시턴스 및 가변 커패시턴스를 가지며 상기 제1 복수의 계수들 중 대응하는 계수에 반응하여 상기 고정 커패시턴스와 상기 가변 커패시턴스 사이를 스위칭하고 상기 가변 커패시턴스를 제어 전압 노드로 스위칭하는, 상기 제1 어레이;
    상기 제어 전압 노드에 연결되고, 상기 계수 레지스터에 연결된 복수의 스위칭가능 저항들을 가지며 고정 커패시턴스를 더 갖는 제2 어레이로서, 각각의 스위칭가능 저항성 모듈은 상기 제2 복수의 계수들 중 대응하는 계수에 반응하여 상기 스위칭가능 저항성 모듈을 상기 제어 전압 노드로 스위칭하는, 상기 제2 어레이; 및
    전류 미러를 통해 상기 제2 어레이에 연결된 온도-의존형 전류원을 더 포함하는, 장치.
  61. 제51항에 있어서,
    상기 공정 변화 보상기는:
    복수의 계수들을 기억하도록 구성된 계수 레지스터;
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 2진-가중된 스위칭가능 용량성 모듈들을 갖는 어레이로서, 각각의 스위칭가능 용량성 모듈은 제1 고정 커패시턴스 및 제2 고정 커패시턴스를 갖고, 각각의 스위칭가능 용량성 모듈은 상기 복수의 계수들 중 대응하는 계수에 반응하여 상기 제1 고정 커패시턴스와 상기 제2 고정 커패시턴스 사이를 스위칭하는, 상기 어레이; 및
    기준 신호에 반응하여 상기 복수의 계수들을 발생시키도록 구성된 주파수 캘리브레이션 모듈을 더 포함하는, 장치.
  62. 제51항에 있어서,
    상기 공정 변화 보상기는:
    복수의 계수들을 기억하도록 구성된 계수 레지스터;
    상기 계수 레지스터 및 상기 공진기에 연결된 복수의 2진-가중된 스위칭가능 가변 용량성 모듈들을 갖는 어레이로서, 각각의 스위칭가능 가변 용량성 모듈은 상기 복수의 계수들 중 대응하는 계수에 반응하여 제1 전압과 제2 전압 사이를 스위칭하는, 상기 어레이; 및
    기준 신호에 반응하여 상기 복수의 계수들을 발생시키도록 구성된 주파수 캘리브레이션 모듈을 더 포함하는, 장치.
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
KR1020067019473A 2004-03-22 2005-03-21 모놀리식 클록 발생기 및 타이밍/주파수 기준 KR101126093B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55519304P 2004-03-22 2004-03-22
US60/555,193 2004-03-22
PCT/US2005/009429 WO2005092044A2 (en) 2004-03-22 2005-03-21 Monolithic clock generator and timing/frequency reference

Publications (2)

Publication Number Publication Date
KR20070037706A KR20070037706A (ko) 2007-04-06
KR101126093B1 true KR101126093B1 (ko) 2012-03-29

Family

ID=35056756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019473A KR101126093B1 (ko) 2004-03-22 2005-03-21 모놀리식 클록 발생기 및 타이밍/주파수 기준

Country Status (7)

Country Link
US (9) US20080048794A1 (ko)
EP (2) EP1735904B1 (ko)
JP (1) JP2007531404A (ko)
KR (1) KR101126093B1 (ko)
IL (1) IL178035A0 (ko)
TW (2) TWI349439B (ko)
WO (2) WO2005092044A2 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2408401B (en) * 2003-11-24 2006-05-03 Zarlink Semiconductor Ltd A network
TWI349439B (en) * 2004-03-22 2011-09-21 Integrated Device Tech Monolithic clock generator and timing/frequency reference
US8095813B2 (en) * 2004-03-22 2012-01-10 Integrated Device Technology, Inc Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management
US7719371B2 (en) * 2004-03-22 2010-05-18 Integrated Device Technology, Inc. Spread spectrum clock and reference signal generator
US7504899B2 (en) * 2004-03-22 2009-03-17 Mobius Microsystems, Inc. Inductor and capacitor-based clock generator and timing/frequency reference
US7358826B2 (en) * 2004-03-22 2008-04-15 Mobius Microsystems, Inc. Discrete clock generator and timing/frequency reference
US7365614B2 (en) * 2004-03-22 2008-04-29 Mobius Microsystems, Inc. Integrated clock generator and timing/frequency reference
US7456699B2 (en) * 2004-03-22 2008-11-25 Mobius Microsystems, Inc. Frequency controller for a monolithic clock generator and timing/frequency reference
US20090146751A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Clock, Frequency Reference, and Other Reference Signal Generator
GB0525623D0 (en) * 2005-12-16 2006-01-25 Hill Nicholas P R RFID reader
US7917788B2 (en) * 2006-11-01 2011-03-29 Freescale Semiconductor, Inc. SOC with low power and performance modes
US7973565B2 (en) 2007-05-23 2011-07-05 Cyclos Semiconductor, Inc. Resonant clock and interconnect architecture for digital devices with multiple clock networks
FR2918450B1 (fr) * 2007-07-02 2010-05-21 Ulis Dispositif de detection de rayonnement infrarouge a detecteurs bolometriques
JP4524303B2 (ja) * 2007-10-04 2010-08-18 富士通株式会社 共振点を動的に変更する半導体集積回路
US8093958B2 (en) * 2007-12-05 2012-01-10 Integrated Device Technology, Inc. Clock, frequency reference, and other reference signal generator with a controlled quality factor
US7978017B2 (en) * 2007-12-05 2011-07-12 Integrated Device Technology, Inc. Control voltage generator for a clock, frequency reference, and other reference signal generator
US20090146750A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Common Mode Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US20090146748A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US7489207B1 (en) 2008-04-22 2009-02-10 International Business Machines Corporation Structure for voltage controlled oscillator
US8022780B2 (en) * 2008-04-22 2011-09-20 Qualcomm Incorporated Auxiliary varactor for temperature compensation
US8044733B1 (en) * 2008-08-07 2011-10-25 Marvell International Ltd. Stress tolerant differential colpitts voltage controlled oscillators
KR100940849B1 (ko) * 2008-08-08 2010-02-09 주식회사 하이닉스반도체 반도체 집적 회로 및 그 제어 방법
JP5737834B2 (ja) * 2008-08-23 2015-06-17 シーウェア・システムズＳｉ−Ｗａｒｅ Ｓｙｓｔｅｍｓ 正確で安定したｌｃ型基準発振器のための方法、システム、および装置
US8242850B2 (en) * 2008-08-28 2012-08-14 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
US7724097B2 (en) * 2008-08-28 2010-05-25 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
US8134414B2 (en) * 2009-04-24 2012-03-13 Integrated Device Technology, Inc. Clock, frequency reference, and other reference signal generator with frequency stability over temperature variation
US8164159B1 (en) 2009-07-18 2012-04-24 Intergrated Device Technologies, inc. Semiconductor resonators with electromagnetic and environmental shielding and methods of forming same
WO2011046981A2 (en) 2009-10-12 2011-04-21 Cyclos Semiconductor, Inc. Architecture for frequency-scaled operation in resonant clock distribution networks
US20110195679A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Ic component benchmarking without external references
EP2400546A1 (en) * 2010-06-22 2011-12-28 Oticon A/S ESD protection in a standard cmos or bicmos ic process to enable high voltage input/outputs.
JP6000969B2 (ja) * 2010-12-10 2016-10-05 ペレグリン セミコンダクター コーポレイション 共振器回路及び共振器の調整のための方法、システム、及び装置
US9300038B2 (en) 2010-12-10 2016-03-29 Peregrine Semiconductor Corporation Method, system, and apparatus for resonator circuits and modulating resonators
US20120187983A1 (en) * 2011-01-20 2012-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Frequency generator
JP5613581B2 (ja) 2011-02-09 2014-10-29 ルネサスエレクトロニクス株式会社 発振器及び半導体集積回路装置
JP5680012B2 (ja) 2012-03-29 2015-03-04 株式会社東芝 半導体装置
US8918070B2 (en) 2012-05-04 2014-12-23 Analog Devices, Inc. Frequency tuning for LC circuits
US8766712B2 (en) 2012-05-04 2014-07-01 Analog Devices, Inc. Quality factor tuning for LC circuits
WO2013166147A1 (en) * 2012-05-04 2013-11-07 Analog Devices, Inc. Quality factor tuning for lc circuits and frequency tuning for lc circuits
KR20150054885A (ko) * 2012-09-07 2015-05-20 유니버시티 오브 버지니아 페이턴트 파운데이션 저전력 클록 소스
US8803622B1 (en) 2012-09-28 2014-08-12 Integrated Device Technology, Inc Microelectromechanical-based oscillators having adjustable gain amplifiers therein that support Q-factor control
US9344065B2 (en) 2012-10-22 2016-05-17 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
WO2014106899A1 (ja) * 2013-01-07 2014-07-10 三菱電機株式会社 高周波発振源
US8928418B2 (en) * 2013-02-13 2015-01-06 International Business Machines Corporation Compensating for process variation in integrated circuit fabrication
US8841948B1 (en) * 2013-03-14 2014-09-23 Xilinx, Inc. Injection-controlled-locked phase-locked loop
US9197398B2 (en) * 2013-04-18 2015-11-24 Oracle International Corporation Distributed phase-correction circuit
TWI520495B (zh) 2013-06-06 2016-02-01 財團法人工業技術研究院 非石英時脈產生器及其運作方法
US9257992B2 (en) * 2013-06-10 2016-02-09 Mstar Semiconductor, Inc. Communication device and control method thereof
US9035708B2 (en) * 2013-06-13 2015-05-19 International Business Machines Corporation Low noise voltage controlled oscillator
TWI509995B (zh) * 2013-09-09 2015-11-21 Ind Tech Res Inst 注入鎖定鎖相迴路電路、其積體電路、和其方法
FR3011680A1 (fr) 2013-10-04 2015-04-10 St Microelectronics Rousset Procede de controle de la variation du temps de propagation d'un circuit logique cmos, en particulier un inverseur, en fonction de la temperature et dispositif correspondant
EP2887176B1 (fr) * 2013-12-20 2022-09-14 The Swatch Group Research and Development Ltd. Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action
US9634607B2 (en) 2014-03-11 2017-04-25 Qualcomm Incorporated Low noise and low power voltage-controlled oscillator (VCO) using transconductance (gm) degeneration
CN105577118B (zh) 2014-11-03 2019-05-21 联咏科技股份有限公司 振荡器、时脉产生器以及时脉信号的产生方法
JP6665408B2 (ja) * 2015-02-18 2020-03-13 セイコーエプソン株式会社 発振回路、電子機器、移動体及び発振回路の調整方法
JP6650689B2 (ja) * 2015-06-04 2020-02-19 キヤノン株式会社 サムネイル画像作成装置、３次元造形システム
US9753486B2 (en) 2015-06-15 2017-09-05 University Of Utah Research Foundation Clock gating with an asynchronous wrapper cell
US9548736B2 (en) 2015-06-15 2017-01-17 The University Of Utah Research Foundation Relative timed clock gating cell
US9438252B1 (en) 2015-10-20 2016-09-06 Integrated Device Technology, Inc. Integrated circuits having low power, low interference and programmable delay generators therein and methods of operating same
CN106028436B (zh) * 2016-04-28 2019-10-25 华为技术有限公司 一种时频偏补偿的方法及用户终端
US11233483B2 (en) 2017-02-02 2022-01-25 Macom Technology Solutions Holdings, Inc. 90-degree lumped and distributed Doherty impedance inverter
EP3616320B1 (en) 2017-04-24 2023-11-08 MACOM Technology Solutions Holdings, Inc. Inverted doherty power amplifier with large rf and instantaneous bandwidths
WO2018197918A1 (en) 2017-04-24 2018-11-01 Macom Technology Solutions Holdings, Inc. Improved efficiency, symmetrical doherty power amplifier
WO2019069115A1 (en) * 2017-10-02 2019-04-11 Macom Technology Solutions Holdings, Inc. HIGH PERFORMANCE POWER AMPLIFIER WITHOUT CHARGE MODULATION
WO2020072898A1 (en) 2018-10-05 2020-04-09 Macom Technology Solutions Holdings, Inc. Low-load-modulation power amplifier
CN109361337B (zh) 2018-12-13 2024-01-12 上海艾为电子技术股份有限公司 线性谐振装置的驱动电压波形的频率校准方法及相关装置
WO2021049423A1 (ja) * 2019-09-13 2021-03-18 国立研究開発法人情報通信研究機構 原子共振器
US10892709B1 (en) * 2019-09-24 2021-01-12 Bae Systems Information And Electronic Systems Integration Inc. Electronic precision timing device
WO2021137951A1 (en) 2019-12-30 2021-07-08 Macom Technology Solutions Holdings, Inc. Low-load-modulation broadband amplifier
JP7388240B2 (ja) * 2020-02-27 2023-11-29 セイコーエプソン株式会社 チャージポンプ回路、ｐｌｌ回路および発振器
WO2023197080A1 (en) * 2022-04-13 2023-10-19 Stathera Ip Holdings Inc. Reference clock frequency correction by mixing with digitally-controlled low-frequency compensation signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507577A (en) 1981-02-13 1985-03-26 Texas Instruments Incorporated Nth Order function converter
US6285263B1 (en) 1996-03-29 2001-09-04 Lsi Logic Corporation Linearization method and apparatus for voltage controlled oscillator
US20030058057A1 (en) * 2001-09-21 2003-03-27 Schmidt Dominik J. Integrated CMOS high precision piezo-electrically driven clock

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3246258A (en) * 1962-09-10 1966-04-12 United Aircraft Corp Temperature and impedance compensated voltage controlled variable frequency multivibrator
US4343219A (en) * 1980-06-24 1982-08-10 Baldwin Piano & Organ Company Delay line oscillator
JPH0718897B2 (ja) * 1986-05-28 1995-03-06 セイコ−電子部品株式会社 水晶発振器の周波数温度補償回路
US4847876A (en) * 1986-12-31 1989-07-11 Raytheon Company Timing recovery scheme for burst communication systems
US4856032A (en) 1987-01-12 1989-08-08 Motorola, Inc. High speed programmable frequency divider and PLL
US5204975A (en) * 1989-10-12 1993-04-20 Seiko Epson Corporation Digitally-corrected temperature-compensated crystal oscillator having a correction-suspend control for communications service
US5075643A (en) * 1990-12-24 1991-12-24 Motorola, Inc. Frequency modulator
US5072197A (en) * 1991-01-03 1991-12-10 Hewlett-Packard Company Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations
US5097228A (en) * 1991-02-28 1992-03-17 Hewlett-Packard Company Wideband oscillator with bias compensation
US5241286A (en) * 1991-08-28 1993-08-31 Fred Mirow FET oscillator using voltage and temperature compensated amplifier
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
US5825777A (en) * 1995-05-05 1998-10-20 Creative Integrated Systems, Inc. Home and small business phone system for operation on a single internal twisted pair line and methodology for operating the same
JP3421747B2 (ja) * 1995-02-15 2003-06-30 セイコーエプソン株式会社 圧電発振器及び電圧制御発振器
JPH0918234A (ja) * 1995-04-27 1997-01-17 Seiko Epson Corp 温度補償圧電発振器
US5699024A (en) * 1996-05-06 1997-12-16 Delco Electronics Corporation Accurate integrated oscillator circuit
WO1998038744A1 (fr) * 1997-02-27 1998-09-03 Seiko Epson Corporation Oscillateur et procede pour regler la frequence d'oscillation de cet oscillateur
JP3860316B2 (ja) * 1997-12-24 2006-12-20 東芝マイクロエレクトロニクス株式会社 安定化発振回路
US6020792A (en) * 1998-03-19 2000-02-01 Microchip Technology Inc. Precision relaxation oscillator integrated circuit with temperature compensation
US6356161B1 (en) * 1998-03-19 2002-03-12 Microchip Technology Inc. Calibration techniques for a precision relaxation oscillator integrated circuit with temperature compensation
US6233441B1 (en) * 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6249073B1 (en) 1999-01-14 2001-06-19 The Regents Of The University Of Michigan Device including a micromechanical resonator having an operating frequency and method of extending same
US6211745B1 (en) 1999-05-03 2001-04-03 Silicon Wave, Inc. Method and apparatus for digitally controlling the capacitance of an integrated circuit device using mos-field effect transistors
KR100407193B1 (ko) * 1999-05-14 2003-11-28 신성전자공업 주식회사 온도 적응형 커패시터 블록 및 이를 이용한 온도 보상 수정발진기
AU5299600A (en) * 1999-05-26 2000-12-12 Broadcom Corporation Integrated vco
JP2001044756A (ja) * 1999-07-27 2001-02-16 Seiko Epson Corp 発振器、発振器の制御方法及び計時装置
US6684065B2 (en) 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
JP2001057509A (ja) * 2000-01-01 2001-02-27 Seiko Epson Corp 発振回路
US6388532B1 (en) 2000-02-15 2002-05-14 Cardinal Components, Inc. System and method for programming oscillators
US6323735B1 (en) * 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US6559730B1 (en) 2000-07-05 2003-05-06 Cts Corporation Electronic switch with static control voltage for dynamically switching capacitance in a frequency-adjustable crystal oscillator
EP1189347A1 (en) 2000-09-15 2002-03-20 Texas Instruments France Electronically trimmed VCO
ATE309641T1 (de) 2000-09-15 2005-11-15 Cit Alcatel Spannungsgesteuerter oszillator mit automatischer mittenfrequenzeinstellung
US6580332B2 (en) 2000-11-30 2003-06-17 Cts Corporation Dual-function connection pads for TCXO integrated circuit
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US6351111B1 (en) * 2001-04-13 2002-02-26 Ami Semiconductor, Inc. Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor
US6661302B1 (en) 2001-04-30 2003-12-09 Cts Corporation Compensation algorithm for crystal curve fitting
US6621362B2 (en) * 2001-05-18 2003-09-16 Broadcom Corporation Varactor based differential VCO band switching
US6753738B1 (en) * 2001-06-25 2004-06-22 Silicon Laboratories, Inc. Impedance tuning circuit
US6680655B2 (en) * 2001-08-01 2004-01-20 Sige Semiconductor Inc. Automatic gain control for a voltage controlled oscillator
JP3972091B2 (ja) * 2001-10-18 2007-09-05 株式会社ルネサステクノロジ 変調用半導体集積回路
US7483508B2 (en) * 2001-11-27 2009-01-27 Texas Instruments Incorporated All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
US7046098B2 (en) 2001-11-27 2006-05-16 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
EP1479161B1 (en) 2002-02-26 2010-04-07 The Regents Of The University Of Michigan Mems-based, computer systems, clock generation and oscillator circuits and lc-tank apparatus for use therein
US6720834B2 (en) 2002-04-11 2004-04-13 Skyworks Solutions, Inc. Tunable resonant circuit and voltage controlled oscillator using same
US7103337B2 (en) 2002-05-31 2006-09-05 Hitachi, Ltd. PLL circuit having a multi-band oscillator and compensating oscillation frequency
JP2004072289A (ja) * 2002-08-05 2004-03-04 Ricoh Co Ltd 周波数調整回路
US7042301B2 (en) 2002-10-15 2006-05-09 Marvell International Ltd. Crystal oscillator emulator
KR100498484B1 (ko) * 2003-01-30 2005-07-01 삼성전자주식회사 넓은 주파수 대역에서 일정한 이득을 가지는 전압 제어발진기 및 그 방법
US7132874B2 (en) 2003-04-23 2006-11-07 The Regents Of The University Of Michigan Linearizing apparatus and method
US20050068118A1 (en) 2003-09-30 2005-03-31 Silicon Laboratories, Inc. Reconfigurable terminal
JP4713852B2 (ja) * 2003-08-28 2011-06-29 ルネサスエレクトロニクス株式会社 周波数発生回路及びそれを用いた通信システム
US7030706B2 (en) 2003-12-05 2006-04-18 Elite Semiconductor Memory Technology, Inc. Self-calibratable oscillating device and method and ASIC thereof
US7167058B2 (en) * 2003-12-11 2007-01-23 Seiko Epson Corporation Temperature compensation for a variable frequency oscillator without reducing pull range
US7116183B2 (en) * 2004-02-05 2006-10-03 Qualcomm Incorporated Temperature compensated voltage controlled oscillator
US7548125B2 (en) 2004-03-22 2009-06-16 Mobius Microsystems, Inc. Frequency calibration for a monolithic clock generator and timing/frequency reference
US7365614B2 (en) 2004-03-22 2008-04-29 Mobius Microsystems, Inc. Integrated clock generator and timing/frequency reference
US7307486B2 (en) 2004-03-22 2007-12-11 Mobius Microsystems, Inc. Low-latency start-up for a monolithic clock generator and timing/frequency reference
US7719371B2 (en) 2004-03-22 2010-05-18 Integrated Device Technology, Inc. Spread spectrum clock and reference signal generator
US7248124B2 (en) 2004-03-22 2007-07-24 Mobius Microsystems, Inc. Frequency calibration for a monolithic clock generator and timing/frequency reference
US7358826B2 (en) 2004-03-22 2008-04-15 Mobius Microsystems, Inc. Discrete clock generator and timing/frequency reference
TWI349439B (en) * 2004-03-22 2011-09-21 Integrated Device Tech Monolithic clock generator and timing/frequency reference
US7456699B2 (en) 2004-03-22 2008-11-25 Mobius Microsystems, Inc. Frequency controller for a monolithic clock generator and timing/frequency reference
US7504899B2 (en) 2004-03-22 2009-03-17 Mobius Microsystems, Inc. Inductor and capacitor-based clock generator and timing/frequency reference
US7679463B2 (en) 2004-03-22 2010-03-16 Mobius Microsystems, Inc. Multi-terminal harmonic oscillator integrated circuit with frequency calibration and frequency configuration
TWI242119B (en) 2004-05-12 2005-10-21 Mediatek Inc Signal detection apparatus and method thereof
US7978017B2 (en) 2007-12-05 2011-07-12 Integrated Device Technology, Inc. Control voltage generator for a clock, frequency reference, and other reference signal generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507577A (en) 1981-02-13 1985-03-26 Texas Instruments Incorporated Nth Order function converter
US6285263B1 (en) 1996-03-29 2001-09-04 Lsi Logic Corporation Linearization method and apparatus for voltage controlled oscillator
US20030058057A1 (en) * 2001-09-21 2003-03-27 Schmidt Dominik J. Integrated CMOS high precision piezo-electrically driven clock

Also Published As

Publication number Publication date
IL178035A0 (en) 2008-03-20
TWI351817B (en) 2011-11-01
EP1735904A2 (en) 2006-12-27
TW200616335A (en) 2006-05-16
US20080048794A1 (en) 2008-02-28
US20070205842A1 (en) 2007-09-06
US20110169585A1 (en) 2011-07-14
US7548132B2 (en) 2009-06-16
JP2007531404A (ja) 2007-11-01
US9240792B2 (en) 2016-01-19
WO2005092042A2 (en) 2005-10-06
US7545231B2 (en) 2009-06-09
US20080018407A1 (en) 2008-01-24
US7924110B2 (en) 2011-04-12
KR20070037706A (ko) 2007-04-06
TWI349439B (en) 2011-09-21
US7656243B2 (en) 2010-02-02
EP1735910A4 (en) 2008-03-12
WO2005092044A3 (en) 2006-11-09
US20050206462A1 (en) 2005-09-22
US20140253256A1 (en) 2014-09-11
US20070205837A1 (en) 2007-09-06
US7227423B2 (en) 2007-06-05
WO2005092044A2 (en) 2005-10-06
WO2005092042A3 (en) 2006-10-05
EP1735904A4 (en) 2008-03-05
US20050206464A1 (en) 2005-09-22
EP1735910A2 (en) 2006-12-27
EP1735904B1 (en) 2013-05-15
US7227424B2 (en) 2007-06-05
US20100019856A1 (en) 2010-01-28
TW200607238A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
KR101126093B1 (ko) 모놀리식 클록 발생기 및 타이밍/주파수 기준
US7456699B2 (en) Frequency controller for a monolithic clock generator and timing/frequency reference
US7248124B2 (en) Frequency calibration for a monolithic clock generator and timing/frequency reference
US7504899B2 (en) Inductor and capacitor-based clock generator and timing/frequency reference
US7307486B2 (en) Low-latency start-up for a monolithic clock generator and timing/frequency reference
TWI388128B (zh) 用於單片式時脈產生器及時序／頻率參考器之頻率控制器
US7656245B2 (en) Integrated clock generator and timing/frequency reference
TWI426701B (zh) 電感與電容為基礎的時脈產生器及時序／頻率參考器
US20060158268A1 (en) Discrete clock generator and timing/frequency reference
WO2006101524A2 (en) Frequency controller for a monolithic clock generator and timing/frequency refrence

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee