JP2001044756A - 発振器、発振器の制御方法及び計時装置 - Google Patents
発振器、発振器の制御方法及び計時装置Info
- Publication number
- JP2001044756A JP2001044756A JP11212612A JP21261299A JP2001044756A JP 2001044756 A JP2001044756 A JP 2001044756A JP 11212612 A JP11212612 A JP 11212612A JP 21261299 A JP21261299 A JP 21261299A JP 2001044756 A JP2001044756 A JP 2001044756A
- Authority
- JP
- Japan
- Prior art keywords
- value
- oscillation
- capacitance
- capacitor
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 発振安定性を低下させることなく発振パルス
の周波数を広い範囲に調整でき、かつ、低消費電流で正
確に希望の周波数に調整することができる発振器、この
発振器の制御方法及びこの発振器を具備する計時装置を
提供する。 【解決手段】 発振パルスの周波数を設定すべき周波数
に補正するために複数のコンデンサを発振器に接続し、
または切り離す場合には、予め設定した単位時間当たり
の発振器の容量の変化量が予め設定した設定値以下とな
るように制御する。
の周波数を広い範囲に調整でき、かつ、低消費電流で正
確に希望の周波数に調整することができる発振器、この
発振器の制御方法及びこの発振器を具備する計時装置を
提供する。 【解決手段】 発振パルスの周波数を設定すべき周波数
に補正するために複数のコンデンサを発振器に接続し、
または切り離す場合には、予め設定した単位時間当たり
の発振器の容量の変化量が予め設定した設定値以下とな
るように制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、発振器、発振器の
制御方法及び計時装置に関する。
制御方法及び計時装置に関する。
【０００２】
【従来の技術】従来、電子時計等の計時装置において
は、水晶振動子、セラミック発振子等を使用した発振器
を具備し、この発振器の発振パルスを基準に計時を行う
ようになっている。このような計時装置には、正確な計
時を行うため、水晶振動子等の発振周波数が温度に応じ
て変化しても発振パルスの周波数が変化しないように温
度補償を行うものがある。
は、水晶振動子、セラミック発振子等を使用した発振器
を具備し、この発振器の発振パルスを基準に計時を行う
ようになっている。このような計時装置には、正確な計
時を行うため、水晶振動子等の発振周波数が温度に応じ
て変化しても発振パルスの周波数が変化しないように温
度補償を行うものがある。
【０００３】図１０は、発振パルスの温度補償可能な計
時装置のブロック図である。この計時装置１は、発振パ
ルスＰを出力する発振器２と、発振パルスＰを分周して
１Ｈｚの分周信号を出力する分周回路３と、分周信号か
ら駆動パルスを生成する駆動パルス発生回路４と、駆動
パルスに基づいてステッピングモータ５を駆動するドラ
イバ６と、発振パルスＰの周波数を補正するための補正
データＤを発生する補正データ発生回路７と、補正デー
タＤに基づいて発振器２を制御する制御回路８とを備え
て構成される。
時装置のブロック図である。この計時装置１は、発振パ
ルスＰを出力する発振器２と、発振パルスＰを分周して
１Ｈｚの分周信号を出力する分周回路３と、分周信号か
ら駆動パルスを生成する駆動パルス発生回路４と、駆動
パルスに基づいてステッピングモータ５を駆動するドラ
イバ６と、発振パルスＰの周波数を補正するための補正
データＤを発生する補正データ発生回路７と、補正デー
タＤに基づいて発振器２を制御する制御回路８とを備え
て構成される。
【０００４】図１１は、発振器２の回路図である。発振
器２は、水晶振動子２ａ、発振インバータＩ１、帰還抵
抗Ｒ、ゲート側のコンデンサＣｇ及びドレイン側のコン
デンサＣｄを有するコルピッツ型発振回路と、このコル
ピッツ型発振回路より出力された発振パルスを反転増幅
する反転増幅器Ｉ２と、ドレイン側のコンデンサＣｄに
スイッチＳＷを介して並列接続された容量Ｃ０のコンデ
ンサＣｄｄとを備えて構成される。従って、発振器２
は、スイッチＳＷがオフの場合には、コンデンサＣｄの
容量がドレイン側の容量であるのに対し、スイッチＳＷ
がオンの場合には、コンデンサＣｄの容量とコンデンサ
Ｃｄｄの容量の加算値がドレイン側の容量になる。これ
により、発振器２より出力される発振パルスＰは、周波
数が発振器２の容量に反比例するため、スイッチＳＷを
オフの時とスイッチＳＷをオンの時とでは、オンの時の
方が低い周波数になる。
器２は、水晶振動子２ａ、発振インバータＩ１、帰還抵
抗Ｒ、ゲート側のコンデンサＣｇ及びドレイン側のコン
デンサＣｄを有するコルピッツ型発振回路と、このコル
ピッツ型発振回路より出力された発振パルスを反転増幅
する反転増幅器Ｉ２と、ドレイン側のコンデンサＣｄに
スイッチＳＷを介して並列接続された容量Ｃ０のコンデ
ンサＣｄｄとを備えて構成される。従って、発振器２
は、スイッチＳＷがオフの場合には、コンデンサＣｄの
容量がドレイン側の容量であるのに対し、スイッチＳＷ
がオンの場合には、コンデンサＣｄの容量とコンデンサ
Ｃｄｄの容量の加算値がドレイン側の容量になる。これ
により、発振器２より出力される発振パルスＰは、周波
数が発振器２の容量に反比例するため、スイッチＳＷを
オフの時とスイッチＳＷをオンの時とでは、オンの時の
方が低い周波数になる。
【０００５】ここで、図１２に、発振器２の発振パルス
Ｐの周波数と温度の関係を示す特性曲線図を示すよう
に、発振パルスＰの周波数は、水晶振動子２ａ等の温度
特性により温度に応じて変化する。すなわち、スイッチ
ＳＷがオフの時の発振パルスＰの周波数ｆｏｆｆは、温
度ｔｍの時に最大周波数Ｆｍａｘになり、温度ｔｍから
温度差があるほど周波数が低く変化し、温度ｔａ又は温
度ｔｂの時に計時装置１が正確に計時可能な周波数であ
る設定周波数Ｆに変化する。なお、設定周波数Ｆは、例
えば時計の場合、一般的には３２７６８［Ｈｚ］の値で
ある。また、スイッチＳＷがオンの時の発振パルスＰの
周波数ｆｏｎは、上述したようにスイッチＳＷがオフの
時の発振パルスＰの周波数ｆｏｆｆよりｄＦ［Ｈｚ］だ
け低い周波数になる。ここで、ｄＦ［Ｈｚ］は、発振器
２のドレイン側の容量の変化量である容量Ｃ０に比例す
る。従って、発振器２は、温度ｔａから温度ｔｂの温度
範囲内では、設定周波数Ｆより高い周波数ｆｏｆｆの発
振パルスＰと、設定周波数Ｆより低い周波数ｆｏｎの発
振パルスＰのいずれかを選択的に出力できるようになっ
ている。
Ｐの周波数と温度の関係を示す特性曲線図を示すよう
に、発振パルスＰの周波数は、水晶振動子２ａ等の温度
特性により温度に応じて変化する。すなわち、スイッチ
ＳＷがオフの時の発振パルスＰの周波数ｆｏｆｆは、温
度ｔｍの時に最大周波数Ｆｍａｘになり、温度ｔｍから
温度差があるほど周波数が低く変化し、温度ｔａ又は温
度ｔｂの時に計時装置１が正確に計時可能な周波数であ
る設定周波数Ｆに変化する。なお、設定周波数Ｆは、例
えば時計の場合、一般的には３２７６８［Ｈｚ］の値で
ある。また、スイッチＳＷがオンの時の発振パルスＰの
周波数ｆｏｎは、上述したようにスイッチＳＷがオフの
時の発振パルスＰの周波数ｆｏｆｆよりｄＦ［Ｈｚ］だ
け低い周波数になる。ここで、ｄＦ［Ｈｚ］は、発振器
２のドレイン側の容量の変化量である容量Ｃ０に比例す
る。従って、発振器２は、温度ｔａから温度ｔｂの温度
範囲内では、設定周波数Ｆより高い周波数ｆｏｆｆの発
振パルスＰと、設定周波数Ｆより低い周波数ｆｏｎの発
振パルスＰのいずれかを選択的に出力できるようになっ
ている。
【０００６】補正データ発生回路７は、温度に応じて発
振パルスＰの周波数を設定周波数Ｆに補正するための補
正データＤを制御回路８に出力し、制御回路８は、補正
データＤに基づき制御信号Ｓ０を出力してスイッチＳＷ
の制御を行い、発振器２より出力される発振パルスＰの
周波数を設定周波数Ｆに補正する。このとき、制御回路
８は、スイッチＳＷがオフの時の周波数ｆｏｆｆとスイ
ッチＳＷがオンの時の周波数ｆｏｎとの間に設定周波数
Ｆがある温度Ｔ（ｔａ＜Ｔ＜ｔｂ）の場合には、発振パ
ルスＰの周波数を等価的に設定周波数Ｆに補正するた
め、スイッチＳＷをオン／オフ制御するタイミングを設
定するようになっている。これにより、計時装置１は、
温度ｔａから温度ｔｂの範囲内では、発振パルスＰの周
波数を設定周波数Ｆに補正でき、正確な計時を行うこと
ができるようになっている。
振パルスＰの周波数を設定周波数Ｆに補正するための補
正データＤを制御回路８に出力し、制御回路８は、補正
データＤに基づき制御信号Ｓ０を出力してスイッチＳＷ
の制御を行い、発振器２より出力される発振パルスＰの
周波数を設定周波数Ｆに補正する。このとき、制御回路
８は、スイッチＳＷがオフの時の周波数ｆｏｆｆとスイ
ッチＳＷがオンの時の周波数ｆｏｎとの間に設定周波数
Ｆがある温度Ｔ（ｔａ＜Ｔ＜ｔｂ）の場合には、発振パ
ルスＰの周波数を等価的に設定周波数Ｆに補正するた
め、スイッチＳＷをオン／オフ制御するタイミングを設
定するようになっている。これにより、計時装置１は、
温度ｔａから温度ｔｂの範囲内では、発振パルスＰの周
波数を設定周波数Ｆに補正でき、正確な計時を行うこと
ができるようになっている。
【０００７】
【発明が解決しようとする課題】ところで、このような
計時装置においては、発振中に発振器のドレイン側の容
量を変化させるため、変化量であるコンデンサＣｄｄの
容量Ｃ０が大きいと発振器の発振安定性が低下する場合
がある。このため、発振器の発振安定性を維持するため
にはコンデンサＣｄｄの容量Ｃ０を小さくする必要があ
る。しかし、コンデンサＣｄｄの容量Ｃ０を小さくする
と、発振パルスの周波数の調整範囲（ｄＦ）が狭くなる
問題がある。このことは、発振パルスの周波数を設定周
波数に補正できる温度範囲が狭くなることを意味する。
一方、発振パルスの周波数を正確に設定周波数に補正す
るためには、周波数の高い信号に基づいてスイッチのオ
ン／オフの比率を細かく制御する方法が考えられる。し
かし、周波数の高い信号を使用するとシステム消費電流
が増加するため、システム消費電流の観点から発振パル
スの周波数を正確に設定周波数に補正できない場合があ
る。
計時装置においては、発振中に発振器のドレイン側の容
量を変化させるため、変化量であるコンデンサＣｄｄの
容量Ｃ０が大きいと発振器の発振安定性が低下する場合
がある。このため、発振器の発振安定性を維持するため
にはコンデンサＣｄｄの容量Ｃ０を小さくする必要があ
る。しかし、コンデンサＣｄｄの容量Ｃ０を小さくする
と、発振パルスの周波数の調整範囲（ｄＦ）が狭くなる
問題がある。このことは、発振パルスの周波数を設定周
波数に補正できる温度範囲が狭くなることを意味する。
一方、発振パルスの周波数を正確に設定周波数に補正す
るためには、周波数の高い信号に基づいてスイッチのオ
ン／オフの比率を細かく制御する方法が考えられる。し
かし、周波数の高い信号を使用するとシステム消費電流
が増加するため、システム消費電流の観点から発振パル
スの周波数を正確に設定周波数に補正できない場合があ
る。
【０００８】そこで本発明の目的は、発振安定性を低下
させることなく発振パルスの周波数を広い範囲で調整で
き、かつ、低消費電流で正確に希望の周波数に調整する
ことができる発振器、この発振器の制御方法及びこの発
振器を具備する計時装置を提供することを目的とする。
させることなく発振パルスの周波数を広い範囲で調整で
き、かつ、低消費電流で正確に希望の周波数に調整する
ことができる発振器、この発振器の制御方法及びこの発
振器を具備する計時装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明における発振器、
発振器の制御方法及び計時装置は、上記課題を解決する
ため、請求項１記載の構成は、予め設定された容量に対
応する基準周波数の発振パルスを出力する発振手段と、
ｎ個（ｎ：２以上の整数）のコンデンサと、前記発振パ
ルスの設定すべき周波数と前記基準周波数との差に対応
する前記発振手段の容量に基づいて、前記容量に相当す
るｋ個（０≦ｋ≦ｎ）の前記コンデンサを前記発振手段
に接続し、または切り離す接続制御手段とを備え、前記
接続制御手段は、前記ｋ個のコンデンサを前記発振手段
に接続する場合、または切り離す場合、予め設定した単
位時間内における前記発振手段の容量の変化量が予め設
定した設定値以下となるように制御することを特徴とし
ている。
発振器の制御方法及び計時装置は、上記課題を解決する
ため、請求項１記載の構成は、予め設定された容量に対
応する基準周波数の発振パルスを出力する発振手段と、
ｎ個（ｎ：２以上の整数）のコンデンサと、前記発振パ
ルスの設定すべき周波数と前記基準周波数との差に対応
する前記発振手段の容量に基づいて、前記容量に相当す
るｋ個（０≦ｋ≦ｎ）の前記コンデンサを前記発振手段
に接続し、または切り離す接続制御手段とを備え、前記
接続制御手段は、前記ｋ個のコンデンサを前記発振手段
に接続する場合、または切り離す場合、予め設定した単
位時間内における前記発振手段の容量の変化量が予め設
定した設定値以下となるように制御することを特徴とし
ている。
【００１０】請求項２記載の構成は、予め設定された容
量に対応する基準周波数の発振パルスを出力する発振手
段と、同一の容量を有するｎ個（ｎ：２以上の整数）の
コンデンサと、前記発振パルスの設定すべき周波数と前
記基準周波数との差に対応する前記発振手段の容量に基
づいて、前記容量に相当するｋ個（０≦ｋ≦ｎ）の前記
コンデンサを前記発振手段に接続し、または切り離す接
続制御手段とを備え、前記接続制御手段は、前記ｋ個の
コンデンサを前記発振手段に接続する場合、または切り
離す場合、予め設定した単位時間内における前記発振手
段の容量の変化量が予め設定した設定値以下となるよう
に制御することを特徴としている。
量に対応する基準周波数の発振パルスを出力する発振手
段と、同一の容量を有するｎ個（ｎ：２以上の整数）の
コンデンサと、前記発振パルスの設定すべき周波数と前
記基準周波数との差に対応する前記発振手段の容量に基
づいて、前記容量に相当するｋ個（０≦ｋ≦ｎ）の前記
コンデンサを前記発振手段に接続し、または切り離す接
続制御手段とを備え、前記接続制御手段は、前記ｋ個の
コンデンサを前記発振手段に接続する場合、または切り
離す場合、予め設定した単位時間内における前記発振手
段の容量の変化量が予め設定した設定値以下となるよう
に制御することを特徴としている。
【００１１】請求項３記載の構成は、請求項２記載の発
振器において、前記接続制御手段は、各ビットの値が前
記ｎ個のコンデンサにそれぞれ対応するｎビットのシフ
トレジスタと、前記ｎビットのうち、ｋ個のビットのビ
ットデータを予め定めた所定の値とする値設定手段と、
を備え、前記シフトレジスタのシフトクロックのクロッ
ク周期を前記単位時間として前記ビットの値が前記所定
の値である場合に当該ビットに対応するコンデンサを前
記発振手段に接続し、または切り離すことを特徴として
いる。
振器において、前記接続制御手段は、各ビットの値が前
記ｎ個のコンデンサにそれぞれ対応するｎビットのシフ
トレジスタと、前記ｎビットのうち、ｋ個のビットのビ
ットデータを予め定めた所定の値とする値設定手段と、
を備え、前記シフトレジスタのシフトクロックのクロッ
ク周期を前記単位時間として前記ビットの値が前記所定
の値である場合に当該ビットに対応するコンデンサを前
記発振手段に接続し、または切り離すことを特徴として
いる。
【００１２】請求項４記載の構成は、予め設定された容
量に対応する基準周波数の発振パルスを出力する発振手
段と、基準容量値をＣ0とした場合に、第ｋコンデンサ
の容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントするとともに、
前記カウント値のｋ桁目の値に応じて前記第ｋコンデン
サを前記発振手段に接続し、または切り離す接続制御手
段と、を備え、前記接続制御手段は、予め設定した単位
時間毎に前記カウント値を更新して前記単位時間内にお
ける前記発振手段の容量の変化量が予め設定した設定値
以下となるように制御することを特徴としている。
量に対応する基準周波数の発振パルスを出力する発振手
段と、基準容量値をＣ0とした場合に、第ｋコンデンサ
の容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントするとともに、
前記カウント値のｋ桁目の値に応じて前記第ｋコンデン
サを前記発振手段に接続し、または切り離す接続制御手
段と、を備え、前記接続制御手段は、予め設定した単位
時間毎に前記カウント値を更新して前記単位時間内にお
ける前記発振手段の容量の変化量が予め設定した設定値
以下となるように制御することを特徴としている。
【００１３】請求項５記載の構成は、請求項４記載の発
振器において、前記接続制御手段は、カウントクロック
のクロック周期を基準にして前記カウント値をアップカ
ウントまたはダウンカウントするとともに、前記カウン
ト値のｋ桁目の値が前記第ｋコンデンサに対応するｎ桁
の２進アップダウンカウンタと、前記カウント値の目標
を前記容量を前記基準容量値で除算した値に設定する値
設定手段と、を備え、前記カウントクロックのクロック
周期を前記単位時間として前記カウント値の各桁に対応
するコンデンサを前記発振手段に接続し、または切り離
すことを特徴としている。
振器において、前記接続制御手段は、カウントクロック
のクロック周期を基準にして前記カウント値をアップカ
ウントまたはダウンカウントするとともに、前記カウン
ト値のｋ桁目の値が前記第ｋコンデンサに対応するｎ桁
の２進アップダウンカウンタと、前記カウント値の目標
を前記容量を前記基準容量値で除算した値に設定する値
設定手段と、を備え、前記カウントクロックのクロック
周期を前記単位時間として前記カウント値の各桁に対応
するコンデンサを前記発振手段に接続し、または切り離
すことを特徴としている。
【００１４】請求項６記載の構成は、予め設定された容
量に対応する基準周波数の発振パルスを出力する発振手
段と、基準容量値をＣ0とした場合に、第ｋコンデンサ
の容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントし、前記カウン
ト値の（ｋ＋α）桁目（α：１以上の整数）の値に応じ
て第（ｋ＋α）コンデンサを前記発振手段に接続し、ま
たは切り離すとともに、前記発振手段が出力可能な周波
数と前記設定すべき周波数との差に基づくタイミング
で、前記第１コンデンサから第αコンデンサをそれぞれ
独立に前記発振手段に接続し、または切り離す接続制御
手段と、を備え、前記接続制御手段は、予め設定した単
位時間毎に前記カウント値を更新して前記単位時間内に
おける前記発振器の容量の変化量が予め設定した設定値
以下となるように制御することを特徴としている。
量に対応する基準周波数の発振パルスを出力する発振手
段と、基準容量値をＣ0とした場合に、第ｋコンデンサ
の容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントし、前記カウン
ト値の（ｋ＋α）桁目（α：１以上の整数）の値に応じ
て第（ｋ＋α）コンデンサを前記発振手段に接続し、ま
たは切り離すとともに、前記発振手段が出力可能な周波
数と前記設定すべき周波数との差に基づくタイミング
で、前記第１コンデンサから第αコンデンサをそれぞれ
独立に前記発振手段に接続し、または切り離す接続制御
手段と、を備え、前記接続制御手段は、予め設定した単
位時間毎に前記カウント値を更新して前記単位時間内に
おける前記発振器の容量の変化量が予め設定した設定値
以下となるように制御することを特徴としている。
【００１５】請求項７記載の構成は、予め設定された容
量に対応する基準周波数の発振パルスを出力する発振回
路と、ｎ個（ｎ：２以上の整数）のコンデンサと、を有
する発振器の制御方法において、前記発振パルスの設定
すべき周波数と前記基準周波数との差に対応する前記発
振回路の容量に基づいて、前記容量に相当するｋ個（０
≦ｋ≦ｎ）の前記コンデンサを前記発振回路に接続し、
または切り離す接続制御工程を有し、前記接続制御工程
は、前記ｋ個のコンデンサを前記発振回路に接続する場
合、または切り離す場合、予め設定した単位時間内にお
ける前記発振回路の容量の変化量が予め設定した設定値
以下となるように制御することを特徴としている。
量に対応する基準周波数の発振パルスを出力する発振回
路と、ｎ個（ｎ：２以上の整数）のコンデンサと、を有
する発振器の制御方法において、前記発振パルスの設定
すべき周波数と前記基準周波数との差に対応する前記発
振回路の容量に基づいて、前記容量に相当するｋ個（０
≦ｋ≦ｎ）の前記コンデンサを前記発振回路に接続し、
または切り離す接続制御工程を有し、前記接続制御工程
は、前記ｋ個のコンデンサを前記発振回路に接続する場
合、または切り離す場合、予め設定した単位時間内にお
ける前記発振回路の容量の変化量が予め設定した設定値
以下となるように制御することを特徴としている。
【００１６】請求項８記載の構成は、予め設定された容
量に対応する基準周波数の発振パルスを出力する発振回
路と、同一の容量を有するｎ個（ｎ：２以上の整数）の
コンデンサと、を有する発振器の制御方法において、前
記発振パルスの設定すべき周波数と前記基準周波数との
差に対応する前記発振回路の容量に基づいて、前記容量
に相当するｋ個（０≦ｋ≦ｎ）の前記コンデンサを前記
発振回路に接続し、または切り離す接続制御工程を有
し、前記接続制御工程は、前記ｋ個のコンデンサを前記
発振回路に接続する場合、または切り離す場合、予め設
定した単位時間内における前記発振回路の容量の変化量
が予め設定した設定値以下となるように制御することを
特徴としている。
量に対応する基準周波数の発振パルスを出力する発振回
路と、同一の容量を有するｎ個（ｎ：２以上の整数）の
コンデンサと、を有する発振器の制御方法において、前
記発振パルスの設定すべき周波数と前記基準周波数との
差に対応する前記発振回路の容量に基づいて、前記容量
に相当するｋ個（０≦ｋ≦ｎ）の前記コンデンサを前記
発振回路に接続し、または切り離す接続制御工程を有
し、前記接続制御工程は、前記ｋ個のコンデンサを前記
発振回路に接続する場合、または切り離す場合、予め設
定した単位時間内における前記発振回路の容量の変化量
が予め設定した設定値以下となるように制御することを
特徴としている。
【００１７】請求項９記載の構成は、予め設定された容
量に対応する基準周波数の発振パルスを出力する発振回
路と、基準容量値をＣ0とした場合に、第ｋコンデンサ
の容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
を有する発振器の制御方法において、前記発振パルスの
設定すべき周波数と前記基準周波数との差に対応する前
記発振回路の容量に基づいて、ｎ桁の２進数で表される
カウント値が前記容量を前記基準容量値で除算した値に
相当するまでカウントするとともに、前記カウント値の
ｋ桁目の値に応じて前記第ｋコンデンサを前記発振回路
に接続し、または切り離す接続制御工程を有し、前記接
続制御工程は、予め設定した単位時間毎に前記カウント
値を更新して前記単位時間内における前記発振回路の容
量の変化量が予め設定した設定値以下となるように制御
することを特徴としている。
量に対応する基準周波数の発振パルスを出力する発振回
路と、基準容量値をＣ0とした場合に、第ｋコンデンサ
の容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
を有する発振器の制御方法において、前記発振パルスの
設定すべき周波数と前記基準周波数との差に対応する前
記発振回路の容量に基づいて、ｎ桁の２進数で表される
カウント値が前記容量を前記基準容量値で除算した値に
相当するまでカウントするとともに、前記カウント値の
ｋ桁目の値に応じて前記第ｋコンデンサを前記発振回路
に接続し、または切り離す接続制御工程を有し、前記接
続制御工程は、予め設定した単位時間毎に前記カウント
値を更新して前記単位時間内における前記発振回路の容
量の変化量が予め設定した設定値以下となるように制御
することを特徴としている。
【００１８】請求項１０記載の構成は、予め設定された
容量に対応する基準周波数の発振パルスを出力する発振
回路と、基準容量値をＣ0とした場合に、第ｋコンデン
サの容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
を有する発振器の制御方法において、前記発振パルスの
設定すべき周波数と前記基準周波数との差に対応する前
記発振回路の容量に基づいて、ｎ桁の２進数で表される
カウント値が前記容量を前記基準容量値で除算した値に
相当するまでカウントし、前記カウント値の（ｋ＋α）
桁目（α：１以上の整数）の値に応じて第（ｋ＋α）コ
ンデンサを前記発振回路に接続し、または切り離すとと
もに、前記発振回路が出力可能な周波数と前記設定すべ
き周波数の差に基づくタイミングで、前記第１コンデン
サから第αコンデンサを前記発振回路に接続し、または
切り離す接続制御工程を有し、前記接続制御工程は、予
め設定した単位時間毎に前記カウント値を更新して前記
単位時間内における前記発振回路の容量の変化量が予め
設定した設定値以下となるように制御することを特徴と
している。
容量に対応する基準周波数の発振パルスを出力する発振
回路と、基準容量値をＣ0とした場合に、第ｋコンデン
サの容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
を有する発振器の制御方法において、前記発振パルスの
設定すべき周波数と前記基準周波数との差に対応する前
記発振回路の容量に基づいて、ｎ桁の２進数で表される
カウント値が前記容量を前記基準容量値で除算した値に
相当するまでカウントし、前記カウント値の（ｋ＋α）
桁目（α：１以上の整数）の値に応じて第（ｋ＋α）コ
ンデンサを前記発振回路に接続し、または切り離すとと
もに、前記発振回路が出力可能な周波数と前記設定すべ
き周波数の差に基づくタイミングで、前記第１コンデン
サから第αコンデンサを前記発振回路に接続し、または
切り離す接続制御工程を有し、前記接続制御工程は、予
め設定した単位時間毎に前記カウント値を更新して前記
単位時間内における前記発振回路の容量の変化量が予め
設定した設定値以下となるように制御することを特徴と
している。
【００１９】請求項１１記載の構成は、発振器より出力
される発振パルスに基づいて計時を行う計時装置におい
て、予め設定された容量に対応する基準周波数の発振パ
ルスを出力する発振手段と、ｎ個（ｎ：２以上の整数）
のコンデンサと、前記発振パルスの設定すべき周波数と
前記基準周波数との差に対応する前記発振手段の容量に
基づいて、前記容量に相当するｋ個（０≦ｋ≦ｎ）の前
記コンデンサを前記発振手段に接続し、または切り離す
接続制御手段とを備え、前記接続制御手段は、前記ｋ個
のコンデンサを前記発振手段に接続する場合、または切
り離す場合、予め設定した単位時間内における前記発振
手段の容量の変化量が予め設定した設定値以下となるよ
うに制御することを特徴としている。
される発振パルスに基づいて計時を行う計時装置におい
て、予め設定された容量に対応する基準周波数の発振パ
ルスを出力する発振手段と、ｎ個（ｎ：２以上の整数）
のコンデンサと、前記発振パルスの設定すべき周波数と
前記基準周波数との差に対応する前記発振手段の容量に
基づいて、前記容量に相当するｋ個（０≦ｋ≦ｎ）の前
記コンデンサを前記発振手段に接続し、または切り離す
接続制御手段とを備え、前記接続制御手段は、前記ｋ個
のコンデンサを前記発振手段に接続する場合、または切
り離す場合、予め設定した単位時間内における前記発振
手段の容量の変化量が予め設定した設定値以下となるよ
うに制御することを特徴としている。
【００２０】請求項１２記載の構成は、発振器より出力
される発振パルスに基づいて計時を行う計時装置におい
て、予め設定された容量に対応する基準周波数の発振パ
ルスを出力する発振手段と、同一の容量を有するｎ個
（ｎ：２以上の整数）のコンデンサと、前記発振パルス
の設定すべき周波数と前記基準周波数との差に対応する
前記発振手段の容量に基づいて、前記容量に相当するｋ
個（０≦ｋ≦ｎ）の前記コンデンサを前記発振手段に接
続し、または切り離す接続制御手段とを備え、前記接続
制御手段は、前記ｋ個のコンデンサを前記発振手段に接
続する場合、または切り離す場合、予め設定した単位時
間内における前記発振手段の容量の変化量が予め設定し
た設定値以下となるように制御することを特徴としてい
る。
される発振パルスに基づいて計時を行う計時装置におい
て、予め設定された容量に対応する基準周波数の発振パ
ルスを出力する発振手段と、同一の容量を有するｎ個
（ｎ：２以上の整数）のコンデンサと、前記発振パルス
の設定すべき周波数と前記基準周波数との差に対応する
前記発振手段の容量に基づいて、前記容量に相当するｋ
個（０≦ｋ≦ｎ）の前記コンデンサを前記発振手段に接
続し、または切り離す接続制御手段とを備え、前記接続
制御手段は、前記ｋ個のコンデンサを前記発振手段に接
続する場合、または切り離す場合、予め設定した単位時
間内における前記発振手段の容量の変化量が予め設定し
た設定値以下となるように制御することを特徴としてい
る。
【００２１】請求項１３記載の構成は、請求項１２記載
の計時装置において、前記接続制御手段は、各ビットの
値が前記ｎ個のコンデンサにそれぞれ対応するｎビット
のシフトレジスタと、前記ｎビットのうち、ｋ個のビッ
トのビットデータを予め定めた所定の値とする値設定手
段と、を備え、前記シフトレジスタのシフトクロックの
クロック周期を前記単位時間として前記ビットの値が前
記所定の値である場合に当該ビットに対応するコンデン
サを前記発振手段に接続し、または切り離すことを特徴
としている。
の計時装置において、前記接続制御手段は、各ビットの
値が前記ｎ個のコンデンサにそれぞれ対応するｎビット
のシフトレジスタと、前記ｎビットのうち、ｋ個のビッ
トのビットデータを予め定めた所定の値とする値設定手
段と、を備え、前記シフトレジスタのシフトクロックの
クロック周期を前記単位時間として前記ビットの値が前
記所定の値である場合に当該ビットに対応するコンデン
サを前記発振手段に接続し、または切り離すことを特徴
としている。
【００２２】請求項１４記載の構成は、発振器より出力
される発振パルスに基づいて計時を行う計時装置におい
て、予め設定された容量に対応する基準周波数の発振パ
ルスを出力する発振手段と、基準容量値をＣ0とした場
合に、第ｋコンデンサの容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントするとともに、
前記カウント値のｋ桁目の値に応じて前記第ｋコンデン
サを前記発振手段に接続し、または切り離す接続制御手
段と、を備え、前記接続制御手段は、予め設定した単位
時間毎に前記カウント値を更新して前記単位時間内にお
ける前記発振手段の容量の変化量が予め設定した設定値
以下となるように制御することを特徴としている。
される発振パルスに基づいて計時を行う計時装置におい
て、予め設定された容量に対応する基準周波数の発振パ
ルスを出力する発振手段と、基準容量値をＣ0とした場
合に、第ｋコンデンサの容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントするとともに、
前記カウント値のｋ桁目の値に応じて前記第ｋコンデン
サを前記発振手段に接続し、または切り離す接続制御手
段と、を備え、前記接続制御手段は、予め設定した単位
時間毎に前記カウント値を更新して前記単位時間内にお
ける前記発振手段の容量の変化量が予め設定した設定値
以下となるように制御することを特徴としている。
【００２３】請求項１５記載の構成は、請求項１４記載
の計時装置において、前記接続制御手段は、カウントク
ロックのクロック周期を基準にして前記カウント値をア
ップカウントまたはダウンカウントするとともに、前記
カウント値のｋ桁目の値が前記第ｋコンデンサに対応す
るｎ桁の２進アップダウンカウンタと、前記カウント値
の目標を前記容量の差を前記基準容量値で除算した値に
設定するする値設定手段と、を備え、前記カウントクロ
ックのクロック周期を前記単位時間として前記カウント
値の各桁に対応するコンデンサを前記発振手段に接続
し、または切り離すことを特徴としている。
の計時装置において、前記接続制御手段は、カウントク
ロックのクロック周期を基準にして前記カウント値をア
ップカウントまたはダウンカウントするとともに、前記
カウント値のｋ桁目の値が前記第ｋコンデンサに対応す
るｎ桁の２進アップダウンカウンタと、前記カウント値
の目標を前記容量の差を前記基準容量値で除算した値に
設定するする値設定手段と、を備え、前記カウントクロ
ックのクロック周期を前記単位時間として前記カウント
値の各桁に対応するコンデンサを前記発振手段に接続
し、または切り離すことを特徴としている。
【００２４】請求項１６記載の構成は、発振器より出力
される発振パルスに基づいて計時を行う計時装置におい
て、予め設定された容量に対応する基準周波数の発振パ
ルスを出力する発振手段と、基準容量値をＣ0とした場
合に、第ｋコンデンサの容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントし、前記カウン
ト値の（ｋ＋α）桁目（α：１以上の整数）の値に応じ
て第（ｋ＋α）コンデンサを前記発振手段に接続し、ま
たは切り離すとともに、前記発振手段が出力可能な周波
数と前記設定すべき周波数の差に基づくタイミングで、
前記第１コンデンサから第αコンデンサをそれぞれ独立
に前記発振手段に接続し、または切り離す接続制御手段
と、を備え、前記接続制御手段は、予め設定した単位時
間毎に前記カウント値を更新して前記単位時間内におけ
る前記発振器の容量の変化量が予め設定した設定値以下
となるように制御することを特徴としている。
される発振パルスに基づいて計時を行う計時装置におい
て、予め設定された容量に対応する基準周波数の発振パ
ルスを出力する発振手段と、基準容量値をＣ0とした場
合に、第ｋコンデンサの容量が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントし、前記カウン
ト値の（ｋ＋α）桁目（α：１以上の整数）の値に応じ
て第（ｋ＋α）コンデンサを前記発振手段に接続し、ま
たは切り離すとともに、前記発振手段が出力可能な周波
数と前記設定すべき周波数の差に基づくタイミングで、
前記第１コンデンサから第αコンデンサをそれぞれ独立
に前記発振手段に接続し、または切り離す接続制御手段
と、を備え、前記接続制御手段は、予め設定した単位時
間毎に前記カウント値を更新して前記単位時間内におけ
る前記発振器の容量の変化量が予め設定した設定値以下
となるように制御することを特徴としている。
【００２５】請求項１７記載の構成は、請求項１１乃至
請求項１５のいずれかに記載の計時装置において、前記
接続制御手段は、検出した温度に基づいて前記容量の差
を定めることを特徴としている。
請求項１５のいずれかに記載の計時装置において、前記
接続制御手段は、検出した温度に基づいて前記容量の差
を定めることを特徴としている。
【００２６】請求項１８記載の構成は、請求項１６記載
の計時装置において、前記接続制御手段は、検出した温
度に基づいて前記カウント値をカウントするとともに、
前記検出した温度に基づいて予め設定した所定期間にお
ける前記発振パルスの周波数が前記設定すべき周波数と
なるように前記タイミングを定めることを特徴としてい
る。
の計時装置において、前記接続制御手段は、検出した温
度に基づいて前記カウント値をカウントするとともに、
前記検出した温度に基づいて予め設定した所定期間にお
ける前記発振パルスの周波数が前記設定すべき周波数と
なるように前記タイミングを定めることを特徴としてい
る。
【００２７】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施形態について説明する。
発明の実施形態について説明する。
【００２８】（１） 第１実施形態 （１−１） 第１実施形態の構成 図１は、本発明の第１実施形態に係る計時装置のブロッ
ク図である。この計時装置１０は、発振器１２と、補正
データ発生回路１７と、制御回路１８が異なる点を除い
て従来の計時装置１と同様であるため、同様の部分は同
一の番号を付して示し、その詳細な説明を援用する。
ク図である。この計時装置１０は、発振器１２と、補正
データ発生回路１７と、制御回路１８が異なる点を除い
て従来の計時装置１と同様であるため、同様の部分は同
一の番号を付して示し、その詳細な説明を援用する。
【００２９】図２は、発振器１２の回路図である。発振
器１２は、前述した従来の発振器２の容量Ｃ０のコンデ
ンサＣｄｄとスイッチＳＷに代えて、それぞれ容量Ｃ１
のｎ個（ｎ≧２）のコンデンサＣＡ１〜ＣＡｎとスイッ
チＳＷ１〜ＳＷｎが設けられて構成される。コンデンサ
ＣＡ１〜ＣＡｎは、それぞれスイッチＳＷ１〜ＳＷｎを
介してドレイン側のコンデンサＣｄに並列接続される。
ここで、コンデンサＣＡ１〜ＣＡｎの各容量Ｃ１は、従
来の発振器２のコンデンサＣｄｄの容量Ｃ０に比して小
さい同一の容量であり、具体的には、容量Ｃ１として
は、例えば発振器１２のドレイン側のコンデンサＣｄｄ
に加算した時の発振器１２の容量の変化が発振器１２の
発振安定性に影響を与えない程度の大きさの容量であ
る。
器１２は、前述した従来の発振器２の容量Ｃ０のコンデ
ンサＣｄｄとスイッチＳＷに代えて、それぞれ容量Ｃ１
のｎ個（ｎ≧２）のコンデンサＣＡ１〜ＣＡｎとスイッ
チＳＷ１〜ＳＷｎが設けられて構成される。コンデンサ
ＣＡ１〜ＣＡｎは、それぞれスイッチＳＷ１〜ＳＷｎを
介してドレイン側のコンデンサＣｄに並列接続される。
ここで、コンデンサＣＡ１〜ＣＡｎの各容量Ｃ１は、従
来の発振器２のコンデンサＣｄｄの容量Ｃ０に比して小
さい同一の容量であり、具体的には、容量Ｃ１として
は、例えば発振器１２のドレイン側のコンデンサＣｄｄ
に加算した時の発振器１２の容量の変化が発振器１２の
発振安定性に影響を与えない程度の大きさの容量であ
る。
【００３０】発振器１２は、制御回路１８より出力され
る制御信号Ｓ１〜ＳｎによりスイッチＳＷ１〜ＳＷｎが
それぞれ制御され、コンデンサＣＡ１〜ＣＡｎの接続状
態によって発振器１２のドレイン側の容量が変化するよ
うになっている。すなわち、発振器１２は、コンデンサ
ＣＡ１〜ＣＡｎがコンデンサＣｄに対して並列に配置さ
れているため、例えばｋ個のコンデンサがスイッチによ
りコンデンサＣｄに接続されている場合には、コンデン
サＣｄの容量とコンデンサＣＡ１〜ＣＡｎの容量ｋ・Ｃ
１の加算値がドレイン側の容量になる。ここで、ｋは、
スイッチＳＷ１〜ＳＷｎのうちオンにされたスイッチの
数であり、１からｎの整数である。
る制御信号Ｓ１〜ＳｎによりスイッチＳＷ１〜ＳＷｎが
それぞれ制御され、コンデンサＣＡ１〜ＣＡｎの接続状
態によって発振器１２のドレイン側の容量が変化するよ
うになっている。すなわち、発振器１２は、コンデンサ
ＣＡ１〜ＣＡｎがコンデンサＣｄに対して並列に配置さ
れているため、例えばｋ個のコンデンサがスイッチによ
りコンデンサＣｄに接続されている場合には、コンデン
サＣｄの容量とコンデンサＣＡ１〜ＣＡｎの容量ｋ・Ｃ
１の加算値がドレイン側の容量になる。ここで、ｋは、
スイッチＳＷ１〜ＳＷｎのうちオンにされたスイッチの
数であり、１からｎの整数である。
【００３１】図３は、発振器１２の発振パルスＰの周波
数と温度の関係を示す特性曲線図である。すなわち、発
振器１２の発振パルスＰは、スイッチＳＷ１〜ＳＷｎの
うちｋ個のスイッチをオンにした場合には、上述したよ
うに温度に応じて周波数ｆｋが変化し、かつ、オンにし
たスイッチの数ｋに比例してドレイン側の容量が大きく
なるため、周波数ｆｋが低くなる。従って、発振器１２
は、ある温度において、スイッチＳＷ１〜ＳＷｎを全て
オフにした時の発振パルスＰの周波数ｆ０と、スイッチ
ＳＷ１〜ＳＷｎを全てオンにした時の発振パルスＰの周
波数ｆｎとの間の周波数範囲でｎ＋１種類の周波数の発
振パルスＰを選択的に出力できるようになっている。こ
の場合、発振器１２は、温度ｔk及び温度ｔ2n-kの時に
設定周波数Ｆの発振パルスＰを出力できるため、温度ｔ
0〜温度ｔ2nの範囲内では、設定周波数Ｆと同一又はほ
ぼ同一の周波数の発振パルスＰを出力できるようになっ
ている。
数と温度の関係を示す特性曲線図である。すなわち、発
振器１２の発振パルスＰは、スイッチＳＷ１〜ＳＷｎの
うちｋ個のスイッチをオンにした場合には、上述したよ
うに温度に応じて周波数ｆｋが変化し、かつ、オンにし
たスイッチの数ｋに比例してドレイン側の容量が大きく
なるため、周波数ｆｋが低くなる。従って、発振器１２
は、ある温度において、スイッチＳＷ１〜ＳＷｎを全て
オフにした時の発振パルスＰの周波数ｆ０と、スイッチ
ＳＷ１〜ＳＷｎを全てオンにした時の発振パルスＰの周
波数ｆｎとの間の周波数範囲でｎ＋１種類の周波数の発
振パルスＰを選択的に出力できるようになっている。こ
の場合、発振器１２は、温度ｔk及び温度ｔ2n-kの時に
設定周波数Ｆの発振パルスＰを出力できるため、温度ｔ
0〜温度ｔ2nの範囲内では、設定周波数Ｆと同一又はほ
ぼ同一の周波数の発振パルスＰを出力できるようになっ
ている。
【００３２】補正データ発生回路１７は、図示しない温
度センサが接続され、検出した温度に基づいて発振パル
スＰの周波数を設定周波数Ｆに補正するための補正デー
タＤＨを制御回路１８に出力する。すなわち、補正デー
タ発生回路１７は、例えば所定サンプリング間隔で温度
センサの出力値が入力され、予め保持している温度補償
データに基づき、発振パルスＰの周波数を設定周波数Ｆ
に補正するためにオンにするスイッチＳＷ１〜ＳＷｎの
数を指示する補正データＤＨを出力する。より具体的に
は、補正データＤＨは、オンにするスイッチＳＷ１〜Ｓ
Ｗｎの数がｋ個の場合、時間ｋＴだけ出力レベルがＨｉ
のデータであり、Ｔは、発振パルスＰの１周期である。
度センサが接続され、検出した温度に基づいて発振パル
スＰの周波数を設定周波数Ｆに補正するための補正デー
タＤＨを制御回路１８に出力する。すなわち、補正デー
タ発生回路１７は、例えば所定サンプリング間隔で温度
センサの出力値が入力され、予め保持している温度補償
データに基づき、発振パルスＰの周波数を設定周波数Ｆ
に補正するためにオンにするスイッチＳＷ１〜ＳＷｎの
数を指示する補正データＤＨを出力する。より具体的に
は、補正データＤＨは、オンにするスイッチＳＷ１〜Ｓ
Ｗｎの数がｋ個の場合、時間ｋＴだけ出力レベルがＨｉ
のデータであり、Ｔは、発振パルスＰの１周期である。
【００３３】図４は、制御回路１８を具体的に示す図で
ある。制御回路１８は、シフトレジスタにより構成さ
れ、補正データＤＨに基づき各スイッチＳＷ１〜ＳＷｎ
を制御するための制御信号Ｓ１〜Ｓｎを生成して、各ス
イッチＳＷ１〜ＳＷｎの制御をする。
ある。制御回路１８は、シフトレジスタにより構成さ
れ、補正データＤＨに基づき各スイッチＳＷ１〜ＳＷｎ
を制御するための制御信号Ｓ１〜Ｓｎを生成して、各ス
イッチＳＷ１〜ＳＷｎの制御をする。
【００３４】（１−２） 第１実施形態の動作 次に、上記構成の計時装置１０の動作について説明す
る。計時装置１０においては、補正データ発生回路１７
により温度に応じて発振パルスＰの周波数を設定周波数
Ｆに補正するための補正データＤＨが生成される。そし
て、補正データＤＨは、制御回路１８により出力レベル
が判定され、出力レベルに応じて各スイッチＳＷ１〜Ｓ
Ｗｎを制御するための制御信号Ｓ１〜Ｓｎが生成され
る。すなわち、図５（Ａ）に、制御信号Ｓ１〜Ｓｎのタ
イミングチャートを示すように、補正データＤＨは、制
御回路１８により発振パルスＰの１周期毎に出力レベル
が判定され、補正データＤＨが「Ｈｉ」レベルの場合に
は、スイッチＳＷ１をオンにすべく「Ｈｉ」レベルの制
御信号Ｓ１が出力されるのに対し、補正データＤＨが
「Ｌｏ」レベルの場合には、スイッチＳＷ１をオフにす
べく「Ｌｏ」レベルの制御信号Ｓ１が出力される。そし
て、この制御信号Ｓ１は、制御回路１８により発振パル
スＰの１周期毎に順次シフトされて各スイッチＳＷ１〜
ＳＷｎに制御信号Ｓ１〜Ｓｎとして順次出力される。
る。計時装置１０においては、補正データ発生回路１７
により温度に応じて発振パルスＰの周波数を設定周波数
Ｆに補正するための補正データＤＨが生成される。そし
て、補正データＤＨは、制御回路１８により出力レベル
が判定され、出力レベルに応じて各スイッチＳＷ１〜Ｓ
Ｗｎを制御するための制御信号Ｓ１〜Ｓｎが生成され
る。すなわち、図５（Ａ）に、制御信号Ｓ１〜Ｓｎのタ
イミングチャートを示すように、補正データＤＨは、制
御回路１８により発振パルスＰの１周期毎に出力レベル
が判定され、補正データＤＨが「Ｈｉ」レベルの場合に
は、スイッチＳＷ１をオンにすべく「Ｈｉ」レベルの制
御信号Ｓ１が出力されるのに対し、補正データＤＨが
「Ｌｏ」レベルの場合には、スイッチＳＷ１をオフにす
べく「Ｌｏ」レベルの制御信号Ｓ１が出力される。そし
て、この制御信号Ｓ１は、制御回路１８により発振パル
スＰの１周期毎に順次シフトされて各スイッチＳＷ１〜
ＳＷｎに制御信号Ｓ１〜Ｓｎとして順次出力される。
【００３５】このようにして制御信号Ｓ１〜Ｓｎが各ス
イッチＳＷ１〜ＳＷｎに出力されると、図５（Ｂ）に、
発振器１２のドレイン側の容量のタイミングチャートを
示すように、補正データＤＨが「Ｈｉ」レベルの場合に
は、制御回路１８により発振パルスＰの１周期毎にスイ
ッチＳＷ１〜ＳＷｎが順次オンにされ、発振パルスＰの
１周期毎に容量Ｃ１が発振器１２のドレイン側の容量に
加算される。これに対して、補正データＤＨが「Ｌｏ」
レベルの場合には、制御回路１８により発振パルスＰの
１周期毎にスイッチＳＷ１〜ＳＷｎが順次オフにされ、
発振パルスＰの１周期毎に容量Ｃ１が発振器１２のドレ
イン側の容量から減算される。このとき、発振器１２よ
り出力される発振パルスＰは、発振パルスＰの１周期毎
に周波数が変化し、ドレイン側の容量が設定周波数Ｆの
発振パルスＰを出力可能な値になると、制御回路１８に
より、例えば、発振パルスＰによるシフトを停止する等
の方法で、その状態に維持できるようにスイッチＳＷ１
〜ＳＷｎが制御される。なお、スイッチＳＷ１〜ＳＷｎ
の状態を維持する方法には、発振パルスＰによるシフト
を停止する方法に限らず、オンしているスイッチの数が
一定となるような補正データＤＨを補正データ発生回路
１７が出力する等の方法を広く適用することができる。
イッチＳＷ１〜ＳＷｎに出力されると、図５（Ｂ）に、
発振器１２のドレイン側の容量のタイミングチャートを
示すように、補正データＤＨが「Ｈｉ」レベルの場合に
は、制御回路１８により発振パルスＰの１周期毎にスイ
ッチＳＷ１〜ＳＷｎが順次オンにされ、発振パルスＰの
１周期毎に容量Ｃ１が発振器１２のドレイン側の容量に
加算される。これに対して、補正データＤＨが「Ｌｏ」
レベルの場合には、制御回路１８により発振パルスＰの
１周期毎にスイッチＳＷ１〜ＳＷｎが順次オフにされ、
発振パルスＰの１周期毎に容量Ｃ１が発振器１２のドレ
イン側の容量から減算される。このとき、発振器１２よ
り出力される発振パルスＰは、発振パルスＰの１周期毎
に周波数が変化し、ドレイン側の容量が設定周波数Ｆの
発振パルスＰを出力可能な値になると、制御回路１８に
より、例えば、発振パルスＰによるシフトを停止する等
の方法で、その状態に維持できるようにスイッチＳＷ１
〜ＳＷｎが制御される。なお、スイッチＳＷ１〜ＳＷｎ
の状態を維持する方法には、発振パルスＰによるシフト
を停止する方法に限らず、オンしているスイッチの数が
一定となるような補正データＤＨを補正データ発生回路
１７が出力する等の方法を広く適用することができる。
【００３６】これにより、計時装置１０は、温度に応じ
て発振器１２のドレイン側の容量を設定周波数Ｆの発振
パルスＰを出力可能な値に補正できることにより、設定
周波数Ｆの発振パルスＰに基づいて正確な計時を行うこ
とができる。このとき、計時装置１０は、複数のコンデ
ンサＣＡ１〜ＣＡｎの全容容量ｎ・Ｃ１の範囲内で容量
Ｃ１単位で発振器１２のドレイン側の容量を調整できる
ことにより、発振パルスＰの周波数を広い温度範囲で精
度良く設定周波数Ｆに補正することができる。また、計
時装置１０は、発振器１２のドレイン側の容量を変化さ
せる場合には、発振器１２のドレイン側の容量に加算あ
るいは減算しても発振安定性が低下しない大きさの容量
Ｃ１ずつ徐々に変化させることにより、発振器１２の発
振安定性の低下を防止することができる。さらに、計時
装置１０は、発振器１２のドレイン側の容量を調整して
も設定周波数Ｆの発振パルスＰを出力することができな
い温度の場合でも、設定周波数Ｆに近い周波数の発振パ
ルスＰを出力できるので、従来と同様に発振パルスを基
準にして設定周波数Ｆ前後の２つの周波数の発振パルス
Ｐを出力する時間割合を変化させる場合でも、従来に比
して発振パルスＰの周波数を正確に設定周波数Ｆに補正
することができる。
て発振器１２のドレイン側の容量を設定周波数Ｆの発振
パルスＰを出力可能な値に補正できることにより、設定
周波数Ｆの発振パルスＰに基づいて正確な計時を行うこ
とができる。このとき、計時装置１０は、複数のコンデ
ンサＣＡ１〜ＣＡｎの全容容量ｎ・Ｃ１の範囲内で容量
Ｃ１単位で発振器１２のドレイン側の容量を調整できる
ことにより、発振パルスＰの周波数を広い温度範囲で精
度良く設定周波数Ｆに補正することができる。また、計
時装置１０は、発振器１２のドレイン側の容量を変化さ
せる場合には、発振器１２のドレイン側の容量に加算あ
るいは減算しても発振安定性が低下しない大きさの容量
Ｃ１ずつ徐々に変化させることにより、発振器１２の発
振安定性の低下を防止することができる。さらに、計時
装置１０は、発振器１２のドレイン側の容量を調整して
も設定周波数Ｆの発振パルスＰを出力することができな
い温度の場合でも、設定周波数Ｆに近い周波数の発振パ
ルスＰを出力できるので、従来と同様に発振パルスを基
準にして設定周波数Ｆ前後の２つの周波数の発振パルス
Ｐを出力する時間割合を変化させる場合でも、従来に比
して発振パルスＰの周波数を正確に設定周波数Ｆに補正
することができる。
【００３７】すなわち、計時装置は、温度が温度ｔ２
［℃］と温度ｔ３［℃］の間の温度、例えば、（ａ・ｔ
３＋ｂ・ｔ２）／（ａ＋ｂ）［℃］（ａ、ｂは、正の実
数）の場合は、制御回路１８により設定周波数Ｆに近い
周波数ｆ２の発振パルスＰと周波数ｆ３の発振パルスＰ
をｂ：ａのタイミングで切り換えて出力する。このと
き、発振器１２は、周波数ｆ２と周波数ｆ３の周波数の
差が小さいため、発振パルスＰを出力する時間割合を細
かく制御することによる消費電流の増大を回避して、発
振パルスＰの周波数をほぼ正確に設定周波数Ｆに補正す
ることができる。
［℃］と温度ｔ３［℃］の間の温度、例えば、（ａ・ｔ
３＋ｂ・ｔ２）／（ａ＋ｂ）［℃］（ａ、ｂは、正の実
数）の場合は、制御回路１８により設定周波数Ｆに近い
周波数ｆ２の発振パルスＰと周波数ｆ３の発振パルスＰ
をｂ：ａのタイミングで切り換えて出力する。このと
き、発振器１２は、周波数ｆ２と周波数ｆ３の周波数の
差が小さいため、発振パルスＰを出力する時間割合を細
かく制御することによる消費電流の増大を回避して、発
振パルスＰの周波数をほぼ正確に設定周波数Ｆに補正す
ることができる。
【００３８】（１−３） 第１実施形態の効果 以上の構成によれば、発振器１２の容量に加算あるいは
減算しても発振安定性が低下しない大きさの容量Ｃ１ず
つ徐々に発振器１２の容量を変化させることにより、発
振安定性を低下させることなく発振パルスＰの周波数を
広い範囲で調整でき、かつ低消費電流で正確に設定周波
数に補正することができる。
減算しても発振安定性が低下しない大きさの容量Ｃ１ず
つ徐々に発振器１２の容量を変化させることにより、発
振安定性を低下させることなく発振パルスＰの周波数を
広い範囲で調整でき、かつ低消費電流で正確に設定周波
数に補正することができる。
【００３９】（２） 第２実施形態 （２−１） 第２実施形態の構成 図６は、第２実施形態に係る計時装置の発振器の回路図
である。第２実施形態に係る計時装置は、発振器２２
と、制御回路２８が異なる点を除いて第１実施形態に係
る計時装置１０と同一であるため、同様の部分は同一の
番号を付して示し、重複した説明は省略する。
である。第２実施形態に係る計時装置は、発振器２２
と、制御回路２８が異なる点を除いて第１実施形態に係
る計時装置１０と同一であるため、同様の部分は同一の
番号を付して示し、重複した説明は省略する。
【００４０】図６に示すように、発振器２２は、第１実
施形態の発振器１２の容量Ｃ１のコンデンサＣＡ１〜Ｃ
Ａｎに代えて、それぞれの容量が２(k-1)・Ｃ１（ｋ：
１〜ｎ）のｎ個のコンデンサＣＢｋを設けて構成され
る。図７は、制御回路２８を具体的に示す図である。制
御回路２８は、ｎビットのアップダウンカウンタ（Ｕ／
Ｄカウンタ）により構成され、補正データＤＨの出力レ
ベルに基づいて発振パルスＰをカウントし、カウント値
に応じて各スイッチＳＷ１〜ＳＷｎを制御するための制
御信号ＳＳ１〜ＳＳｎを生成して、各スイッチＳＷ１〜
ＳＷｎを制御する。
施形態の発振器１２の容量Ｃ１のコンデンサＣＡ１〜Ｃ
Ａｎに代えて、それぞれの容量が２(k-1)・Ｃ１（ｋ：
１〜ｎ）のｎ個のコンデンサＣＢｋを設けて構成され
る。図７は、制御回路２８を具体的に示す図である。制
御回路２８は、ｎビットのアップダウンカウンタ（Ｕ／
Ｄカウンタ）により構成され、補正データＤＨの出力レ
ベルに基づいて発振パルスＰをカウントし、カウント値
に応じて各スイッチＳＷ１〜ＳＷｎを制御するための制
御信号ＳＳ１〜ＳＳｎを生成して、各スイッチＳＷ１〜
ＳＷｎを制御する。
【００４１】（２−２） 第２実施形態の動作 次に、上記構成の計時装置の動作について説明する。計
時装置においては、補正データ発生回路１７により温度
に応じて発振パルスＰの周波数を設定周波数Ｆに補正す
るための補正データＤＨが生成される。補正データＤＨ
は、制御回路１８により発振パルスＰの１周期毎に出力
レベルが判定され、補正データＤＨが「Ｈｉ」レベルの
場合には、制御回路２８により発振パルスＰに応じてｎ
ビットのカウント値がアップカウントされるのに対し、
補正データＤＨが「Ｌｏ」レベルの場合には、発振パル
スＰに応じてｎビットのカウント値がダウンカウントさ
れる。そして、このｎビットのカウント値の各ビットの
値に応じて各スイッチＳＷ１〜ＳＷｎをオンまたはオフ
に制御するための制御信号ＳＳ１〜ＳＳｎが生成され、
各スイッチＳＷ１〜ＳＷｎに出力される。
時装置においては、補正データ発生回路１７により温度
に応じて発振パルスＰの周波数を設定周波数Ｆに補正す
るための補正データＤＨが生成される。補正データＤＨ
は、制御回路１８により発振パルスＰの１周期毎に出力
レベルが判定され、補正データＤＨが「Ｈｉ」レベルの
場合には、制御回路２８により発振パルスＰに応じてｎ
ビットのカウント値がアップカウントされるのに対し、
補正データＤＨが「Ｌｏ」レベルの場合には、発振パル
スＰに応じてｎビットのカウント値がダウンカウントさ
れる。そして、このｎビットのカウント値の各ビットの
値に応じて各スイッチＳＷ１〜ＳＷｎをオンまたはオフ
に制御するための制御信号ＳＳ１〜ＳＳｎが生成され、
各スイッチＳＷ１〜ＳＷｎに出力される。
【００４２】このようにして制御信号Ｓ１〜Ｓｎが各ス
イッチＳＷ１〜ＳＷｎに出力されると、図８（Ａ）に、
制御信号ＳＳ１〜ＳＳｎのタイミングチャートを示すよ
うに、制御回路２８おいては、ｎビットのカウント値の
ｉ（ｉ：１〜ｎ）ビット目の値が「１」の場合は、スイ
ッチＳＷｉをオンにすべく「Ｈｉ」レベルの制御信号Ｓ
Ｓｉが出力されるのに対し、ｉビット目の値が「０」の
場合は、スイッチＳＷｉをオフにすべく「Ｌｏ」レベル
の制御信号ＳＳｉが出力される。ここで、ｉビット目の
値「１」は、１０進数で表すと２(i-1)であり、スイッ
チＳＷｉに接続されているコンデンサＣＢｉの容量は、
コンデンサＣＢ１の容量である基準容量値Ｃ１の２
(i-1)倍の値であるため、ドレイン側の容量に加算され
る容量値は、ｎビットのカウント値×Ｃ１の容量値と表
すことができる。
イッチＳＷ１〜ＳＷｎに出力されると、図８（Ａ）に、
制御信号ＳＳ１〜ＳＳｎのタイミングチャートを示すよ
うに、制御回路２８おいては、ｎビットのカウント値の
ｉ（ｉ：１〜ｎ）ビット目の値が「１」の場合は、スイ
ッチＳＷｉをオンにすべく「Ｈｉ」レベルの制御信号Ｓ
Ｓｉが出力されるのに対し、ｉビット目の値が「０」の
場合は、スイッチＳＷｉをオフにすべく「Ｌｏ」レベル
の制御信号ＳＳｉが出力される。ここで、ｉビット目の
値「１」は、１０進数で表すと２(i-1)であり、スイッ
チＳＷｉに接続されているコンデンサＣＢｉの容量は、
コンデンサＣＢ１の容量である基準容量値Ｃ１の２
(i-1)倍の値であるため、ドレイン側の容量に加算され
る容量値は、ｎビットのカウント値×Ｃ１の容量値と表
すことができる。
【００４３】従って、図８（Ｂ）に、発振器２２のドレ
イン側の容量のタイミングチャートを示すように、発振
器２２は、補正データＤＨが「Ｈｉ」レベルの場合に
は、制御回路２８によりｎビットのカウント値が発振パ
ルスＰの１周期毎にカウントアップされることに伴っ
て、ドレイン側の容量に容量Ｃ１ずつ加算される。これ
に対し、発振器２２は、補正データＤＨが「Ｌｏ」レベ
ルの場合には、制御回路２８によりｎビットのカウント
値が発振パルスＰの１周期毎にカウントダウンされるこ
とに伴って、ドレイン側の容量から容量Ｃ１ずつ減算さ
れる。このとき、発振器２２より出力される発振パルス
は、発振パルスＰの１周期毎に周波数が変化し、ドレイ
ン側の容量が設定周波数Ｆの発振パルスＰを出力可能な
値になると、制御回路１８により、例えばカウントを停
止する等の方法で、その状態に維持できるようにスイッ
チＳＷ１〜ＳＷｎが制御され、設定周波数Ｆに維持され
る。
イン側の容量のタイミングチャートを示すように、発振
器２２は、補正データＤＨが「Ｈｉ」レベルの場合に
は、制御回路２８によりｎビットのカウント値が発振パ
ルスＰの１周期毎にカウントアップされることに伴っ
て、ドレイン側の容量に容量Ｃ１ずつ加算される。これ
に対し、発振器２２は、補正データＤＨが「Ｌｏ」レベ
ルの場合には、制御回路２８によりｎビットのカウント
値が発振パルスＰの１周期毎にカウントダウンされるこ
とに伴って、ドレイン側の容量から容量Ｃ１ずつ減算さ
れる。このとき、発振器２２より出力される発振パルス
は、発振パルスＰの１周期毎に周波数が変化し、ドレイ
ン側の容量が設定周波数Ｆの発振パルスＰを出力可能な
値になると、制御回路１８により、例えばカウントを停
止する等の方法で、その状態に維持できるようにスイッ
チＳＷ１〜ＳＷｎが制御され、設定周波数Ｆに維持され
る。
【００４４】これにより、第２実施形態に係る計時装置
は、設定周波数Ｆの発振パルスＰを出力可能な発振器２
２のドレイン側の容量に対応するカウント値に応じて、
カウント値×Ｃ１の容量を発振器２２のドレイン側の容
量に容量Ｃ１ずつ順次加算することができ、第１実施形
態と同様に、発振器２２の発振安定性を低下させること
なく、発振パルスＰの周波数を精度良く設定周波数Ｆに
補正することができ、正確な計時を行うことができる。
このとき、この計時装置は、複数のコンデンサＣＢ１〜
ＣＢｎの全容量（２n−１）・Ｃ１の範囲内で容量Ｃ１
単位で発振器２２のドレイン側の容量を調整することが
でき、第１実施形態に比して発振パルスＰに周波数を広
い温度範囲で設定周波数Ｆに調整することができる。な
お、発振器２２のドレイン側の容量に例えば容量を容量
値＝３１・Ｃ１だけ加算する場合には、第１実施形態の
計時装置は、制御回路が３１個のスイッチＳＷ１〜ＳＷ
３１を制御する必要があるのに対し、第２実施形態の計
時装置は、５個（３１＝２5−１）のスイッチＳＷ１〜
ＳＷ５を制御するだけでよい。このため、例えば制御し
ないスイッチへの電力を供給を停止するなどの方法を適
用すれば、計時装置の消費電力を大幅に低減することも
可能である。
は、設定周波数Ｆの発振パルスＰを出力可能な発振器２
２のドレイン側の容量に対応するカウント値に応じて、
カウント値×Ｃ１の容量を発振器２２のドレイン側の容
量に容量Ｃ１ずつ順次加算することができ、第１実施形
態と同様に、発振器２２の発振安定性を低下させること
なく、発振パルスＰの周波数を精度良く設定周波数Ｆに
補正することができ、正確な計時を行うことができる。
このとき、この計時装置は、複数のコンデンサＣＢ１〜
ＣＢｎの全容量（２n−１）・Ｃ１の範囲内で容量Ｃ１
単位で発振器２２のドレイン側の容量を調整することが
でき、第１実施形態に比して発振パルスＰに周波数を広
い温度範囲で設定周波数Ｆに調整することができる。な
お、発振器２２のドレイン側の容量に例えば容量を容量
値＝３１・Ｃ１だけ加算する場合には、第１実施形態の
計時装置は、制御回路が３１個のスイッチＳＷ１〜ＳＷ
３１を制御する必要があるのに対し、第２実施形態の計
時装置は、５個（３１＝２5−１）のスイッチＳＷ１〜
ＳＷ５を制御するだけでよい。このため、例えば制御し
ないスイッチへの電力を供給を停止するなどの方法を適
用すれば、計時装置の消費電力を大幅に低減することも
可能である。
【００４５】（２−３） 第２実施形態の効果 以上の構成によれば、それぞれが基準容量値Ｃ１の２進
数の各桁の倍数でなる容量のコンデンサＣＢ１〜ＣＢｎ
を配置し、２進数のカウント値の各桁の値に応じて発振
器２２の容量を変化させることにより、発振器２２のド
レイン側の容量に加算あるいは減算しても発振安定性が
低下しない大きさの容量Ｃ１ずつ徐々に発振器２２の容
量を変化させることでき、第１実施形態の効果に加え
て、さらに発振パルスの周波数を広い範囲で正確に希望
の周波数に調整することができる。
数の各桁の倍数でなる容量のコンデンサＣＢ１〜ＣＢｎ
を配置し、２進数のカウント値の各桁の値に応じて発振
器２２の容量を変化させることにより、発振器２２のド
レイン側の容量に加算あるいは減算しても発振安定性が
低下しない大きさの容量Ｃ１ずつ徐々に発振器２２の容
量を変化させることでき、第１実施形態の効果に加え
て、さらに発振パルスの周波数を広い範囲で正確に希望
の周波数に調整することができる。
【００４６】（３） 第３実施形態 図９は、第３実施形態に係る計時装置の制御回路のブロ
ック図である。第３実施形態に係る計時装置は、制御回
路３８が異なる点を除いて第２実施形態に係る計時装置
と同一であるため、同様の部分は同一の番号を付して示
し、重複した説明は省略する。
ック図である。第３実施形態に係る計時装置は、制御回
路３８が異なる点を除いて第２実施形態に係る計時装置
と同一であるため、同様の部分は同一の番号を付して示
し、重複した説明は省略する。
【００４７】図９に示すように、制御回路３８は、温度
を計測する温度センサ３９と、温度センサ３９の計測結
果に基づいて温度範囲を判定する温度範囲判定回路４０
と、制御信号ＳＳ２〜ＳＳｎを出力する制御信号ＳＳ２
〜ＳＳｎ決定回路４１と、スイッチＳＷ１を制御するた
めのパルス信号を出力するデューティ設定回路４２と、
パルス信号に応じて制御信号ＳＳ１を出力する制御信号
ＳＳ１制御回路４３とを備えて構成される。
を計測する温度センサ３９と、温度センサ３９の計測結
果に基づいて温度範囲を判定する温度範囲判定回路４０
と、制御信号ＳＳ２〜ＳＳｎを出力する制御信号ＳＳ２
〜ＳＳｎ決定回路４１と、スイッチＳＷ１を制御するた
めのパルス信号を出力するデューティ設定回路４２と、
パルス信号に応じて制御信号ＳＳ１を出力する制御信号
ＳＳ１制御回路４３とを備えて構成される。
【００４８】温度範囲判定回路４０は、温度範囲の判定
結果に基づいて、第２実施形態の制御回路２８と同様に
ｎビットの値をアップカウント又はダウンカウントす
る。そして、制御信号ＳＳ２〜ＳＳｎ決定回路４１は、
このｎビットの値の２〜ｎビット目の値に応じて各スイ
ッチＳＷ２〜ＳＷｎをオン／オフに制御するための制御
信号ＳＳ２〜ＳＳｎを出力する。
結果に基づいて、第２実施形態の制御回路２８と同様に
ｎビットの値をアップカウント又はダウンカウントす
る。そして、制御信号ＳＳ２〜ＳＳｎ決定回路４１は、
このｎビットの値の２〜ｎビット目の値に応じて各スイ
ッチＳＷ２〜ＳＷｎをオン／オフに制御するための制御
信号ＳＳ２〜ＳＳｎを出力する。
【００４９】デューティ設定回路４２は、温度センサ３
９の計測結果に基づいて、例えば発振パルスＰの１０周
期中における「Ｈｉ」レベルと「Ｌｏ」レベルの時間割
合が設定されたパルス信号を出力する。すなわち、デュ
ーティ設定回路４２は、温度センサ３９の計測結果を入
力し、内部データに基づいて発振パルスＰを基準に「Ｈ
ｉ」または「Ｌｏ」のパルス信号を出力することによ
り、発振パルスＰの１０周期中における「Ｈｉ」レベル
と「Ｌｏ」レベルの時間割合が１０％単位で設定された
パルス信号を出力できるようになっている。制御信号Ｓ
Ｓ１制御回路４３は、このパルス信号を入力し、パルス
信号が「Ｈｉ」レベルの場合には、スイッチＳＷ１をオ
ンすべく「Ｈｉ」レベルの制御信号ＳＳ１を出力するの
に対し、パルス信号が「Ｌｏ」レベルの場合には、スイ
ッチＳＷ１をオフすべく「Ｌｏ」レベルの制御信号ＳＳ
１を出力するようになっている。
９の計測結果に基づいて、例えば発振パルスＰの１０周
期中における「Ｈｉ」レベルと「Ｌｏ」レベルの時間割
合が設定されたパルス信号を出力する。すなわち、デュ
ーティ設定回路４２は、温度センサ３９の計測結果を入
力し、内部データに基づいて発振パルスＰを基準に「Ｈ
ｉ」または「Ｌｏ」のパルス信号を出力することによ
り、発振パルスＰの１０周期中における「Ｈｉ」レベル
と「Ｌｏ」レベルの時間割合が１０％単位で設定された
パルス信号を出力できるようになっている。制御信号Ｓ
Ｓ１制御回路４３は、このパルス信号を入力し、パルス
信号が「Ｈｉ」レベルの場合には、スイッチＳＷ１をオ
ンすべく「Ｈｉ」レベルの制御信号ＳＳ１を出力するの
に対し、パルス信号が「Ｌｏ」レベルの場合には、スイ
ッチＳＷ１をオフすべく「Ｌｏ」レベルの制御信号ＳＳ
１を出力するようになっている。
【００５０】これにより、制御回路３８は、温度範囲判
定回路４０及び制御信号ＳＳ２〜ＳＳｎ決定回路４１に
より、スイッチＳＷ２〜ＳＷｎを第２実施形態と同様に
制御できるとともに、デューティ設定回路４２及び制御
信号ＳＳ１制御回路４３により、スイッチＳＷ１を独立
して制御できるようになっている。
定回路４０及び制御信号ＳＳ２〜ＳＳｎ決定回路４１に
より、スイッチＳＷ２〜ＳＷｎを第２実施形態と同様に
制御できるとともに、デューティ設定回路４２及び制御
信号ＳＳ１制御回路４３により、スイッチＳＷ１を独立
して制御できるようになっている。
【００５１】すなわち、デューティ設定回路４２は、温
度が温度ｔ2i（ｉ：１〜ｎ）の場合は、「Ｈｉ」レベル
のパルス信号を出力するのに対し、温度が温度ｔ2i-1の
場合は、「Ｌｏ」レベルのパルス信号を出力することに
より、制御信号ＳＳ１制御回路４３によりスイッチＳＷ
１を第２実施形態のスイッチＳＷ１と同様に制御するこ
とができるようになっている。また、デューティ設定回
路４２は、温度が温度ｔ2iと温度ｔ2i-1の間にある場
合、つまり、発振器２２の容量を設定するだけでは設定
周波数Ｆの発振パルスＰを出力することができない温度
の場合は、温度が温度ｔ2iに近いほど「Ｈｉ」レベルの
時間割合が多いパルス信号を出力するのに対し、温度が
温度ｔ2i-1に近いほど「Ｈｉ」レベルの時間割合が少な
いパルス信号を出力する。これにより、デューティ設定
回路４２は、発振パルスＰの周波数が設定周波数Ｆにな
るときのスイッチＳＷ１がオン状態とオフ状態の時間割
合、つまり、スイッチＳＷ１をオン／オフ制御するタイ
ミングを設定できるようになっている。
度が温度ｔ2i（ｉ：１〜ｎ）の場合は、「Ｈｉ」レベル
のパルス信号を出力するのに対し、温度が温度ｔ2i-1の
場合は、「Ｌｏ」レベルのパルス信号を出力することに
より、制御信号ＳＳ１制御回路４３によりスイッチＳＷ
１を第２実施形態のスイッチＳＷ１と同様に制御するこ
とができるようになっている。また、デューティ設定回
路４２は、温度が温度ｔ2iと温度ｔ2i-1の間にある場
合、つまり、発振器２２の容量を設定するだけでは設定
周波数Ｆの発振パルスＰを出力することができない温度
の場合は、温度が温度ｔ2iに近いほど「Ｈｉ」レベルの
時間割合が多いパルス信号を出力するのに対し、温度が
温度ｔ2i-1に近いほど「Ｈｉ」レベルの時間割合が少な
いパルス信号を出力する。これにより、デューティ設定
回路４２は、発振パルスＰの周波数が設定周波数Ｆにな
るときのスイッチＳＷ１がオン状態とオフ状態の時間割
合、つまり、スイッチＳＷ１をオン／オフ制御するタイ
ミングを設定できるようになっている。
【００５２】これにより、第３実施形態に係る計時装置
は、発振器２２の容量を設定するだけでは設定周波数Ｆ
の発振パルスＰを出力することができない温度の場合で
も、スイッチＳＷ１を制御するタイミングを変化させる
だけで、発振パルスＰの周波数を設定周波数Ｆに補正す
ることができる。なお、デューティ設定回路４２は、発
振パルスＰを基準にしてパルス信号を出力する場合に限
らず、スイッチＳＷ１を制御するタイミングを細かく制
御するため、周波数逓倍器を用いるなどして発振パルス
Ｐの周波数より高い周波数の信号を基準にパルス信号を
出力してもよい。この場合、周波数の高い信号はスイッ
チＳＷ１の制御のためだけに使用すれば良いので、計時
装置の消費電力をそれほど増大させずに、発振パルスの
周波数の調整精度を向上することができる。
は、発振器２２の容量を設定するだけでは設定周波数Ｆ
の発振パルスＰを出力することができない温度の場合で
も、スイッチＳＷ１を制御するタイミングを変化させる
だけで、発振パルスＰの周波数を設定周波数Ｆに補正す
ることができる。なお、デューティ設定回路４２は、発
振パルスＰを基準にしてパルス信号を出力する場合に限
らず、スイッチＳＷ１を制御するタイミングを細かく制
御するため、周波数逓倍器を用いるなどして発振パルス
Ｐの周波数より高い周波数の信号を基準にパルス信号を
出力してもよい。この場合、周波数の高い信号はスイッ
チＳＷ１の制御のためだけに使用すれば良いので、計時
装置の消費電力をそれほど増大させずに、発振パルスの
周波数の調整精度を向上することができる。
【００５３】また、スイッチＳＷ１のみ制御するタイミ
ングを変化させる場合に限らず、発振器２２のドレイン
側の容量に加算あるいは減算しても発振安定性が低下し
ない大きさの容量を有するコンデンサを接続させるスイ
ッチについても、制御するタイミングを変化させてもよ
い。すなわち、例えば、発振器２２に加算等しても発振
安定性が低下しない大きさの容量が２(α-1)・Ｃ１
（α：２以上の整数）までであれば、制御信号ＳＳ１制
御回路４３に加えて、制御信号ＳＳ２制御回路、制御信
号ＳＳ３制御回路、‥‥、制御信号ＳＳα制御回路を配
置し、デューティ設定回路４２により制御信号ＳＳ１制
御回路４３や制御信号ＳＳα制御回路等から制御信号Ｓ
Ｓ１〜ＳＳαをそれぞれ出力させる。これにより、制御
回路３８は、スイッチＳＷ１〜ＳＷαを制御するタイミ
ングをそれぞれ独立して制御することができる。さら
に、発振器２２の発振安定性を維持できる範囲内で発振
器２２の容量の変化幅を大きくすることができるので、
発振器２２の容量を設定すべき容量に迅速に変化させる
ことができる。
ングを変化させる場合に限らず、発振器２２のドレイン
側の容量に加算あるいは減算しても発振安定性が低下し
ない大きさの容量を有するコンデンサを接続させるスイ
ッチについても、制御するタイミングを変化させてもよ
い。すなわち、例えば、発振器２２に加算等しても発振
安定性が低下しない大きさの容量が２(α-1)・Ｃ１
（α：２以上の整数）までであれば、制御信号ＳＳ１制
御回路４３に加えて、制御信号ＳＳ２制御回路、制御信
号ＳＳ３制御回路、‥‥、制御信号ＳＳα制御回路を配
置し、デューティ設定回路４２により制御信号ＳＳ１制
御回路４３や制御信号ＳＳα制御回路等から制御信号Ｓ
Ｓ１〜ＳＳαをそれぞれ出力させる。これにより、制御
回路３８は、スイッチＳＷ１〜ＳＷαを制御するタイミ
ングをそれぞれ独立して制御することができる。さら
に、発振器２２の発振安定性を維持できる範囲内で発振
器２２の容量の変化幅を大きくすることができるので、
発振器２２の容量を設定すべき容量に迅速に変化させる
ことができる。
【００５４】また、制御回路３８を第１実施形態の制御
回路に適用してもよい。この場合、制御回路３８におい
て、例えば、温度範囲判定回路４０と制御信号ＳＳα〜
ＳＳｎ決定回路は、第１実施形態に係る制御回路１８と
同様に制御信号を発振パルスＰの１周期毎に順次シフト
し、制御信号ＳＳα〜ＳＳｎを出力する。このとき、デ
ューティ設定回路４２は、制御信号ＳＳ１制御回路４３
や制御信号ＳＳα制御回路等により制御信号ＳＳ１〜Ｓ
Ｓαをそれぞれ出力させる。この場合、発振器の発振安
定性を維持できる範囲内で発振器の容量の変化幅を最大
α・Ｃ１まで大きくすることができ、発振器２２の容量
を設定すべき容量に迅速に変化させることができる。
回路に適用してもよい。この場合、制御回路３８におい
て、例えば、温度範囲判定回路４０と制御信号ＳＳα〜
ＳＳｎ決定回路は、第１実施形態に係る制御回路１８と
同様に制御信号を発振パルスＰの１周期毎に順次シフト
し、制御信号ＳＳα〜ＳＳｎを出力する。このとき、デ
ューティ設定回路４２は、制御信号ＳＳ１制御回路４３
や制御信号ＳＳα制御回路等により制御信号ＳＳ１〜Ｓ
Ｓαをそれぞれ出力させる。この場合、発振器の発振安
定性を維持できる範囲内で発振器の容量の変化幅を最大
α・Ｃ１まで大きくすることができ、発振器２２の容量
を設定すべき容量に迅速に変化させることができる。
【００５５】（４） 変形例 （４−１） 第１変形例 上述の実施形態においては、発振パルスの周波数を可変
させるために発振器のドレイン側の容量を変化させる場
合について述べたが、本発明はこれに限らず、ゲート側
の容量を変化させるなど、発振パルスの周波数を変化さ
せることが可能な範囲で発振器の容量を変化させればよ
い。
させるために発振器のドレイン側の容量を変化させる場
合について述べたが、本発明はこれに限らず、ゲート側
の容量を変化させるなど、発振パルスの周波数を変化さ
せることが可能な範囲で発振器の容量を変化させればよ
い。
【００５６】（４−２） 第２変形例 上述の実施形態においては、水晶振動子を有する発振器
に本発明を適用する場合について述べたが、本発明はこ
れに限らず、セラミック振動子を有する発振器や、自励
発振器に適用することができる。
に本発明を適用する場合について述べたが、本発明はこ
れに限らず、セラミック振動子を有する発振器や、自励
発振器に適用することができる。
【００５７】（４−３） 第３変形例 上述の実施形態においては、温度が変化した場合に発振
パルスの周波数を一定値に補正する場合に本発明を適用
する場合について述べたが、本発明はこれに限らず、発
振パルスの周波数を様々な周波数に変化させる場合にも
広く適用することができる。
パルスの周波数を一定値に補正する場合に本発明を適用
する場合について述べたが、本発明はこれに限らず、発
振パルスの周波数を様々な周波数に変化させる場合にも
広く適用することができる。
【００５８】（４−４） 第４変形例 上述の実施形態においては、計時装置の発振器に本発明
を適用する場合について述べたが、本発明はこれに限ら
ず、電子機器に使用されている発振器に広く適用するこ
とができる。
を適用する場合について述べたが、本発明はこれに限ら
ず、電子機器に使用されている発振器に広く適用するこ
とができる。
【００５９】
【発明の効果】上述したように本発明の計時装置は、発
振パルスの周波数を設定すべき周波数に補正するために
複数のコンデンサを発振器に接続し、または切り離す場
合には、予め設定した単位時間当たりの発振器の容量の
変化量が予め設定した設定値以下となるように制御する
ことにより、発振器の発振安定性を低下させることなく
発振パルスの周波数を広い範囲で調整でき、かつ、低消
費電流で正確に希望の周波数に調整することができる。
振パルスの周波数を設定すべき周波数に補正するために
複数のコンデンサを発振器に接続し、または切り離す場
合には、予め設定した単位時間当たりの発振器の容量の
変化量が予め設定した設定値以下となるように制御する
ことにより、発振器の発振安定性を低下させることなく
発振パルスの周波数を広い範囲で調整でき、かつ、低消
費電流で正確に希望の周波数に調整することができる。
【図１】 本発明の第１実施形態に係る計時装置のブロ
ック図である。
ック図である。
【図２】 前記計時装置の発振器の回路図である。
【図３】 前記発振器の発振パルスの周波数と温度の関
係を示す特性曲線図である。
係を示す特性曲線図である。
【図４】 前記計時装置の制御回路を具体的に示す図で
ある。
ある。
【図５】 図８（Ａ）は、前記制御回路の制御信号Ｓ１
〜Ｓｎのタイミングチャートであり、図８（Ｂ）は、前
記発振器のドレイン側の容量のタイミングチャートであ
る。
〜Ｓｎのタイミングチャートであり、図８（Ｂ）は、前
記発振器のドレイン側の容量のタイミングチャートであ
る。
【図６】 第２実施形態に係る計時装置の発振器の回路
図である。
図である。
【図７】 前記計時装置の制御回路を具体的に示す図で
ある。
ある。
【図８】 図１１（Ａ）は、前記制御回路の制御信号Ｓ
Ｓ１〜ＳＳｎのタイミングチャートであり、図１１
（Ｂ）は、前記発振器のドレイン側の容量のタイミング
チャートである。
Ｓ１〜ＳＳｎのタイミングチャートであり、図１１
（Ｂ）は、前記発振器のドレイン側の容量のタイミング
チャートである。
【図９】 第３実施形態に係る計時装置の制御回路のブ
ロック図である。
ロック図である。
【図１０】 従来の発振パルスを一定の周期に維持可能
な計時装置のブロック図である。
な計時装置のブロック図である。
【図１１】 前記計時装置の発振器の回路図である。
【図１２】 前記発振器の発振パルスの周波数と温度の
関係を示す特性曲線図である。
関係を示す特性曲線図である。
１、１０……計時装置、２、１２、２２……発振器（発
振手段）、７、１７……補正データ発生回路（接続制御
手段、値設定手段）、８、１８、２８、３８……制御回
路（接続制御手段）、Ｃｇ、Ｃｄ、Ｃｄｄ、ＣＡ１〜Ｃ
Ａｎ、ＣＢ１〜ＣＢｎ……コンデンサ、ＳＷ、ＳＷ１〜
ＳＷｎ……スイッチ、Ｐ……発振パルス、Ｓ０、Ｓ１〜
Ｓｎ、ＳＳ１〜ＳＳｎ……制御信号
振手段）、７、１７……補正データ発生回路（接続制御
手段、値設定手段）、８、１８、２８、３８……制御回
路（接続制御手段）、Ｃｇ、Ｃｄ、Ｃｄｄ、ＣＡ１〜Ｃ
Ａｎ、ＣＢ１〜ＣＢｎ……コンデンサ、ＳＷ、ＳＷ１〜
ＳＷｎ……スイッチ、Ｐ……発振パルス、Ｓ０、Ｓ１〜
Ｓｎ、ＳＳ１〜ＳＳｎ……制御信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F002 AA07 AA13 AD04 CA05 CA06 CB02 CB04 DA00 5J079 AA04 BA12 BA41 DA16 FA14 FA21 FB03 FB32 FB48 GA04 GA09 GB05 KA02 5J081 AA03 BB04 CC22 DD15 EE05 FF21 FF25 GG05 KK02 KK07 KK23 LL05 MM01 MM03
Claims (18)
- 【請求項１】 予め設定された容量に対応する基準周波
数の発振パルスを出力する発振手段と、 ｎ個（ｎ：２以上の整数）のコンデンサと、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、前記容
量に相当するｋ個（０≦ｋ≦ｎ）の前記コンデンサを前
記発振手段に接続し、または切り離す接続制御手段とを
備え、 前記接続制御手段は、前記ｋ個のコンデンサを前記発振
手段に接続する場合、または切り離す場合、予め設定し
た単位時間内における前記発振手段の容量の変化量が予
め設定した設定値以下となるように制御することを特徴
とする発振器。 - 【請求項２】 予め設定された容量に対応する基準周波
数の発振パルスを出力する発振手段と、 同一の容量を有するｎ個（ｎ：２以上の整数）のコンデ
ンサと、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、前記容
量に相当するｋ個（０≦ｋ≦ｎ）の前記コンデンサを前
記発振手段に接続し、または切り離す接続制御手段とを
備え、 前記接続制御手段は、前記ｋ個のコンデンサを前記発振
手段に接続する場合、または切り離す場合、予め設定し
た単位時間内における前記発振手段の容量の変化量が予
め設定した設定値以下となるように制御することを特徴
とする発振器。 - 【請求項３】 請求項２記載の発振器において、 前記接続制御手段は、各ビットの値が前記ｎ個のコンデ
ンサにそれぞれ対応するｎビットのシフトレジスタと、 前記ｎビットのうち、ｋ個のビットのビットデータを予
め定めた所定の値とする値設定手段と、を備え、 前記シフトレジスタのシフトクロックのクロック周期を
前記単位時間として前記ビットの値が前記所定の値であ
る場合に当該ビットに対応するコンデンサを前記発振手
段に接続し、または切り離すことを特徴とする発振器。 - 【請求項４】 予め設定された容量に対応する基準周波
数の発振パルスを出力する発振手段と、 基準容量値をＣ0とした場合に、第ｋコンデンサの容量
が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントするとともに、
前記カウント値のｋ桁目の値に応じて前記第ｋコンデン
サを前記発振手段に接続し、または切り離す接続制御手
段と、を備え、 前記接続制御手段は、予め設定した単位時間毎に前記カ
ウント値を更新して前記単位時間内における前記発振手
段の容量の変化量が予め設定した設定値以下となるよう
に制御することを特徴とする発振器。 - 【請求項５】 請求項４記載の発振器において、 前記接続制御手段は、 カウントクロックのクロック周期を基準にして前記カウ
ント値をアップカウントまたはダウンカウントするとと
もに、前記カウント値のｋ桁目の値が前記第ｋコンデン
サに対応するｎ桁の２進アップダウンカウンタと、 前記カウント値の目標を前記容量を前記基準容量値で除
算した値に設定する値設定手段と、を備え、 前記カウントクロックのクロック周期を前記単位時間と
して前記カウント値の各桁に対応するコンデンサを前記
発振手段に接続し、または切り離すことを特徴とする発
振器。 - 【請求項６】 予め設定された容量に対応する基準周波
数の発振パルスを出力する発振手段と、 基準容量値をＣ0とした場合に、第ｋコンデンサの容量
が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントし、 前記カウント値の（ｋ＋α）桁目（α：１以上の整数）
の値に応じて第（ｋ＋α）コンデンサを前記発振手段に
接続し、または切り離すとともに、前記発振手段が出力
可能な周波数と前記設定すべき周波数との差に基づくタ
イミングで、前記第１コンデンサから第αコンデンサを
それぞれ独立に前記発振手段に接続し、または切り離す
接続制御手段と、を備え、 前記接続制御手段は、予め設定した単位時間毎に前記カ
ウント値を更新して前記単位時間内における前記発振器
の容量の変化量が予め設定した設定値以下となるように
制御することを特徴とする発振器。 - 【請求項７】 予め設定された容量に対応する基準周波
数の発振パルスを出力する発振回路と、ｎ個（ｎ：２以
上の整数）のコンデンサと、を有する発振器の制御方法
において、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振回路の容量に基づいて、前記容
量に相当するｋ個（０≦ｋ≦ｎ）の前記コンデンサを前
記発振回路に接続し、または切り離す接続制御工程を有
し、 前記接続制御工程は、前記ｋ個のコンデンサを前記発振
回路に接続する場合、または切り離す場合、予め設定し
た単位時間内における前記発振回路の容量の変化量が予
め設定した設定値以下となるように制御することを特徴
とする発振器の制御方法。 - 【請求項８】 予め設定された容量に対応する基準周波
数の発振パルスを出力する発振回路と、同一の容量を有
するｎ個（ｎ：２以上の整数）のコンデンサと、を有す
る発振器の制御方法において、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振回路の容量に基づいて、前記容
量に相当するｋ個（０≦ｋ≦ｎ）の前記コンデンサを前
記発振回路に接続し、または切り離す接続制御工程を有
し、 前記接続制御工程は、前記ｋ個のコンデンサを前記発振
回路に接続する場合、または切り離す場合、予め設定し
た単位時間内における前記発振回路の容量の変化量が予
め設定した設定値以下となるように制御することを特徴
とする発振器の制御方法。 - 【請求項９】 予め設定された容量に対応する基準周波
数の発振パルスを出力する発振回路と、 基準容量値をＣ0とした場合に、第ｋコンデンサの容量
が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
を有する発振器の制御方法において、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振回路の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントするとともに、
前記カウント値のｋ桁目の値に応じて前記第ｋコンデン
サを前記発振回路に接続し、または切り離す接続制御工
程を有し、 前記接続制御工程は、予め設定した単位時間毎に前記カ
ウント値を更新して前記単位時間内における前記発振回
路の容量の変化量が予め設定した設定値以下となるよう
に制御することを特徴とする発振器の制御方法。 - 【請求項１０】 予め設定された容量に対応する基準周
波数の発振パルスを出力する発振回路と、 基準容量値をＣ0とした場合に、第ｋコンデンサの容量
が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、
を有する発振器の制御方法において、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振回路の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントし、 前記カウント値の（ｋ＋α）桁目（α：１以上の整数）
の値に応じて第（ｋ＋α）コンデンサを前記発振回路に
接続し、または切り離すとともに、前記発振回路が出力
可能な周波数と前記設定すべき周波数の差に基づくタイ
ミングで、前記第１コンデンサから第αコンデンサを前
記発振回路に接続し、または切り離す接続制御工程を有
し、 前記接続制御工程は、予め設定した単位時間毎に前記カ
ウント値を更新して前記単位時間内における前記発振回
路の容量の変化量が予め設定した設定値以下となるよう
に制御することを特徴とする発振器の制御方法。 - 【請求項１１】 発振器より出力される発振パルスに基
づいて計時を行う計時装置において、 予め設定された容量に対応する基準周波数の発振パルス
を出力する発振手段と、 ｎ個（ｎ：２以上の整数）のコンデンサと、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、前記容
量に相当するｋ個（０≦ｋ≦ｎ）の前記コンデンサを前
記発振手段に接続し、または切り離す接続制御手段とを
備え、 前記接続制御手段は、前記ｋ個のコンデンサを前記発振
手段に接続する場合、または切り離す場合、予め設定し
た単位時間内における前記発振手段の容量の変化量が予
め設定した設定値以下となるように制御することを特徴
とする計時装置。 - 【請求項１２】 発振器より出力される発振パルスに基
づいて計時を行う計時装置において、 予め設定された容量に対応する基準周波数の発振パルス
を出力する発振手段と、 同一の容量を有するｎ個（ｎ：２以上の整数）のコンデ
ンサと、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、前記容
量に相当するｋ個（０≦ｋ≦ｎ）の前記コンデンサを前
記発振手段に接続し、または切り離す接続制御手段とを
備え、 前記接続制御手段は、前記ｋ個のコンデンサを前記発振
手段に接続する場合、または切り離す場合、予め設定し
た単位時間内における前記発振手段の容量の変化量が予
め設定した設定値以下となるように制御することを特徴
とする計時装置。 - 【請求項１３】 請求項１２記載の計時装置において、 前記接続制御手段は、各ビットの値が前記ｎ個のコンデ
ンサにそれぞれ対応するｎビットのシフトレジスタと、 前記ｎビットのうち、ｋ個のビットのビットデータを予
め定めた所定の値とする値設定手段と、を備え、 前記シフトレジスタのシフトクロックのクロック周期を
前記単位時間として前記ビットの値が前記所定の値であ
る場合に当該ビットに対応するコンデンサを前記発振手
段に接続し、または切り離すことを特徴とする計時装
置。 - 【請求項１４】 発振器より出力される発振パルスに基
づいて計時を行う計時装置において、 予め設定された容量に対応する基準周波数の発振パルス
を出力する発振手段と、 基準容量値をＣ0とした場合に、第ｋコンデンサの容量
が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントするとともに、
前記カウント値のｋ桁目の値に応じて前記第ｋコンデン
サを前記発振手段に接続し、または切り離す接続制御手
段と、を備え、 前記接続制御手段は、予め設定した単位時間毎に前記カ
ウント値を更新して前記単位時間内における前記発振手
段の容量の変化量が予め設定した設定値以下となるよう
に制御することを特徴とする計時装置。 - 【請求項１５】 請求項１４記載の計時装置において、 前記接続制御手段は、 カウントクロックのクロック周期を基準にして前記カウ
ント値をアップカウントまたはダウンカウントするとと
もに、前記カウント値のｋ桁目の値が前記第ｋコンデン
サに対応するｎ桁の２進アップダウンカウンタと、 前記カウント値の目標を前記容量の差を前記基準容量値
で除算した値に設定するする値設定手段と、を備え、 前記カウントクロックのクロック周期を前記単位時間と
して前記カウント値の各桁に対応するコンデンサを前記
発振手段に接続し、または切り離すことを特徴とする計
時装置。 - 【請求項１６】 発振器より出力される発振パルスに基
づいて計時を行う計時装置において、 予め設定された容量に対応する基準周波数の発振パルス
を出力する発振手段と、 基準容量値をＣ0とした場合に、第ｋコンデンサの容量
が、 ２(k-1)・Ｃ0 （ｋ：１〜ｎ、ｎ：２以上の整
数） である第１コンデンサ、第２コンデンサ、…、第ｋコン
デンサ、…、第ｎ−１コンデンサ、第ｎコンデンサと、 前記発振パルスの設定すべき周波数と前記基準周波数と
の差に対応する前記発振手段の容量に基づいて、ｎ桁の
２進数で表されるカウント値が前記容量を前記基準容量
値で除算した値に相当するまでカウントし、 前記カウント値の（ｋ＋α）桁目（α：１以上の整数）
の値に応じて第（ｋ＋α）コンデンサを前記発振手段に
接続し、または切り離すとともに、前記発振手段が出力
可能な周波数と前記設定すべき周波数の差に基づくタイ
ミングで、前記第１コンデンサから第αコンデンサをそ
れぞれ独立に前記発振手段に接続し、または切り離す接
続制御手段と、を備え、 前記接続制御手段は、予め設定した単位時間毎に前記カ
ウント値を更新して前記単位時間内における前記発振器
の容量の変化量が予め設定した設定値以下となるように
制御することを特徴とする計時装置。 - 【請求項１７】 請求項１１乃至請求項１５のいずれか
に記載の計時装置において、 前記接続制御手段は、検出した温度に基づいて前記容量
の差を定めることを特徴とする計時装置。 - 【請求項１８】 請求項１６記載の計時装置において、 前記接続制御手段は、検出した温度に基づいて前記カウ
ント値をカウントするとともに、前記検出した温度に基
づいて予め設定した所定期間における前記発振パルスの
周波数が前記設定すべき周波数となるように前記タイミ
ングを定めることを特徴とする計時装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11212612A JP2001044756A (ja) | 1999-07-27 | 1999-07-27 | 発振器、発振器の制御方法及び計時装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11212612A JP2001044756A (ja) | 1999-07-27 | 1999-07-27 | 発振器、発振器の制御方法及び計時装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044756A true JP2001044756A (ja) | 2001-02-16 |
Family
ID=16625577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11212612A Pending JP2001044756A (ja) | 1999-07-27 | 1999-07-27 | 発振器、発振器の制御方法及び計時装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044756A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006522933A (ja) * | 2003-03-07 | 2006-10-05 | パクセンス インコーポレーティッド | 腐敗しやすい製品の電子ラベル |
| JP2007531404A (ja) * | 2004-03-22 | 2007-11-01 | モビウス マイクロシステムズ，インク． | モノリシックなクロック・ジェネレータおよびタイミング／周波数リファレンス |
| JP2013026833A (ja) * | 2011-07-21 | 2013-02-04 | Seiko Epson Corp | 温度補償発振器および電子機器 |
| JPWO2016093340A1 (ja) * | 2014-12-12 | 2017-11-02 | 新日鐵住金株式会社 | 電源装置、接合システム、及び、通電加工方法 |
| JP2021034832A (ja) * | 2019-08-22 | 2021-03-01 | セイコーエプソン株式会社 | 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体 |
-
1999
- 1999-07-27 JP JP11212612A patent/JP2001044756A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006522933A (ja) * | 2003-03-07 | 2006-10-05 | パクセンス インコーポレーティッド | 腐敗しやすい製品の電子ラベル |
| JP2007531404A (ja) * | 2004-03-22 | 2007-11-01 | モビウス マイクロシステムズ，インク． | モノリシックなクロック・ジェネレータおよびタイミング／周波数リファレンス |
| JP2013026833A (ja) * | 2011-07-21 | 2013-02-04 | Seiko Epson Corp | 温度補償発振器および電子機器 |
| JPWO2016093340A1 (ja) * | 2014-12-12 | 2017-11-02 | 新日鐵住金株式会社 | 電源装置、接合システム、及び、通電加工方法 |
| US10603743B2 (en) | 2014-12-12 | 2020-03-31 | Nippon Steel Corporation | Power supply device, joining system, and electric processing method |
| JP2021034832A (ja) * | 2019-08-22 | 2021-03-01 | セイコーエプソン株式会社 | 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体 |
| JP7408950B2 (ja) | 2019-08-22 | 2024-01-09 | セイコーエプソン株式会社 | 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767747A (en) | Electronic low power clock circuit and method | |
| US8823434B2 (en) | Clock correction circuit and clock correction method | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| US8237482B2 (en) | Circuit and method for generating a clock signal | |
| CA2018264A1 (en) | Oscillator temperature compensating circuit using stored and calculated values | |
| JPS5931897B2 (ja) | 周波数合成装置 | |
| CN106292839A (zh) | 实时时钟补偿电路及校准方法、装置 | |
| JPH0496505A (ja) | Ｃｒ発振器及びその発信周波数調整方法 | |
| TW201526548A (zh) | 改良式低功率振盪器 | |
| JP2001044756A (ja) | 発振器、発振器の制御方法及び計時装置 | |
| US4473303A (en) | Electronic timepiece | |
| CN117914311A (zh) | 一种分频电路及其校准方法、电子设备以及存储介质 | |
| JP2004072289A (ja) | 周波数調整回路 | |
| JPH11153630A (ja) | 不正確なクロック信号の測定及び補償方法及び装置 | |
| CN101388646A (zh) | 逐次逼近型温度频率校正方法和装置 | |
| US6141296A (en) | Time-of-day clock assembly | |
| JP2006303764A (ja) | 温度補償発振回路の温度補償方法、温度補償発振回路、圧電デバイスおよび電子機器 | |
| JP2006166393A (ja) | 温度補償回路を備えた温度補償発振回路および電子機器 | |
| CN201515347U (zh) | 温度频率校正装置 | |
| JP2004205244A (ja) | 電子時計及びその制御方法 | |
| CN109921760A (zh) | Mems谐振器的温度补偿方法及装置、mems振荡器 | |
| JPH07297639A (ja) | 高安定水晶発振器 | |
| JP3208322B2 (ja) | 可変遅延線回路 | |
| JP3020533B2 (ja) | 水晶発振器の周波数調整装置 | |
| JPH0245837Y2 (ja) |