JP7408950B2 - 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体 - Google Patents

回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体 Download PDF

Info

Publication number
JP7408950B2
JP7408950B2 JP2019151762A JP2019151762A JP7408950B2 JP 7408950 B2 JP7408950 B2 JP 7408950B2 JP 2019151762 A JP2019151762 A JP 2019151762A JP 2019151762 A JP2019151762 A JP 2019151762A JP 7408950 B2 JP7408950 B2 JP 7408950B2
Authority
JP
Japan
Prior art keywords
circuit
capacitance
data
control data
capacity control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019151762A
Other languages
English (en)
Other versions
JP2021034832A (ja
Inventor
知朗 ▲高▼橋
泰宏 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019151762A priority Critical patent/JP7408950B2/ja
Priority to CN202010841857.1A priority patent/CN112422085B/zh
Priority to US16/999,318 priority patent/US11038509B2/en
Publication of JP2021034832A publication Critical patent/JP2021034832A/ja
Application granted granted Critical
Publication of JP7408950B2 publication Critical patent/JP7408950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G3/00—Producing timing pulses
    • G04G3/04—Temperature-compensating arrangements
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F1/00—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
    • G04F1/04—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers by movement or acceleration due to gravity
    • G04F1/06—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers by movement or acceleration due to gravity by flowing-away of a prefixed quantity of fine-granular or liquid materials, e.g. sand-glass, water-clock
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0218—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, by selecting the corresponding analogue value between a set of preset values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/023—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes
    • H03L1/025—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes and a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/005—Circuit elements of oscillators including measures to switch a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Description

本発明は、回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体等に関する。
発振周波数を温度補償する発振器において、発振回路に含まれるキャパシターアレイの容量値を、温度に応じて切り替える技術が知られている。このような技術は、特許文献１に開示されている。特許文献１では、水晶発振器は、少ない数の容量素子を用いて精密な制御を行うために、互いに同一容量値の複数の第１の容量素子と、第１の容量素子の容量値に対して１／（ｎ＋１）の容量値を有する第２の容量素子と、を備える。複数の第１の容量素子と、第２の容量素子によってキャパシターアレイが構成され、そのキャパシターアレイの容量値が温度に応じて切り替えられることで、発振周波数が温度補償される。
特開平５－２１８７３８号公報
上記のような温度補償の手法において、キャパシターアレイの容量切り替えの分解能が不足すると、温度補償の精度が低下するため、発振周波数の周波数偏差が大きくなるおそれがある。容量切り替えの分解能を上げるためには、特許文献１のように容量素子の容量値を小さくすることが考えられる。しかし、容量素子の容量値を小さくすると容量値ばらつきが大きくなるので、その容量値ばらつきにより温度補償の精度が低下するおそれがある。
本発明の一態様は、キャパシターアレイにより構成される可変容量回路を有し、前記可変容量回路の容量値に対応する発振周波数で発振する発振回路と、温度センサーからの温度検出電圧がＡ／Ｄ変換されることで得られる温度データが入力され、前記温度データに基づいて前記可変容量回路に対する容量制御を行う処理回路と、を含み、前記処理回路は、前記温度データとして第１温度データと、前記第１温度データの次の第２温度データとが入力され、前記第１温度データに基づく前記容量制御の開始と、前記第２温度データに基づく前記容量制御の開始との間の期間において、前記第１温度データに対応する第１容量制御データと、前記第１容量制御データと異なる第２容量制御データとを時分割に切り替えて前記可変容量回路に出力する回路装置に関係する。
回路装置及び発振器の構成例。 本実施形態の比較例として、可変容量回路の容量を時分割制御しない場合における信号波形例。 本実施形態における回路装置の動作を説明する信号波形例。 処理回路及びメモリーの詳細な構成例。 Ａ／Ｄ変換回路及び処理回路の動作を説明する図。 処理回路の詳細動作、及びメモリーに記憶される情報を説明する図。 第２テーブルの例。 発振回路及び可変容量回路の詳細な構成例。 キャパシターアレイの第１構成例。 キャパシターアレイの第１構成例の動作を説明する図。 キャパシターアレイの第２構成例。 キャパシターアレイが上記第２構成例である場合における時分割処理部の動作を説明する図。 キャパシターアレイの第２構成例の動作を説明する図。 発振器がリアルタイムクロック装置である場合における回路装置及び発振器の構成例。 電子機器の構成例。 移動体の例。
以下、本開示の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
１．回路装置
図１は、本実施形態の回路装置２０及び発振器４の構成例である。発振器４は、回路装置２０と振動子１０とを含む。
回路装置２０は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば回路装置２０は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。回路装置２０は、発振回路３０と温度センサー４０とＡ／Ｄ変換回路５０と処理回路６０とメモリー７０とを含む。なお、温度センサー、又は温度センサー及びＡ／Ｄ変換回路は、回路装置２０の外部に設けられてもよい。この場合、温度検出電圧又は温度データは外部から回路装置２０に入力される。
温度センサー４０は、温度を検出するセンサーである。具体的には、温度センサー４０は、ＰＮ接合の順方向電圧が有する温度依存性を用いることで、温度に応じて電圧値が変化する温度検出電圧ＶＴＤを出力する。例えば、温度センサー４０は、バイポーラートランジスターと定電流源とを含む。バイポーラートランジスターのコレクターとベースが接続され、定電流源がコレクターに定電流を出力する。温度センサー４０は、バイポーラートランジスターのベース－エミッター間電圧を温度検出電圧ＶＴＤとして出力する。
Ａ／Ｄ変換回路５０は、温度検出電圧ＶＴＤをＡ／Ｄ変換し、その結果を温度データＤＴＤとして出力する。Ａ／Ｄ変換回路５０のＡ／Ｄ変換方式として、例えば逐次比較型、並列比較型、ΔΣ型等の種々の方式を採用できる。
発振回路３０は、キャパシターアレイにより構成される可変容量回路３１を有し、可変容量回路３１の容量値に対応する発振周波数で発振する。温度変動に対して発振周波数が一定となるように可変容量回路３１の容量値が制御されることで、発振周波数が温度補償される。発振回路３０は、発振回路３０に電気的に接続された振動子１０を発振させる。具体的には、回路装置２０は第１端子と第２端子を含み、第１端子を介して振動子１０の一端と発振回路３０が接続され、第２端子を介して振動子１０の他端と発振回路３０が接続される。発振回路３０としては、例えばピアース型、コルピッツ型、インバーター型又はハートレー型などの種々のタイプの発振回路を用いることができる。
処理回路６０は、温度データＤＴＤに基づいて可変容量回路３１に対する容量制御を行う。具体的には、処理回路６０は、温度データＤＴＤと、メモリー７０に記憶される情報とに基づいて、容量制御データＣＴＤを可変容量回路３１に出力する。これにより、可変容量回路３１の容量値が、容量制御データＣＴＤにより指示される容量値に設定される。
メモリー７０は、処理回路６０が温度データＤＴＤに基づいて容量制御データＣＴＤを生成する際に用いられる情報を、記憶する。メモリー７０に記憶される情報は、後述する容量調整値と時分割データである。メモリー７０は、不揮発性メモリーである。この場合、発振器４の製造時等において不揮発性メモリーに上記情報が書き込まれる。不揮発性メモリーは、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、フラッシュメモリー、又はヒューズメモリーであってもよい。或いは、メモリー７０は、ＲＡＭ（Random Access Memory）又はレジスターであってもよい。この場合、外部のホスト装置等からＲＡＭ又はレジスターに上記情報が書き込まれる。
振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子１０は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよい。或いは振動子１０は、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよいし、なお本実施形態の振動子１０は、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。
なお、本実施形態における接続は電気的な接続である。電気的な接続とは、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子又は能動素子等を介した接続であってもよい。
図２に、本実施形態の比較例として、可変容量回路３１の容量を時分割制御しない場合における信号波形例を示す。図２において、容量制御データＣＴＤを１０進数で示す。
Ａ／Ｄ変換回路５０は、温度データＴＡ１、ＴＡ２、ＴＡ３を、サンプリング周期毎に出力する。処理回路６０は、期間ＰＡ１において、温度データＴＡ１に基づいて容量制御データ「１０００」を出力し、次の期間ＰＡ２において、温度データＴＡ２に基づいて容量制御データ「１００１」を出力する。期間ＰＡ１、ＰＡ２は、温調クロック信号ＣＫＴＣによって規定される期間であり、その周期はＡ／Ｄ変換回路５０のサンプリング周期と同じである。なお温調クロック信号ＣＫＴＣは処理回路６０の内部信号である。
可変容量回路３１の容量値がＣ０刻みで切り替え可能であり、容量制御データＣＴＤに対して可変容量回路３１の容量値がＣＴＤ×Ｃ０に設定されるとする。この場合、可変容量回路３１の容量値は、期間ＰＡ１において１０００×Ｃ０となり、期間ＰＡ２において１００１×Ｃ０となる。
本比較例では、上記のように１つの温度データＤＴＤに対して１つの容量制御データＣＴＤが出力される。このため、Ｃ０より小さい刻みで可変容量回路３１の容量値を調整できない。例えば図２の例では、可変容量回路３１の容量値を１０００×Ｃ０と１００１×Ｃ０の間に調整することはできない。
図３は、本実施形態における回路装置２０の動作を説明する信号波形例である。図３において、容量制御データＣＴＤを１０進数で示す。図３には、容量制御データＣＴＤの波形例として、第１波形例ＣＴＤａ、第２波形例ＣＴＤｂ、第３波形例ＣＴＤｃを示す。
Ａ／Ｄ変換回路５０は、第１温度データＴＢ１、第２温度データＴＢ２、及び第３温度データＴＢ３を、サンプリング周期毎に出力する。処理回路６０は、期間ＰＢ１において、第１温度データＴＢ１に基づいて、第１容量制御データ「１０００」と第２容量制御データ「１００１」を時分割に出力する。処理回路６０は、次の期間ＰＢ２において、第２温度データＴＢ２に基づいて、第３容量制御データ「１０００」と第４容量制御データ「１００１」を時分割に出力する。なお、図３では期間ＰＢ１と期間ＰＢ２で同じ容量制御データが出力される場合を図示しているが、期間ＰＢ１と期間ＰＢ２で同じ容量制御データが出力されてもよい。
処理回路６０は、時分割クロック信号ＣＫＤＶのエッジタイミングで容量制御データＣＴＤを時分割出力する。時分割クロック信号ＣＫＤＶは処理回路６０の内部でされてもよいし、或いは処理回路６０の外部から処理回路６０に入力されてもよい。時分割クロック信号ＣＫＤＶの周期をＰＤＶとすると、期間ＰＢ１は８×ＰＤＶである。また８×ＰＤＶは、Ａ／Ｄ変換回路５０のサンプリング周期に対応する。なお、時分割クロック信号ＣＫＤＶの周期ＰＤＶはサンプリング周期の１／８に限定されず、周期ＰＤＶはサンプリング周期の１／２以下であればよい。
第１波形例ＣＴＤａでは、期間ＰＢ１において、合計６×ＰＤＶの期間で容量制御データ「１０００」が出力され、合計２×ＰＤＶの期間で容量制御データ「１００１」が出力される。期間ＰＢ１における平均で考えると、容量制御データの平均値は１０００．２５なので、可変容量回路３１の容量値は１０００．２５×Ｃ０となる。
第２波形例ＣＴＤｂでは、期間ＰＢ１において、合計４×ＰＤＶの期間で容量制御データ「１０００」が出力され、合計４×ＰＤＶの期間で容量制御データ「１００１」が出力される。期間ＰＢ１における平均で考えると、容量制御データの平均値は１０００．５なので、可変容量回路３１の容量値は１０００．５×Ｃ０となる。
第３波形例ＣＴＤｃでは、期間ＰＢ１において、合計２×ＰＤＶの期間で容量制御データ「１０００」が出力され、合計６×ＰＤＶの期間で容量制御データ「１００１」が出力される。期間ＰＢ１における平均で考えると、容量制御データの平均値は１０００．７５なので、可変容量回路３１の容量値は１０００．７５×Ｃ０となる。
以上の本実施形態によれば、処理回路６０は、第１温度データＴＢ１に基づく容量制御の開始と、第２温度データに基づく容量制御の開始との間の期間ＰＢ１において、第１温度データＴＢ１に対応する第１容量制御データ「１０００」と、第１容量制御データと異なる第２容量制御データ「１００１」とを時分割に切り替えて可変容量回路３１に出力する。
このようにすれば、可変容量回路３１の容量値を、第１容量制御データが示す容量値と、第２容量制御データが示す容量値の間に調整できる。即ち、第１～第３波形例で説明したように、可変容量回路３１の容量値が刻みＣ０で切り替え可能である場合、その刻みＣ０より小さい刻みで可変容量回路３１の容量値を設定することが可能となる。これにより、可変容量回路３１を構成するキャパシターアレイの容量素子を小さくしなくても、容量切り替えの分解能を向上できる。容量切り替えの分解能が向上することで、温度補償の精度が向上し、また容量素子を小さくしなくてもよいため、容量素子の容量値ばらつきが増加しない。
図３では、第２容量制御データは第１容量制御データに「１」を加算したデータであるが、これに限定されず、第２容量制御データが示す可変容量回路３１の容量値が、第１容量制御データが示す可変容量回路３１の容量値と異なっていればよい。
具体的には、第２容量制御データは、第１容量制御データと所定値だけ異なるデータである。
このようにすれば、期間ＰＢ１において、第１容量制御データと第２容量制御データが時分割に出力されることで、期間ＰＢ１における平均値として見たときに、所定値よりも小さい分解能の容量制御データが出力される。
より具体的には、第１容量制御データは、第１整数データである。第２容量制御データは、第１整数データに所定値を加算又は減算した第２整数データである。
このようにすれば、期間ＰＢ１において、第１整数データと第２整数データが時分割に出力されることで、期間ＰＢ１における平均値として見たときに、第１整数データと第２整数データの間の容量制御データが出力される。例えば所定値が１である場合、期間ＰＢ１における平均値として見たときに、１より小さい小数の分解能の容量制御データが実現される。
２．詳細な構成及び処理
図４は、処理回路６０及びメモリー７０の詳細な構成例である。処理回路６０は、デジタルフィルター６１と線形補間部６３と時分割処理部６４とを含む。メモリー７０は、容量調整値記憶部７１と時分割パターン記憶部７２とを含む。なお図４に示す各データのビット数は一例であり、これらのビット数は任意であってよい。
処理回路６０は、アンド回路、オア回路、インバーター及びラッチ回路等のロジック素子で構成されたロジック回路である。デジタルフィルター６１、線形補間部６３及び時分割処理部６４の各々は、個別のロジック回路で構成されてもよい。或いは、デジタルフィルター６１、線形補間部６３及び時分割処理部６４の処理が、ＤＳＰ（Digital Signal Processor）によって実行されてもよい。この場合、デジタルフィルター６１、線形補間部６３及び時分割処理部６４の機能を記述したプログラムをＤＳＰが実行することで、これら各部の機能が実現される。
図５は、Ａ／Ｄ変換回路５０及び処理回路６０の動作を説明する図である。図５に示すように、Ａ／Ｄ変換回路５０は、温度検出電圧ＶＴＤを１０ビットの温度データＤＴＤ［９：０］に変換し、次に変換動作を開始するまでウェイト状態となる。ウェイト期間は例えばレジスター設定等によって可変に設定される。
デジタルフィルター６１及び線形補間部６３は、温度データＤＴＤ［９：０］に基づくデジタルフィルター処理及び補間処理を行い、その結果を１４ビットの出力データＩＣＬ［１３：０］として出力する。例えば、デジタルフィルター６１はＩＩＲ（Infinite Impulse Response）フィルターであり、デジタルフィルター処理はローパスフィルター処理である。補間処理の詳細は後述する。
時分割処理部６４は、線形補間部６３の出力データＩＣＬ［１３：０］に基づいて１１ビットの容量制御データＣＴＤ［１０：０］を出力する。時分割処理部６４は、期間ＰＢ１において、時分割クロック信号ＣＫＤＶに基づいて第１容量制御データＸＸと第２容量制御データＸＸ＋１とを時分割に出力する。ここでは、時分割クロック信号ＣＫＤＶのエッジ毎にＸＸとＸＸ＋１が交互に出力される場合を図示している。また期間ＰＢ１が、時分割クロック信号ＣＫＤＶの３２クロックに相当するものとする。
図６は、処理回路６０の詳細動作、及びメモリー７０に記憶される情報を説明する図である。
デジタルフィルター６１は、温度データＤＴＤ［９：０］に対するデジタルフィルター処理を行い、その結果を１２ビットの出力データＦＬＱ［１１：０］として出力する。即ち、デジタルフィルター６１は、１０ビットの温度データＤＴＤ［９：０］を平滑化すると共に、１２ビットに拡張している。これにより、温度データのノイズが低減されると共に、温度データの分解能が２ビット拡張されるので、温度補償の精度が向上する。
容量調整値記憶部７１は第１テーブルＬＴ１を記憶している。容量調整値記憶部７１は、メモリー７０内のアドレス空間において所定アドレス範囲により指定される記憶領域である。第１テーブルＬＴ１は、出力データＦＬＱ［１１：０］の上位８ビットＦＬＱ［１１：４］と、１４ビットの容量調整値ＣＬ［１３：０］とを対応付ける。ｉが０以上２５５以下の整数であるとき、容量調整値記憶部７１にＦＬＱ［１１：４］＝ｉが入力されたとする。容量調整値記憶部７１は、第１テーブルＬＴ１においてＦＬＱ［１１：４］＝ｉ、ｉ＋１に対応した容量調整値ＣＬ［１３：０］＝ＣＬｉ、ＣＬｉ＋１を線形補間部６３に出力する。ＣＬｉを第１容量調整値と呼び、ＣＬｉ＋１を第２容量調整値と呼ぶ。
線形補間部６３は、容量調整値ＣＬｉとＣＬｉ＋１の間を、出力データＦＬＱ［１１：０］の下位４ビットＦＬＱ［３：０］に基づいて補間処理し、その結果を補間処理後の容量調整値ＩＣＬ［１３：０］として出力する。容量調整値ＩＣＬ［１３：０］は、可変容量回路３１の容量値を制御する値であり、時分割により実現される小数部分を含んでいる。補間処理は線形補間であり、ＣＬｉとＣＬｉ＋１の間を１６分割した値の中から、ＦＬＱ［３：０］に対応する値を選択する。
時分割パターン記憶部７２は第２テーブルＬＴ２を記憶している。時分割パターン記憶部７２は、メモリー７０内のアドレス空間において所定アドレス範囲により指定される記憶領域である。第２テーブルＬＴ２は、容量調整値ＩＣＬ［１３：０］の下位３ビットＩＣＬ［２：０］と、３２ビットの時分割パターン情報ＴＤＰ［３１：０］とを対応付ける。ＩＣＬ［２：０］は容量調整値ＩＣＬ［１３：０］の小数データに相当し、時分割により実現される小数部分を示すデータである。ｊが０以上７以下の整数であるとき、時分割パターン記憶部７２にＩＣＬ［２：０］＝ｊが入力されたとする。時分割パターン記憶部７２は、第２テーブルＬＴ２においてＩＣＬ［２：０］＝ｊに対応した時分割パターン情報ＴＤＰ［３１：０］＝ＴＤＰｊを時分割処理部６４に出力する。時分割パターン情報ＴＤＰ［３１：０］は、第１容量制御データと第２容量制御データをどのような時系列で出力するかを指示する情報である。
時分割処理部６４は、容量調整値ＩＣＬ［１３：０］の上位１１ビットＩＣＬ［１３：３］と、時分割パターン情報ＴＤＰｊとに基づいて、容量制御データＣＴＤ［１０：０］を時分割制御する。ＩＣＬ［１３：３］は容量調整値ＩＣＬ［１３：０］の整数データに相当し、以下のように容量制御データに対応したデータである。ｋが０以上３１以下の整数であり、時分割処理部６４にＩＣＬ［１３：３］＝ＣＬＱが入力されたとする。このとき、時分割処理部６４は、期間ＰＢ１において時分割クロック信号ＣＫＤＶの第ｋ＋１個目のエッジでＣＴＤ［１０：０］＝ＣＬＱ＋ＴＤＰ［ｋ］を出力する。ＴＤＰ［ｋ］＝０のときＣＴＤ［１０：０］＝ＣＬＱが出力され、ＴＤＰ［ｋ］＝１のときＣＴＤ［１０：０］＝ＣＬＱ＋１が出力される。ＣＬＱが第１容量制御データであり、ＣＬＱ＋１が第２容量制御データである。このようにして、第１容量制御データと第２容量制御データが時分割に出力される。ＣＬＱを整数データとすると、ＣＬＱとＣＬＱ＋１が時分割に出力されることで小数部分が表現されることになる。
図７は、第２テーブルＬＴ２の例である。図７では、容量調整値の下位３ビットＩＣＬ［２：０］を２進数で示す。また、時分割パターン情報ＴＤＰ［３１：０］において各ビットの論理レベルを０又は１で示す。
ＩＣＬ［２：０］＝０００ｈのとき、ＴＤＰ［３１：０］のうち論理レベルが１であるビットの割合は０／８なので、対応する小数は０．０００である。ＩＣＬ［２：０］＝００１ｈのとき、ＴＤＰ［３１：０］のうち論理レベルが１であるビットの割合は１／８なので、対応する小数は０．１２５である。同様に、ＩＣＬ［２：０］＝０１０ｈ、０１１ｈ、１００ｈ、１０１ｈ、１１０ｈ、１１１ｈのとき、ＴＤＰ［３１：０］のうち論理レベルが１であるビットの割合は２／８、３／８、４／８、５／８、６／８、７／８なので、対応する小数は０．２５０、０．３７５、０．５００、０．６２５、０．７５０、０．８７５である。
このような時分割パターン情報ＴＤＰ［３１：０］を用いて時分割制御が行われることで、ＣＬＱ＋０、ＣＬＱ＋０．１２５、ＣＬＱ＋０．２５０、・・・、ＣＬＱ＋０．８７５のような小数部分を実質的に含む容量制御データが実現される。
３．発振回路、可変容量回路
図８は、発振回路３０及び可変容量回路３１の詳細な構成例である。発振回路３０は、可変容量回路３１と駆動回路３２とを含む。
駆動回路３２は、振動子１０を駆動することで振動子１０を発振させ、その発振により得られるクロック信号ＣＬＫをノードＮＱに出力する。ノードＮＱは発振回路３０の出力ノードである。駆動回路３２の入力ノードＮ１は振動子１０の一端に接続され、駆動回路３２の出力ノードＮ２は振動子１０の他端に接続される。
駆動回路３２は、インバーターＩＮＶと抵抗Ｒ１、Ｒ２とを含む。インバーターＩＮＶの入力ノード及び抵抗Ｒ１の一端は、駆動回路３２の入力ノードＮ１に接続される。インバーターＩＮＶの出力ノード及び抵抗Ｒ１の他端はノードＮＱに接続される。抵抗Ｒ２の一端はノードＮＱに接続され、抵抗Ｒ２の他端は駆動回路３２の出力ノードＮ２に接続される。
可変容量回路３１は、駆動回路３２の入力ノードＮ１及び出力ノードＮ２に接続される。容量制御データＣＴＤ［１０：０］に基づいて可変容量回路３１の容量値が変化することで、駆動回路３２の負荷が変わり、発振回路３０の発振周波数が変わる。これにより、発振周波数の温度補償が実現される。可変容量回路３１は、駆動回路３２の入力ノードＮ１に接続されるキャパシターアレイＣＰＡ１と、駆動回路３２の出力ノードＮ２に接続されるキャパシターアレイＣＰＡ２とを含む。キャパシターアレイＣＰＡ１とＣＰＡ２は、容量制御データＣＴＤ［１０：０］により同じ容量値に設定される。なお、キャパシターアレイＣＰＡ１とＣＰＡ２のいずれか一方のみが設けられてもよい。
図９は、キャパシターアレイＣＰＡ１の第１構成例である。キャパシターアレイＣＰＡ２も同様な構成であるため、ここではキャパシターアレイＣＰＡ１を例に説明する。
キャパシターアレイＣＰＡ１は、キャパシターＣＣ１～ＣＣ１１とスイッチＳＷ１～ＳＷ１１とを含む。なお、キャパシター及びスイッチの個数はこれに限定されず、キャパシターアレイＣＰＡ１は、第１～第ｎのキャパシターと第１～第ｎのスイッチとを含んでいればよい。ｎは２以上の整数である。
スイッチＳＷ１の一端はキャパシターＣＣ１の一端に接続される。同様に、スイッチＳＷ２～ＳＷ１１の一端は、それぞれキャパシターＣＣ２～ＣＣ１１の他端に接続される。スイッチＳＷ１～ＳＷ１１の他端は駆動回路３２の入力ノードＮ１に接続される。スイッチＳＷ１～ＳＷ１１は例えばトランジスターである。スイッチＳＷ１は、容量制御データＣＴＤ［１０：０］の第１ビットＣＴＤ［０］によりオン又はオフに制御される。同様に、スイッチＳＷ２～ＳＷ１１は、それぞれ容量制御データＣＴＤ［１０：０］の第２～第１１ビットＣＴＤ［１］～ＣＴＤ［１１］によりオン又はオフに制御される。
キャパシターＣＣ１～ＣＣ１１は、バイナリーで重み付けされる。即ち、ｓを１以上１１以下の整数としたとき、キャパシターＣＣｓの容量値は、キャパシターＣＣ１の容量値の２ｓ－１倍である。キャパシターＣＣ１の容量値は、上述した最小刻みＣ０に相当する。キャパシターＣＣ１～ＣＣ１１の他端は、グランドノードＮＧＮに接続される。
図１０は、キャパシターアレイＣＰＡ１の第１構成例の動作を説明する図である。ここでは、図６においてＣＬＱ＝１２７である場合を例に説明する。即ち、第１容量制御データはＣＴＤ［１０：０］＝ＣＬＱ＝１２７であり、第２容量制御データはＣＴＤ［１０：０］＝ＣＬＱ＋１＝１２８である。
ＣＴＤ［１０：０］＝１２７のとき、スイッチＳＷ１～ＳＷ７がオンになり、スイッチＳＷ８～ＳＷ１１がオフになる。このため、キャパシターＣＣ１～ＣＣ７が駆動回路３２の入力ノードＮ１に接続された状態となり、キャパシターアレイＣＰＡ１の容量値は１２７×Ｃ０となる。
ＣＴＤ［１０：０］＝１２８のとき、スイッチＳＷ１～ＳＷ７がオフになり、スイッチＳＷ８がオンになり、スイッチＳＷ９～ＳＷ１１がオフになる。このため、キャパシターＣＣ８が駆動回路３２の入力ノードＮ１に接続された状態となり、キャパシターアレイＣＰＡ１の容量値は１２８×Ｃ０となる。
キャパシターアレイＣＰＡ１の容量値が１２７×Ｃ０と１２８×Ｃ０に時分割に切り替わることで、平均値として１２７×Ｃ０と１２８×Ｃ０の間の容量値が実現される。
図１１は、キャパシターアレイＣＰＡ１の第２構成例である。キャパシターアレイＣＰＡ２も同様な構成であるため、ここではキャパシターアレイＣＰＡ１を例に説明する。
キャパシターアレイＣＰＡ１は、キャパシターＣＣ１～ＣＣ１１と切り替え用キャパシターＣＤＶとスイッチＳＷ１～ＳＷ１１と切り替え用スイッチＳＷＤＶとを含む。なお、キャパシター及びスイッチの個数はこれに限定されず、キャパシターアレイＣＰＡ１は、第１～第ｎのキャパシターと切り替え用キャパシターと第１～第ｎのスイッチと切り替え用スイッチとを含んでいればよい。
キャパシターＣＣ１～ＣＣ１１とスイッチＳＷ１～ＳＷ１１は第１構成例と同様である。切り替え用スイッチＳＷＤＶの一端は駆動回路３２の入力ノードＮ１に接続される。切り替え用スイッチＳＷＤＶの他端は切り替え用キャパシターＣＤＶの一端に接続される。切り替え用スイッチＳＷＤＶは例えばトランジスターである。切り替え用キャパシターＣＤＶの他端はグランドノードＮＧＮに接続される。切り替え用キャパシターＣＤＶの容量値は、キャパシターＣＣ１の容量値と同じである。即ち、切り替え用キャパシターＣＤＶの容量値は、最小刻みＣ０に相当する。
図１２は、キャパシターアレイＣＰＡ１が上記第２構成例である場合における時分割処理部６４の動作を説明する図である。
時分割処理部６４は、容量調整値ＩＣＬ［１３：０］の上位１１ビットＩＣＬ［１３：０］＝ＣＬＱと、時分割パターン情報ＴＤＰ［３１：０］とに基づいて、ＣＴＤ［１０：０］＝ＣＬＱ及びＣＴＤＶ＝ＴＤＰ［ｋ］を出力する。この場合、ＣＴＤ［１０：０］＝ＣＬＱ及びＣＴＤＶ＝ＴＤＰ［ｋ］が容量制御データである。時分割制御においてＣＴＤ［１０：０］＝ＣＬＱは変化せず、ＣＴＤＶ＝ＴＤＰ［ｋ］が０又は１に切り替わる。ＣＴＤ［１０：０］＝ＣＬＱ、ＣＴＤＶ＝０が第１容量制御データに相当し、ＣＴＤ［１０：０］＝ＣＬＱ、ＣＴＤＶ＝１が第２容量制御データに相当する。
図１３は、キャパシターアレイＣＰＡ１の第２構成例の動作を説明する図である。ここでは、図６においてＣＬＱ＝１２７である場合を例に説明する。即ち、第１容量制御データはＣＴＤ［１０：０］＝ＣＬＱ＝１２７、ＣＴＤＶ＝０であり、第２容量制御データはＣＴＤ［１０：０］＝ＣＬＱ＝１２７、ＣＴＤＶ＝１である。
第１容量制御データと第２容量制御データにおいて共にＣＴＤ［１０：０］＝１２７なので、スイッチＳＷ１～ＳＷ７がオンであり、スイッチＳＷ８～ＳＷ１１がオフである。即ち、時分割制御においてスイッチＳＷ１～ＳＷ１１のオンオフ状態は変化しない。
ＣＴＤＶ＝０のとき、切り替え用スイッチＳＷＤＶがオフになる。このため、キャパシターＣＣ１～ＣＣ７が駆動回路３２の入力ノードＮ１に接続された状態となり、キャパシターアレイＣＰＡ１の容量値は１２７×Ｃ０となる。
ＣＴＤＶ＝１のとき、切り替え用スイッチＳＷＤＶがオンになる。このため、キャパシターＣＣ１～ＣＣ７及び切り替え用キャパシターＣＤＶが駆動回路３２の入力ノードＮ１に接続された状態となり、キャパシターアレイＣＰＡ１の容量値は１２８×Ｃ０となる。
キャパシターアレイＣＰＡ１の容量値が１２７×Ｃ０と１２８×Ｃ０に時分割に切り替わることで、平均値として１２７×Ｃ０と１２８×Ｃ０の間の容量値が実現される。
また、ＣＴＤ［１０：０］に対するキャパシターアレイＣＰＡ１の容量値は非線形性を有すると考えられる。しかし、本構成例では、時分割制御においてＣＴＤ［１０：０］が変化しないので、時分割制御において非線形性の影響を受けない。例えば、ＤＮＬ（Differential Non-Linearity）が大きい２値を切り替えるような時分割制御が発生しない。
また、例えばスイッチＳＷ８がオフからオンに切り替わったとき、キャパシターＣＣ８が駆動回路３２の入力ノードＮ１に接続されるので、キャパシターＣＣ８に電荷がチャージされる。時分割制御では温度データのサンプリング周期より早い周期でスイッチを切り替えるため、接続されるキャパシターの容量値が大きいほど、チャージが間に合わない可能性がある。チャージが間に合わないとキャパシターアレイＣＰＡ１の容量値が不正確になるおそれがある。しかし、本構成例では、時分割制御においてスイッチＳＷ１～ＳＷ１１のオンオフが切り替わらず、切り替え用スイッチＳＷＤＶのみのオンオフが切り替わる。切り替え用キャパシターＣＤＶの容量値は小さいので、上記チャージの問題が生じにくく、キャパシターアレイＣＰＡ１の容量値が正確になる。
なお、図１３では、第１容量制御データがキャパシターアレイＣＰＡ１に入力されたとき、切り替え用スイッチＳＷＤＶがオフになり、第２容量制御データがキャパシターアレイＣＰＡ１に入力されたとき、切り替え用スイッチＳＷＤＶがオンになるが、これに限定されない。即ち、第１容量制御データがキャパシターアレイＣＰＡ１に入力されたとき、切り替え用スイッチＳＷＤＶがオン又はオフの一方になり、第２容量制御データがキャパシターアレイＣＰＡ１に入力されたとき、切り替え用スイッチＳＷＤＶがオン又はオフの他方になればよい。
４．リアルタイムクロック装置
図１４は、発振器４がリアルタイムクロック装置である場合における回路装置２０及び発振器４の構成例である。リアルタイムクロック装置である発振器４は、振動子１０と回路装置２０とを含む。回路装置２０は、発振回路３０と温度センサー４０とＡ／Ｄ変換回路５０と処理回路６０とメモリー７０と計時回路８０とインターフェース回路９０とを含む。なお図１等で既に説明した構成要素には同一の符号を付し、その構成要素について説明を適宜に省略する。
計時回路８０は、発振回路３０が出力するクロック信号ＣＬＫに基づいて時間情報を生成する。時間情報は現在時刻を示す情報であり、例えば秒、分、時、日、月、及び年を含む。計時回路８０は、分周回路とカウンターとを含む。分周回路は、クロック信号ＣＬＫを分周することで、秒周期のクロック信号を出力する。カウンターは、秒周期のクロック信号のクロック数をカウントすることで時間情報を生成する。
インターフェース回路９０は、発振器４の外部の処理装置と通信する。外部の処理装置が、時間情報を読み出すリードコマンドをインターフェース回路９０に送信する。インターフェース回路９０がリードコマンドを受信すると、計時回路８０から時間情報を読み出し、その読み出した時間情報を外部の処理装置に送信する。例えば、インターフェース回路９０は、ＳＰＩ（Serial Peripheral Interface）方式又はＩ２Ｃ（Inter Integrated Circuit）方式等のシリアルインターフェース回路である。
上述したように、本実施形態の回路装置２０は発振回路３０の発振周波数を高精度に温度補償できる。即ち、回路装置２０は、温度変動に対して発振周波数の周波数偏差を小さく保つことが可能である。このような回路装置２０がリアルタイムクロック装置に適用されることで、リアルタイムクロック装置が、周波数偏差の小さい高精度なクロック信号で計時を行うことが可能となり、高精度な時間情報を生成できる。
５．電子機器、移動体
図１５に、本実施形態の回路装置２０を含む電子機器５００の構成例を示す。電子機器５００は、回路装置２０と、回路装置２０からの出力信号に基づいて動作する処理装置５２０とを含む。具体的には電子機器５００は発振器４を含み、発振器４は回路装置２０を含む。例えば、処理装置５２０は、発振器４からのクロック信号又は時間情報に基づいて動作する。また電子機器５００は、通信インターフェース５１０、操作インターフェース５３０、表示部５４０、メモリー５５０を含むことができる。なお電子機器５００は図１５の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
電子機器５００は、例えば基地局又はルーター等のネットワーク関連機器、距離、時間、流速又は流量等の物理量を計測する高精度の計測機器、生体情報を測定する生体情報測定機器、或いは車載機器などである。生体情報測定機器は例えば超音波測定装置、脈波計又は血圧測定装置等である。車載機器は、自動車を電子制御するＥＣＵ（Electronic Control Unit）、又は自動運転用の機器等である。また電子機器５００は、頭部装着型表示装置や時計関連機器などのウェアラブル機器、ロボット、印刷装置、投影装置、スマートフォン等の携帯情報端末、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などであってもよい。
通信インターフェース５１０は、外部からデータを受信したり、外部にデータを送信する処理を行う。通信インターフェース５１０は、無線通信インターフェース又は有線通信インターフェースのいずれであってもよい。プロセッサーである処理装置５２０は、電子機器５００の制御処理や、通信インターフェース５１０を介して送受信されるデータの種々のデジタル処理などを行う。処理装置５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作インターフェース５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。メモリー５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーにより実現できる。
図１６に、本実施形態の回路装置２０を含む移動体の例を示す。移動体は、本実施形態の回路装置２０と、回路装置２０からの出力信号に基づいて動作する処理装置２２０を含む。具体的には、移動体は発振器４を含み、発振器４は回路装置２０を含む。例えば、処理装置２２０は、発振器４からのクロック信号又は時間情報に基づいて動作する。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器又は装置である。
図１６は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置２０が組み込まれる。具体的には、移動体である自動車２０６は、制御装置２０８を含み、制御装置２０８は、本実施形態の回路装置２０を含む発振器４と、発振器４により生成されたクロック信号に基づき動作する処理装置２２０を含む。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置２０が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられるメーターパネル機器やナビゲーション機器などの種々の車載機器に組み込むことが可能である。
以上に説明した本実施形態の回路装置は、発振回路と処理回路とを含む。発振回路は、キャパシターアレイにより構成される可変容量回路を有し、可変容量回路の容量値に対応する発振周波数で発振する。処理回路には、温度センサーからの温度検出電圧がＡ／Ｄ変換されることで得られる温度データが入力される。処理回路は、温度データに基づいて可変容量回路に対する容量制御を行う。処理回路には、温度データとして第１温度データと、第１温度データの次の第２温度データとが入力される。処理回路は、第１温度データに基づく容量制御の開始と、第２温度データに基づく容量制御の開始との間の期間において、第１温度データに対応する第１容量制御データと、第１容量制御データと異なる第２容量制御データとを時分割に切り替えて可変容量回路に出力する。
このようにすれば、時分割制御された可変容量回路の容量値を時間平均で見たときに、第１容量制御データが示す容量値と、第２容量制御データが示す容量値との間の容量値が、実現される。即ち、可変容量回路の容量値が刻みＣ０で切り替え可能である場合、その刻みＣ０より小さい刻みの容量値が実現される。これにより、容量調整の分解能が向上するので、発振周波数を高精度に温度補償できる。また、可変容量回路を構成するキャパシターアレイの容量素子を小さくしなくても、容量調整の分解能を向上できる。
また本実施形態では、第２容量制御データは、第１容量制御データと所定値だけ異なるデータであってもよい。
このようにすれば、第１容量制御データと第２容量制御データが時分割に出力されることで、時間平均値として見たときに、所定値よりも小さい分解能の容量制御データが出力される。
また本実施形態では、第１容量制御データは、第１整数データであってもよい。第２容量制御データは、第１整数データに所定値を加算又は減算した第２整数データであってもよい。
このようにすれば、第１整数データと第２整数データが時分割に出力されることで、時間平均値として見たときに、第１整数データと第２整数データの間の容量制御データが出力される。例えば所定値が１である場合、時間平均値として見たときに、１より小さい小数の分解能の容量制御データが実現される。この小数の分解能によって、上記刻みＣ０より小さい刻みの容量値が実現される。
また本実施形態では、回路装置は、時分割パターン情報を記憶するメモリーを含んでもよい。処理回路は、メモリーから読み出した時分割パターン情報に基づいて、第１容量制御データと第２容量制御データを時分割に切り替えて可変容量回路に出力してもよい。
このようにすれば、処理回路は、メモリーから読み出した時分割パターン情報に基づいて、その時分割パターン情報が示す時系列で第１容量制御データと第２容量制御データを時分割に切り替えて出力できる。
また本実施形態では、メモリーは、温度データと可変容量回路の容量調整値とを対応付けて記憶し、容量調整値の小数データと時分割パターン情報とを対応付けて記憶してもよい。処理回路は、温度データに対応した容量調整値をメモリーから読み出し、読み出した容量調整値の小数データに対応した時分割パターン情報をメモリーから読み出してもよい。処理回路は、メモリーから読み出した容量調整値に基づく第１容量制御データと、第１容量制御データに所定値を加算又は減算した整数データである第２容量制御データとを、メモリーから読み出した時分割パターン情報に基づいて時分割に切り替えて可変容量回路に出力してもよい。
このようにすれば、可変容量回路の容量値を指示する容量調整値が整数データと小数データとを含む。そして、整数データによって第１容量制御データと第２容量制御データとが決定され、小数データによって時分割パターン情報が決定され、その時分割パターン情報に基づいて第１容量制御データと第２容量制御データとが時分割に出力される。このようにして、時分割制御が実現される。
また本実施形態では、回路装置は、温度データと可変容量回路の容量調整値とを対応付けて記憶するメモリーを含んでもよい。処理回路は、温度データの上位ビットに対応する第１容量調整値及び第２容量調整値を読み出し、温度データの下位ビットに基づいて第１容量調整値と第２容量調整値を線形補間することで、温度データに対応した容量調整値を求めてもよい。処理回路は、容量調整値の整数データである第１容量制御データと、第２容量制御データとを、容量調整値の小数データに基づいて時分割に切り替えて可変容量回路に出力してもよい。
このようにすれば、メモリーは、温度データと容量調整値とを対応付けたテーブルを記憶する。容量調整値が線形補間されることで、テーブルの温度ステップよりも高い温度分解能の容量調整値が生成される。これにより、発振周波数を高精度に温度補償できる。また、テーブルのデータ量を節約できるので、メモリーの記憶容量を節約できる。
また本実施形態では、処理回路は、温度データに対してデジタルフィルター処理を行うデジタルフィルターを含んでもよい。処理回路は、デジタルフィルター処理後の温度データに基づいて可変容量回路の容量値を制御してもよい。
このようにすれば、温度データをノイズリダクションする等のデジタルフィルター処理が可能となる。これにより、処理回路は、デジタルフィルター処理後の高品質な温度データに基づいて容量制御できるので、温度補償の精度を向上できる。
また本実施形態では、キャパシターアレイは、バイナリーで重みづけされた第１～第ｎのキャパシターと、第１～第ｎのスイッチと、切り替え用キャパシターと、切り替え用スイッチとを含んでもよい。第１～第ｎのスイッチは、一端が第１～第ｎのキャパシターの一端に接続され、他端が発振回路の駆動回路の出力ノード又は入力ノードに接続されてもよい。切り替え用スイッチは、一端が切り替え用キャパシターの一端に接続され、他端が駆動回路の出力ノード又は入力ノードに接続されてもよい。第１～第ｎのスイッチは、第１容量制御データが入力されたときと、第２容量制御データが入力されたときとでオンオフ状態が変化しなくてもよい。切り替え用スイッチは、第１容量制御データが入力されたとき、オン又はオフの一方になり、第２容量制御データが入力されたとき、オン又はオフの他方になってもよい。
このようにすれば、時分割制御において第１～第ｎのスイッチが切り替わらないので、第１～第ｎのキャパシターと駆動回路の出力ノード又は入力ノードとの接続関係が変化しない。これにより、時分割制御において、可変容量回路の容量値が有する非線形性の影響を受けない。例えば、ＤＮＬが大きい２つの容量値間を切り替えるような時分割制御が発生しない。
また本実施形態の発振器は、上記のいずれかに記載の回路装置と、振動子とを含む。振動子は、発振回路に電気的に接続され、発振回路により発振する。
また本実施形態のリアルタイムクロック装置は、温度センサーとＡ／Ｄ変換回路と発振回路とメモリーと処理回路と計時回路とを含む。温度センサーは、温度検出電圧を生成する。Ａ／Ｄ変換回路は、温度検出電圧をＡ／Ｄ変換することで温度データを生成する。発振回路は、キャパシターアレイにより構成される可変容量回路を有し、可変容量回路の容量値に対応する発振周波数で発振する。メモリーは、温度データに対応する容量調整値を記憶する。処理回路は、温度データ及び容量調整値に基づいて可変容量回路の容量値を制御する。計時回路は、発振回路が出力するクロック信号に基づいて時間情報を生成する。キャパシターアレイは、複数のキャパシターと、複数のキャパシターの内の１つに接続された切り替え用スイッチと、を有する。処理回路は、切り替え用スイッチを時分割に制御することで、複数のキャパシターの内の最小の容量値より小さい分解能で可変容量回路の容量値を制御する。
本実施形態のリアルタイムクロック装置は、容量値を時分割制御することで容量調整の分解能が向上するので、発振周波数を高精度に温度補償できる。即ち、本実施形態のリアルタイムクロック装置は、温度変動に対して発振周波数の周波数偏差を小さく保つことが可能である。これにより、本実施形態のリアルタイムクロック装置は、周波数偏差の小さい高精度なクロック信号で計時を行うことが可能となり、高精度な時間情報を生成できる。
また本実施形態では、処理回路は、温度データに対してデジタルフィルター処理を行うように構成されてもよい。処理回路は、メモリーに記憶されている容量調整値に対して補間処理を行うことで、デジタルフィルター処理された温度データに対応する容量調整値を求めるように構成されてもよい。
このようにすれば、処理回路は、デジタルフィルター処理後の高品質な温度データに基づいて容量制御できるので、温度補償の精度を向上できる。温度補償の精度が向上することで、本実施形態のリアルタイムクロック装置は、より高精度な時間情報を生成できる。
また本実施形態では、メモリーは、補間処理によって求められた容量調整値の下位ビットに対応する時分割パターン情報を記憶してもよい。処理回路は、時分割パターン情報に基づいて切り替え用スイッチを制御してもよい。
このようにすれば、処理回路は、メモリーから読み出した時分割パターン情報に基づいて、その時分割パターン情報が示す時系列で切り替え用スイッチのオンオフを時分割に切り替えることができる。
また本実施形態では、複数のキャパシターは、第１、第２、・・・、第ｎ（ｎは２以上の整数）のキャパシターと、第１～第ｎのスイッチと、切り替え用キャパシターと、を含んでもよい。第１、第２、・・・、第ｎのキャパシターは、容量値がＣ０、２×Ｃ０、・・・、２ｎ－１×Ｃ０であってもよい。第１～第ｎのスイッチは、第１～第ｎのキャパシターにそれぞれ直列接続されてもよい。切り替え用キャパシターの容量値は、Ｃ０であってもよい。切り替え用スイッチは、切り替え用キャパシターに直列接続されてもよい。切り替え用スイッチは、第１～第ｎのスイッチより短い周期でオンオフ制御されてもよい。
このようにすれば、切り替え用スイッチが第１～第ｎのスイッチより短い周期でオンオフ制御されることで、上述した時分割制御が実現される。即ち、第１～第ｎのスイッチのオンオフ状態が切り替わるタイミングと、その次に第１～第ｎのスイッチのオンオフ状態が切り替わるタイミングとの間の期間において、切り替え用スイッチが時分割にオンオフ制御される。キャパシターアレイの容量値は、切り替え用スイッチがオンのときには、切り替え用キャパシターの容量値を含み、切り替え用スイッチがオフのときには、切り替え用キャパシターの容量値を含まない。これにより、可変容量回路の容量値が時分割制御される。
また本実施形態の電子機器は、上記のいずれかに記載の回路装置と、回路装置からの出力信号に基づいて動作する処理装置と、を含む。
また本実施形態の移動体は、上記のいずれかに記載の回路装置と、回路装置からの出力信号に基づいて動作する処理装置と、を含む。
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、振動子、発振器、リアルタイムクロック装置、電子機器及び移動体の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
４…発振器、１０…振動子、２０…回路装置、３０…発振回路、３１…可変容量回路、３２…駆動回路、４０…温度センサー、５０…Ａ／Ｄ変換回路、６０…処理回路、６１…デジタルフィルター、６３…線形補間部、６４…時分割処理部、７０…メモリー、７１…容量調整値記憶部、７２…時分割パターン記憶部、８０…計時回路、９０…インターフェース回路、ＣＣ１～ＣＣ１１…キャパシター、ＣＤＶ…切り替え用キャパシター、ＣＬ［１３：０］，ＩＣＬ［１３：０］…容量調整値、ＣＬＫ…クロック信号、ＣＰＡ１，ＣＰＡ２…キャパシターアレイ、ＣＴＤ［１０：０］…容量制御データ、ＤＴＤ［９：０］…温度データ、ＬＴ１…第１テーブル、ＬＴ２…第２テーブル、Ｎ１…入力ノード、Ｎ２…出力ノード、ＰＢ１，ＰＢ２…期間、ＳＷ１～ＳＷ１１…スイッチ、ＳＷＤＶ…切り替え用スイッチ、ＴＤＰ［３１：０］…時分割パターン情報、ＶＴＤ…温度検出電圧

Claims (12)

  1. キャパシターアレイにより構成される可変容量回路を有し、前記可変容量回路の容量値に対応する発振周波数で発振する発振回路と、
    温度センサーからの温度検出電圧がＡ／Ｄ変換されることで得られる温度データが入力され、前記温度データに基づいて前記可変容量回路に対する容量制御を行う処理回路と、
    時分割パターン情報を記憶するメモリーと、
    を含み、
    前記処理回路は、前記温度データとして第１温度データと、前記第１温度データの次の第２温度データとが入力され、前記第１温度データに基づく前記容量制御の開始と、前記第２温度データに基づく前記容量制御の開始との間の期間において、前記メモリーから読み出した前記時分割パターン情報に基づいて、前記第１温度データに対応する第１容量制御データと、前記第１容量制御データと異なる第２容量制御データとを時分割に切り替えて前記可変容量回路に出力することを特徴とする回路装置。
  2. 請求項１に記載の回路装置において、
    前記第２容量制御データは、前記第１容量制御データと所定値だけ異なるデータであることを特徴とする回路装置。
  3. 請求項２に記載の回路装置において、
    前記第１容量制御データは、第１整数データであり、
    前記第２容量制御データは、前記第１整数データに前記所定値を加算又は減算した第２整数データであることを特徴とする回路装置。
  4. 請求項１に記載の回路装置において、
    前記メモリーは、前記温度データと前記可変容量回路の容量調整値とを対応付けて記憶し、前記容量調整値の小数データと前記時分割パターン情報とを対応付けて記憶し、
    前記処理回路は、前記温度データに対応した前記容量調整値を前記メモリーから読み出し、読み出した前記容量調整値の前記小数データに対応した前記時分割パターン情報を前記メモリーから読み出し、
    前記処理回路は、前記メモリーから読み出した前記容量調整値に基づく前記第１容量制御データと、前記第１容量制御データに所定値を加算又は減算した整数データである前記第２容量制御データとを、前記メモリーから読み出した前記時分割パターン情報に基づいて時分割に切り替えて前記可変容量回路に出力することを特徴とする回路装置。
  5. 請求項１に記載の回路装置において、
    前記メモリーは、前記温度データと前記可変容量回路の容量調整値とを対応付けて記憶し、
    前記処理回路は、前記温度データの上位ビットに対応する第１容量調整値及び第２容量調整値を読み出し、前記温度データの下位ビットに基づいて前記第１容量調整値と前記第２容量調整値を線形補間することで、前記温度データに対応した容量調整値を求め、
    前記処理回路は、前記容量調整値の整数データである前記第１容量制御データと、前記第２容量制御データとを、前記容量調整値の小数データに基づいて時分割に切り替えて前記可変容量回路に出力することを特徴とする回路装置。
  6. 請求項１乃至５のいずれか一項に記載の回路装置において、
    前記処理回路は、
    前記温度データに対してデジタルフィルター処理を行うデジタルフィルターを含み、
    前記処理回路は、前記デジタルフィルター処理後の前記温度データに基づいて前記可変容量回路の前記容量値を制御することを特徴とする回路装置。
  7. 請求項１に記載の回路装置において、
    前記キャパシターアレイは、
    バイナリーで重みづけされた第１～第ｎ（ｎは２以上の整数）のキャパシターと、
    一端が前記第１～第ｎのキャパシターの一端に接続され、他端が前記発振回路の駆動回路の出力ノード又は入力ノードに接続される第１～第ｎのスイッチと、
    切り替え用キャパシターと、
    一端が前記切り替え用キャパシターの一端に接続され、他端が前記駆動回路の前記出力ノード又は前記入力ノードに接続される切り替え用スイッチと、
    を含み、
    前記第１～第ｎのスイッチは、前記第１容量制御データが入力されたときと、前記第２容量制御データが入力されたときとでオンオフ状態が変化せず、
    前記切り替え用スイッチは、前記第１容量制御データが入力されたとき、オン又はオフの一方になり、前記第２容量制御データが入力されたとき、オン又はオフの他方になることを特徴とする回路装置。
  8. 請求項１乃至７のいずれか一項に記載の回路装置と、
    前記発振回路に電気的に接続され、前記発振回路により発振する振動子と、
    を含むことを特徴とする発振器。
  9. 温度検出電圧を生成する温度センサーと、
    前記温度検出電圧をＡ／Ｄ変換することで温度データを生成するＡ／Ｄ変換回路と、
    キャパシターアレイにより構成される可変容量回路を有し、前記可変容量回路の容量値に対応する発振周波数で発振する発振回路と、
    前記温度データに対応する容量調整値を記憶するメモリーと、
    前記温度データ及び前記容量調整値に基づいて前記可変容量回路の前記容量値を制御する処理回路と、
    前記発振回路が出力するクロック信号に基づいて時間情報を生成する計時回路と、
    を含み、
    前記キャパシターアレイは、複数のキャパシターと、前記複数のキャパシターの内の１つに接続された切り替え用スイッチと、を有し、
    前記処理回路は、前記切り替え用スイッチを時分割に制御することで、前記複数のキャパシターの内の最小の容量値より小さい分解能で前記可変容量回路の前記容量値を制御し、
    前記処理回路は、
    前記温度データに対してデジタルフィルター処理を行い、
    前記メモリーに記憶されている前記容量調整値に対して補間処理を行うことで、前記デジタルフィルター処理された前記温度データに対応する前記容量調整値を求め、
    前記メモリーは、前記補間処理によって求められた前記容量調整値の下位ビットに対応する時分割パターン情報を記憶し、
    前記処理回路は、前記時分割パターン情報に基づいて前記切り替え用スイッチを制御することを特徴とするリアルタイムクロック装置。
  10. 請求項９に記載のリアルタイムクロック装置において、
    前記複数のキャパシターは、
    容量値がＣ０、２×Ｃ０、・・・、２ｎ－１×Ｃ０である第１、第２、・・・、第ｎ（ｎは２以上の整数）のキャパシターと、
    前記第１～第ｎのキャパシターにそれぞれ直列接続される第１～第ｎのスイッチと、
    容量値がＣ０である切り替え用キャパシターと、を含み、
    前記切り替え用スイッチは、前記切り替え用キャパシターに直列接続され、
    前記切り替え用スイッチは、前記第１～第ｎのスイッチより短い周期でオンオフ制御されることを特徴とするリアルタイムクロック装置。
  11. 請求項１乃至７のいずれか一項に記載の回路装置と、
    前記回路装置からの出力信号に基づいて動作する処理装置と、
    を含むことを特徴とする電子機器。
  12. 請求項１乃至７のいずれか一項に記載の回路装置と、
    前記回路装置からの出力信号に基づいて動作する処理装置と、
    を含むことを特徴とする移動体。
JP2019151762A 2019-08-22 2019-08-22 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体 Active JP7408950B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019151762A JP7408950B2 (ja) 2019-08-22 2019-08-22 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体
CN202010841857.1A CN112422085B (zh) 2019-08-22 2020-08-20 电路装置、振荡器、实时时钟装置、电子设备以及移动体
US16/999,318 US11038509B2 (en) 2019-08-22 2020-08-21 Circuit device, oscillator, real-time clock device, electronic device, and vehicle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019151762A JP7408950B2 (ja) 2019-08-22 2019-08-22 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体

Publications (2)

Publication Number Publication Date
JP2021034832A JP2021034832A (ja) 2021-03-01
JP7408950B2 true JP7408950B2 (ja) 2024-01-09

Family

ID=74646079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019151762A Active JP7408950B2 (ja) 2019-08-22 2019-08-22 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体

Country Status (3)

Country Link
US (1) US11038509B2 (ja)
JP (1) JP7408950B2 (ja)
CN (1) CN112422085B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220146071A (ko) * 2021-04-23 2022-11-01 삼성전자주식회사 웨어러블 전자 장치 및 그 작동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044756A (ja) 1999-07-27 2001-02-16 Seiko Epson Corp 発振器、発振器の制御方法及び計時装置
JP2012525110A (ja) 2009-04-23 2012-10-18 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ 複数のブリッジ装置からなる昇圧コンバーターのスイッチを制御する方法及び装置
JP2017123552A (ja) 2016-01-06 2017-07-13 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218738A (ja) 1992-01-31 1993-08-27 Nippon Dempa Kogyo Co Ltd デジタル温度補償発振器
JP2017085536A (ja) * 2015-10-27 2017-05-18 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP6638340B2 (ja) * 2015-11-12 2020-01-29 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP6834579B2 (ja) * 2017-02-23 2021-02-24 セイコーエプソン株式会社 回路装置、発振器、電子機器、移動体及び回路装置の製造方法
CN106936070B (zh) * 2017-05-11 2023-07-07 中国工程物理研究院流体物理研究所 一种基于量子级联激光器的全光纯频率调制系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044756A (ja) 1999-07-27 2001-02-16 Seiko Epson Corp 発振器、発振器の制御方法及び計時装置
JP2012525110A (ja) 2009-04-23 2012-10-18 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ 複数のブリッジ装置からなる昇圧コンバーターのスイッチを制御する方法及び装置
JP2017123552A (ja) 2016-01-06 2017-07-13 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Also Published As

Publication number Publication date
US11038509B2 (en) 2021-06-15
CN112422085A (zh) 2021-02-26
CN112422085B (zh) 2023-06-02
US20210058088A1 (en) 2021-02-25
JP2021034832A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
CN107306132B (zh) 电路装置、振荡器、电子设备以及移动体
JP6710914B2 (ja) 電子デバイス、電子機器及び移動体
US10027331B2 (en) Oscillator, electronic apparatus, and moving object
JP2018137600A (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP2020170910A (ja) Ｌｖｄｓドライバー回路、集積回路装置、発振器、電子機器及び移動体
CN111669125B (zh) 振荡器、电子设备以及移动体
JP2018056674A (ja) 回路装置、物理量測定装置、電子機器及び移動体
CN108512546B (zh) 电路装置、振荡器、电子设备、移动体及电路装置的制造方法
JP2018137512A (ja) 回路装置、発振器、電子機器、移動体及び発振器の製造方法
JP2023155463A (ja) 発振器
JP7408950B2 (ja) 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体
CN111669124B (zh) 振荡器、电子设备以及移动体
JP6561482B2 (ja) 発振器、電子機器及び移動体
CN107872200B (zh) 电路装置、物理量测定装置、电子设备和移动体
CN110401415B (zh) 电路装置、振荡器、电子设备和移动体
JP6946743B2 (ja) 物理量測定装置、電子機器及び移動体
JP2018056984A (ja) 集積回路装置、電子機器及び移動体
CN111200399A (zh) 电路装置、电源电路、振荡器、电子设备及移动体
US20190190448A1 (en) Circuit Device, Oscillator, Electronic Apparatus, And Vehicle
JP6736871B2 (ja) 回路装置、発振器、電子機器及び移動体
CN109217823A (zh) 振动器件、电子设备和移动体
JP2019092137A (ja) 回路装置、発振器、電子機器及び移動体
JP2020161921A (ja) 発振回路、発振器、電子機器及び移動体
JP2018056676A (ja) 回路装置、物理量測定装置、電子機器及び移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231204

R150 Certificate of patent or registration of utility model

Ref document number: 7408950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150