TWI520495B - 非石英時脈產生器及其運作方法 - Google Patents

非石英時脈產生器及其運作方法 Download PDF

Info

Publication number
TWI520495B
TWI520495B TW102120125A TW102120125A TWI520495B TW I520495 B TWI520495 B TW I520495B TW 102120125 A TW102120125 A TW 102120125A TW 102120125 A TW102120125 A TW 102120125A TW I520495 B TWI520495 B TW I520495B
Authority
TW
Taiwan
Prior art keywords
output
signal
oscillating circuit
coupled
frequency
Prior art date
Application number
TW102120125A
Other languages
English (en)
Other versions
TW201448473A (zh
Inventor
劉仁傑
張啟揚
涂祐豪
鄭國興
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW102120125A priority Critical patent/TWI520495B/zh
Priority to US14/025,834 priority patent/US9024693B2/en
Publication of TW201448473A publication Critical patent/TW201448473A/zh
Application granted granted Critical
Publication of TWI520495B publication Critical patent/TWI520495B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

非石英時脈產生器及其運作方法
本揭露是有關於一種時脈電路，且特別是有關於一種非石英時脈產生器及其運作方法。
在電子系統的演進中，各式元件尺寸不斷縮小，晶片單位面積可容納電晶體數也跟著大幅增加。將產品中所有電路設計模組化，使功能可整合於一顆晶片中是未來發展趨勢之一。在各式電子系統中，時脈信號扮演了不可或缺的角色。在可攜式電子及生物醫學電子產品中，為了拉長使用時間，因此極需要低功耗與小面積的時脈信號源。目前產生時脈信號的做法可分為石英振盪器(Crystal Oscillator)、微機電系統(Micro Electro Mechanical Systems,MEMS)與CMOS製程等方式，用以實現振盪器。石英振盪器與微機電系統的頻率對溫度和電壓的變化具有高穩定度，若以電路系統架構的角度而言，CMOS製程實現振盪器電路可能將擁有更高的整合優勢。
目前CMOS製程類振盪器技術主要有三種主體架構，其一，使用電感電容之振盪器(LC Oscillator)可應用於高頻系統操作；其二，採用弛張式振盪器電路(Relaxation Oscillator)，以電阻、電容充、放電的負載來控制頻率振盪；其三，是採用全數位式(all digital)振盪架構，其可以將數位訊號處理與時脈產生器整合於一個晶片之中，有效節省系統面積。由於CMOS電路在頻率穩定度對於溫度具有高敏感度，因此，針對CMOS架構，因應環境變化為所需之解決與補償課題之一。
本揭露提供一種非石英時脈產生器(crystal-less clock generator,CLCG)及其運作方法，可以自動校正輸出頻率。
本揭露的一種非石英時脈產生器，包括第一振盪電路、第二振盪電路以及控制電路。第一振盪電路受控於控制信號而對應產生非石英時脈產生器的輸出時脈信號。第二振盪電路產生參考時脈信號。控制電路耦接至第一振盪電路以接收輸出時脈信號，以及耦接至第二振盪電路以接收參考時脈信號。依照輸出時脈信號與參考時脈信號的關係，控制電路對應產生控制信號給第一振盪電路，以修正輸出時脈信號因環境變化所造成的頻率變化。
本揭露的一種非石英時脈產生器的運作方法，包括：由第一振盪電路依據控制信號而對應產生非石英時脈產生器的輸出時脈信號；由第二振盪電路產生參考時脈信號；以及依照輸出時 脈信號與參考時脈信號的關係，而對應產生控制信號給第一振盪電路，以修正該輸出時脈信號因環境變化所造成的頻率變化。
基於上述，當環境(例如溫度或其他環境條件)改變造成頻率飄移時，本揭露實施例所提供的非石英時脈產生器可自動校正輸出時脈信號至系統所需之操作頻率。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、900、1400、1800、1900、2300‧‧‧非石英時脈產生器
110‧‧‧第一振盪電路
120‧‧‧第二振盪電路
130‧‧‧控制電路
410‧‧‧第一反相器
420_1、420_2、420_5‧‧‧第二反相器
910‧‧‧時間數位轉換器
920‧‧‧控制器
1110‧‧‧第一閘電路
1120‧‧‧第二閘電路
1130‧‧‧第一游標尺振盪器
1140‧‧‧第二游標尺振盪器
1150‧‧‧相位偵測器
1160‧‧‧第一計數器
1170‧‧‧第二計數器
1180‧‧‧減法器
1410、1810‧‧‧第一時間放大器
1420、1820‧‧‧第二時間放大器
1430、1840‧‧‧時間數位轉換器
1440、1850‧‧‧控制器
1610_1、1610_2、1610_n‧‧‧模數電路
1710、1720、1740‧‧‧曲線
1730‧‧‧補償曲線
1830、2310‧‧‧多工器
1910‧‧‧解多工器
1921‧‧‧第一暫存器
1922‧‧‧第二暫存器
1923‧‧‧第三暫存器
1924‧‧‧第四暫存器
1930‧‧‧補償器
1931‧‧‧第一減法器
1932‧‧‧第五暫存器
1933、1943、1944‧‧‧加法器
1934‧‧‧第六暫存器
1935‧‧‧第二減法器
1940‧‧‧數位濾波器
1945、1946‧‧‧正反器
C<0>、C<1>、C<4>、F<0>、F<1>、F<6>‧‧‧位元
C1、C2、C7‧‧‧MOS電容
CKr‧‧‧參考時脈信號
CLK‧‧‧輸出時脈信號
Cout‧‧‧粗調信號
D‧‧‧輸出值
Fout‧‧‧細調信號
G1‧‧‧第一增益調整信號
G2‧‧‧第二增益調整信號
KP、KI‧‧‧放大器
MC0、MC1、MCn-1‧‧‧位元
MLI1~MLI10、MLIN‧‧‧主迴圈反相器
OSCfast、OSCslow、OSCin1、OSCin2‧‧‧振盪信號
P<1>~P<10>、P<i>‧‧‧輸出端
S210~S230、S810~S833、S1010~S1033、S1510~S1535‧‧‧步驟
Sc、Sc1‧‧‧控制信號
Sc2‧‧‧外部控制信號
SLI1~SLI10‧‧‧次迴圈反相器
Ts‧‧‧取樣信號
VCi‧‧‧變容器
VROin1、VROin2‧‧‧輸入端
VROout‧‧‧偵測結果
圖1是依照本揭露實施例說明一種非石英時脈產生器的電路方塊示意圖。
圖2是依照本揭露實施例說明一種非石英時脈產生器的運作方法的流程示意圖。
圖3是依照本揭露實施例說明圖1所示第一振盪電路的電路方塊示意圖。
圖4是依照本揭露實施例說明圖3所示主迴圈反相器的電路方塊示意圖。
圖5是依照本揭露另一實施例說明圖1所示第一振盪電路的電路方塊示意圖。
圖6是依照本揭露又一實施例說明圖1所示第一振盪電路的電路方塊示意圖。
圖7是依照本揭露實施例說明變容器的電路示意圖。
圖8是依照本揭露另一實施例說明一種非石英時脈產生器的運作方法的流程示意圖。
圖9是依照本揭露另一實施例說明一種非石英時脈產生器的電路方塊示意圖。
圖10是依照本揭露又一實施例說明一種非石英時脈產生器的運作方法的流程示意圖。
圖11為依照本揭露實施例說明一種時間數位轉換器的電路方塊示意圖。
圖12為依照本揭露實施例說明圖11所示時間數位轉換器的信號時序示意圖。
圖13為依照本揭露實施例說明圖11所示時間數位轉換器的輸入輸出對照示意圖。
圖14是依照本揭露更一實施例說明一種非石英時脈產生器的電路方塊示意圖。
圖15是依照本揭露更一實施例說明一種非石英時脈產生器的運作方法的流程示意圖。
圖16是依照本揭露實施例說明圖14所示第一時間放大器的電路方塊示意圖。
圖17是依照本揭露實施例說明圖14所示非石英時脈產生器的溫度對頻率的關係示意圖。
圖18是依照本揭露還一實施例說明一種非石英時脈產生器 的電路方塊示意圖。
圖19是依照本揭露再一實施例說明一種非石英時脈產生器的電路方塊示意圖。
圖20是依照本揭露實施例說明圖19所示補償器的電路方塊示意圖。
圖21是依照本揭露實施例說明圖19所示數位濾波器的電路方塊示意圖。
圖22是依照本揭露實施例說明圖19所示非石英時脈產生器的溫度與輸出頻率的關係曲線示意圖。
圖23是依照本揭露又一實施例說明一種非石英時脈產生器的電路方塊示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本揭露實施例說明一種非石英時脈產生器 (crystal-less clock generator,CLCG)100的電路方塊示意圖。非石英時脈產生器100可以全數位方式實現。非石英時脈產生器100可以在低電壓(例如0.5 V)供應下高速操作，且非石英時脈產生器100可以具有環境變化補償功能。非石英時脈產生器100可以應用於任何電子系統中，例如印表機、影印機、液晶螢幕、光碟機等，或是射頻(radio frequency,RF)相關的傳輸接收電路，或是各種數位生醫晶片整合系統、可攜式電子裝置等。
圖2是依照本揭露實施例說明一種非石英時脈產生器的運作方法的流程示意圖。請參照圖1與圖2，非石英時脈產生器100包括第一振盪電路110、第二振盪電路120以及控制電路130。第一振盪電路110受控於控制信號Sc，而在步驟S210中依據控制信號Sc對應產生非石英時脈產生器100的輸出時脈信號CLK。此輸出時脈信號CLK可以是單一相位時脈信號(single-phase clock)或是多相位時脈(multi-phase clock)信號。多相位時脈信號的應用相當廣泛，如提供給高速串列資料傳輸中的時脈與資料回復(Clock and Data Recovery，CDR)電路使用，或是在時脈倍頻應用中提供時脈合成使用。
第一振盪電路110包括數位控制振盪器(Digital Controlled Oscillator,DCO)或其他可控振盪電路。例如，圖3是依照本揭露實施例說明圖1所示第一振盪電路110的電路方塊示意圖。請參照圖1與圖3，第一振盪電路110包括主迴圈(Main Loop)。主迴圈包含相互串連的N個主迴圈反相器MLI1、 MLI2、…、MLIN。例如圖3所示，主迴圈反相器MLI1的輸入端耦接至主迴圈反相器MLIN的輸出端，而其餘主迴圈反相器MLIi的輸入端耦接至主迴圈反相器MLIi-1的輸出端。這些主迴圈反相器MLI1~MLIN中至少一者(或多者)受控於控制信號Sc。例如，控制信號Sc可以控制主迴圈反相器MLI1及/或其他主迴圈反相器的延遲時間或驅動電流。這些主迴圈反相器MLI1~MLIN其中一者(或多者)的輸出端可以產生單一個時脈信號(或是具有不同相位的多個時脈信號)作為非石英時脈產生器100的輸出時脈信號CLK。因此，第一振盪電路110可以產生單相位或多相位的輸出時脈信號CLK，並且依據控制信號Sc對應調整輸出時脈信號CLK的頻率。
本實施例可以任何方式實現這些主迴圈反相器MLI1~MLIN。例如，以主迴圈反相器MLI1為例，圖4是依照本揭露實施例說明圖3所示主迴圈反相器MLI1的電路方塊示意圖。其餘反相器可以參照主迴圈反相器MLI1的相關說明而類推之。請參照圖4，主迴圈反相器MLI1包括一個第一反相器410與多個第二反相器。在此以5個第二反相器420_1、420_2、…、420_5作為說明範例，但在其他實施例中並不限制第二反相器的數量。第二反相器420_1~420_5的尺寸互不相同，例如第二反相器420_2的尺寸是第二反相器420_1尺寸的兩倍，而第二反相器420_5的尺寸是第二反相器420_1尺寸的16倍。反向器尺寸愈大，其驅動電流便對應增加。
第一反相器410與第二反相器420_1~420_5彼此並聯，如圖4所示。第二反相器420_1~420_5可以是三態反向器(Tri-inv)。於本實施例中，控制信號Sc包括位元C<0>、C<1>、…、C<4>。這些位元C<0>~C<4>以一對一方式分別決定第二反相器420_1~420_5的操作狀態。控制信號Sc的位元C<0>~C<4>用來控制三態反向器的開或關。例如，當位元C<0>為邏輯0時，第二反相器420_1為禁能(disable)狀態。當位元C<0>為邏輯1時，第二反相器420_1為致能(enable)狀態。控制信號Sc的值愈大，第二反相器420_1~420_5的驅動電流也愈多，所以等效上主迴圈反相器MLI1的尺寸變大，輸出驅動電流也變高。因此，控制信號Sc可以決定主迴圈反相器MLI1的驅動電流。當反相器驅動電流增加，圖3所示第一振盪電路110的輸出頻率也隨之升高。
圖5是依照本揭露另一實施例說明圖1所示第一振盪電路110的電路方塊示意圖。圖5所示實施例可以參照圖3的相關說明而類推之。請參照圖1與圖5，除了主迴圈反相器MLI1~MLIN之外，第一振盪電路110還包括至少一個次迴圈(Secondary Loop)反相器，例如圖5所示次迴圈反相器SLI1。次迴圈反相器SLI1可以任何方式實現之。於本實施例中，次迴圈反相器SLI1的實現方式可以參照圖4的相關說明。次迴圈反相器SLI1可以受控於控制信號Sc，以調整第一振盪電路110的輸出頻率。
次迴圈反相器SLI1的輸入端耦接至主迴圈反相器MLI2的輸出端，而次迴圈反相器SLI1的輸出端耦接至主迴圈反相器 MLI1的輸入端，如圖5所示。主迴圈反相器MLI1的輸出端耦接至主迴圈反相器MLI2的輸入端，因此相互串聯的主迴圈反相器MLI1、主迴圈反相器MLI2與次迴圈反相器SLI1構成一個次迴圈。
圖6是依照本揭露又一實施例說明圖1所示第一振盪電路110的電路方塊示意圖。圖6所示實施例可以參照圖3或圖5的相關說明而類推之。於圖6所示實施例中，第一振盪電路110是由十級環形振盪器(包含10個主迴圈反相器MLI1~MLI10)來實現之，以供十級相位輸出(即主迴圈反相器MLI1~MLI10的輸出)。這些主迴圈反相器MLI1~MLI10其中一者(或多者)的輸出端所產生的時脈信號可以作為非石英時脈產生器100的輸出時脈信號CLK。在其他實施例中，第一振盪電路110的實現方式可以依照圖6的相關說明而類推至其他級數。
請參照圖1與圖6，除了主迴圈反相器MLI1~MLI10之外，第一振盪電路110還包括10個次迴圈反相器SLI1~SLI10。其中，次迴圈反相器SLIi的輸入端耦接至主迴圈反相器MLIi+1的輸出端P<i+1>，而次迴圈反相器SLIi的輸出端耦接至該主迴圈反相器MLIi的輸入端(即主迴圈反相器MLIi-1的輸出端P<i-1>)。例如，次迴圈反相器SLI3的輸入端耦接至主迴圈反相器MLI4的輸出端P<4>，而次迴圈反相器SLI3的輸出端耦接至該主迴圈反相器MLI3的輸入端(即主迴圈反相器MLI2的輸出端P<2>)。次迴圈反相器SLI1~SLI10可以任何方式實現之。於本實施例中，次迴圈反相器SLI1~SLI10的實現方式可以參照圖4的相關說明。主迴圈反相器 MLI1~MLI10與次迴圈反相器SLI1~SLI10可以受控於控制信號Sc，以調整第一振盪電路110的輸出頻率。圖6所示第一振盪電路110之操作頻率不會因為級數增加而導致頻率大幅下降。
在另一實施例中，控制信號Sc包括粗調信號C(例如圖4所示位元C<0>~C<4>)與細調信號F，而第一振盪電路110還包含了至少一個變容器(varactor)VCi。所述至少一變容器VCi耦接至這些主迴圈反相器MLI1~MLI10其中一者的輸出端，例如耦接至第i個主迴圈反相器MLIi的輸出端P<i>。所述至少一變容器VCi受控於細調信號F。所述變容器VCi的數量可以依照設計需求而決定之。例如，於圖6所示第一振盪電路110中配置10個變容器VC1~VC10(未繪示)，其中這些變容器VC1~VC10以一對一方式分別耦接至這些主迴圈反相器MLI1~MLI10的輸出端P<1>~P<10>。
所述至少一變容器VCi可以任何方式實現之。例如，圖7是依照本揭露實施例說明變容器VCi的電路示意圖。變容器VCi包括多個金屬氧化半導體(Metal-Oxide Semiconductor,MOS)電容。在此以7個MOS電容C1、C2、…、C7作為說明範例，但在其他實施例中並不限制MOS電容的數量。MOS電容C1~C7的尺寸互不相同，例如MOS電容C2的尺寸是MOS電容C1尺寸的兩倍，而MOS電容C7的尺寸是MOS電容C1尺寸的64倍。MOS電容C1~C7的第一端共同耦接至圖6所示第一振盪電路110中第i個主迴圈反相器MLIi的輸出端P<i>。MOS電容C1~C7的第二 端以一對一方式分別接收控制信號Sc的細調信號F中的位元F<0>、F<1>、…、F<6>。因此，變容器VCi可以受控於控制信號Sc的細調信號F。請參照圖6與圖7，利用控制信號Sc的位元C<0>~C<4>控制主迴圈反相器MLI1~MLI10與次迴圈反相器SLI1~SLI10以進行頻率粗調選擇，並且利用控制信號Sc的位元F<0>~F<6>控制變容器VCi以進行頻率微調，藉此提供較高頻率調整解析度。
請參照圖1，第二振盪電路120在步驟S220中可以產生參考時脈信號CKr。在一些實施例中，第二振盪電路120的電路架構可以相同於第一振盪電路110的電路架構。在另一些實施例中，第二振盪電路120包括環形振盪器(ring oscillator)，以便產生參考時脈信號CKr。
控制電路130耦接至第一振盪電路110以接收輸出時脈信號CLK，以及控制電路130耦接至第二振盪電路120以接收參考時脈信號CKr。在步驟S230中，控制電路130依照輸出時脈信號CLK與參考時脈信號CKr的關係，而對應產生控制信號Sc給第一振盪電路110，以修正輸出時脈信號CLK因環境變化變化所造成的頻率變化。所述環境變化包括溫度變化、電壓變化、製程變化或其他環境條件的變化。針對電壓改變、製程飄移與溫度變化，控制電路130可以提供第一振盪電路110操作頻率之補償的功能。當溫度變化而造成輸出時脈信號CLK的頻率飄移時，控制電路130可以利用其補償機制對頻率做補償。
例如，圖8是依照本揭露另一實施例說明一種非石英時 脈產生器的運作方法的流程示意圖。圖8所示步驟S810、S820與S830可以參照圖2所示步驟S210、S220與S230的相關說明而類推之。於圖8所示實施例中，步驟S830包括子步驟S831、S832與S833。請參照圖1與圖8，控制電路130於步驟S831中可以計算輸出時脈信號CLK的頻率與第一參考頻率的差值(以下稱第一差值)，以及於步驟S832中計算參考時脈信號CKr的頻率與第二參考頻率的差值(以下稱第二差值)。
前述第一參考頻率與前述第二參考頻率可以視設計需求而決定之。例如，前述第一參考頻率可以是第一振盪電路110的額定輸出頻率(或目標頻率)，而前述第二參考頻率可以是第二振盪電路120的額定輸出頻率(或目標頻率)。又例如，控制電路130可以在第一振盪電路110完成初始化後，將第一次量測所述輸出時脈信號CLK的頻率作為前述第一參考頻率，以及在第二振盪電路120完成初始化後，將第一次量測所述參考時脈信號CKr的頻率作為前述第二參考頻率。
依照所述第一差值與所述第二差值的關係，控制電路130於步驟S833中可以對應產生控制信號Sc給第一振盪電路110，以修正輸出時脈信號CLK因溫度變化所造成的頻率變化。當非石英時脈產生器100的溫度發生變化時，第一振盪電路110的輸出時脈信號CLK的頻率與第二振盪電路120的參考時脈信號CKr的頻率會隨著溫度變化而改變。在操作過程中，控制電路130會一直監測所述第一差值與所述第二差值的關係，並持續對應調整該控 制信號Sc，直到該第一差值相等於該第二差值。
圖9是依照本揭露另一實施例說明一種非石英時脈產生器900的電路方塊示意圖。圖9所示非石英時脈產生器900可以參照圖1所示非石英時脈產生器100的相關說明而類推之。於圖9所示實施例中，控制電路130包括時間數位轉換器910以及控制器920。時間數位轉換器910耦接至第一振盪電路110與第二振盪電路120。控制器920耦接至時間數位轉換器910的輸出端。時間數位轉換器910可以將時間轉換為數位碼，並將此數位碼提供給控制器920。例如，時間數位轉換器910可以將輸出時脈信號CLK(或參考時脈信號CKr)的週期轉換為對應的數位碼。又例如，當輸出時脈信號CLK(或參考時脈信號CKr)包含兩個相位信號時，時間數位轉換器910可以將這兩個相位信號的相位差轉換為對應的數位碼。
圖10是依照本揭露又一實施例說明一種非石英時脈產生器的運作方法的流程示意圖。圖10所示步驟S1010、S1020與S1030可以參照圖2所示步驟S210、S220與S230的相關說明而類推之。請參照圖9與圖10，步驟S1030包括子步驟S1031、S1032與S1033。時間數位轉換器910在步驟S1031中將輸出時脈信號CLK轉換為輸出時脈特性值，以及在步驟S1032中將參考時脈信號CKr轉換為參考時脈特性值。
時間數位轉換器910可以任何方式實現之。例如，圖11為依照本揭露實施例說明一種時間數位轉換器910的電路方塊示 意圖。為了提高解析度、產生足夠的量測範圍、獲得低功率消耗及低成本等，此時間數位轉換器910以游標尺技術來實現。請參照圖11，時間數位轉換器910包括第一閘電路1110、第二閘電路1120、第一游標尺振盪器(vernier oscillator)1130、第二游標尺振盪器1140、相位偵測器(phase detector)1150、第一計數器(counter)1160、第二計數器1170與減法器1180。以下將以第一振盪電路110所產生的輸出時脈信號CLK為範例，說明時間數位轉換器910將輸出時脈信號CLK的時間轉換為數位碼。第二振盪電路120所產生的參考時脈信號CKr之轉換方式可以參照輸出時脈信號CLK的相關說明而類推之。
於本實施例中，輸出時脈信號CLK包括具有不同相位的多個時脈信號，其中兩個時脈信號分別經由時間數位轉換器910的輸入端VROin1與VROin2而被傳送至第一閘電路1110與第二閘電路1120。第一閘電路1110與第二閘電路1120可以被重置(reset)而操作於導通狀態。於導通狀態下，第一閘電路1110與第二閘電路1120可以分別將輸入端VROin1與VROin2的時脈信號傳輸至第一游標尺振盪器1130與第二游標尺振盪器1140的致能端。
圖12為依照本揭露實施例說明圖11所示時間數位轉換器910的信號時序示意圖。請參照圖11與圖12，第一閘電路1110與第二閘電路1120於導通狀態下可以分別將輸入端VROin1與VROin2的時脈信號傳輸至第一游標尺振盪器1130與第二游標尺振盪器1140的致能端。當第一游標尺振盪器1130的致能端信號為 致能態(例如邏輯1)時，第一游標尺振盪器1130可以產生頻率為Freq1的振盪信號OSCslow。當第一游標尺振盪器1130的致能端信號為禁能態(例如邏輯0)時，第一游標尺振盪器1130的振盪信號OSCslow保持在邏輯0(沒有振盪)。第二閘電路1120的操作行為相同於第一游標尺振盪器1130，而選擇性地產生頻率為Freq2的振盪信號OSCfast。其中，第一游標尺振盪器1130的振盪頻率Freq1不同於第二閘電路1120的振盪頻率Freq2。例如，第一游標尺振盪器1130的振盪頻率Freq1可以是324.36MHz，而第二閘電路1120的振盪頻率Freq2可以是334.06MHz。
相位偵測器1150的兩個輸入端分別耦接至第一游標尺振盪器1130與第二游標尺振盪器1140的輸出端，以接收振盪信號OSCslow與振盪信號OSCfast。相位偵測器1150可以偵測振盪信號OSCslow與振盪信號OSCfast的相位關係，並對應輸出偵測結果VROout。當振盪信號OSCslow與振盪信號OSCfast的相位一致時，相位偵測器1150可以輸出閘信號S給第一閘電路1110與第二閘電路1120，以使第一閘電路1110與第二閘電路1120的操作態由導通狀態改變為截止狀態。於截止狀態中，輸入端VROin1與VROin2的時脈信號無法被傳輸至第一游標尺振盪器1130與第二游標尺振盪器1140的致能端，使得第一游標尺振盪器1130與第二游標尺振盪器1140被禁能。
第二計數器1170耦接至第二游標尺振盪器1140，以便計數振盪信號OSCin2的脈衝(pulse)數量，並輸出計數結果作為 時脈信號CLK的輸出時脈特性值的細調信號Fout。第一計數器1160耦接至第一游標尺振盪器1130，以便計數振盪信號OSCin1的脈衝數量，並輸出計數結果。減法器1180耦接至第一計數器1160與第二計數器1170的輸出端，以計算二者的差值，並輸出計算結果作為時脈信號CLK的輸出時脈特性值的粗調信號Cout。時間數位轉換器910具有粗調及微調功能，其將可大幅提升量測範圍，卻又不失高解析度之優點。
圖13為依照本揭露實施例說明圖11所示時間數位轉換器910的輸入輸出對照示意圖。圖13中橫軸表示時間數位轉換器910的輸入(單位為奈秒，ns)，縱軸表示時間數位轉換器910的輸出(數位碼)。當輸入端VROin1與VROin2的時脈信號的時間(相位)不同時，時間數位轉換器910會輸出對應的數位碼。
請參照圖9與圖10，控制器920在步驟S1033中依照時脈信號CLK的輸出時脈特性值與參考時脈信號CKr的參考時脈特性值二者之關係而對應產生控制信號Sc給第一振盪電路110，以修正輸出時脈信號CLK因溫度變化所造成的頻率變化。控制器920產生控制信號Sc的操作方式可以參照圖1中控制電路130的相關說明而類推之。
圖14是依照本揭露更一實施例說明一種非石英時脈產生器1400的電路方塊示意圖。圖14所示非石英時脈產生器1400可以參照圖1所示非石英時脈產生器100或圖9所示非石英時脈產生器900的相關說明而類推之。不同於圖9所示實施例之處，在 於圖14所示實施例中控制電路130包括第一時間放大器(Timing Amplifier,TA)1410、第二時間放大器1420、時間數位轉換器1430以及控制器1440。時間數位轉換器1430以及控制器1440可以參照圖9所示時間數位轉換器910以及控制器920的相關說明而類推之。第一時間放大器1410的輸入端耦接至第一振盪電路110的輸出端。第二時間放大器1420的輸入端耦接至第二振盪電路120的輸出端。
圖15是依照本揭露更一實施例說明一種非石英時脈產生器的運作方法的流程示意圖。圖15所示步驟S1510、S1520與S1530可以參照圖2所示步驟S210、S220與S230的相關說明而類推之，或參照圖10所示步驟S1010、S1020與S1030的相關說明而類推之。請參照圖14與圖15，步驟S1530包括子步驟S1531、S1532、S1533、S1534與S1535。第一時間放大器1410在步驟S1531中依據第一增益調整信號G1而增益該輸出時脈信號CLK的時間，以輸出增益後的輸出時脈信號CLK給時間數位轉換器1430，其中第一時間放大器1410的增益值受控於第一增益調整信號G1。第二時間放大器1420在步驟S1532中依據第二增益調整信號G2而增益該參考時脈信號CKr的時間，以輸出增益後的參考時脈信號CKr給時間數位轉換器1430，其中第二時間放大器1420的增益值受控於第二增益調整信號G2。第一增益調整信號G1及/或第二增益調整信號G2可以依照製程飄移而對應設定。
第一增益調整信號G1及/或第二增益調整信號G2可以用 任何方式實現之。例如，圖16是依照本揭露實施例說明圖14所示第一時間放大器1410的電路方塊示意圖。第二時間放大器1420的實現方式可以參照第一時間放大器1410的相關說明。請參照圖16，第一時間放大器1410為一多模數時間放大器。第一時間放大器1410包括n個模數電路(除頻電路)1610_1、1610_2、…、1610_n。例如，模數電路1610_1~1610_n可以是除2或除3的除頻電路。模數電路1610_1~1610_n的除頻倍率受控於第一增益調整信號G1。於本實施例中，第一增益調整信號G1包括位元MC0、MC1、…、MCn-1，用來分別控制模數電路1610_1~1610_n的除頻倍率。以模數電路1610_1為例，當位元MC0為邏輯0時，模數電路1610_1是除2的除頻電路。當位元MC0為邏輯1時，模數電路1610_1是除3的除頻電路。
模數電路1610_1~1610_n相互串聯，如圖16所示。其中，模數電路1610_1的輸入端in接收輸出時脈信號CLK，而模數電路1610_n的輸出端out則產生增益後的輸出時脈信號CLK給時間數位轉換器1430。在溫度變化時，第一振盪電路110的頻率會隨著溫度變化而改變，此時利用第一時間放大器1410將溫度變化造成的第一振盪電路110的輸出週期差異放大，再將放大後時間寬度送入時間數位轉換器1430中進行解析。而此第一時間放大器1410在整體系統中功用如圖17所示。
圖17是依照本揭露實施例說明圖14所示非石英時脈產生器1400的溫度對頻率的關係示意圖。圖17中顯示不同增益值 的選擇，在圖17所示溫度補償系統曲線中代表著不同的斜率變化。例如，若第一增益調整信號G1(或第一時間放大器1410的增益值)為4，則增益後的輸出時脈信號CLK之溫度對頻率關係為曲線1710。若第一增益調整信號G1(或第一時間放大器1410的增益值)為5，則增益後的輸出時脈信號CLK之溫度對頻率關係為曲線1720。第二時間放大器1420亦有相似的操作。時間放大器1410及/或1420可隨著製程變異而進一步調整補償頻率之斜率，以達到溫度變化下的穩定輸出頻率。
請參照圖14與圖15，時間數位轉換器1430耦接至第一時間放大器1410的輸出端，以將第一時間放大器1410的輸出信號轉換為輸出時脈信號CLK的輸出時脈特性值(步驟S1533)。時間數位轉換器1430還耦接至第二時間放大器1420的輸出端，以將第二時間放大器1420的輸出信號轉換為參考時脈信號CKr的參考時脈特性值(步驟S1534)。控制器1440耦接至時間數位轉換器1430的輸出端，其中控制器1440依照輸出時脈信號CLK的輸出時脈特性值與參考時脈信號CKr的參考時脈特性值的關係而對應產生控制信號Sc給第一振盪電路110，以修正輸出時脈信號CLK因溫度變化所造成的頻率變化(步驟S1535)。
如同圖17所示，假設第一增益調整信號G1(或第一時間放大器1410的增益值)為5，也就是增益後的輸出時脈信號CLK之溫度對頻率關係為曲線1720。等效上，控制器1440依照輸出時脈信號CLK與參考時脈信號CKr的關係而對應產生圖17所示補 償曲線1730。因此，補償曲線1730可以補償/抵銷曲線1720所示因溫度變化所造成的頻率變化，使得在補償後第一振盪電路110的輸出時脈信號CLK之溫度對頻率關係為曲線1740。
圖18是依照本揭露還一實施例說明一種非石英時脈產生器1800的電路方塊示意圖。圖18所示非石英時脈產生器1800可以參照圖1所示非石英時脈產生器100或圖14所示非石英時脈產生器1400的相關說明而類推之。不同於圖14所示實施例之處，在於圖18所示實施例中控制電路130包括第一時間放大器1810、第二時間放大器1820、多工器1830、時間數位轉換器1840以及控制器1850。第一時間放大器1810、第二時間放大器1820、時間數位轉換器1840以及控制器1850可以參照圖14所示第一時間放大器1410、第二時間放大器1420、時間數位轉換器1430以及控制器1440的相關說明而類推之。
第一時間放大器1810的輸入端耦接至第一振盪電路110的輸出端。第二時間放大器1820的輸入端耦接至第二振盪電路120的輸出端。多工器1830的第一輸入端耦接至第一時間放大器1810的輸出端。第一多工器1830的第二輸入端耦接至第二時間放大器1820的輸出端。時間數位轉換器1840的輸入端耦接至多工器1830的輸出端。第一多工器1830可以選擇性地將第一時間放大器1810或第二時間放大器1820的輸出傳送至時間數位轉換器1840。因此，時間數位轉換器1840可以輪流將第一時間放大器1810的輸出信號轉換為一輸出時脈特性值，以及將第二時間放大 器1820的輸出信號轉換為一參考時脈特性值。
控制器1850耦接至時間數位轉換器1840的輸出端，其中控制器1850依照輸出時脈信號CLK的輸出時脈特性值與參考時脈信號CKr的參考時脈特性值的關係而對應產生控制信號Sc給第一振盪電路110，以修正輸出時脈信號CLK因溫度變化所造成的頻率變化。控制器1850產生控制信號Sc的操作方式可以參照圖1中控制電路130的相關說明而類推之。
圖19是依照本揭露再一實施例說明一種非石英時脈產生器1900的電路方塊示意圖。圖19所示非石英時脈產生器1900可以參照圖1所示非石英時脈產生器100或圖18所示非石英時脈產生器1800的相關說明而類推之。不同於圖18所示實施例之處，在於圖19所示實施例中控制器1850包括解多工器1910、第一暫存器(register)1921、第二暫存器1922、第三暫存器1923、第四暫存器1924、補償器1930以及數位濾波器(digital filter)1940。第一時間放大器1810、第二時間放大器1820、多工器1830以及時間數位轉換器1840可以參照圖18所示第一時間放大器1810、第二時間放大器1820、多工器1830以及時間數位轉換器1840的相關說明而類推之。
解多工器1910的輸入端耦接至時間數位轉換器1840的輸出端。第一暫存器1921耦接至解多工器1910的第一輸出端，以便記錄第一參考頻率。第二暫存器1922耦接至解多工器1910的第二輸出端，用以記錄第二參考頻率。第三暫存器1923耦接至 解多工器1910的第三輸出端，用以記錄輸出時脈信號CLK目前的輸出時脈特性值。第四暫存器1924耦接至解多工器1910的第四輸出端，用以記錄參考時脈信號CKr目前的參考時脈特性值。
一開始在初始溫度中，先利用時間數位轉換器1840將第一振盪電路110的輸出時脈信號CLK轉換為數位碼，並透過解多工器1910將相關於輸出時脈信號CLK的此數位碼記錄於第一暫存器1921作為所述第一參考頻率。在此初始溫度中，時間數位轉換器1840還會將第二振盪電路120的參考時脈信號CKr轉換為數位碼，並透過解多工器1910將相關於參考時脈信號CKr的此數位碼記錄於第二暫存器1922作為所述第二參考頻率。
在操作過程中，非石英時脈產生器1900的溫度可能會發生變化。溫度的變化會造成第一振盪電路110與第二振盪電路120頻率偏移。時間數位轉換器1840可以在目前溫度中將第一振盪電路110的輸出時脈信號CLK轉換為數位碼，並透過解多工器1910將相關於輸出時脈信號CLK的此數位碼記錄於第三暫存器1923作為所述輸出時脈特性值。時間數位轉換器1840還會在目前溫度中將第二振盪電路120的參考時脈信號CKr轉換為數位碼，並透過解多工器1910將相關於參考時脈信號CKr的此數位碼記錄於第四暫存器1924作為所述參考時脈特性值。
補償器1930耦接至第一暫存器1921、第二暫存器1922、第三暫存器1923以及第四暫存器1924。補償器1930依照第一暫存器1921、第二暫存器1922、第三暫存器1923以及第四暫存器 1924的內容而對應產生控制信號Sc。例如，在本實施例中，補償器1930可以計算第三暫存器1923所記錄的輸出時脈特性值與第一暫存器1921所記錄的第一參考頻率二者的差值(第一差值)，以及計算第四暫存器1924所記錄的參考時脈特性值與第二暫存器1922所記錄的第二參考頻率二者的差值(第二差值)。依照所述第一差值與所述第二差值的關係，補償器1930可以對應產生控制信號Sc。當非石英時脈產生器1900的溫度發生變化時，第三暫存器1923以及第四暫存器1924的內容會隨著溫度變化而改變。在操作過程中，補償器1930會一直監測所述第一差值與所述第二差值的關係，並持續對應調整控制信號Sc，直到該第一差值相等於該第二差值。在其他實施例中，第一差值與第二差值分別與第一權重與第二權重相乘，補償器1930會一直監測所述第一差值與所述第二差值的關係，並持續對應調整控制信號Sc，直到該第一差值與該第一權重的乘積相等於該第二差值與該第二權重的乘積。
本實施例可以任何方式實現補償器1930。例如，圖20是依照本揭露實施例說明圖19所示補償器1930的電路方塊示意圖。補償器1930包括第一減法器1931、第五暫存器1932、加法器1933、第六暫存器1934以及第二減法器1935。第一減法器1931耦接至第二暫存器1922與第四暫存器1924，以計算並輸出第二暫存器1922與第四暫存器1924二者內容之差(第二差值)。第五暫存器1932耦接至第一減法器1931的輸出端，以便記錄第一減法器1931所輸出的第二差值。加法器1933耦接至第一暫存器1921 與第五暫存器1932，以便計算並輸出第一暫存器1921與該第五暫存器1932二者內容之和。第六暫存器1934耦接至加法器1933的輸出端，用以記錄加法器1933的輸出值。第二減法器1935耦接至第三暫存器1923與第六暫存器1934，以便計算並輸出第三暫存器1923與該第六暫存器1934二者內容之差，作為控制信號Sc而傳送至數位濾波器1940。
請參照圖19，數位濾波器1940耦接至補償器1930，接收並累加補償器1930所輸出的運算結果，以獲得累加結果。數位濾波器1940還根據系統迴路穩定的要求以及所述累加結果，產生適合的數位控制碼(即控制信號Sc)給數位式振盪器(即第一振盪電路110)，進而決定/調變所述輸出時脈信號CLK的振盪頻率。數位濾波器1940將補償器1930所產生的控制信號Sc過濾後傳送至第一振盪電路110。本實施例可以任何方式實現數位濾波器1940。例如，可以用數位迴路濾波器(Digital Loop Filter,DLF)實現數位濾波器1940。
圖21是依照本揭露實施例說明圖19所示數位濾波器1940的電路方塊示意圖。數位濾波器1940包括放大器KP、放大器KI、加法器1943、加法器1944、正反器1945與正反器1946。放大器KP、放大器KI分別將補償器1930的運算結果進行位移。加法器1943耦接至放大器KP的輸出端與正反器1945的輸出端，以便計算並輸出放大器KP的輸出值與正反器1945的輸出值D二者之和。加法器1944的兩個輸入端分別耦接至放大器KI的輸出 端與正反器1945的輸出端，以便計算並輸出放大器KI的輸出值與正反器1945的輸出值D二者之和。正反器1945的輸入端耦接至加法器1944的輸出端，而正反器1945的觸發端耦接至取樣信號Ts。加法器1944與正反器1945構成一個累加電路，以便依據取樣信號Ts的時序而累加放大器KI的輸出值。經由放大器KP及放大器KI位移之後，正反器1945輸出訊號D送回加法器1944做累加，並進入正反器1945保值。
正反器1945的輸出訊號D送入加法器1943，以便與放大器KP的輸出值進行加法運算。正反器1946的輸入端耦接至加法器1943的輸出端，正反器1945的觸發端耦接至觸發信號Ts，而正反器1946的輸出端輸出過濾後的控制信號Sc至第一振盪電路110。取樣信號Ts可以是第一振盪電路110的輸出時脈信號CLK經過除頻後的信號。正反器1946可以將輸出訊號與取樣訊號作同步，並消除加法器1943所產生的突波(Glitch)。依據補償器1930計算所述第一差值與所述第二差值的關係，數位濾波器1940對將補償器1930的運算結果進行累加而持續對應調整控制信號Sc，直到該第一差值相等於該第二差值(也就是補償器1930的運算結果為0)。
因此，數位濾波器1940可以累加補償器1930所輸出的運算結果，以及根據系統迴路穩定的要求以及所述累加結果，產生適合的控制信號Sc給第一振盪電路110，以便對應調變所述輸出時脈信號CLK的振盪頻率。其中，取樣頻率與數位濾波器調變 訊號(Kp與Ki)將會影響整體迴路穩定度。
圖22是依照本揭露實施例說明圖19所示非石英時脈產生器1900的溫度與輸出頻率的關係曲線示意圖。圖22中縱軸表示第一振盪電路110的輸出時脈信號CLK的頻率，而橫軸表示非石英時脈產生器1900的溫度。在此模擬條件包括：第一增益調整信號G1為固定值、第二增益調整信號G2為固定值。圖22繪示了溫度變化為攝氏0-100度的情況下，輸出時脈信號CLK的模擬頻率變化。假設非石英時脈產生器1900的操作電壓為0.5 V，在TT(typical-typical)製程且溫度為25℃條件下，其功率消耗為1.2 mW。為其精準度在製程溫度變異之模擬結果。其頻率精準度可以達到±3%以內。
圖23是依照本揭露又一實施例說明一種非石英時脈產生器2300的電路方塊示意圖。圖23所示非石英時脈產生器2300可以參照圖1所示非石英時脈產生器100或圖19所示非石英時脈產生器1900的相關說明而類推之，故不再贅述。不同於圖19所示實施例之處，在於圖23所示實施例中控制電路130更包括多工器2310。多工器2310的第一輸入端耦接至控制器1850的輸出端以接收控制信號Sc1，多工器2310的第二輸入端接收外部控制信號Sc2，而多工器2310的輸出端耦接至第一振盪電路110。多工器2310選擇將控制信號Sc1或外部控制信號Sc2作為控制信號Sc而傳送至第一振盪電路110。
在非石英時脈產生器2300進行初始化的期間，多工器 2310選擇將外部控制信號Sc2作為控制信號Sc而傳送至第一振盪電路110。因此，系統可以藉由外部控制信號Sc2來調校非石英時脈產生器2300，以便讓第一振盪電路110之輸出時脈信號CLK可以被調整至系統所需要的頻率。此作法可調整晶片因製程飄移導致的頻率飄移。在非石英時脈產生器2300完成初始化後，多工器2310選擇將控制器1850所輸出的控制信號Sc1作為控制信號Sc而傳送至第一振盪電路110。此時，控制電路130的溫度補償機制便被致能(enable)。控制電路130的溫度補償機制以詳述於前述諸實施例中，故不再贅述。
綜上所述，上述諸實施例可以在常溫下設定系統所需操作頻率。完成頻率設定後，再利用控制電路130的溫度補償機制針對溫度改變而動態地對操作頻率進行補償，以校正至系統所需之操作頻率。當溫度改變時，控制電路130偵測第一振盪電路110與第二振盪電路120輸出頻率的變化，並利用時間對數位轉換器將輸出時脈信號CLK與參考時脈信號CKr轉換為數位值並進行運算，然後將運算結果送入數位式濾波器中，以便對第一振盪電路110做頻率校正。此外，在部份實施例中，時間放大器被配置在時間對數位轉換器之前。此時間放大器可以隨著製程變異進一步調整補償頻率之斜率，以達到溫度變化下的穩定輸出頻率。第一振盪電路110可以提供多相位時脈輸出信號。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的 精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
2300‧‧‧非石英時脈產生器
110‧‧‧第一振盪電路
120‧‧‧第二振盪電路
130‧‧‧控制電路
1810‧‧‧第一時間放大器
1820‧‧‧第二時間放大器
1830‧‧‧多工器
1840‧‧‧時間數位轉換器
1850‧‧‧控制器
1910‧‧‧解多工器
1921‧‧‧第一暫存器
1922‧‧‧第二暫存器
1923‧‧‧第三暫存器
1924‧‧‧第四暫存器
1930‧‧‧補償器
1940‧‧‧數位濾波器
2310‧‧‧多工器
CKr‧‧‧參考時脈信號
CLK‧‧‧輸出時脈信號
G1‧‧‧第一增益調整信號
G2‧‧‧第二增益調整信號
Sc、Sc1‧‧‧控制信號
Sc2‧‧‧外部控制信號

Claims (31)

  1. 一種非石英時脈產生器，包括：一第一振盪電路，受控於一控制信號而對應產生該非石英時脈產生器的一輸出時脈信號；一第二振盪電路，產生一參考時脈信號；以及一控制電路，耦接至該第一振盪電路以接收該輸出時脈信號，以及耦接至該第二振盪電路以接收該參考時脈信號，其中該控制電路產生該控制信號給該第一振盪電路；其中該控制電路計算該輸出時脈信號的頻率與一第一參考頻率的一第一差值，以及計算該參考時脈信號的頻率與一第二參考頻率的一第二差值，以及依照該第一差值與該第二差值的關係而對應產生該控制信號給該第一振盪電路；其中該控制電路在該第一振盪電路完成初始化後量測該輸出時脈信號的一頻率作為該第一參考頻率，以及在該第二振盪電路完成初始化後量測該參考時脈信號的一頻率作為該第二參考頻率。
  2. 如申請專利範圍第1項所述之非石英時脈產生器，其中該控制電路調整該控制信號，直到該第一差值相等於該第二差值。
  3. 如申請專利範圍第1項所述之非石英時脈產生器，其中該控制電路調整該控制信號，直到該第一差值與一第一權重的乘積相等於該第二差值與一第二權重的乘積。
  4. 如申請專利範圍第1項所述之非石英時脈產生器，其中該 控制電路在該第一振盪電路完成初始化後第一次量測該輸出時脈信號的該頻率作為該第一參考頻率，以及在該第二振盪電路完成初始化後第一次量測該參考時脈信號的該頻率作為該第二參考頻率。
  5. 如申請專利範圍第1項所述之非石英時脈產生器，其中該第一振盪電路包括一數位控制振盪器。
  6. 如申請專利範圍第1項所述之非石英時脈產生器，其中該第一振盪電路包括：一主迴圈，包含多個主迴圈反相器，該些主迴圈反相器相互耦接，其中該些主迴圈反相器中至少一者受控於該控制信號，而該些主迴圈反相器其中一者的輸出端產生該輸出時脈信號。
  7. 如申請專利範圍第6項所述之非石英時脈產生器，其中該第一振盪電路更包括：至少一次迴圈反相器，該次迴圈反相器的輸入端耦接至該些主迴圈反相器中第i個主迴圈反相器的輸出端，該次迴圈反相器的輸出端耦接至該些主迴圈反相器中第i-1個主迴圈反相器的輸入端，其中i為整數，且所述第i-1個主迴圈反相器的輸出端耦接至所述第i個主迴圈反相器的輸入端。
  8. 如申請專利範圍第7項所述之非石英時脈產生器，其中該次迴圈反相器受控於該控制信號。
  9. 如申請專利範圍第6項所述之非石英時脈產生器，其中該控制信號包括一粗調信號與一細調信號，該些主迴圈反相器中至 少一者受控於該粗調信號，而該第一振盪電路更包括：至少一變容器，耦接至該些主迴圈反相器其中一者的輸出端，其中所述至少一變容器受控於該細調信號。
  10. 如申請專利範圍第1項所述之非石英時脈產生器，其中該第一振盪電路包括：N個主迴圈反相器MLI1~MLIN，該主迴圈反相器MLI1的輸入端耦接至該主迴圈反相器MLIN的輸出端，而該主迴圈反相器MLIi的輸入端耦接至該主迴圈反相器MLIi-1的輸出端，其中N為整數，i為1~N之整數，該些主迴圈反相器MLI1~MLIN中至少一者受控於該控制信號，而該些主迴圈反相器MLI1~MLIN其中一者的輸出端產生該非石英時脈產生器的該輸出時脈信號。
  11. 如申請專利範圍第10項所述之非石英時脈產生器，其中該第一振盪電路更包括：N個次迴圈反相器SLI1~SLIN，該次迴圈反相器SLIi的輸入端耦接至該主迴圈反相器MLIi+1的輸出端，該次迴圈反相器SLIi的輸出端耦接至該主迴圈反相器MLIi的輸入端。
  12. 如申請專利範圍第10項所述之非石英時脈產生器，其中該控制信號包括一粗調信號與一細調信號，該些主迴圈反相器MLI1~MLIN中至少一者受控於該粗調信號，而該第一振盪電路更包括：K個變容器VC1~VCK，其中該些變容器VC1~VCK中的變容器VCi耦接至該主迴圈反相器MLIi的輸出端，其中K為整數，而 所述變容器VC1~VCK受控於該細調信號。
  13. 如申請專利範圍第1項所述之非石英時脈產生器，其中該第二振盪電路的電路架構相同於該第一振盪電路。
  14. 如申請專利範圍第1項所述之非石英時脈產生器，其中該第二振盪電路包括一環形振盪器。
  15. 如申請專利範圍第1項所述之非石英時脈產生器，其中該控制電路包括：一時間數位轉換器，耦接至該第一振盪電路與該第二振盪電路，其中該時間數位轉換器將該輸出時脈信號轉換為一輸出時脈特性值，以及將該參考時脈信號轉換為一參考時脈特性值；以及一控制器，耦接至該時間數位轉換器的輸出端，其中該控制器依照該輸出時脈特性值與該參考時脈特性值的關係而對應產生該控制信號給該第一振盪電路，以修正該輸出時脈信號因該環境變化所造成的頻率變化。
  16. 一種非石英時脈產生器，包括：一第一振盪電路，受控於一控制信號而對應產生該非石英時脈產生器的一輸出時脈信號；一第二振盪電路，產生一參考時脈信號；以及一控制電路，耦接至該第一振盪電路以接收該輸出時脈信號，以及耦接至該第二振盪電路以接收該參考時脈信號，其中該控制電路依照該輸出時脈信號與該參考時脈信號的關係而對應產生該控制信號給該第一振盪電路，其中該控制電路包括： 一第一時間放大器，其輸入端耦接至該第一振盪電路的輸出端，其中該第一時間放大器的增益值受控於一第一增益調整信號；一第二時間放大器，其輸入端耦接至該第二振盪電路的輸出端，其中該第二時間放大器的增益值受控於一第二增益調整信號；一時間數位轉換器，耦接至該第一時間放大器以將該第一時間放大器的至少一輸出信號轉換為一輸出時脈特性值，以及耦接至該第二時間放大器以將該第二時間放大器的至少一輸出信號轉換為一參考時脈特性值；以及一控制器，耦接至該時間數位轉換器，其中該控制器依照該輸出時脈特性值與該參考時脈特性值的關係而對應產生該控制信號給該第一振盪電路，以修正該輸出時脈信號因該環境變化所造成的頻率變化。
  17. 如申請專利範圍第16項所述之非石英時脈產生器，其中該控制電路更包括：一第一多工器，其第一輸入端耦接至該第一時間放大器的輸出端，該第一多工器的第二輸入端耦接至該第二時間放大器的輸出端；其中，所述時間數位轉換器耦接至該第一多工器的輸出端，以將該第一時間放大器的所述至少一輸出信號轉換為所述輸出時脈特性值，以及將該第二時間放大器的所述至少一輸出信號轉換為所述參考時脈特性值。
  18. 如申請專利範圍第17項所述之非石英時脈產生器，其中 該控制電路更包括：一第二多工器，其第一輸入端耦接至該控制器的輸出端以接收該控制信號，該第二多工器的第二輸入端接收一外部控制信號，而該第二多工器的輸出端耦接至該第一振盪電路以選擇將該控制信號或該外部控制信號傳送至該第一振盪電路。
  19. 如申請專利範圍第17項所述之非石英時脈產生器，其中該控制器包括：一解多工器，其輸入端耦接至該時間數位轉換器的輸出端；一第一暫存器，耦接至該解多工器的一第一輸出端，用以記錄一第一參考頻率；一第二暫存器，耦接至該解多工器的一第二輸出端，用以記錄一第二參考頻率；一第三暫存器，耦接至該解多工器的一第三輸出端，用以記錄該輸出時脈特性值；一第四暫存器，耦接至該解多工器的一第四輸出端，用以記錄該參考時脈特性值；一補償器，耦接至該第一暫存器、該第二暫存器、該第三暫存器以及該第四暫存器，用以依照該第一暫存器、該第二暫存器、該第三暫存器以及該第四暫存器的內容而對應產生一運算結果；以及一數位濾波器，耦接至該補償器，該數位濾波器依據該補償器所產生的該運算結果對應地產生該控制信號至該第一振盪電 路。
  20. 如申請專利範圍第19項所述之非石英時脈產生器，其中該補償器包括：一第一減法器，耦接至該第二暫存器與該第四暫存器，以計算並輸出該第二暫存器與該第四暫存器二者內容之差；一第五暫存器，耦接至該第一減法器的輸出端，用以記錄該第一減法器的輸出；一加法器，耦接至該第一暫存器與該第五暫存器，以計算並輸出該第一暫存器與該第五暫存器二者內容之和；一第六暫存器，耦接至該加法器的輸出端，用以記錄該加法器的輸出；以及一第二減法器，耦接至該第三暫存器與該第六暫存器，以計算並輸出該第三暫存器與該第六暫存器二者內容之差，作為該運算結果。
  21. 如申請專利範圍第1項所述之非石英時脈產生器，其中該環境變化包括溫度變化、電壓變化或製程變化。
  22. 一種非石英時脈產生器的運作方法，包括：由一第一振盪電路依據一控制信號而對應產生該非石英時脈產生器的一輸出時脈信號；由一第二振盪電路產生一參考時脈信號；計算該輸出時脈信號的頻率與一第一參考頻率的一第一差值； 計算該參考時脈信號的頻率與一第二參考頻率的一第二差值；依照該第一差值與該第二差值的關係而對應產生該控制信號給該第一振盪電路；在該第一振盪電路完成初始化後量測該輸出時脈信號的一頻率作為該第一參考頻率；以及在該第二振盪電路完成初始化後量測該參考時脈信號的一頻率作為該第二參考頻率。
  23. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，其中所述依照該第一差值與該第二差值的關係而對應產生該控制信號之步驟包括：調整該控制信號，直到該第一差值相等於該第二差值。
  24. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，其中所述依照該第一差值與該第二差值的關係而對應產生該控制信號之步驟包括：調整該控制信號，直到該第一差值與一第一權重的乘積相等於該第二差值與一第二權重的乘積。
  25. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，更包括：在該第一振盪電路完成初始化後第一次量測該輸出時脈信號的該頻率作為該第一參考頻率；以及在該第二振盪電路完成初始化後第一次量測該參考時脈信號 的該頻率作為該第二參考頻率。
  26. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，其中該第一振盪電路包括一數位控制振盪器。
  27. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，其中該第二振盪電路的電路架構相同於該第一振盪電路。
  28. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，其中該第二振盪電路包括一環形振盪器。
  29. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，其中所述對應產生該控制信號之步驟包括：由一時間數位轉換器將該輸出時脈信號轉換為一輸出時脈特性值；由該時間數位轉換器將該參考時脈信號轉換為一參考時脈特性值；以及依照該輸出時脈特性值與該參考時脈特性值的關係而對應產生該控制信號給該第一振盪電路，以修正該輸出時脈信號因該環境變化所造成的頻率變化。
  30. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，其中所述對應產生該控制信號之步驟包括：由一第一時間放大器依據一第一增益調整信號而增益該輸出時脈信號；由一第二時間放大器依據一第二增益調整信號而增益該參考時脈信號； 由一時間數位轉換器將該第一時間放大器的至少一輸出信號轉換為一輸出時脈特性值；由該時間數位轉換器將該第二時間放大器的至少一輸出信號轉換為一參考時脈特性值；以及依照該輸出時脈特性值與該參考時脈特性值的關係而對應產生該控制信號給該第一振盪電路，以修正該輸出時脈信號因該環境變化所造成的頻率變化。
  31. 如申請專利範圍第22項所述非石英時脈產生器的運作方法，其中該環境變化包括溫度變化、電壓變化或製程變化。
TW102120125A 2013-06-06 2013-06-06 非石英時脈產生器及其運作方法 TWI520495B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102120125A TWI520495B (zh) 2013-06-06 2013-06-06 非石英時脈產生器及其運作方法
US14/025,834 US9024693B2 (en) 2013-06-06 2013-09-13 Crystal-less clock generator and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102120125A TWI520495B (zh) 2013-06-06 2013-06-06 非石英時脈產生器及其運作方法

Publications (2)

Publication Number Publication Date
TW201448473A TW201448473A (zh) 2014-12-16
TWI520495B true TWI520495B (zh) 2016-02-01

Family

ID=52004978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120125A TWI520495B (zh) 2013-06-06 2013-06-06 非石英時脈產生器及其運作方法

Country Status (2)

Country Link
US (1) US9024693B2 (zh)
TW (1) TWI520495B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769046B (zh) * 2021-08-10 2022-06-21 瑞昱半導體股份有限公司 具有頻率校正機制的訊號中繼裝置及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10175715B2 (en) * 2016-09-21 2019-01-08 Omnivision Technologies, Inc. Reference clock-less CMOS image sensor
JP6946743B2 (ja) * 2016-09-27 2021-10-06 セイコーエプソン株式会社 物理量測定装置、電子機器及び移動体
JP2018056674A (ja) 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN107870556B (zh) * 2016-09-27 2021-08-17 精工爱普生株式会社 集成电路装置、电子设备和移动体
JP2018056673A (ja) 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP6834299B2 (ja) 2016-09-27 2021-02-24 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN107465393B (zh) * 2017-07-05 2020-12-01 广州昂宝电子有限公司 用于实时时钟系统的频率补偿的系统和方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620337A (en) 1979-07-27 1981-02-25 Citizen Watch Co Ltd Oscillator with temperature compensation
TW359936B (en) 1997-05-23 1999-06-01 Mitsubishi Electric Corp Clock generator
US6473607B1 (en) 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
US6204694B1 (en) * 1999-05-21 2001-03-20 Logicvision, Inc. Programmable clock signal generation circuits and methods for generating accurate, high frequency, clock signals
TW451558B (en) 1999-06-29 2001-08-21 Ind Tech Res Inst Digitally controlled oscillator circuit of digital phase lock loop
WO2001080238A1 (en) 2000-04-05 2001-10-25 Infineon Technologies North America Corp. Improved read/write channel
US6545547B2 (en) 2000-08-18 2003-04-08 Texas Instruments Incorporated Method for tuning a VCO using a phase lock loop
JP2002215258A (ja) 2001-01-23 2002-07-31 Mitsubishi Electric Corp 半導体集積回路装置
US6798296B2 (en) 2002-03-28 2004-09-28 Texas Instruments Incorporated Wide band, wide operation range, general purpose digital phase locked loop architecture
CA2460285C (en) 2003-10-17 2008-12-16 Vcom Inc. Method and apparatus for fractional rf signal synthesis
CN1277353C (zh) 2003-11-10 2006-09-27 中国科学院空间科学与应用研究中心 一种基于全数字逻辑电路的倍频系统
US6963250B2 (en) * 2003-11-20 2005-11-08 International Business Machines Corporation Voltage controlled oscillator with selectable frequency ranges
DE102004012223A1 (de) 2004-03-12 2005-09-29 Infineon Technologies Ag Pulsgenerator-Schaltkreis und Schaltkreis-Anordnung
US7248124B2 (en) 2004-03-22 2007-07-24 Mobius Microsystems, Inc. Frequency calibration for a monolithic clock generator and timing/frequency reference
TWI349439B (en) 2004-03-22 2011-09-21 Integrated Device Tech Monolithic clock generator and timing/frequency reference
US7456699B2 (en) 2004-03-22 2008-11-25 Mobius Microsystems, Inc. Frequency controller for a monolithic clock generator and timing/frequency reference
US7548125B2 (en) 2004-03-22 2009-06-16 Mobius Microsystems, Inc. Frequency calibration for a monolithic clock generator and timing/frequency reference
US7061334B1 (en) * 2004-06-03 2006-06-13 Altera Corporation Apparatus and methods for wide tuning-range ring oscillators
US7116181B2 (en) 2004-12-21 2006-10-03 Actel Corporation Voltage- and temperature-compensated RC oscillator circuit
US7551016B2 (en) 2005-02-04 2009-06-23 Atmel Corporation Programmable clock generator apparatus, systems, and methods
US7292110B2 (en) * 2005-12-06 2007-11-06 Etron Technology, Inc. Self-test digital phase-locked loop and method thereof
US7332975B2 (en) 2006-02-27 2008-02-19 Silicon Laboratories Inc. Reference-less clock circuit
US7535309B2 (en) 2006-05-09 2009-05-19 Fairchild Semiconductor Corporation Low power, temperature and frequency, tunable, on-chip clock generator
US7411466B2 (en) 2006-07-14 2008-08-12 Freescale Semiconductor, Inc. Coil-less overtone crystal oscillator
JP5244320B2 (ja) 2007-01-16 2013-07-24 株式会社東芝 クロック生成装置及び方法
US8149022B2 (en) 2007-02-09 2012-04-03 Mediatek Inc. Digital delay line based frequency synthesizer
US7760037B2 (en) 2007-03-28 2010-07-20 Intel Corporation Process, voltage, and temperature compensated clock generator
CN101291143B (zh) 2007-04-19 2010-05-26 联詠科技股份有限公司 实时时钟集成电路及其电子装置
CN101399504B (zh) 2007-09-27 2011-05-11 智原科技股份有限公司 全数字式软启动电路与应用该电路的电源供电系统
TWI340552B (en) 2007-12-11 2011-04-11 Univ Nat Taiwan All digital phase-locked loop with widely locked frequency
TWI368397B (en) 2008-05-12 2012-07-11 Univ Nat Chiao Tung Crystal-less communications device and self-calibrated clock generation method
US7764128B2 (en) 2008-06-27 2010-07-27 Visteon Global Technologies, Inc. Integrated circuit with non-crystal oscillator reference clock
US7764132B2 (en) 2008-07-30 2010-07-27 International Business Machines Corporation All digital frequency-locked loop circuit method for clock generation in multicore microprocessor systems
US8058917B2 (en) * 2009-06-12 2011-11-15 Infineon Technologies Ag Compensation of phase lock loop (PLL) phase distribution caused by power amplifier ramping
TWI502308B (zh) * 2009-07-09 2015-10-01 Univ Nat Taiwan 全數位展頻時脈產生器
JP2011024039A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 局部発振器
CN101640534B (zh) 2009-08-14 2011-09-14 东南大学 一种应用快速频率捕获方法的全数字锁相环
US8072361B2 (en) * 2010-01-08 2011-12-06 Infineon Technologies Ag Time-to-digital converter with built-in self test
US8193870B2 (en) 2010-07-19 2012-06-05 Panasonic Corporation Method and system for compensation of frequency pulling in an all digital phase lock loop
US8570107B2 (en) * 2011-04-01 2013-10-29 Mediatek Singapore Pte. Ltd. Clock generating apparatus and frequency calibrating method of the clock generating apparatus
CN102769430B (zh) 2011-05-04 2015-03-18 智原科技股份有限公司 时钟产生方法、无参考频率接收器以及无晶体振荡器系统
TWI475353B (zh) 2011-05-05 2015-03-01 Faraday Tech Corp 時脈產生方法、無參考頻率接收器、以及無晶體振盪器系統
US8724762B2 (en) 2011-07-04 2014-05-13 Faraday Technology Corp. Clock regeneration method, reference-less receiver, and crystal-less system
FR2978258B1 (fr) * 2011-07-21 2013-08-30 Inside Secure Procede et circuit d'ajustement d'une frequence d'horloge
US8686771B2 (en) * 2011-11-04 2014-04-01 Broadcom Corporation Digital phase-locked loop with wide capture range, low phase noise, and reduced spurs
JP5872493B2 (ja) * 2012-06-13 2016-03-01 株式会社東芝 発振周波数調整回路
TWI477081B (zh) * 2012-11-30 2015-03-11 Univ Nat Taiwan 頻率追蹤電路及其方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769046B (zh) * 2021-08-10 2022-06-21 瑞昱半導體股份有限公司 具有頻率校正機制的訊號中繼裝置及方法

Also Published As

Publication number Publication date
US20140361840A1 (en) 2014-12-11
TW201448473A (zh) 2014-12-16
US9024693B2 (en) 2015-05-05

Similar Documents

Publication Publication Date Title
TWI520495B (zh) 非石英時脈產生器及其運作方法
KR101239039B1 (ko) 고 레졸루션 시간-디지털 변환기
US10911054B2 (en) Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit
US10831159B2 (en) Apparatus for time-to-digital converters and associated methods
Lu et al. A 3.6 mW, 90 nm CMOS gated-Vernier time-to-digital converter with an equivalent resolution of 3.2 ps
US11817868B2 (en) Apparatus for digital frequency synthesizer with sigma-delta modulator and associated methods
US8000428B2 (en) All-digital frequency synthesis with DCO gain calculation
US10763869B2 (en) Apparatus for digital frequency synthesizers and associated methods
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
US9344065B2 (en) Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
JP2009516414A (ja) 積分型アナログ−ディジタルコンバータ
JP4648380B2 (ja) 分数周波数シンセサイザ
JP5333439B2 (ja) 周波数シンセサイザおよび発振器の発振周波数制御方法
TWI499199B (zh) 自動校正振盪訊號的方法及其裝置
TWI638526B (zh) 頻率合成裝置及其方法
JP2009284053A (ja) ディジタル位相検出器およびｐｌｌ
Wang et al. A digital to time converter with fully digital calibration scheme for ultra-low power ADPLL in 40 nm CMOS
Nagaraj et al. Architectures and circuit techniques for multi-purpose digital phase lock loops
TWI530102B (zh) 數位式鎖相迴路及其相位頻率偵測器模組
EP1351397A2 (en) All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
TW201909561A (zh) 一種訊號處理系統及其方法
JP2018074312A (ja) 周波数検出器及びクロックデータリカバリ装置
Kao Frequency presetting and phase error detection technique for fast-locking phase-locked loop
JP2010056758A (ja) Ｄｌｌ回路