JP5872493B2 - 発振周波数調整回路 - Google Patents
発振周波数調整回路 Download PDFInfo
- Publication number
- JP5872493B2 JP5872493B2 JP2013001235A JP2013001235A JP5872493B2 JP 5872493 B2 JP5872493 B2 JP 5872493B2 JP 2013001235 A JP2013001235 A JP 2013001235A JP 2013001235 A JP2013001235 A JP 2013001235A JP 5872493 B2 JP5872493 B2 JP 5872493B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- oscillation signal
- oscillation
- frequency
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/04—Constructional details for maintaining temperature constant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明の実施形態は、発振周波数調整回路に関する。
半導体集積回路などにおいて、発振器は基準周波数を設定する信号源などとして広く用いられているが、発振器は温度変化に対して発振周波数が変動する。このため、温度変化に対して発振器の発振周波数を補正することが行なわれる。発振器の発振周波数を補正するためには、発振器の温度特性が測定される。この時、発振器が組み込まれたＩＣチップ全体を加熱すると、温度が安定するのに時間がかかるため、測定時間が長かった。
本発明の一つの実施形態は、発振周波数を補正するために必要なテスト時間を短くすることが可能な発振周波数調整回路を提供することを目的とする。
本発明の一つの実施形態によれば、第１発振器と、第２発振器と、オンチップヒータと、カウンタと、ＡＤＰＬＬとが設けられている。第１発振器は、温度によって発振周波数が変化する。第２発振器は、前記第１発振器と温度特性が異なる。オンチップヒータは、前記第１発振器および前記第２の発振器を加熱する。カウンタは、前記第１発振器の第１発振信号をカウントする。ＡＤＰＬＬは、前記第２発振器の第２発振信号を基準として第３発振信号を生成するとともに、前記カウンタのカウント値に基づいて前記第３発振信号の周波数を補正する。
以下に添付図面を参照して、実施形態にかかる発振周波数調整回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、第１の実施形態に係る発振周波数調整回路の概略構成を示すブロック図である。
図１において、発振周波数調整回路には、ヒータ部２、発振器３ａ、３ｂ、カウンタ４、補正値出力部５、周波数制御入力部６およびＡＤＰＬＬ（Ａｌｌ Ｄｉｇｉｔａｌ ＰＬＬ）７が設けられている。ヒータ部２、発振器３ａ、３ｂ、カウンタ４、補正値出力部５、周波数制御入力部６およびＡＤＰＬＬ７は、半導体チップ１に形成することができる。
図１は、第１の実施形態に係る発振周波数調整回路の概略構成を示すブロック図である。
図１において、発振周波数調整回路には、ヒータ部２、発振器３ａ、３ｂ、カウンタ４、補正値出力部５、周波数制御入力部６およびＡＤＰＬＬ（Ａｌｌ Ｄｉｇｉｔａｌ ＰＬＬ）７が設けられている。ヒータ部２、発振器３ａ、３ｂ、カウンタ４、補正値出力部５、周波数制御入力部６およびＡＤＰＬＬ７は、半導体チップ１に形成することができる。
発振器３ａは発振信号Ｓｖａｒを出力する。この発振器３ａは、温度によって発振周波数Ｆｖａｒが変化することができる。例えば、発振器３ａは、温度によって発振周波数Ｆｖａｒが単調に変化するようにしてもよい。発振器３ｂは発振信号Ｓｒｅｆを出力する。この発振器３ｂは、温度によって発振周波数Ｆｒｅｆが変化することができる。例えば、発振器３ｂは、発振器３ａよりも温度による発振周波数Ｆｒｅｆの変化が小さくてもよく、温度によって発振周波数Ｆｒｅｆが変化しないようにしてもよい。
ヒータ部２は、発振器３ａ、３ｂを同時に加熱することができる。この加熱時に、発振器３ａ、３ｂの温度が互いに等しくなるように、ヒータ部２および発振器３ａ、３ｂを配置することができる。
カウンタ４は、発振信号Ｓｖａｒをカウントする。例えば、カウンタ４は、発振信号Ｓｖａｒの立ち上がりエッジを検出するごとにカウントアップすることができる。
補正値出力部５は、カウンタ４のカウント値に基づいて、発振器３ｂの温度特性を補正する補正値Ｆｈを出力する。なお、この補正値Ｆｈは、発振器３ｂの２次以上の温度特性を補正するようにしてもよい。また、補正値出力部５は、カウンタ４のカウント値と補正値Ｆｈとの対応関係が登録されたルックアップテーブルであってもよいし、発振器３ｂの２次以上の温度特性を記述した多項式に基づいて補正値Ｆｈを求める演算器であってもよい。
周波数制御入力部６は、補正値Ｆｈに基づいてＡＤＰＬＬ７の周波数制御入力ＦＣＷ（Ｆｒｅｑｕｅｎｃｙ Ｃｏｍｍａｎｄ Ｗｏｒｄ）を生成する。なお、周波数制御入力ＦＣＷは、ＡＤＰＬＬ７の発振信号Ｓｏｕｔの発振周波数Ｆｏｕｔと補正値Ｆｈとの比とすることができる。
ＡＤＰＬＬ７は、発振器３ｂの発振信号Ｓｒｅｆを基準として発振信号Ｓｏｕｔを生成するとともに、周波数制御入力ＦＣＷに基づいて発振信号Ｓｏｕｔの発振周波数Ｆｏｕｔを補正する。ここで、ＡＤＰＬＬ７は、周波数制御入力ＦＣＷと発振信号Ｓｒｅｆの発振周波数Ｆｒｅｆとの乗算結果に基づいて発振信号Ｓｏｕｔの発振周波数Ｆｏｕｔを設定することができる。
そして、発振器３ｂの温度特性をテストする時に、ヒータ部２、発振器３ａ、３ｂおよび補正値出力部５にキャリブレータ８を接続する。キャリブレータ８は、発振器３ａ、３ｂの温度を変化させた時の発振周波数Ｆｖａｒ、Ｆｒｅｆの対応関係を取得することができる。
この時、キャリブレータ８から制御電圧ＶＰ１がヒータ部２に印加されることでヒータ部２が駆動され、発振器３ａ、３ｂが加熱される。そして、キャリブレータ８において、発振器３ａ、３ｂからの発振信号Ｓｖａｒ、Ｓｒｅｆが収集され、発振信号Ｓｖａｒ、Ｓｒｅｆがカウントされる。そして、補正値出力部５がルックアップテーブルである場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆのカウント値が補正値出力部５に登録される。一方、補正値出力部５が演算器である場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆのカウント値から多項式の係数が算出され、補正値出力部５に登録される。例えば、Ｆｒｅｆ＝ｙ、Ｆｖａｒ＝ｘとして、多項式がｙ＝ａｘ３＋ｂｘ２＋ｃｘ＋ｄであるとすると、４個以上の温度で発振信号Ｓｖａｒ、Ｓｒｅｆを収集し、４個の係数ａ、ｂ、ｃ、ｄを求めることができる。
次に、発振器３ｂの温度特性のテストが終わると、ヒータ部２、発振器３ａ、３ｂおよび補正値出力部５からキャリブレータ８を切り離す。この時、キャリブレータ８によるヒータ部２の駆動が停止され、ヒータ部２による発振器３ａ、３ｂの加熱が行われないようにされる。そして、発振器３ａから出力された発振信号Ｓｖａｒはカウンタ４にてカウントされ、その時のカウント値が補正値出力部５に出力される。そして、補正値出力部５がルックアップテーブルである場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆのカウント値が検索され、補正値Ｆｈとして周波数制御入力部６に出力される。一方、補正値出力部５が演算器である場合、その時の発振信号Ｓｖａｒのカウント値を多項式の変数に代入することで発振信号Ｓｒｅｆのカウント値が算出され、補正値Ｆｈとして周波数制御入力部６に出力される。
そして、周波数制御入力部６において、ＡＤＰＬＬ７の発振信号Ｓｏｕｔの発振周波数Ｆｏｕｔと補正値Ｆｈとの比に基づいて周波数制御入力ＦＣＷが算出され、ＡＤＰＬＬ７に出力される。そして、ＡＤＰＬＬ７において、発振信号Ｓｒｅｆを基準として発振信号Ｓｏｕｔが生成されるとともに、周波数制御入力ＦＣＷと発振周波数Ｆｒｅｆとの乗算結果に一致するように発振信号Ｓｏｕｔの発振周波数Ｆｏｕｔが制御される。
ここで、ヒータ部２を介して発振器３ａ、３ｂを加熱することにより、半導体チップ１全体を加熱する方法に比べて、発振器３ａ、３ｂの温度が安定するのにかかる時間を短くすることができ、発振器３ｂの温度特性のテスト時間を短くすることができる。
また、発振器３ｂの温度の計測値として発振器３ａの発振周波数Ｆｖａｒを用いることにより、発振器３ｂの温度の計測値をデジタル化するのにＡＤコンバータを用いる必要がなくなり、回路規模を低減することができる。
また、発振器３ｂの温度の計測値として発振器３ａの発振周波数Ｆｖａｒを用いることにより、発振器３ｂの温度の計測値をデジタル化するのにＡＤコンバータを用いる必要がなくなり、回路規模を低減することができる。
図２は、図１のヒータ部のレイアウトパターンの一例を示す平面図である。
図２において、ヒータ部２にはオンチップヒータ９が設けられている。ここで、オンチップヒータ９は発振器３ａ、３ｂの周囲に配置することができる。また、発振器３ａ、３ｂの温度が等しくなるようにするため、発振器３ａ、３ｂは隣接して配置することが好ましい。オンチップヒータ９は、発熱体として機能する抵抗であってもよいし、トランジスタであってもよい。
図２において、ヒータ部２にはオンチップヒータ９が設けられている。ここで、オンチップヒータ９は発振器３ａ、３ｂの周囲に配置することができる。また、発振器３ａ、３ｂの温度が等しくなるようにするため、発振器３ａ、３ｂは隣接して配置することが好ましい。オンチップヒータ９は、発熱体として機能する抵抗であってもよいし、トランジスタであってもよい。
図３は、図１の発振器の概略構成を示すブロック図である。
図３において、発振器３ａ、３ｂには、基準電流源１０および発振回路１１が設けられている。なお、発振回路１１は、回路面積を小さくするために、リング発振回路を用いることが好ましい。発振回路１１には基準電流源１０が接続され、基準電流源１０から出力電流Ｉｏが発振回路１１に供給される。発振回路１１は、出力電流Ｉｏに基づいて発振信号Ｓｏの発振周波数ｆを変化させることができる。
図３において、発振器３ａ、３ｂには、基準電流源１０および発振回路１１が設けられている。なお、発振回路１１は、回路面積を小さくするために、リング発振回路を用いることが好ましい。発振回路１１には基準電流源１０が接続され、基準電流源１０から出力電流Ｉｏが発振回路１１に供給される。発振回路１１は、出力電流Ｉｏに基づいて発振信号Ｓｏの発振周波数ｆを変化させることができる。
また、発振回路１１にはインバータＶ１〜Ｖ３が設けられている。そして、インバータＶ１〜Ｖ３は順次直列に接続され、最終段のインバータＶ３の出力は初段のインバータＶ１の入力に帰還されている。
ここで、この発振回路１１では、発振周波数ｆはインバータＶ１〜Ｖ３の伝播遅延時間τと段数Ｎに依存する（ｆ∝Ｎτ）。伝播遅延時間τは、インバータＶ１〜Ｖ３の負荷容量Ｃに比例し、動作電流Ｉと動作温度Ｔに反比例するので、発振周波数ｆと動作温度Ｔはｆ∝ＩＴ／Ｃの関係がある。
従って、出力電流ＩｏにＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）特性を持たせることにより、動作温度Ｔによる発振周波数ｆの変動を増強することができ、発振器３ａにＰＴＡＴ特性を持たせることができる。また、出力電流ＩｏにＮＴＡＴ（Ｎｅｇａｔｉｖｅ ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）特性を持たせることにより、動作温度Ｔによる発振周波数ｆの変動を打ち消すことができ、発振器３ｂにＣｏｎｓｔ特性を持たせることができる。
図４は、図１の発振器に用いられる基準電流源の一例を示す回路図である。
図４において、基準電流源１０には、ダイオードＤ１、Ｄ２、可変抵抗Ｒ１、Ｒ２、トランジスタＭ１〜Ｍ３およびオペアンプＥ１が設けられている。そして、ダイオードＤ１と可変抵抗Ｒ１は互いに並列接続され、ダイオードＤ２と可変抵抗Ｒ２は互いに並列接続されている。なお、ダイオードＤ１と可変抵抗Ｒ１の接続点はノードＮ１を構成し、ダイオードＤ２と可変抵抗Ｒ２の接続点はノードＮ２を構成することができる。また、オペアンプＥ１の反転入力端子はダイオードＤ１のアノードに接続され、オペアンプＥ１の非反転入力端子はダイオードＤ２のアノードに接続されている。また、オペアンプＥ１の出力端子はトランジスタＭ１〜Ｍ３のゲートに接続され、トランジスタＭ１〜Ｍ３のソースには電源電位Ｖｄｄが接続されている。
図４において、基準電流源１０には、ダイオードＤ１、Ｄ２、可変抵抗Ｒ１、Ｒ２、トランジスタＭ１〜Ｍ３およびオペアンプＥ１が設けられている。そして、ダイオードＤ１と可変抵抗Ｒ１は互いに並列接続され、ダイオードＤ２と可変抵抗Ｒ２は互いに並列接続されている。なお、ダイオードＤ１と可変抵抗Ｒ１の接続点はノードＮ１を構成し、ダイオードＤ２と可変抵抗Ｒ２の接続点はノードＮ２を構成することができる。また、オペアンプＥ１の反転入力端子はダイオードＤ１のアノードに接続され、オペアンプＥ１の非反転入力端子はダイオードＤ２のアノードに接続されている。また、オペアンプＥ１の出力端子はトランジスタＭ１〜Ｍ３のゲートに接続され、トランジスタＭ１〜Ｍ３のソースには電源電位Ｖｄｄが接続されている。
また、トランジスタＭ１のドレインはオペアンプＥ１の反転入力端子に接続され、トランジスタＭ２のドレインはオペアンプＥ１の非反転入力端子に接続されている。トランジスタＭ３のドレインからは出力電流Ｉｏが出力される。
そして、オペアンプＥ１においてノードＮ１、Ｎ２間の電位が比較される。そして、ノードＮ１、Ｎ２間の電位差がゼロに近づくようにオペアンプＥ１の出力電圧Ｖｏが制御され、トランジスタＭ１〜Ｍ３のゲートに印加される。そして、トランジスタＭ１、Ｍ２のゲートに出力電圧Ｖｏが印加されると、ノードＮ１を介してダイオードＤ１および可変抵抗Ｒ１に電流が供給されるとともに、ノードＮ２を介してダイオードＤ２および可変抵抗Ｒ２に電流が供給される。
そして、ダイオードＤ１、Ｄ２は電流に対して正の温度特性（電圧に対しては負の温度特性）を有し、可変抵抗Ｒ１、Ｒ２は電流に対して負の温度特性（電圧に対しては正の温度特性）を有している。このため、温度が上昇すると、ダイオードＤ１、Ｄ２の基準電圧が低下するとともに、可変抵抗Ｒ１、Ｒ２による電圧降下が上昇する。そして、ダイオードＤ１、Ｄ２の基準電圧の低下は、ノードＮ１、Ｎ２の電位を低下させるように作用し、可変抵抗Ｒ１、Ｒ２による電圧降下の上昇は、ノードＮ１、Ｎ２の電位を上昇させるように作用する。
そして、ダイオードＤ１、Ｄ２の基準電圧の低下に起因するノードＮ１、Ｎ２の電位の低下分が、可変抵抗Ｒ１、Ｒ２による電圧降下の上昇に起因するノードＮ１、Ｎ２の電位の上昇分を上回ると、出力電流Ｉｏは増加する。一方、ダイオードＤ１、Ｄ２の基準電圧の低下に起因するノードＮ１、Ｎ２の電位の低下分が、可変抵抗Ｒ１、Ｒ２による電圧降下の上昇に起因するノードＮ１、Ｎ２の電位の上昇分を下回ると、出力電流Ｉｏは低下する。
このため、可変抵抗Ｒ１、Ｒ２の値を調整することより、温度変化による出力電流Ｉｏの変動の傾きを調整することができ、温度変化による発振周波数ｆの変動の傾きを調整することが可能となる。
図５（ａ）は、図４の可変抵抗値を変化させた時の温度と出力電流との関係を示す図、図５（ｂ）は、図４の可変抵抗値を変化させた時の温度と発振周波数との関係を示す図である。
図５（ａ）において、可変抵抗Ｒ１、Ｒ２の値を増大させると、可変抵抗Ｒ１、Ｒ２の温度特性の影響がダイオードＤ１、Ｄ２の温度特性の影響より小さくなる。このため、温度が上昇すると、ノードＮ１、Ｎ２の電位が低下し、この結果、基準電流源１０の出力電流Ｉｏは増加し、基準電流源１０はＰＴＡＴ特性Ｌ３を示す。
図５（ａ）において、可変抵抗Ｒ１、Ｒ２の値を増大させると、可変抵抗Ｒ１、Ｒ２の温度特性の影響がダイオードＤ１、Ｄ２の温度特性の影響より小さくなる。このため、温度が上昇すると、ノードＮ１、Ｎ２の電位が低下し、この結果、基準電流源１０の出力電流Ｉｏは増加し、基準電流源１０はＰＴＡＴ特性Ｌ３を示す。
また、可変抵抗Ｒ１、Ｒ２の値を減少させると、可変抵抗Ｒ１、Ｒ２の温度特性の影響がダイオードＤ１、Ｄ２の温度特性の影響より大きくなる。このため、温度が上昇すると、ノードＮ１、Ｎ２の電位が上昇し、この結果、基準電流源１０の出力電流Ｉｏは低下し、基準電流源１０はＮＴＡＴ特性Ｌ１を示す。
また、可変抵抗Ｒ１、Ｒ２の温度特性の影響とダイオードＤ１、Ｄ２の温度特性の影響とが等しくなるように可変抵抗Ｒ１、Ｒ２の値を設定すると、温度が変化しても、ノードＮ１、Ｎ２の電位が一定に維持され、この結果、基準電流源１０の出力電流Ｉｏは一定に維持され、基準電流源１０はＣｏｎｓｔ特性Ｌ２を示す。
また、図５（ｂ）において、図３の発振回路１１はＰＴＡＴ特性を示す。このため、出力電流ＩｏにＣｏｎｓｔ特性Ｌ２を持たせたり、ＰＴＡＴ特性Ｌ３を持たせたりすることにより、発振回路１１にＰＴＡＴ特性Ｌ１３を持たせたりすることができる。また、出力電流ＩｏにＮＴＡＴ特性Ｌ１を持たせることにより、発振回路１１にＣｏｎｓｔ特性Ｌ１２を持たせたり、ＮＴＡＴ特性Ｌ１１を持たせたりすることができる。
図６は、図１のＡＤＰＬＬの概略構成を示すブロック図である。
図６において、ＡＤＰＬＬ７には、デジタル制御発振器（ＤＣＯ：Ｄｉｇｉｔａｌｌｙ−Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）２１、カウンタ２２、アキュムレータ２５、フリップフロップ２３、時間デジタル変換器（ＴＤＣ：Ｔｉｍｅ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）２４、加算器２６、２７、デジタルフィルタ２８およびゲイン補正器２９が設けられている。カウンタ２２にはアキュムレータ２２ａが設けられている。
図６において、ＡＤＰＬＬ７には、デジタル制御発振器（ＤＣＯ：Ｄｉｇｉｔａｌｌｙ−Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）２１、カウンタ２２、アキュムレータ２５、フリップフロップ２３、時間デジタル変換器（ＴＤＣ：Ｔｉｍｅ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）２４、加算器２６、２７、デジタルフィルタ２８およびゲイン補正器２９が設けられている。カウンタ２２にはアキュムレータ２２ａが設けられている。
デジタル制御発振器２１は、ゲイン補正器２９から入力される発振器制御ワードＯＴＷ（Ｏｓｃｉｌｌａｔｏｒ Ｔｕｎｉｎｇ Ｗｏｒｄ）が示す発振周波数Ｆｏｕｔの発振信号Ｓｏｕｔを出力する。フリップフロップ２３は、データ入力端子Ｄに入力される発振信号Ｓｒｅｆを発振信号Ｓｏｕｔに同期して取り込み、その同期化した発振信号Ｓｒｅｆをデータ出力端子Ｑから出力する。
カウンタ２２は、デジタル制御発振器２１から出力された発振信号Ｓｏｕｔの発振周波数Ｆｏｕｔをアキュムレータ２２ａにて積算し、発振信号Ｓｏｕｔに同期した発振信号Ｓｒｅｆの入力時におけるアキュムレータ２２ａの積算値ＣＮＴＶを加算器２６に出力する。
時間デジタル変換器２４は、発振周波数Ｆｏｕｔを多段に遅延した値を発振信号Ｓｒｅｆに同期して取り込み、その取り込み状態から発振信号Ｓｏｕｔの１周期以下の位相情報ｄを生成する。そして、その生成した１周期以下の位相情報ｄを加算器２６に出力する。
加算器２６は、カウンタ２２からの積算値ＣＮＴＶを整数部とし、時間デジタル変換器２４からの１周期以下の位相情報ｄを小数部とするように両者を加算する。加算器２６の加算結果は、発振信号Ｓｒｅｆの発振周波数Ｆｒｅｆで規格化した位相情報として加算器２７の減算入力端子に入力される。
アキュムレータ２５は、デジタル制御発振器２１の発振周波数Ｆｏｕｔと補正値Ｆｈとの比（Ｆｏｕｔ／Ｆｈ）が周波数制御入力ＦＣＷとして入力される。そして、比（Ｆｏｕｔ／Ｆｈ）を時間積分して位相情報に変換し、発振信号Ｓｒｅｆが入力された時の位相情報を位相制御情報として加算器２７の加算入力端子に出力する。
加算器２７は、アキュムレータ２５からの位相制御情報と加算器２６からの位相情報との減算を行って位相誤差情報を生成する。デジタルフィルタ２８は、ループフィルタとして加算器２７が出力する位相誤差情報について低域通過処理を施し、デジタル制御発振器２１に対する制御値を生成する。ゲイン補正器２９は、デジタルフィルタ２８が生成した制御値に係数Ｋを乗算し、デジタル制御発振器２１が有する制御値に対する周波数利得分を補正した制御コードＯＴＷを生成する。以上の繰り返し動作によって、比「Ｆｏｕｔ／Ｆｈ」をｎとすれば、Ｆｏｕｔ＝ｎ×Ｆｒｅｆが成立するように、デジタル制御発振器２１の発振周波数が制御される。
図７は、図１の発振器が高次の温度特性を持つ時の補正値の算出方法を説明する図である。
図７において、図５（ａ）に示すように、図４の可変抵抗Ｒ１、Ｒ２を増大させた時の各温度ＴＬ、ＴＨにおける発振器３ｂの発振周波数ｆ０Ｌ、ｆ０ＨからＮＴＡＴ特性Ｌ１１を求めることができる。また、図４の可変抵抗Ｒ１、Ｒ２を減少させた時の各温度ＴＬ、ＴＨにおける発振器３ｂの発振周波数ｆ１Ｌ、ｆ１ＨからＰＴＡＴ特性Ｌ１３を求めることができる。
このため、可変抵抗Ｒ１、Ｒ２を調整することにより、発振器３ｂの温度特性がＣｏｎｓｔ特性Ｌ１２を示す発振周波数ｆｆｌａｔを見つけることができる。この発振周波数ｆｆｌａｔでは、発振器３ｂの１次の温度特性を補正することができる。ただし、発振器３ｂに２次以上の温度特性がある場合、温度Ｔｉ（Ｘｉ）においてＣｏｎｓｔ特性Ｌ１２から誤差ｙｉが発生する。この時、発振周波数ｆｆｌａｔから誤差ｙｉを減算した値に補正値Ｆｈを設定することにより、この誤差ｙｉを補正することができる。
図７において、図５（ａ）に示すように、図４の可変抵抗Ｒ１、Ｒ２を増大させた時の各温度ＴＬ、ＴＨにおける発振器３ｂの発振周波数ｆ０Ｌ、ｆ０ＨからＮＴＡＴ特性Ｌ１１を求めることができる。また、図４の可変抵抗Ｒ１、Ｒ２を減少させた時の各温度ＴＬ、ＴＨにおける発振器３ｂの発振周波数ｆ１Ｌ、ｆ１ＨからＰＴＡＴ特性Ｌ１３を求めることができる。
このため、可変抵抗Ｒ１、Ｒ２を調整することにより、発振器３ｂの温度特性がＣｏｎｓｔ特性Ｌ１２を示す発振周波数ｆｆｌａｔを見つけることができる。この発振周波数ｆｆｌａｔでは、発振器３ｂの１次の温度特性を補正することができる。ただし、発振器３ｂに２次以上の温度特性がある場合、温度Ｔｉ（Ｘｉ）においてＣｏｎｓｔ特性Ｌ１２から誤差ｙｉが発生する。この時、発振周波数ｆｆｌａｔから誤差ｙｉを減算した値に補正値Ｆｈを設定することにより、この誤差ｙｉを補正することができる。
（第２の実施形態）
図８は、第２の実施形態に係る発振周波数調整回路の概略構成を示すブロック図である。
図８において、この発振周波数調整回路では、図１のキャリブレータ８の代わりにＰＬＬ制御部１２およびキャリブレータ１８が設けられている。ＰＬＬ制御部１２は、発振信号Ｓｖａｒと基準信号Ｐｒｅｆとの位相比較結果に基づいてヒータ部２を駆動する制御電圧ＶＰ２を生成する。ここで、ＰＬＬ制御部１２は、発振器３ａおよびヒータ部２にてＰＬＬ１３を構成することができる。なお、ＰＬＬ制御部１２は、キャリブレータ１８に内蔵するようにしてもよいし、半導体チップ１に形成するようにしてもよい。キャリブレータ１８は、基準信号Ｐｒｅｆの発振周波数を変化させた時の発振周波数Ｆｖａｒ、Ｆｒｅｆの対応関係を取得することができる。
図８は、第２の実施形態に係る発振周波数調整回路の概略構成を示すブロック図である。
図８において、この発振周波数調整回路では、図１のキャリブレータ８の代わりにＰＬＬ制御部１２およびキャリブレータ１８が設けられている。ＰＬＬ制御部１２は、発振信号Ｓｖａｒと基準信号Ｐｒｅｆとの位相比較結果に基づいてヒータ部２を駆動する制御電圧ＶＰ２を生成する。ここで、ＰＬＬ制御部１２は、発振器３ａおよびヒータ部２にてＰＬＬ１３を構成することができる。なお、ＰＬＬ制御部１２は、キャリブレータ１８に内蔵するようにしてもよいし、半導体チップ１に形成するようにしてもよい。キャリブレータ１８は、基準信号Ｐｒｅｆの発振周波数を変化させた時の発振周波数Ｆｖａｒ、Ｆｒｅｆの対応関係を取得することができる。
そして、発振器３ｂの温度特性をテストする時に、ＰＬＬ制御部１２を介してヒータ部２にキャリブレータ１８を接続するとともに、発振器３ａ、３ｂおよび補正値出力部５にキャリブレータ１８を接続する。
この時、キャリブレータ１８から基準信号ＰｒｅｆがＰＬＬ制御部１２に入力されるとともに、発振信号ＦｖａｒがＰＬＬ制御部１２に入力される。そして、発振信号Ｆｖａｒと基準信号Ｐｒｅｆとの位相比較結果に基づいて制御電圧ＶＰ２が生成される。そして、制御電圧ＶＰ２がヒータ部２に印加されることでヒータ部２が駆動され、発振器３ａ、３ｂが加熱される。そして、キャリブレータ１８において、発振器３ａ、３ｂからの発振信号Ｓｖａｒ、Ｓｒｅｆが収集され、発振信号Ｓｖａｒ、Ｓｒｅｆがカウントされる。
ここで、発振器３ａは、単調な温度特性を持っているものとすると、発振周波数Ｆｖａｒと温度Ｔとの間で１対１の関係がある。このため、発振周波数Ｆｖａｒが変化する時には温度Ｔも変化している。ここで、ＰＬＬ１３では制御電圧ＶＰ２がヒータ部２に印加される。このため、基準信号Ｐｒｅｆの発振周波数Ｆｒｅｐが変化した時に、発振周波数Ｆｖａｒが発振周波数Ｆｒｅｐに追従するには、発振器３ａの温度Ｔが変化する必要がある。発振器３ａの温度Ｔを変化させるには、制御電圧ＶＰ２を変化させ、ヒータ部２のパワーを変化させる必要がある。この結果、基準信号Ｐｒｅｆの発振周波数Ｆｒｅｐを変化させることで、発振器３ａ、３ｂの温度Ｔを変化させることができ、発振器３ａ、３ｂの温度Ｔが変化した時の各発振信号Ｓｖａｒ、Ｓｒｅｆのカウント値を得ることができる。
図９は、図８のＰＬＬ制御部の概略構成を示すブロック図である。
図９において、ＰＬＬ制御部１２には、位相比較器１６、ループフィルタ１４および分周器１５が設けられている。そして、発振器３ａの発振信号Ｓｖａｒは分周器１５にて分周され、位相比較器１６に入力される。そして、位相比較器１６において、分周器１５にて分周された分周信号と基準信号Ｐｒｅｆとの位相が比較され、その差分に応じた信号がループフィルタ１４に出力される。そして、位相比較器１６の出力から不要な周波数成分が低減されることで制御電圧ＶＰ２が生成され、ヒータ部２に出力される。
図９において、ＰＬＬ制御部１２には、位相比較器１６、ループフィルタ１４および分周器１５が設けられている。そして、発振器３ａの発振信号Ｓｖａｒは分周器１５にて分周され、位相比較器１６に入力される。そして、位相比較器１６において、分周器１５にて分周された分周信号と基準信号Ｐｒｅｆとの位相が比較され、その差分に応じた信号がループフィルタ１４に出力される。そして、位相比較器１６の出力から不要な周波数成分が低減されることで制御電圧ＶＰ２が生成され、ヒータ部２に出力される。
図１０は、図８の発振周波数調整回路の温度の収束性を図１の発振周波数調整回路と比較して示す図である。なお、Ｐ１は図１のヒータ部２にて加熱した時の発振器３ａ、３ｂの温度変化、Ｐ２は図８のヒータ部２にて加熱した時の発振器３ａ、３ｂの温度変化を示す。
図１０において、図８の発振周波数調整回路では、発振信号Ｓｖａｒと基準信号Ｐｒｅｆとの位相が一致するようにＰＬＬ１３にてヒータ部２の制御電圧ＶＰ２が制御される。このため、図８の発振周波数調整回路では、図１の発振周波数調整回路に比べて温度の収束性を向上させることができ、発振器３ｂの温度特性のテスト時間を短くすることができる。
図１０において、図８の発振周波数調整回路では、発振信号Ｓｖａｒと基準信号Ｐｒｅｆとの位相が一致するようにＰＬＬ１３にてヒータ部２の制御電圧ＶＰ２が制御される。このため、図８の発振周波数調整回路では、図１の発振周波数調整回路に比べて温度の収束性を向上させることができ、発振器３ｂの温度特性のテスト時間を短くすることができる。
（第３の実施形態）
図１１は、第３の実施形態に係る発振周波数調整回路の概略構成を示すブロック図である。
図１１において、この発振周波数調整回路には、ヒータ部２ａ、発振器３ａ〜３ｃ、カウンタ４、３３、３４ａ、３４ｂ、補正値出力部５ａ、５ｂ、周波数制御入力部６ａ、６ｂ、ＡＤＰＬＬ７ａ、７ｂ、切替部３１、切替制御部３２および比較部３５が設けられている。ヒータ部２ａ、発振器３ａ〜３ｃ、カウンタ４、３３、３４ａ、３４ｂ、補正値出力部５ａ、５ｂ、周波数制御入力部６ａ、６ｂ、ＡＤＰＬＬ７ａ、７ｂ、切替部３１、切替制御部３２および比較部３５は、半導体チップ１ａに形成することができる。
図１１は、第３の実施形態に係る発振周波数調整回路の概略構成を示すブロック図である。
図１１において、この発振周波数調整回路には、ヒータ部２ａ、発振器３ａ〜３ｃ、カウンタ４、３３、３４ａ、３４ｂ、補正値出力部５ａ、５ｂ、周波数制御入力部６ａ、６ｂ、ＡＤＰＬＬ７ａ、７ｂ、切替部３１、切替制御部３２および比較部３５が設けられている。ヒータ部２ａ、発振器３ａ〜３ｃ、カウンタ４、３３、３４ａ、３４ｂ、補正値出力部５ａ、５ｂ、周波数制御入力部６ａ、６ｂ、ＡＤＰＬＬ７ａ、７ｂ、切替部３１、切替制御部３２および比較部３５は、半導体チップ１ａに形成することができる。
発振器３ａは発振信号Ｓｖａｒを出力する。この発振器３ａは、温度によって発振周波数Ｆｖａｒが変化することができる。例えば、発振器３ａは、温度によって発振周波数Ｆｖａｒが単調に変化するようにしてもよい。発振器３ｂ、３ｃは発振信号Ｓｒｅｆ１、Ｓｒｅｆ２をそれぞれ出力する。この発振器３ｂ、３ｃは、温度によって発振周波数Ｆｒｅｆ１、Ｆｒｅｆ２が変化することができる。例えば、各発振器３ｂ、３ｃは、発振器３ａよりも温度による発振周波数Ｆｒｅｆ１、Ｆｒｅｆ２の変化が小さくてもよく、温度によって発振周波数Ｆｒｅｆ１、Ｆｒｅｆ２が変化しないようにしてもよい。
ヒータ部２ａは、発振器３ａ〜３ｃを同時に加熱することができる。この加熱時に、発振器３ａ〜３ｃの温度が互いに等しくなるように、ヒータ部２ａおよび発振器３ａ〜３ｃを配置することができる。
カウンタ４は、発振信号Ｓｖａｒをカウントする。例えば、カウンタ４は、発振信号Ｓｖａｒの立ち上がりエッジを検出するごとにカウントアップすることができる。
補正値出力部５ａは、補正値Ｆｈ１を出力する。この補正値Ｆｈ１は、カウンタ４のカウント値に基づいて発振器３ｂの温度特性を補正するとともに、比較部３５の比較結果に基づいて発振器３ｂの経年劣化を補正する。発振器３ｂの経年劣化の補正では、発振器３ｃの発振周波数を基準として発振器３ｂの発振周波数を補正することができる。
周波数制御入力部６ａは、補正値Ｆｈ１に基づいてＡＤＰＬＬ７ａの周波数制御入力ＦＣＷ１を生成する。なお、周波数制御入力ＦＣＷ１は、ＡＤＰＬＬ７ａの発振信号Ｓｏｕｔ１の発振周波数Ｆｏｕｔ１と補正値Ｆｈ１との比とすることができる。
ＡＤＰＬＬ７ａは、発振器３ｂの発振信号Ｓｒｅｆ１を基準として発振信号Ｓｏｕｔ１を生成するとともに、周波数制御入力ＦＣＷ１に基づいて発振信号Ｓｏｕｔ１の発振周波数Ｆｏｕｔ１を補正する。ここで、ＡＤＰＬＬ７ａは、周波数制御入力ＦＣＷ１と発振信号Ｓｒｅｆ１の発振周波数Ｆｒｅｆ１との乗算結果に基づいて発振信号Ｓｏｕｔ１の発振周波数Ｆｏｕｔ１を設定することができる。
補正値出力部５ｂは、補正値Ｆｈ２を出力する。この補正値Ｆｈ２は、カウンタ４のカウント値に基づいて発振器３ｃの温度特性を補正することができる。
周波数制御入力部６ｂは、補正値Ｆｈ２に基づいてＡＤＰＬＬ７ｂの周波数制御入力ＦＣＷ２を生成する。なお、周波数制御入力ＦＣＷ２は、ＡＤＰＬＬ７ｂの発振信号Ｓｏｕｔ２の発振周波数Ｆｏｕｔ２と補正値Ｆｈ２との比とすることができる。
ＡＤＰＬＬ７ｂは、発振器３ｃの発振信号Ｓｒｅｆ２を基準として発振信号Ｓｏｕｔ２を生成するとともに、周波数制御入力ＦＣＷ２に基づいて発振信号Ｓｏｕｔ２の発振周波数Ｆｏｕｔ２を補正する。ここで、ＡＤＰＬＬ７ｂは、周波数制御入力ＦＣＷ２と発振信号Ｓｒｅｆ２の発振周波数Ｆｒｅｆ２との乗算結果に基づいて発振信号Ｓｏｕｔ２の発振周波数Ｆｏｕｔ２を設定することができる。
切替部３１は、発振器３ｃの動作を切り替える。すなわち、切替部３１は、発振器３ｃの電源をオフすることで発振器３ｃを停止させたり、発振器３ｃの電源をオンすることで発振器３ｃを動作させたりすることができる。
切替制御部３２は、所定条件を満たした時に発振器３ｃの停止状態から動作状態に移行するように切替部３１を制御する。この所定条件とは、例えば、発振器３ｂが所定時間だけ動作した場合を挙げることができる。
切替制御部３２は、所定条件を満たした時に発振器３ｃの停止状態から動作状態に移行するように切替部３１を制御する。この所定条件とは、例えば、発振器３ｂが所定時間だけ動作した場合を挙げることができる。
カウンタ３３は、発振信号Ｓｒｅｆ１をカウントする。例えば、カウンタ３３は、発振信号Ｓｒｅｆ１の立ち上がりエッジを検出するごとにカウントアップすることができる。カウンタ３４ａは、発振信号Ｓｏｕｔ１をカウントする。例えば、カウンタ３４ａは、発振信号Ｓｏｕｔ１の立ち上がりエッジを検出するごとにカウントアップすることができる。カウンタ３４ｂは、発振信号Ｓｏｕｔ２をカウントする。例えば、カウンタ３４ｂは、発振信号Ｓｏｕｔ２の立ち上がりエッジを検出するごとにカウントアップすることができる。比較部３５は、カウンタ３４ａのカウント値とカウンタ３４ｂのカウント値とを比較し、その比較結果を補正値出力部５ａに出力する。
そして、発振器３ｂ、３ｃの温度特性をテストする時に、ヒータ部２ａ、発振器３ａ〜３ｃおよび補正値出力部５ａ、５ｂにキャリブレータ８ａを接続する。キャリブレータ８ａは、発振器３ａ〜３ｃの温度を変化させた時の発振周波数Ｆｖａｒ、Ｆｒｅｆ１の対応関係および発振周波数Ｆｖａｒ、Ｆｒｅｆ２の対応関係を取得することができる。
この時、キャリブレータ８ａから制御電圧ＶＰ１がヒータ部２ａに印加されることでヒータ部２ａが駆動され、発振器３ａ〜３ｃが加熱される。そして、キャリブレータ８ａにおいて、発振器３ａ〜３ｃからの発振信号Ｓｖａｒ、Ｓｒｅｆ１、Ｓｒｅｆ２が収集され、発振信号Ｓｖａｒ、Ｓｒｅｆ１、Ｓｒｅｆ２がカウントされる。そして、補正値出力部５ａ、５ｂがルックアップテーブルである場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ１のカウント値が補正値出力部５ａに登録されるとともに、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ２のカウント値が補正値出力部５ｂに登録される。一方、補正値出力部５ａ、５ｂが演算器である場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ１のカウント値から多項式の係数が算出され、補正値出力部５ａに登録されるとともに、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ２のカウント値から多項式の係数が算出され、補正値出力部５ｂに登録される。
次に、発振器３ｂ、３ｃの温度特性のテストが終わると、ヒータ部２ａ、発振器３ａ〜３ｃおよび補正値出力部５ａ、５ｂからキャリブレータ８ａを切り離す。この時、キャリブレータ８ａによるヒータ部２ａの駆動が停止され、ヒータ部２ａによる発振器３ａ〜３ｃの加熱が行われないようにされる。
また、切替制御部３２において、カウンタ３３のカウント値が参照される。そして、カウンタ３３のカウント値が所定値以下の場合、発振器３ｃおよびＡＤＰＬＬ７ｂの電源がオフされることで発振器３ｃおよびＡＤＰＬＬ７ｂが停止される。
そして、発振器３ａから出力された発振信号Ｓｖａｒはカウンタ４にてカウントされ、その時のカウント値が補正値出力部５ａに出力される。そして、補正値出力部５ａがルックアップテーブルである場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ１のカウント値が検索され、補正値Ｆｈ１として周波数制御入力部６ａに出力される。一方、補正値出力部５ａが演算器である場合、その時の発振信号Ｓｖａｒのカウント値を多項式の変数に代入することで発振信号Ｓｒｅｆ１のカウント値が算出され、補正値Ｆｈ１として周波数制御入力部６ａに出力される。
そして、周波数制御入力部６ａにおいて、ＡＤＰＬＬ７ａの発振信号Ｓｏｕｔ１の発振周波数Ｆｏｕｔ１と補正値Ｆｈ１との比に基づいて周波数制御入力ＦＣＷ１が算出され、ＡＤＰＬＬ７ａに出力される。そして、ＡＤＰＬＬ７ａにおいて、発振信号Ｓｒｅｆ１を基準として発振信号Ｓｏｕｔ１が生成されるとともに、周波数制御入力ＦＣＷ１と発振周波数Ｆｒｅｆ１との乗算結果に一致するように発振信号Ｓｏｕｔ１の発振周波数Ｆｏｕｔ１が制御される。
また、発振器３ｂから発振信号Ｓｒｅｆ１が出力されると、発振信号Ｓｒｅｆ１がカウンタ３３にてカウントされる。そして、カウンタ３３のカウント値が所定値を超えた場合、発振器３ｃおよびＡＤＰＬＬ７ｂの電源がオンされることで発振器３ｃおよびＡＤＰＬＬ７ｂが動作される。
そして、発振器３ａから出力された発振信号Ｓｖａｒはカウンタ４にてカウントされ、その時のカウント値が補正値出力部５ｂに出力される。そして、補正値出力部５ｂがルックアップテーブルである場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ２のカウント値が検索され、補正値Ｆｈ２として周波数制御入力部６ｂに出力される。一方、補正値出力部５ｂが演算器である場合、その時の発振信号Ｓｖａｒのカウント値を多項式の変数に代入することで発振信号Ｓｒｅｆ２のカウント値が算出され、補正値Ｆｈ２として周波数制御入力部６ｂに出力される。
そして、周波数制御入力部６ｂにおいて、ＡＤＰＬＬ７ｂの発振信号Ｓｏｕｔ２の発振周波数Ｆｏｕｔ２と補正値Ｆｈ２との比に基づいて周波数制御入力ＦＣＷ２が算出され、ＡＤＰＬＬ７ｂに出力される。そして、ＡＤＰＬＬ７ｂにおいて、発振信号Ｓｒｅｆ２を基準として発振信号Ｓｏｕｔ２が生成されるとともに、周波数制御入力ＦＣＷ２と発振周波数Ｆｒｅｆ２との乗算結果に一致するように発振信号Ｓｏｕｔ２の発振周波数Ｆｏｕｔ２が制御される。
また、ＡＤＰＬＬ７ａ、７ｂからそれぞれ出力された発振信号Ｓｏｕｔ１、Ｓｏｕｔ２はカウンタ３４ａ、３４ｂにてそれぞれカウントされ、それらのカウント値が比較部３５に出力される。そして、比較部３５において、カウンタ３４ａのカウント値とカウンタ３４ｂのカウント値とが比較され、その比較結果が補正値出力部５ａに出力される。そして、補正値出力部５ａにおいて、カウンタ３４ａのカウント値がカウンタ３４ｂのカウント値に一致するように補正値Ｆｈ１が補正される。この時、補正値出力部５がルックアップテーブルの場合、カウンタ４のカウント値ごとに補正値Ｆｈ１を補正するようにしてもよいし、補正値出力部５が演算器の場合、発振器３ｂの２次以上の温度特性を記述した多項式の係数を補正するようにしてもよい。
発振器３ｃの動作に基づいて、発振器３ｂの補正値Ｆｈ１が補正されると、カウンタ３３がクリアされるとともに、発振器３ｃおよびＡＤＰＬＬ７ｂの電源がオフされることで発振器３ｃおよびＡＤＰＬＬ７ｂが停止される。
ここで、発振器３ｃを間欠的に動作させることで、発振器３ｂに比べて経年劣化を抑制することが可能となる。このため、発振器３ｃの動作に基づいて発振器３ｂの経年劣化を補正することで、発振器３ｂの周波数変動を減らすことができる。
（第４の実施形態）
図１２は、第４の実施形態に係る発振周波数調整回路の概略構成を示すブロック図である。
図１２において、この発振周波数調整回路では、図１１の切替制御部３２、周波数制御入力部６ｂ、ＡＤＰＬＬ７ｂ、カウンタ３３、３４ａ、３４ｂおよび比較部３５の代わりに、切替制御部４２、セレクタ４１、カウンタ４３、４４ａ、メモリ４４ｂおよび比較部４５が設けられている。
図１２は、第４の実施形態に係る発振周波数調整回路の概略構成を示すブロック図である。
図１２において、この発振周波数調整回路では、図１１の切替制御部３２、周波数制御入力部６ｂ、ＡＤＰＬＬ７ｂ、カウンタ３３、３４ａ、３４ｂおよび比較部３５の代わりに、切替制御部４２、セレクタ４１、カウンタ４３、４４ａ、メモリ４４ｂおよび比較部４５が設けられている。
補正値出力部５ａは、補正値Ｆｈ１を出力する。この補正値Ｆｈ１は、カウンタ４のカウント値に基づいて発振器３ｂの温度特性を補正するとともに、比較部４５の比較結果に基づいて発振器３ｂの経年劣化を補正する。発振器３ｂの経年劣化の補正では、発振器３ｃの発振周波数を基準として発振器３ｂの発振周波数を補正することができる。
補正値出力部５ｂは、補正値Ｆｈ２を出力する。この補正値Ｆｈ２は、カウンタ４のカウント値に基づいて発振器３ｃの温度特性を補正することができる。
周波数制御入力部６は、補正値Ｆｈ１に基づいてＡＤＰＬＬ７の周波数制御入力ＦＣＷ１を生成するとともに、補正値Ｆｈ２に基づいてＡＤＰＬＬ７の周波数制御入力ＦＣＷ２を生成する。
ＡＤＰＬＬ７は、セレクタ４１にて発振器３ｂの発振信号Ｓｒｅｆ１が選択された場合、発振器３ｂの発振信号Ｓｒｅｆ１を基準として発振信号Ｓｏｕｔ１を生成するとともに、周波数制御入力ＦＣＷ１に基づいて発振信号Ｓｏｕｔ１の発振周波数Ｆｏｕｔ１を補正する。また、セレクタ４１にて発振器３ｃの発振信号Ｓｒｅｆ２が選択された場合、発振器３ｃの発振信号Ｓｒｅｆ２を基準として発振信号Ｓｏｕｔ２を生成するとともに、周波数制御入力ＦＣＷ２に基づいて発振信号Ｓｏｕｔ２の発振周波数Ｆｏｕｔ２を補正する。
セレクタ４１は、発振器３ｂの発振信号Ｓｒｅｆ１または発振器３ｃの発振信号Ｓｒｅｆ２を選択し、ＡＤＰＬＬ７に出力する。切替制御部４２は、所定条件を満たした時に発振器３ｃの停止状態から動作状態に移行するように切替部３１を制御する。また、切替制御部４２は、セレクタ４１による選択結果に応じて補正値出力部５ａ、５ｂを切り替える。
カウンタ４３は、発振信号Ｓｒｅｆ１をカウントする。例えば、カウンタ４３は、発振信号Ｓｒｅｆ１の立ち上がりエッジを検出するごとにカウントアップすることができる。カウンタ４４ａは、発振信号Ｓｏｕｔ１、Ｓｏｕｔ２をカウントする。例えば、カウンタ４４ａは、発振信号Ｓｏｕｔ１、Ｓｏｕｔ２の立ち上がりエッジを検出するごとにカウントアップすることができる。メモリ４４ｂは、カウンタ４４ａによるカウント値を記憶する。比較部４５は、カウンタ４４ａのカウント値とカウンタ４４ｂのカウント値とを比較し、その比較結果を補正値出力部５ａに出力する。
そして、発振器３ｂ、３ｃの温度特性をテストする時に、ヒータ部２ａ、発振器３ａ〜３ｃおよび補正値出力部５ａ、５ｂにキャリブレータ８ｂを接続する。キャリブレータ８ｂは、発振器３ａ〜３ｃの温度を変化させた時の発振周波数Ｆｖａｒ、Ｆｒｅｆ１の対応関係および発振周波数Ｆｖａｒ、Ｆｒｅｆ２の対応関係を取得することができる。
この時、キャリブレータ８ｂから制御電圧ＶＰ１がヒータ部２ａに印加されることでヒータ部２ａが駆動され、発振器３ａ〜３ｃが加熱される。そして、キャリブレータ８ａにおいて、発振器３ａ〜３ｃからの発振信号Ｓｖａｒ、Ｓｒｅｆ１、Ｓｒｅｆ２が収集され、発振信号Ｓｖａｒ、Ｓｒｅｆ１、Ｓｒｅｆ２がカウントされる。そして、補正値出力部５ａ、５ｂがルックアップテーブルである場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ１のカウント値が補正値出力部５ａに登録されるとともに、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ２のカウント値が補正値出力部５ｂに登録される。一方、補正値出力部５ａ、５ｂが演算器である場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ１のカウント値から多項式の係数が算出され、補正値出力部５ａに登録されるとともに、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ２のカウント値から多項式の係数が算出され、補正値出力部５ｂに登録される。
次に、発振器３ｂ、３ｃの温度特性のテストが終わると、ヒータ部２ａ、発振器３ａ〜３ｃおよび補正値出力部５ａ、５ｂからキャリブレータ８ｂを切り離す。この時、キャリブレータ８ｂによるヒータ部２ａの駆動が停止され、ヒータ部２ａによる発振器３ａ〜３ｃの加熱が行われないようにされる。
また、切替制御部４２において、カウンタ４３のカウント値が参照される。そして、カウンタ４３のカウント値が所定値以下の場合、発振器３ｃの電源がオフされることで発振器３ｃが停止される。さらに、セレクタ４１において、発振器３ａの発振信号Ｓｖａｒ１が選択され、ＡＤＰＬＬ７に出力される。
そして、発振器３ａから出力された発振信号Ｓｖａｒはカウンタ４にてカウントされ、その時のカウント値が補正値出力部５ａに出力される。そして、補正値出力部５ａがルックアップテーブルである場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ１のカウント値が検索され、補正値Ｆｈ１として周波数制御入力部６ａに出力される。一方、補正値出力部５ａが演算器である場合、その時の発振信号Ｓｖａｒのカウント値を多項式の変数に代入することで発振信号Ｓｒｅｆ１のカウント値が算出され、補正値Ｆｈ１として周波数制御入力部６ａに出力される。
そして、周波数制御入力部６ａにおいて、ＡＤＰＬＬ７の発振信号Ｓｏｕｔ１の発振周波数Ｆｏｕｔ１と補正値Ｆｈ１との比に基づいて周波数制御入力ＦＣＷ１が算出され、ＡＤＰＬＬ７に出力される。そして、ＡＤＰＬＬ７において、発振信号Ｓｒｅｆ１を基準として発振信号Ｓｏｕｔ１が生成されるとともに、周波数制御入力ＦＣＷ１と発振周波数Ｆｒｅｆ１との乗算結果に一致するように発振信号Ｓｏｕｔ１の発振周波数Ｆｏｕｔ１が制御される。この時、ＡＤＰＬＬ７から発振信号Ｓｏｕｔ１が出力されると、発振信号Ｓｏｕｔ１がカウンタ４４ａにてカウントされる。
また、発振器３ｂから発振信号Ｓｒｅｆ１が出力されると、発振信号Ｓｒｅｆ１がカウンタ４３にてカウントされる。そして、カウンタ４３のカウント値が所定値を超えた場合、発振器３ｃの電源がオンされることで発振器３ｃが動作される。また、カウンタ４４ａのカウント値がメモリ４４ｂに記憶される。さらに、セレクタ４１において、発振器３ｃの発振信号Ｓｒｅｆ２が選択され、ＡＤＰＬＬ７に出力される。
そして、発振器３ａから出力された発振信号Ｓｖａｒはカウンタ４にてカウントされ、その時のカウント値が補正値出力部５ｂに出力される。そして、補正値出力部５ｂがルックアップテーブルである場合、その時の発振信号Ｓｖａｒのカウント値に対応する発振信号Ｓｒｅｆ２のカウント値が検索され、補正値Ｆｈ２として周波数制御入力部６に出力される。一方、補正値出力部５ｂが演算器である場合、その時の発振信号Ｓｖａｒのカウント値を多項式の変数に代入することで発振信号Ｓｒｅｆ２のカウント値が算出され、補正値Ｆｈ２として周波数制御入力部６に出力される。
そして、周波数制御入力部６において、ＡＤＰＬＬ７の発振信号Ｓｏｕｔ２の発振周波数Ｆｏｕｔ２と補正値Ｆｈ２との比に基づいて周波数制御入力ＦＣＷ２が算出され、ＡＤＰＬＬ７に出力される。そして、ＡＤＰＬＬ７において、発振信号Ｓｒｅｆ２を基準として発振信号Ｓｏｕｔ２が生成されるとともに、周波数制御入力ＦＣＷ２と発振周波数Ｆｒｅｆ２との乗算結果に一致するように発振信号Ｓｏｕｔ２の発振周波数Ｆｏｕｔ２が制御される。この時、ＡＤＰＬＬ７から発振信号Ｓｏｕｔ２が出力されると、発振信号Ｓｏｕｔ２がカウンタ４４ａにてカウントされる。そして、比較部４５において、カウンタ４４ａのカウント値とメモリ４４ｂに記憶されたカウント値とが比較され、その比較結果が補正値出力部５ａに出力される。そして、補正値出力部５ａにおいて、メモリ４４ｂに記憶されたカウント値がカウンタ４４ａのカウント値に一致するように補正値Ｆｈ１が補正される。
発振器３ｃの動作に基づいて、発振器３ｂの補正値Ｆｈ１が補正されると、カウンタ４３がクリアされるとともに、発振器３ｃの電源がオフされることで発振器３ｃが停止される。
ここで、発振器３ｃを間欠的に動作させることで、発振器３ｂに比べて経年劣化を抑制することが可能となる。このため、発振器３ｃの動作に基づいて発振器３ｂの経年劣化を補正することで、発振器３ｂの周波数変動を減らすことができる。また、発振器３ｂ、３ｃの出力をセレクタ４１にて切り替えることにより、発振器３ｂ、３ｃ間でＡＤＰＬＬ７を共用することができ、回路規模を減らすことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体チップ、２ ヒータ部、３ａ、３ｂ 発振器、４ カウンタ、５ 補正値出力部、６ 周波数制御入力部、７ ＡＤＰＬＬ、８、１８ キャリブレータ、９ オンチップヒータ、１０ 基準電流源、１１ 発振回路、１２ ＰＬＬ制御部、１４ ループフィルタ、１５ 分周器、１６ 位相比較器、Ｖ１〜Ｖ３ インバータ、Ｄ１、Ｄ２ ダイオード、Ｒ１、Ｒ２ 可変抵抗、Ｍ１〜Ｍ３ トランジスタ、Ｅ１ オペアンプ、２１ デジタル制御発振器、２２ カウンタ、２２ａ、２５ アキュムレータ、２３ フリップフロップ、２４ 時間デジタル変換器、２６、２７ 加算器、２８ デジタルフィルタ、２９ ゲイン補正器
Claims (5)
- 温度によって発振周波数が単調に変化する第１リング発振器と、
前記第１リング発振器よりも温度による発振周波数の変化が小さい第２リング発振器と、
前記第１リング発振器および前記第２リング発振器を加熱するオンチップヒータと、
前記第１リング発振器の第１発振信号をカウントするカウンタと、
前記カウンタのカウント値に基づいて、前記第２リング発振器の２次以上の温度特性を補正する補正値を出力する補正値出力部と、
前記補正値に基づいて周波数制御入力を生成する周波数制御入力部と、
前記第２リング発振器の第２発振信号を基準として第３発振信号を生成するとともに、前記周波数制御入力に基づいて前記第３発振信号の周波数を補正するＡＤＰＬＬと、
前記第１発振信号と基準信号との位相比較結果に基づいて前記オンチップヒータを駆動する制御電圧を生成する制御部を備えることを特徴とする発振周波数調整回路。 - 前記周波数制御入力は、前記第３発振信号の発振周波数と前記補正値との比であることを特徴とする請求項１に記載の発振周波数調整回路。
- 前記ＡＤＰＬＬは、前記周波数制御入力と前記第２発振信号の発振周波数との乗算結果に基づいて前記第３発振信号の発振周波数を設定することを特徴とする請求項２に記載の発振周波数調整回路。
- 温度によって発振周波数が変化する第１発振器と、
前記第１発振器と温度特性の異なる第２発振器と、
前記第１発振器と温度特性の異なる第３発振器と、
前記第１発振器、前記第２発振器および前記第３発振器を加熱するオンチップヒータと、
前記第３発振器の動作を切り替える切替部と、
前記第１発振器の第１発振信号をカウントするカウンタと、
前記第２発振器の第２発振信号を基準として第４発振信号を生成するとともに、前記カウンタのカウント値に基づいて前記第４発振信号の周波数を補正する第１ＡＤＰＬＬと、
前記第３発振器の第３発振信号を基準として第５発振信号を生成するとともに、前記カウンタのカウント値に基づいて前記第５発振信号の周波数を補正する第２ＡＤＰＬＬとを備え、
前記第１ＡＤＰＬＬは、前記第５発振信号の発振周波数を基準として前記第４発振信号の発振周波数を補正することを特徴とする発振周波数調整回路。 - 温度によって発振周波数が変化する第１発振器と、
前記第１発振器と温度特性の異なる第２発振器と、
前記第１発振器と温度特性の異なる第３発振器と、
前記第１発振器、前記第２発振器および前記第３発振器を加熱するオンチップヒータと、
前記第３発振器の動作を切り替える切替部と、
前記第１発振器の第１発振信号をカウントするカウンタと、
前記第２発振器の第２発振信号と前記第３発振器の第３発振信号とのいずれかを選択するセレクタと、
前記セレクタにて前記第２発振信号が選択された場合、前記第２発振信号を基準として第４発振信号を生成するとともに、前記カウンタのカウント値に基づいて前記第４発振信号の周波数を補正し、前記セレクタにて前記第３発振信号が選択された場合、前記第３発振信号を基準として第５発振信号を生成するとともに、前記カウンタのカウント値に基づいて前記第５発振信号の周波数を補正するＡＤＰＬＬとを備え、
前記ＡＤＰＬＬは、前記第５発振信号の発振周波数を基準として前記第４発振信号の発振周波数を補正することを特徴とする発振周波数調整回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013001235A JP5872493B2 (ja) | 2012-06-13 | 2013-01-08 | 発振周波数調整回路 |
| US13/789,558 US9007139B2 (en) | 2012-06-13 | 2013-03-07 | Oscillation frequency adjusting circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012133750 | 2012-06-13 | ||
| JP2012133750 | 2012-06-13 | ||
| JP2013001235A JP5872493B2 (ja) | 2012-06-13 | 2013-01-08 | 発振周波数調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014017804A JP2014017804A (ja) | 2014-01-30 |
| JP5872493B2 true JP5872493B2 (ja) | 2016-03-01 |
Family
ID=49755333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013001235A Expired - Fee Related JP5872493B2 (ja) | 2012-06-13 | 2013-01-08 | 発振周波数調整回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9007139B2 (ja) |
| JP (1) | JP5872493B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI520495B (zh) * | 2013-06-06 | 2016-02-01 | 財團法人工業技術研究院 | 非石英時脈產生器及其運作方法 |
| JP2016025644A (ja) | 2014-07-24 | 2016-02-08 | 株式会社東芝 | 発振回路及び位相同期回路 |
| JP2016042060A (ja) | 2014-08-18 | 2016-03-31 | 株式会社東芝 | 温度推定回路およびカウンタ回路 |
| CN104462674B (zh) * | 2014-11-25 | 2017-05-31 | 三星半导体(中国)研究开发有限公司 | 验证芯片设计的方法 |
| JP6504561B2 (ja) * | 2015-06-10 | 2019-04-24 | セイコーＮｐｃ株式会社 | ディジタル温度電圧補償型発振器 |
| JP6570915B2 (ja) * | 2015-08-06 | 2019-09-04 | セイコーＮｐｃ株式会社 | ディジタル温度電圧補償型発振器 |
| JP6584885B2 (ja) | 2015-09-14 | 2019-10-02 | 株式会社東芝 | 雑音除去機能を有する機器 |
| WO2017150241A1 (ja) * | 2016-03-04 | 2017-09-08 | ソニー株式会社 | 位相同期回路及びその制御方法 |
| JP6819114B2 (ja) * | 2016-07-25 | 2021-01-27 | セイコーエプソン株式会社 | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 |
| JP6819115B2 (ja) * | 2016-07-25 | 2021-01-27 | セイコーエプソン株式会社 | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 |
| US9893734B1 (en) * | 2016-10-03 | 2018-02-13 | Analog Devices Global | Adjusting phase of a digital phase-locked loop |
| US9989927B1 (en) * | 2016-11-30 | 2018-06-05 | Silicon Laboratories Inc. | Resistance-to-frequency converter |
| JP2021190779A (ja) * | 2020-05-27 | 2021-12-13 | ソニーセミコンダクタソリューションズ株式会社 | Ｐｌｌ回路 |
| CN117811580B (zh) * | 2024-02-26 | 2024-04-26 | 成都电科星拓科技有限公司 | 设置全数字锁相环中捕获电容阵列控制字初值的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0658623U (ja) * | 1993-01-22 | 1994-08-12 | シチズン時計株式会社 | 発振器 |
| US5604468A (en) * | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
| US6429693B1 (en) * | 2000-06-30 | 2002-08-06 | Texas Instruments Incorporated | Digital fractional phase detector |
| US7042301B2 (en) * | 2002-10-15 | 2006-05-09 | Marvell International Ltd. | Crystal oscillator emulator |
| JP2006019987A (ja) | 2004-06-30 | 2006-01-19 | Kyocera Kinseki Corp | 水晶発振装置 |
| JP2006020000A (ja) | 2004-06-30 | 2006-01-19 | Kyocera Kinseki Corp | 水晶発振装置 |
| JP4353868B2 (ja) | 2004-07-30 | 2009-10-28 | 京セラキンセキ株式会社 | 水晶発振装置 |
| JP4316591B2 (ja) * | 2005-08-01 | 2009-08-19 | マーベル ワールド トレード リミテッド | 低ノイズ且つ微細な周波数調節 |
| US7619486B1 (en) * | 2007-03-07 | 2009-11-17 | Xilinx, Inc. | Method for detecting and compensating for temperature effects |
| JP4740905B2 (ja) * | 2007-07-13 | 2011-08-03 | パナソニック株式会社 | Ａｄｐｌｌ周波数シンセサイザ |
| JP2011155489A (ja) | 2010-01-27 | 2011-08-11 | Toshiba Corp | 半導体集積回路装置および発振周波数較正方法 |
| JP5931628B2 (ja) * | 2011-08-01 | 2016-06-08 | 日本電波工業株式会社 | 水晶発振器 |
| US8729978B2 (en) * | 2011-08-01 | 2014-05-20 | Nihon Dempa Kogyo Co., Ltd. | Quartz-crystal controlled oscillator |
-
2013
- 2013-01-08 JP JP2013001235A patent/JP5872493B2/ja not_active Expired - Fee Related
- 2013-03-07 US US13/789,558 patent/US9007139B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US9007139B2 (en) | 2015-04-14 |
| US20130335148A1 (en) | 2013-12-19 |
| JP2014017804A (ja) | 2014-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5872493B2 (ja) | 発振周波数調整回路 | |
| US9281823B2 (en) | Single insertion trimming of highly accurate reference oscillators | |
| US8237482B2 (en) | Circuit and method for generating a clock signal | |
| US7884655B2 (en) | Control circuitry | |
| CN110808734B (zh) | 多个不同相位的振荡信号的产生方法及电路、本地振荡器 | |
| EP3435549B1 (en) | Oscillator calibration system | |
| JP2011155489A (ja) | 半導体集積回路装置および発振周波数較正方法 | |
| US10340923B2 (en) | Systems and methods for frequency domain calibration and characterization | |
| US8698568B2 (en) | Automatic self-calibrated oscillation method and apparatus using the same | |
| JP2019161442A (ja) | Ｔｄｃ回路及びｐｌｌ回路 | |
| JP2019146104A (ja) | Ｐｌｌ回路、それを備えた半導体装置、及び、ｐｌｌ回路の制御方法 | |
| KR101065818B1 (ko) | 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로 | |
| US20130106523A1 (en) | Oscillator | |
| US7786780B2 (en) | Clock doubler circuit and method | |
| JP6092643B2 (ja) | 温度補償型水晶発振器 | |
| JP5338148B2 (ja) | 半導体集積回路、温度変化検出方法 | |
| JP6460980B2 (ja) | 電圧制御発振器のための作動信号を較正するための回路装置及び方法 | |
| JP2011188323A (ja) | Ｐｌｌ回路 | |
| KR101548256B1 (ko) | 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법 | |
| WO2021241268A1 (ja) | Ｐｌｌ回路 | |
| JP2013016995A (ja) | Ｐｌｌ回路 | |
| TWI502897B (zh) | 壓控振盪器及鎖相迴路 | |
| JP2010093361A (ja) | フィルタ回路 | |
| JP2013026881A (ja) | Ｐｌｌ回路及びその制御方法 | |
| JP2023103894A (ja) | 発振回路および発振回路の温度補償方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160113 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5872493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |