KR101548256B1 - 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법 - Google Patents

인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법 Download PDF

Info

Publication number
KR101548256B1
KR101548256B1 KR1020130111911A KR20130111911A KR101548256B1 KR 101548256 B1 KR101548256 B1 KR 101548256B1 KR 1020130111911 A KR1020130111911 A KR 1020130111911A KR 20130111911 A KR20130111911 A KR 20130111911A KR 101548256 B1 KR101548256 B1 KR 101548256B1
Authority
KR
South Korea
Prior art keywords
frequency
vco
reference clock
comparator
signal
Prior art date
Application number
KR1020130111911A
Other languages
English (en)
Other versions
KR20150031983A (ko
Inventor
최재혁
이용선
윤희인
Original Assignee
국립대학법인 울산과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립대학법인 울산과학기술대학교 산학협력단 filed Critical 국립대학법인 울산과학기술대학교 산학협력단
Priority to KR1020130111911A priority Critical patent/KR101548256B1/ko
Publication of KR20150031983A publication Critical patent/KR20150031983A/ko
Application granted granted Critical
Publication of KR101548256B1 publication Critical patent/KR101548256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법이 개시된다. 본 발명은 기준클럭생성부에서 생성된 기준클럭을 입력받아 주입펄스를 생성하는 주입펄스생성기와, 상기 주입펄스생성기의 주입펄스를 입력받아 소정 주파수를 출력하는 제1의 링형태의 VCO와, 제2의 링형태의 VCO 및 상기 기준클럭생성부에서 생성된 기준클럭과 상기 제2의 VCO의 출력주파수(Fvco)를 입력받아 디지털 보정을 행하여 상기 제1 및 제2의 VCO 제어전압으로 입력하는 피드백회로를 포함하여 구성함으로써, PVT 변화에 대해 안정적인 체배된 주파수를 생성할 수 있다.

Description

인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법{APPARATUS FOR PVT VARIATION CALIBRATION OF RING OSC BASED ON INJECTION LOCKING SYSTEM AND THE METHOD THEREOF}
본 발명은 주파수 체배기에 관한 것으로, 보다 상세하게는 Injection 블록의 출력신호를 링 VCO1에 입력하여 VCO1에서 레퍼런스 클럭의 N-체배된 주파수가 제1 출력신호로 출력되게 하고, VCO1과 동일한 링 VCO2의 출력신호를 디지털 보정을 통하여 오차에 대한 아날로그값의 제어전압을 VCO1과 VCO2의 제어전압으로 입력하는 구성을 통하여 PVT 변화 문제를 해결하기 위한 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법에 관한 것이다.
일반적으로 전압 제어 발진기(VCO: Voltage Control Oscillator)는 전압 조절로 발진 주파수를 제어하는 소자로서, 소정 주파수를 상향 변환(up-conversion) 하거나 또는 하향 변환(down-conversion)할 때 필수적으로 사용되는 소자이다.
이와 같은 전압 제어 발진기는 링 발진기, LC 발진기, 수정 발진기로 나눌 수 있으며, 그 중 링 발진기는 구조가 간단하기 때문에 클록/데이터 복원 회로와 주파수 합성기에서 폭넓게 사용되고 있다.
종래에는 링 발진기를 사용하여 일정한 주파수의 클럭신호를 발생하였다. 링 오실레이터는 3개 이상의 홀수개의 인버터들을 링 형태로 연결하여 구성되거나, 소정 개수의 차동 증폭기들을 링 형태로 연결하여 구성된다.
이러한 종래의 링 발진기에 대한 기술이 공개특허공보 10-2010-0073948호(명칭:광대역 출력 주파수를 갖는 링 발진기)에 개시되어 있다.
그런데, 종래의 링 오실레이터는 링 형태를 구성하는 인버터들의 지연 시간을 줄이는 데에 한계가 있기 때문에 일정한 주파수 이상의 고주파수의 클럭신호를 발생할 수가 없다는 문제가 있다.
도 1은 종래의 링 오실레이터의 각 노드의 연결 및 각 노드의 입출력 신호의 수를 나타내는 것으로, 3개의 노드들(A, B, C)을 통하여 클럭신호들을 발생하는 경우를 예로 들어 나타낸 것이다.
도 1에서, 3개의 노드들(A, B, C)이 링 형태로 연결되어 있으며, 노드들(A, B, C) 각각은 하나의 입력 신호를 입력하고 하나의 출력 신호를 발생한다. (1, 1)에서, 앞의 1은 입력 신호의 수를 의미하고, 뒤의 1은 출력 신호의 수를 의미한다.
즉, 종래의 링 오실레이터는 3개 이상의 홀수개의 노드들을 통하여 클럭신호를 발생할 수 있도록 구성되는 경우에 노드들 각각은 하나의 입력 신호를 입력하고 하나의 출력 신호를 발생하도록 구성된다.
도 2는 도 1에 따른 링 오실레이터의 일실시예의 구성을 나타내는 것으로, 인버터들(I1 ~ I3)로 구성되어 있다. 인버터들(I1 ~ I3)사이의 각 노드들(A, B, C)이 도 1의 노드들(A, B, C)에 대응된다.
도 2에서, 인버터들(I1, I2, I3) 각각은 하나의 입력 신호를 입력하여 하나의 출력신호를 발생한다. 즉, 인버터(I1)는 노드(C)의 클럭 신호를 반전하여 노드(A)로 반전된 클럭 신호를 발생하고, 인버터(I2)는 노드(A)의 클럭 신호를 반전하여 노드(B)로 반전된 클럭 신호를 발생하고, 인버터(I3)는 노드(B)의 클럭 신호를 반전하여 노드(C)로 반전된 클럭 신호를 발생한다
도 3은 도 1에 따른 링 오실레이터의 다른 실시예의 구성을 나타내는 것으로, 차동 증폭기들(DA1 ~ DA3)로 구성되어 있다. 차동 증폭기들(DA1 ~ DA3)사이의 각 노드들(A, B, C)이 도1의 노드들(A, B, C)에 대응되고, 노드들(AB, BB, CB)은 노드들(A, B, C)을 통하여 출력되는 클럭 신호와 반대 위상의 신호가 출력되는 노드들이다.
도 3에서, 차동 증폭기(DA1)는 노드들(C, CB)의 신호 차를 증폭하여 노드들(A, AB)로 증폭된 신호를 발생하고, 차동 증폭기(DA2)는 노드들(A, AB)의 신호 차를 증폭하여 노드들(B, BB)로 증폭된 신호를 발생한다. 그리고, 차동 증폭기(DA3)는 노드들(B, BB)의 신호 차를 증폭하여 노드들(C, CB)로 증폭된 신호를 발생한다.
도 4는 도 2 또는 도 3에 나타낸 링 오실레이터의 각 노드들에서 발생되는 클럭 신호들의 타이밍도로서, 도 2 또는 도 3에 나타낸 인버터들(I1, I2, I3) 또는 차동 증폭기들(DA1, DA2, DA3) 각각의 지연 시간을 tD로 가정한 경우의 클럭 신호들의 타이밍도이다.
도 4에 나타낸 것처럼, 노드(A)의 클럭 신호가 지연 시간(tD)만큼 지연되고 반전되어 노드(B)에 클럭 신호가 발생되고, 노드(B)의 클럭 신호가 지연 시간(tD)만큼 지연되고 반전되어 노드(C)에 클럭 신호가 발생된다. 그리고, 노드(C)의 클럭 신호가 지연 시간(tD)만큼 지연되고 반전되어 노드(A)의 클럭 신호가 발생된다. 결과적으로, 노드들(A, B, C) 각각에서 발생되는 클럭 신호의 펄스폭은 3tD의 시간을 가지고, 클럭 신호의 주기는 6tD가 되고, 주파수는 1/6tD가 된다.
종래의 링 오실레이터는 링 오실레이터를 구성하는 인버터들의 지연 시간을 줄임에 의해서 클럭 신호의 주기를 줄이고, 이에 따라 클럭 신호의 주파수를 높일 수 있다. 따라서, 3개의 인버터 또는 차동 증폭기들을 구비하는 링 오실레이터가 가장 높은 주파수의 클럭 신호를 발생할 수 있다.
상술한 바와 같이 지연 회로를 이용하여 지연 기준 클럭을 생성할 경우 프로세스, 외부 공급전압 및 온도(Process/Voltage/Temperature, 이하, 'PVT'라 함)의 Variation에 따라 지연 회로의 지연값이 변하게 되어 지연 기준클럭(CLK_DEL)의 지연 정도가 구간에 따라 차이가 발생하게 된다. 예컨대, 지연 회로의 지연값은 외부 공급전압이 상승하거나, 온도가 감소하는 경우 감소한다. 이에 따라 위상이 지속되는 시간도 각각 달라지게 된다.
이러한 문제점을 해결하기 위한 본 발명은 디지털 피드백회로를 이용하여 PLL과 같이 안정적인 Frequency Synthesizer로 동작할 수 있는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 PVT 변화에 대해 안정적인 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법을 제공하는 것을 다른 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명의 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치는, 기준클럭(Fref)을 입력받아 소정 배수의 체배된 주파수(fout)를 출력하는 제1의 링형태의 VCO(Voltage Controlled Ring Oscillator)와, 제2의 링형태의 VCO(Voltage Controlled Ring Oscillator), 및 상기 제2의 링형태의 VCO의 출력신호(Fvco)를 교정하여 상기 제1 및 제2의 VCO 제어전압으로 입력하는 피드백회로를 포함하여 구성함으로써 달성될 수 있다.
또한, 기준 클럭(Fref)을 생성하는 기준클럭생성부, 및 상기 기준클럭생성부에서 생성된 기준클럭(Fref)을 입력받아 기준클럭에 동기화된 주입펄스를 생성하여 상기 제1의 VCO로 입력하는 주입펄스생성기를 더 포함하게 구성함으로써, 바람직하게 제1의 VCO가 기준클럭(Fref)의 체배 주파수에 동기화된 신호를 생성하게 할 수 있다.
피드백회로는 상기 기준클럭생성부에서 생성된 기준클럭(Fref)과 상기 주파수분할부의 분주주파수(Fvco/N)를 입력받아 디지털 교정을 행하여 상기 제1 및 제2의 VCO 제어전압으로 입력하게 한다.
이러한 피드백회로는 상기 기준클럭생성부에서 생성된 기준클럭을 분주한 EN(Fref/k/2)신호를 생성하고 상기 EN신호의 'High'상태의 구간을 윈도우로 생성하는 윈도우 생성기와, 상기 윈도우생성기에서 출력되는 윈도우를 입력받아 상기 제2의 VCO의 출력주파수(Fvco)를 분주한 주파수(Fvco/N)를 카운트하는 카운터, 및 교정 기준값인 FCW(Frequency Control Word)에서 상기 카운트의 출력값(A)을 감산하는 비교기를 포함하여 구성하고, 상기 비교기의 결과값에 따라 상기 제1 및 제2의 VCO를 서로 다른 제어전압으로 제어하게 구성함으로써 달성될 수 있다.
또한, 피드백회로는 전 단계의 비교기의 출력값을 이진코드로 저장하는 레지스터와, 상기 비교기의 비교결과에 따라 비교기의 출력신호와 레지스터의 출력신호를 가산하는 가산기, 상기 가산기의 출력신호를 아날로그 신호로 변환하는 DA컨버터, 및 상기 DA컨버터의 아날로그 신호에 해당하는 제어전압을 생성하여 상기 제1 및 제2의 VCO 제어전압으로 입력하여 교정을 반복하도록 구성함으로써, PVT변화에 안정적인 체배된 주파수를 얻을 수 있도록 한다.
이러한 교정의 완료는 다음의 수학식의 조건을 만족하도록 구성한다.
Figure 112013085212736-pat00001
한편, 피드백회로는 교정 기준값인 FCW(Frequency Control Word)를 2단계에 걸쳐 서로 다른 상수를 설정함으로써, 비교기에서 2차에 걸쳐서 진행하도록 구성한다.
상기 FCW(Frequency Control Word)는 'k'로 표현되고, 먼저 'k=임의의 상수'로 설정하여 비교기에서 감산하고, 감산 결과 상기 교정의 완료조건을 만족하면 'k=k+n(n=상수)'로 설정하여 다시 비교기에서 감산하고, 감산결과 상기 교정의 완료조건을 만족하면 교정 작업을 중단하고, 'k=임의의 상수'로 설정하여 비교기에서 감산한 결과 상기 교정의 완료조건을 만족하지 않은 경우는 비교기의 출력신호와 전 단계의 비교기의 출력값인 이진코드값을 가산기에서 가산하여 DA컨버터로 출력하도록 한다.
또한, 'k=k+n'로 설정하여 비교기에서 감산한 결과 상기 교정의 완료조건을 만족하지 않은 경우는 비교기의 출력신호와 전 단계의 비교기의 출력값인 이진코드값을 가산기에서 가산하여 DA컨버터로 출력하도록 한다.
한편, 제1 및 제2의 VCO를 한 쌍으로 구성하여 소정 배수로 체배된 주파수를 출력하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 방법은, (a)상기 제1 및 제2의 VCO를 초기화하는 단계와, (b)제어전압을 제1 및 제2의 VCO에 인가하는 단계, 및 (c)상기 제2의 VCO 출력신호를 피드백회로에서 교정을 행한 신호를 상기 제1 및 제2의 VCO 제어전압으로 입력하는 단계를 포함하여 구성함으로써 달성될 수 있다.
(c)단계는 (c-1)상기 기준클럭생성부에서 생성된 기준클럭(Fref)과 상기 주파수분할부의 분주주파수(Fvco/N)를 입력받아 디지털 교정을 행하는 단계와, (c-2)상기 (c-1)단계의 출력신호를 상기 제1 및 제2의 VCO 제어전압으로 입력하는 단계로 이루어지게 한다.
또한, (c-1)단계는 (c-1-1)상기 기준클럭생성부에서 생성된 기준클럭을 분주한 EN(Fref/k/2) 신호로부터 윈도우(Fref/k)를 생성하는 윈도우생성단계와, (c-1-2)상기 윈도우생성단계에서 출력되는 윈도우(Fref/k)를 입력받아 상기 제2의 VCO의 출력주파수(Fvco)를 분주한 주파수(Fvco/N)를 카운터부에서 카운트하는 단계와, (c-1-3)비교기에서 교정 기준값인 FCW(Frequency Control Word)에서 상기 카운트의 출력값(A)을 감산하는 단계와, (c-1-4)상기 (c-1-3)단계의 결과값에 따라 상기 제1 및 제2의 VCO를 서로 다른 제어전압으로 제어하는 단계로 구성하는 것이 바람직하다.
따라서, 본 발명의 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법에 의하면, 종래의 링 오실레이터보다 고주파수의 클럭 신호를 발생할 수 있고, PVT 변화에 대해 안정적인 위상을 갖는 클럭 생성과 오실레이터를 제공할 수 있다.
도 1은 종래의 링 오실레이터의 각 노드의 연결 및 각 노드의 입출력 신호의 수를 나타내는 참고도면,
도 2는 도 1에 따른 링 오실레이터의 일실시예의 구성을 도시한 도면,
도 3은 도 1에 따른 링 오실레이터의 다른 실시예의 구성을 나타내는 도면,
도 4는 도 2 또는 도 3에 나타낸 링 오실레이터의 각 노드들에서 발생되는 클럭 신호들의 타이밍도,
도 5는 본 발명의 일실시예에 의한 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치의 구성도,
도 6은 본 발명의 주파수 분할부의 입출력 신호도,
도 7은 본 발명의 카운터의 기능을 설명하기 위한 도면,
도 8은 본 발명의 일실시예에 의한 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 방법을 설명하기 위한 흐름도,
그리고,
도 9는 본 발명의 디지털 교정 방법을 설명하기 위한 흐름도이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 및/또는 소프트웨어의 결합으로 구현될 수 있다.
이하, 도면을 참조하여 본 발명의 일실시예에 대하여 설명한다.
도 5는 본 발명의 일실시예에 의한 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치의 구성도이고, 도 6은 본 발명의 주파수 분할부의 입출력 신호도이며, 도 7은 본 발명의 카운터의 기능을 설명하기 위한 도면이다.
도시된 바와 같이, 본 발명의 일실시예에 의한 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치는 VCO가 기준주파수(Fref)에 체배된 주파수(N·Fref)를 PVT변화에 안정적이게 생성하도록 하기 위한 것으로, 링 형태의 오실레이터를 2개 사용하여(이하, 제1의 VCO와 제2의 VCO라 한다), 제1의 VCO(Voltage Controlled Ring Oscillator)는 주입펄스생성기(120)에서 생성된 주입펄스를 입력받아 기준클럭의 체배 주파수에 동기화된 신호(fout=N*Fref)를 생성하여 출력하고, 제1의 VCO와 동일한 제2의 VCO에서 출력되는 주파수를 분주하여 기준클럭(Fref)을 입력받아 디지털 보정을 행한 다음 제1의 VCO와 제2의 VCO의 제어전압으로 입력하도록 구성함으로써, 체배된 고주파와 PVT(Process/Voltage/Temperature)에 안정적인 클럭을 생성하도록 구성한 것이다.
이를 위하여 본 발명의 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치는 기준 클럭을 생성하는 기준클럭생성부(110)와, 기준클럭생성부(110)에서 생성된 기준클럭(Fref)을 입력받아 주입펄스를 생성하는 주입펄스생성기(120)와 주입펄스생성기(120)의 주입펄스를 입력받아 소정 주파수를 출력하는 제1의 링형태의 VCO(161), 제2의 링형태의 VCO(162), 제2의 링형태의 VCO(162)의 출력신호를 분주하는 주파수분할부(130), 및 기준클럭생성부(110)에서 생성된 기준클럭(Fref)과 주파수분할부(130)의 분주주파수(Fvco/N)를 입력받아 디지털 보정을 행하여 상기 제1 및 제2의 VCO 제어전압으로 입력하는 피드백회로(140)를 포함하여 구성한다.
기준클럭생성부(110)는 시스템에 필요한 기준 클럭신호(Fref)를 생성하는 장치로 동작된다.
주입펄스생성기(Injection Pulse Generator;120)는 기준클럭생성부(110)의 기준클럭신호(Fref)에 동기화된 내부클럭신호 즉 주입펄스를 인젝션 락킹 발진수단으로 구성된다.
이러한 인젝션 락킹 발진수단은 일반적인 것이므로 그 상세한 설명은 생략한다.
제1 및 제2의 VCO(Voltage Controlled Oscillator)(151,152)는 동일한 규격의 링 오실레이터(Ring Oscillator)로 구성되며, 입력 신호를 반전 및 지연시켜 출력하는 다수 개의 지연셀이 루프 형태로 연결되어 발진 주파수를 발생시키는 구조로서, 제어 전압에 비례하는 주파수를 생성하도록 구성된다.
본 발명에서는 동일한 규격의 VCO를 2개 사용하는 것을 특징 중의 하나로 하나, 이러한 링 오실레이터도 일반적인 구성이므로 그 상세한 설명은 생략한다.
주파수분할부(130)는 제2의 VCO(152)에서 출력되는 주파수(Fvco)를 분주하여 'Fvco/N'배의 주파수를 출력하도록 구성한다.
도 6의 본 발명의 주파수 분할부의 입출력 신호도를 참고하면, 제2의 VCO(152)에서 출력되는 주파수(Fvco)가 주파수분할부(130)를 통과하면 '1/N'로 분주된 주파수 'Fvco/N'로 출력된다.
이때의 상수 'N'은 기준주파수 대비 체배하고자 하는 배수의 상수로 정의한다.
피드백회로(140)는 PVT변화에 대한 교정역활을 수행하기 위하여 기준클럭생성부(110)의 기준클럭(Fref)과 제2의 VCO(162)의 출력주파수(Fvco)를 입력받아 디지털 보정을 행하도록 구성한다.
보다 상세하게는 기준클럭생성부(110)에서 생성된 기준클럭(Fref)을 입력받아 기준클럭(Fref)을 분주하여 윈도우신호를 생성하는 윈도우 생성기(Window Generator;141)와, 윈도우생성기(141)의 윈도우신호를 입력받아 제2의 VCO(162)의 출력주파수(Fvco)를 분주한 주파수를 카운트하는 카운터(142)와, FCW(Frequency Control Word)에서 카운터(142)의 출력신호를 감산하는 비교기(143), 비교기(143)의 출력신호와 레지스터(145)의 출력신호를 합하는 가산기(144), 가산기(144)의 출력신호를 오실레이터 제어전압으로 변환하는 DA컨버터(146), 그리고 DA컨버터(146)의 출력신호는 제1 및 제2의 VCO 제어전압으로 입력되게 구성하는 것이다.
이러한 구성을 통하여 피드백회로(140)는 제 2의 VCO(162)가 PVT변화에 의해 목표로 했던 주파수(N·Fref)로부터 오차범위를 벗어난 주파수를 생성할 경우 루프를 돌면서 지속적으로 교정작업을 통해 Fvco가 목표 주파수 오차범위 이내의 주파수를 출력할 수 있도록 교정하는 것이다.
보다 구체적으로 피드백회로(140)는 교정을 행하기 위하여 기준 클럭 생성부(110)로부터 기준클럭 신호(Fref)와 제 2의 VCO(162)로부터 주파수 분할부(130)를 거친 분주신호(Fvco/N)를 입력받아 오차범위 이내에서 기준클럭 신호(Fref)와 분주신호(Fvco/N)가 같아질 때 까지(Fref=Fvco/N) 계속 루프를 돌며 교정 작업을 진행하고, 교정이 완료되면 제 2의 VCO(162)의 출력 주파수 Fvco는 오차범위 이내에서 N·Fref의 값을 갖게 되는 것이다. 즉, Fvco를 분주한 값과 Fref이 같도록 만들게 되면 결과적으로 Fvco는 N배로 체배된 값을 갖게 된다.
따라서, 제 2의 VCO(162)의 출력 주파수(Fvco)는 주파수분할부(130)를 통과하면서 '1/N'로 분주되는 것이다.
윈도우 생성기(141)는 기준클럭신호(Fref)에 동기화되고 기준클럭신호(Fref)를 분주한 내부클럭신호(EN)를 생성하고 윈도우를 생성한 다음 후술하는 카운터(142)의 기준신호로 입력하도록 구성된다.
이러한 윈도우는 레지스터들에서 사용되는 EN과 동일한 기능을 수행하는 것으로, 이때의 분주는 다음 수학식과 같이 분주하는 것으로 한다.
Figure 112013085212736-pat00002
여기서, k는 임의의 상수로 설정된다.
상기 수학식의 EN은 분주기를 거친 신호이고, 윈도우 생성기(141)는 윈도우를 'EN=1'일 때의 펄스폭에서 반주기에 해당하는 수학식 2를 윈도우로 생성한다.
Figure 112013085212736-pat00003
카운터(Counter;142)는 윈도우 생성기(141)에서 생성된 윈도우(Fref/k)를 기준으로 제2의 VCO(162)의 출력주파수(Fvco)를 분주한 주파수(Fvco/N)의 클럭수를 카운트한다.
즉, 윈도우 생성기(141)에서 생성된 신호의 'High'구간(Fref/k)에서 (Fvco/N)의 라이징 에지를 카운트하는 것이다.
상세하게 도 7의 본 발명의 카운터의 기능을 설명하기 위한 도면을 참고하면, 윈도우 생성기(141)에서 생성된 신호(Fref/k)의 1개의 펄스 내에 주파수(Fvco/N)의 상승 에지(rising edge)의 수를 카운트하는 것이다.
도면을 참고하면, 주파수(Fvco/N)의 상승 에지간의 주기는 '(1/Fvco)*Nsec'로 표시되고, (Fvco/N)의 1개의 펄스 내에 존재하는 상승 에지의 수를 카운트하는 것이다.
카운트(142)에서 카운트되는 상승 에지의 수(A)는 다음과 같이 수학식 3으로 표현될 수 있다.
Figure 112013085212736-pat00004
여기서 N은 주파수분할부(130)에서 분주한 분주수를 의미하며, k는 임의의 상수이다.
윈도우생성기(141)를 통과한 신호는 주파수(Fref/k/2)인 신호가 되고, duty cycle이 50%이기 때문에 high상태가 (k/Fref)초 동안 지속되는 펄스파가 주기적으로 발생하게 된다. 그리고 카운터(142)는 윈도우 내에 있는 라이징 에지를 카운트한다.
이는 결국 윈도우(Fref/k)의 길이가 입력신호의 주기(N/Fvco)의 몇 배인가와 같은 의미로, 수학식 3을 참고하면, 이는 오차범위 이내의 카운터의 결과값이 되는 것이다.
'오차범위 이내’는 카운터가 윈도우의 'High'시간 동안 입력 신호의 라이징에지를 카운트하면서 어쩔 수 없이 발생하는 오차가 있기 때문이다.
이를 아래의 표 1을 참고하여 도면을 보다 상세하게 설명하면 다음과 같다.
Figure 112013085212736-pat00005
예를 들어 카운트의 출력값이 '3'이라고 가정할 때, 카운터(142)에서 주파수분할부(130)의 입력신호( Fvco/N)를 카운트할 때 표 1에서와 같이 입력신호가 ① Fvco'/N인 경우와 ② Fvco''/N인 경우가 발생할 있는데 이때 제 2 VCO(162)는 분명 ①인 경우와 ②인 경우 각각 다른 주파수를 출력하게 될 것이다. 하지만 카운터는 윈도우내에 있는 상승에지들만 출력결과로 반영하기 때문에 상술한 방식(윈도우의 길이/입력신호의 주기)으로 각각을 카운트하게 되면 각각 2.01(≒2), 3.99(≒4)이지만 카운터는 모두를 '3'으로 인식하여 같은 값을 출력하게 된다. 즉, 카운터가 '3'을 출력해도 이에 상응하는 오실레이터의 주파수(Fvco)는 목표로 했던 주파수(N·Fref)보다 더 높거나 작을 수 있다. 이 오차범위를 수식으로 나타낸 것이 위 그림의 ΔFvco이다.
상술한 바와 같이, 기존 방식의 카운터를 이용하게 되면 카운터의 출력값은 '3'이 되고, 이 출력값과 동일하게 인식될 수 있는 '윈도우의 시간/입력신호의 주기'의 범위는 2.0000001~3.9999999(≒2)가 된다.
그러나 개선된 카운터에서는 카운터의 출력값이 '3'이 되더라도 상기 출력값과 동일하게 인식될 수 있는 '윈도우의 시간/입력신호의 주기'의 범위는 2.4999999~3.4999999(≒1)이 되어, 오차범위가 줄어들게 되는 것이다(마치 반올림 된 효과).
개선된 카운터의 출력 값을 수식적으로 표현하면 도 7에서와 같이
Figure 112013085212736-pat00006
로 표현되고, 각 오차범위는 표 2와 같이 표시된다.
상기 수학식에서 'rounded off'는 반올림한다는 의미이다.
Figure 112013085212736-pat00007
표 2를 참고하면, k의 값에 따라 오차범위가 달라지게 된다. k가 커질수록 오차범위는 줄어들게 된다. 즉, 카운터 출력 값에 상응하는 오실레이터의 주파수가 k가 커질수록 목표로 했던 값과 더 가까워지게 되는 것이다.
이러한 k의 값은 기준생성부(110)로부터 윈도우 생성기(141)를 통해 윈도우를 생성할 때, 기준클럭을 몇으로 분주할 것인가를 결정하는 역할을 하게 되는 것이다.
본 발명에서는 k값을 처음에는 상대적으로 적은 상수로 설정하여 정밀하지 못하지만 빠른 시간으로 대략적인 교정 작업을 한 이후에 'k=k+n'(n=상수)로 느리지만 정밀한 교정을 하도록 하는 것이다.
그 과정은 'k=임의의 상수'일 때 루프를 돌면서 'FCW-A=0' 이면 'k=k+n'으로 전환되고, 그 후에 다시 FCW-A=0이면 환경적 변화에 의해 Fvco가 변하지 않는 이상 교정 루프인 피드백회로(140)는 더 이상 루프를 돌지 않도록 하는 것이다.
각 k의 상태에 따라 Fvco의 오차범위를 수식적으로 표현한 내용이 도 9의 단계 S261과 S264에 개시되어 있다.
단계 S261은 'k=임의의 상수'인 경우 정밀하지 못하지만 빠른 시간의 교정(Rough & Fast Calibration)을, 단계 S264는 느리지만 정밀한 교정(Detail & Slow Calibration)을 나타낸 것이다.
이렇게 카운터부(142)에서 카운트된 상승 에지의 수(A)와 FCW(Frequency Control Word)가 비교기(143)로 입력되어 입력 주파수간의 주파수차(위상차)를 연산하게 된다.
FCW(Frequency Control Word)는 디지털 필터에 의해 계산된 주파수 제어 워드로 디지털 교정 루프인 피드백회로(140)에서 비교 기준점이 되는 기능을 수행한다.
도 5를 참고하면, 카운터(142)의 출력값(A)은 수학식 4로 나타낼 수 있다.
Figure 112013085212736-pat00008
여기서 'rounded off'는 반올림을 의미한다.
수학식 4의 조건과 피드백회로의 디지털 교정 루프의 목적인 'Fvco=N*Fref(오차범위 이내에서)'의 조건과 일치하려면 필연적으로 FCW=k가 되어야 한다.
즉, 다음의 수학식 5의 조건을 만족하는 FCW는 k임을 알 수 있다.
Figure 112013085212736-pat00009
여기서 '윈도우 만큼의 오차'란 카운터가 rising 에지만을 카운트하기 때문에 발생할 수 있는 오차로서 반올림하는 효과를 반영한 오차를 위미한다.
디지털 교정루프인 피드백회로(140)는 k상수의 값에 따라 그 값이 달라진다.
바람직하게 FCW는 k를 이진코드로 표현한 값일 수 있다.
예를 들어 'k=4'일 때는 이진코드로 '24=00010000'가 되고 'k=7'일 때는 '27=10000000'가 되는 것이다.
이러한 상수 k의 값이 '임의의 상수'와 'k=k+n(n은 상수)'로 결정된 것은 교정회로의 완성도를 높이고 PVT변화를 극복하기 위한 가장 최적의 조건을 반복 실험결과 선정된 것임을 밝혀둔다.
비교기(143)에서 감산된 신호(FCW-A)는 가산기(144)로 입력된다.
가산기(Adder;144)는 비교기(143)에서 감산된 신호(FCW-A)의 결과에 따라 DA컨버터(146)로 인가할 이진코드값을 결정하도록 구성된다.
즉, 가산기(144)는 비교기(143)에서 감산된 신호가 'FCW-A=0'의 조건을 만족하는 경우는 PVT에 의한 주파수의 변이가 없는 것으로 판단하고, 비교기(143)에서 감산된 신호가 'FCW-A=0'의 조건을 만족하지 않는 경우는 PVT에 의한 주파수의 변이가 발생한 것으로 보고 이전의 DA컨버터(146)에 인가할 이진코드값과 'FCW-A'값을 합산하여 DA컨버터(146)로 인가하도록 구성한다.
이를 위하여 가산기(144)는 DA컨버터(146)에 인가할 이전 이진코드값을 저장할 레지스터(145)를 병렬로 구성하여 해당 조건에 따라 이전 이진코드값을 합산하도록 하드웨어적으로 구성된다.
가산기(144)에서 출력되는 이진코드값은 DA컨버터(146)로 입력되어 제1 및 제2의 VCO(151,152)에 인가할 제어전압을 아날로그 신호로 출력하게 되고, 제1 및 제2의 VCO(151,152)는 입력되는 제어신호 값에 따라 해당하는 주파수 신호를 생성하여 출력하게 된다.
상술한 바와 같이 본 발명의 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치에 의하면, 고주파의 체배 주파수와 PVT에 안정적인 주파수 신호를 생성할 수 있는 것이다.
즉, 제1의 VCO는 피드백회로에 의해 PVT변화에 대한 안정적인 주파수를 생성할 수 있는 것이다.
또한, 피드백회로(140)에 의해 교정과정이 끝나게 되면 제 2의 VCO(162)는 오차범위 이내에서 목표주파수(N·Fref)에 가까운 주파수를 출력하게 된다.
하지만 제 1의 VCO(161)는 주입펄스생성기(120)의 도움으로 오차범위를 제거한 목표주파수 자체를 출력할 수 있게 된다. 즉 교정과정이 끝나면 제1의 VCO(161)와 제2의 VCO(162) 모두 기준클럭에 체배된 주파수를 출력하지만, 제 1의 VCO(161)는 오차 없이 'N·Fref'를 출력하고 제 2 VCO(162)는 상술한 바와 같이 △Fvco만큼의 오차를 가지고 N·Fref 부근의 주파수를 출력하게 된다.
결과적으로는 ‘제1의 VCO(161)는 피드백회로(140)에 의해 PVT변화에 대한 안정적인 주파수를 생성할 수 있는 것이다.
이러한 구성을 이용하여 본 발명의 일실시예에 의한 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법에 대하여 설명한다.
도 8은 본 발명의 일실시예에 의한 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 방법을 설명하기 위한 흐름도로서, 도시된 바와 같이, 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 방법은 먼저 제1 및 제2의 VCO(161,162)를 초기화한 상태에서(S210), 가산기(144)의 이진 코드값에 해당하는 DA컨버터(146)의 제어전압을 제1 및 제2의 VCO(161,162)에 인가한다(S220).
제2의 VCO(162)는 DA컨버터(146)의 제어값에 따라 Fvco를 출력하게 되고(S230), 주파수분할부(130)는 Fvco를 'N(임의의 상수)'로 분주하여 피드백회로(140)로 입력하게 된다(S240).
이후, 피드백회로(140)는 윈도우 생성기(141)에서 출력되는 윈도우를 기준으로 주파수분할부(130)에서 분주된 주파수(Fvco/N)를 카운트하여 이진코드화하고(S250), 단계 S250에서 이진코드화된 값과 FCW를 비교기(143)에서 비교하여(S260), 단계 S270에서는 'Fvco=N*Fref'가 될 때까지 루프를 반복하고, 'Fvco≠N*Fref'의 조건이면 'FCW-A'에 해당하는 이진코드의 값을 DA컨버터(146)의 이전 이진코드값에 합산하여 이에 해당하는 아날로그 제어값을 출력하고, 단계 S270에서 'Fvco=N*Fref'의 조건을 만족한 것으로 판단되면, 이를 VCO의 제어전압으로 인가하고 교정동작을 중지하는 것이다(S280).
이하, 이러한 피드백회로의 디지털 교정 동작을 도면을 참조하여 보다 상세히 설명한다.
도 9는 본 발명의 디지털 교정 방법을 상세히 설명하기 위한 흐름도로서, 도시된 바와 같이, 주파수 분할부(130)에서 분할된 주파수(Fvco/N)가 카운터(142)로 입력되면(S251), 카운터(142)에서는 단계 S251에서 입력된 주파수(Fvco/N)를 윈도우생성기(141)에서 생성된 윈도우(Fref/k)를 기준으로 카운트하게 된다.
이때, 상술한 바와 같이 k의 값을 임의의 상수 또는 'k=k+n(n은 상수)'로 설정하여 교정작업을 반복한다.
즉, 본 발명에서는 'k=임의의 상수'인 경우 정밀하지 못하지만 빠른 시간의 교정(Rough & Fast Calibration)을 먼저 시행하고, 교정 결과에 부합하면 보다 정밀한 교정을 위하여 'k=k+n(N=상수)'로 하여 교정을 하게 된다.
먼저, 단계 S252에서는 정밀하지 못하지만 빠른 시간의 교정(Rough & Fast Calibration)을 위하여 'k=임의의 상수'로 설정하고, 비교기(143)에서 'FCW-A'의 값을 연산하게 된다(S261).
구체적으로, 비교기(143)에서는 수학식 5와 같이 'FCW-A'를 연산하게 된다.
단계 S261의 감산 결과, 'FCW-A=0'의 조건을 만족하면, 보다 정밀한 교정을 위하여 단계 S262로 진행하고, 단계 S261의 조건을 만족하지 못하는 경우는 교정결과가 오차를 벗어난 것으로 판단하고, 단계 S261의 감산 결과에 해당하는 이진코드의 값과 레지스터(145)에서 저장하고 있는 이전 DA컨버터(146)의 이진코드값을 가산기(144)에서 합산하여 DA컨버터(146)의 입력값으로 전송하게 된다(S280).
단계 S262에서 감산결과 즉 'FCW-A=0'의 조건을 만족하면, 보다 정밀한 교정을 위하여 'k=k+n(n=상수)'로 설정하여 다시 교정을 반복하게 된다.
즉, 단계 S263에서는 'k=k+n(n=상수)'로 설정한 다음, 단계 S264에서는 비교기(143)에서는 수학식 7과 같이 'FCW-A'를 연산하게 된다(S265).
Figure 112013085212736-pat00010
단계 S265에서 감산결과 'FCW-A≠0'로 판단되면, 단계 S264의 감산 결과에 해당하는 이진코드의 값과 레지스터(145)에서 저장하고 있는 이전 DA컨버터(146)의 이진코드값을 가산기(144)에서 합산하여 DA컨버터(146)의 입력값으로 전송하게 된다(S280).
단계 S265에서 'FCW-A=0'으로 판단되면, 교정이 완료된 것으로 판단하고, 단계 S230을 반복하게 된다.
상술한 바와 같이, 본 발명의 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법에 의하면, 제1의 VCO는 피드백회로를 통하여 디지털 교정을 행하여 PVT변화에 안정적이면서도 체배된 주파수를 생성할 수가 있는 것이다.
이상에서 본 발명은 기재된 구체예에 대하여 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구범위에 속함은 당연한 것이다.
110 : 기준클럭생성부 120 : 주입펄스생성기
130 : 주파수분할부 140 : 피드백회로
141 : 윈도우생성기 142 : 카운터
143 : 비교기 144 : 가산기
145 : 레지스터 146 : DA컨버터
161 : 제1의 VCO 162 : 제2의 VCO

Claims (19)

  1. 기준클럭(Fref)을 입력받아 소정 배수의 체배된 주파수(fout)를 출력하는 제1의 링형태의 VCO(Voltage Controlled Ring Oscillator);
    제2의 링형태의 VCO(Voltage Controlled Ring Oscillator);및
    상기 제2의 링형태의 VCO의 출력신호(Fvco)를 교정하여 상기 제1 및 제2 VCO의 제어전압으로 입력하는 피드백회로;
    를 포함하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
  2. 제 1항에 있어서,
    기준 클럭(Fref)을 생성하는 기준클럭생성부;및
    상기 기준클럭생성부에서 생성된 기준클럭(Fref)을 입력받아 기준클럭에 동기화된 주입펄스를 생성하여 상기 제1의 VCO로 입력하는 주입펄스생성기;
    를 포함하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
  3. 제 2항에 있어서,
    상기 제2의 링형태의 VCO의 출력신호를 분주하는 주파수분할부;
    를 더 포함하고,
    상기 피드백회로는
    상기 기준클럭생성부에서 생성된 기준클럭(Fref)과 상기 주파수분할부의 분주주파수(Fvco/N)를 입력받아 디지털 교정을 행하여 상기 제1 및 제2 VCO의 제어전압으로 입력하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
  4. 제 2항에 있어서,
    상기 피드백회로는
    상기 기준클럭생성부에서 생성된 기준클럭을 분주하여 윈도우(Fref/k)를 생성하는 윈도우 생성기;
    상기 윈도우생성기에서 출력되는 윈도우(Fref/k)를 입력받아 상기 제2의 VCO의 출력주파수(Fvco)를 분주한 주파수(Fvco/N)를 카운트하는 카운터;및
    교정 기준값인 FCW(Frequency Control Word)에서 상기 카운트의 출력값(A)을 감산하는 비교기;
    를 포함하고 상기 비교기의 결과값에 따라 상기 제1 및 제2의 VCO를 서로 다른 제어전압으로 제어하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
  5. 제 4항에 있어서,
    전 단계의 비교기의 출력값을 이진코드로 저장하는 레지스터;
    상기 비교기의 비교결과에 따라 비교기의 출력신호와 레지스터의 출력신호를 가산하는 가산기;및
    상기 가산기의 출력신호를 오실레이터 제어전압으로 변환하는 DA컨버터;
    를 포함하여 구성하고, 상기 DA컨버터의 출력신호는 상기 제1 및 제2 VCO의 제어전압으로 입력하여 교정을 반복하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
  6. 제 5항에 있어서,
    교정의 완료는
    다음의 수학식의 조건을 만족하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
    Figure 112013085212736-pat00011

    여기서 FCW는 교정 기준값이며, k는 윈도우 생성기를 통해 윈도우를 생성할 때, 기준클럭을 몇으로 분주할 것인가를 결정하는 상수이며, Fref는 기준클럭생성부에서 생성되는 기준주파수이며, Fvco는 제2의 VCO의 출력주파수이고, N은 체배하고자 하는 주파수배수를 나타내는 상수이고, '윈도우만큼의 오차'는 반올림 만큼의 오차를 의미한다.
  7. 제 6항에 있어서,
    피드백회로는
    교정 기준값인 FCW(Frequency Control Word)를 2단계에 걸쳐 서로 다른 상수를 설정함으로써, 비교기에서 2차에 걸쳐서 진행하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
  8. 제 7항에 있어서,
    상기 FCW(Frequency Control Word)는
    'k'로 표현되고, 먼저 'k=임의의 상수'로 설정하여 비교기에서 감산하고, 감산결과 상기 교정의 완료조건을 만족하면 교정 작업을 중단하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
  9. 제 8항에 있어서,
    'k=임의의 상수'로 설정하여 비교기에서 감산한 결과 상기 교정의 완료조건을 만족하지 않은 경우는 비교기의 출력신호와 전 단계의 비교기의 출력값인 이진코드값을 가산기에서 가산하여 DA컨버터로 출력하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치.
  10. 제1 및 제2의 VCO를 한 쌍으로 구성하여 소정 배수로 체배된 주파수를 출력하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 방법에 있어서,
    (a)상기 제1 및 제2의 VCO를 초기화하는 단계;
    (b)제어전압을 제1 및 제2 VCO에 인가하는 단계;및
    (c)상기 제2의 VCO 출력신호를 피드백회로에서 교정을 행한 신호를 상기 제1 및 제2 VCO의 제어전압으로 입력하는 단계;
    를 포함하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 방법.
  11. 제 10항에 있어서,
    상기 (b)단계는
    주입펄스생성기는 기준클럭생성부에서 생성된 기준클럭(Fref)을 입력받아 기준클럭에 동기화된 주입펄스를 생성하여 상기 제1의 VCO로 입력하는 주입펄스입력단계;
    를 포함하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
  12. 제 10항에 있어서,
    상기 (c)단계는
    주파수분할부에서 제2의 VCO 출력신호(Fvco)를 체배 배수로 분주한 신호(Fvco/N)를 피드백신호로 입력하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
  13. 제 11항에 있어서,
    상기 (c)단계는
    (c-1)상기 기준클럭생성부에서 생성된 기준클럭(Fref)과 주파수분할부의 분주주파수(Fvco/N)를 입력받아 디지털 교정을 행하는 단계;및
    (c-2)상기 (c-1)단계의 출력신호를 상기 제1 및 제2 VCO의 제어전압으로 입력하는 단계;
    를 포함하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
  14. 제 13항에 있어서,
    상기 (c-1)단계는
    (c-1-1)상기 기준클럭생성부에서 생성된 기준클럭을 분주하여 윈도우(Fref/k) 신호를 생성하는 단계;
    (c-1-2)상기 윈도우생성단계에서 출력되는 윈도우(Fref/k)를 입력받아 상기 제2의 VCO의 출력주파수(Fvco)를 분주한 주파수(Fvco/N)를 카운터부에서 카운트하는단계;
    (c-1-3)비교기에서 교정 기준값인 FCW(Frequency Control Word)에서 상기 카운트의 출력값(A)을 감산하는 단계;
    (c-1-4)상기 (c-1-3)단계의 결과값에 따라 상기 제1 및 제2의 VCO를 서로 다른 제어전압으로 제어하는 단계;
    를 포함하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
  15. 제 14항에 있어서,
    상기 (c-1-4)단계는
    가산기에서 상기 비교기의 비교결과에 따라 비교기의 출력신호와 전 단계의 비교기의 출력값을 가산하는 단계를 포함하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
  16. 제 10항에 있어서,
    상기 (c)단계는
    다음의 수학식의 조건을 만족할 때 까지 피드백회로에서 교정을 반복하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
    Figure 112013085212736-pat00012

    여기서 FCW는 교정 기준값이며, k는 윈도우 생성기를 통해 윈도우를 생성할 때, 기준클럭을 몇으로 분주할 것인가를 결정하는 상수이며, Fref는 기준클럭생성부에서 생성되는 기준주파수이며, Fvco는 제2의 VCO의 출력주파수이고, N은 체배하고자 하는 주파수배수를 나타내는 상수이고, 윈도우만큼의 오차'는 반올림 만큼의 오차를 의미한다.
  17. 제 16항에 있어서,
    상기 FCW(Frequency Control Word)는
    'k'로 표현되고, 먼저 'k=임의의 상수'로 설정하여 비교기에서 감산하고, 감산결과 상기 수학식의 조건을 만족하면 교정 작업을 중단하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
  18. 제 17항에 있어서,
    'k=임의의 상수'로 설정하여 비교기에서 감산한 결과 상기 수학식의 조건을 만족하지 않은 경우는 비교기의 출력신호와 전 단계의 비교기의 출력값인 이진코드값을 가산기에서 가산하여 제1 및 제2 VCO의 제어전압으로 출력하는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
  19. 제 18항에 있어서,
    상기 가산기의 이진코드화된 출력신호는
    DA컨버터에서 아날로그 제어 신호로 변환하고, 변환된 아날로그 제어신호는 레귤레이터에서 제어전압으로 변환되어 상기 제1 및 제2 VCO의 제어전압으로 인가되는 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정 방법.
KR1020130111911A 2013-09-17 2013-09-17 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법 KR101548256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130111911A KR101548256B1 (ko) 2013-09-17 2013-09-17 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130111911A KR101548256B1 (ko) 2013-09-17 2013-09-17 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20150031983A KR20150031983A (ko) 2015-03-25
KR101548256B1 true KR101548256B1 (ko) 2015-08-28

Family

ID=53025370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130111911A KR101548256B1 (ko) 2013-09-17 2013-09-17 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101548256B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101724365B1 (ko) 2016-02-16 2017-04-07 울산과학기술원 복제 딜레이 셀을 이용한 인젝션 락킹 클락 체배 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100193862B1 (ko) 1996-03-19 1999-06-15 윤종용 안정된 주파수를 얻기 위한 주파수변환기
JP2006101265A (ja) 2004-09-30 2006-04-13 Nippon Telegr & Teleph Corp <Ntt> タイミング抽出回路
JP2009182898A (ja) 2008-01-31 2009-08-13 Nippon Telegr & Teleph Corp <Ntt> 周波数制御回路およびｃｄｒ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100193862B1 (ko) 1996-03-19 1999-06-15 윤종용 안정된 주파수를 얻기 위한 주파수변환기
JP2006101265A (ja) 2004-09-30 2006-04-13 Nippon Telegr & Teleph Corp <Ntt> タイミング抽出回路
JP2009182898A (ja) 2008-01-31 2009-08-13 Nippon Telegr & Teleph Corp <Ntt> 周波数制御回路およびｃｄｒ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101724365B1 (ko) 2016-02-16 2017-04-07 울산과학기술원 복제 딜레이 셀을 이용한 인젝션 락킹 클락 체배 장치 및 방법

Also Published As

Publication number Publication date
KR20150031983A (ko) 2015-03-25

Similar Documents

Publication Publication Date Title
US10171089B2 (en) PVT-free calibration function using a doubler circuit for TDC resolution in ADPLL applications
KR100251263B1 (ko) 주파수 체배 회로
US20110074514A1 (en) Frequency measurement circuit and pll synthesizer provided therewith
US8415998B2 (en) PLL circuit
US20100259305A1 (en) Injection locked phase lock loops
US10516405B2 (en) Semiconductor devices and methods of operating the same
CN107528567B (zh) 注入锁定振荡器及包括其的半导体器件
US9577646B1 (en) Fractional phase locked loop (PLL) architecture
US6943598B2 (en) Reduced-size integrated phase-locked loop
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
US9602115B1 (en) Method and apparatus for multi-rate clock generation
JP2017143398A (ja) Ｐｌｌ回路および電子回路
US9973195B2 (en) Local phase detection in realigned oscillator
KR101548256B1 (ko) 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
CN113114237B (zh) 一种能够实现快速频率锁定的环路系统
KR20190081415A (ko) 주입 동기 주파수 체배기 및 그의 주파수 체배 방법
US9614535B2 (en) PLL circuit, method, and electronic apparatus
US7276982B1 (en) High frequency digital oscillator-on-demand with synchronization
JP2013077869A (ja) 時間−デジタル変換器及びｐｌｌ回路
EP3624344B1 (en) Pll circuit
Huang et al. A time-to-digital converter based AFC for wideband frequency synthesizer
Li et al. An Event-Driven-Based Behavioral Modeling for Fractional-N CP-PLL
JP2013077868A (ja) Ｐｌｌ回路
JP7040141B2 (ja) 逓倍クロック生成回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180711

Year of fee payment: 4