JP6819115B2 - コンパレーター、回路装置、物理量センサー、電子機器及び移動体 - Google Patents
コンパレーター、回路装置、物理量センサー、電子機器及び移動体 Download PDFInfo
- Publication number
- JP6819115B2 JP6819115B2 JP2016145093A JP2016145093A JP6819115B2 JP 6819115 B2 JP6819115 B2 JP 6819115B2 JP 2016145093 A JP2016145093 A JP 2016145093A JP 2016145093 A JP2016145093 A JP 2016145093A JP 6819115 B2 JP6819115 B2 JP 6819115B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- input signal
- signal
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims description 111
- 238000006243 chemical reaction Methods 0.000 claims description 84
- 230000000630 rising effect Effects 0.000 claims description 61
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 37
- 238000005259 measurement Methods 0.000 claims description 30
- 230000001934 delay Effects 0.000 claims description 17
- 230000003111 delayed effect Effects 0.000 description 31
- 241001125929 Trisopterus luscus Species 0.000 description 27
- 230000008859 change Effects 0.000 description 15
- 238000012545 processing Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 7
- 101000616172 Homo sapiens Splicing factor 3B subunit 3 Proteins 0.000 description 4
- 102100021816 Splicing factor 3B subunit 3 Human genes 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 101000830742 Homo sapiens Tryptophan 5-hydroxylase 1 Proteins 0.000 description 3
- 102100024971 Tryptophan 5-hydroxylase 1 Human genes 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101000892398 Homo sapiens Tryptophan 2,3-dioxygenase Proteins 0.000 description 2
- 101000851865 Homo sapiens Tryptophan 5-hydroxylase 2 Proteins 0.000 description 2
- 102100036474 Tryptophan 5-hydroxylase 2 Human genes 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
従来のコンパレーターは、電圧を直接に(時間等の他の量に変換せずに)比較するコンパレーター(例えばラッチコンパレーター等)が一般的である。このようなコンパレーターで微小信号を判定しようとする場合、コンパレーターの前段にプリアンプを設けて入力信号を増幅し、その増幅した信号をコンパレーターで比較する。プリアンプやコンパレーターにはバイアス電流を流す必要があるため、消費電力が大きくなる。
図5は、本実施形態のコンパレーター50の第1の詳細な構成例である。図5では、第1の電圧時間変換回路10が、第1の遅延回路12、第1の入力信号生成回路14、第1のラッチ回路16を含み、第2の電圧時間変換回路20が、第2の遅延回路22、第2の入力信号生成回路24、第2のラッチ回路26を含む。
図8は、判定回路30の詳細な構成例である。なお、判定回路30の構成は図8に限定されず、信号NOUT、POUTのいずれの信号に先にエッジが出力されたかを判定できる回路であればよい。
図11は、本実施形態のコンパレーター50の第2の詳細な構成例である。図11では、第1の電圧時間変換回路10が、第1の遅延回路12、第3の入力信号生成回路11、第1の計測回路15を含み、第2の電圧時間変換回路20が、第2の遅延回路22、第4の入力信号生成回路21、第2の計測回路25を含む。
以下、本実施形態の遅延ユニットが貫通電流を低減できる点と、正確な遅延時間を実現できる点につて説明する。
図17は、コンパレーターの不感帯を説明する図である。コンパレーターの正極端子に入力される電圧をVPとし、負極端子に入力される電圧をVNとする。図17において、横軸は電圧Vin=VP−VNであり、縦軸はコンパレーターの出力がハイレベルとなる確率である。
図18は、本実施形態のコンパレーター50を含む回路装置100の構成例である。ここでは、回路装置100の一例として逐次比較型A/D変換回路の構成例を示す。なお、回路装置100はこの構成に限定されず、コンパレーター50を含むものであればよい。
図19は、本実施形態の回路装置100を含む物理量センサー400の構成例である。ここでは、物理量センサー400の一例として振動ジャイロセンサー(角速度センサー)の構成例を示す。なお、物理量センサー400はこの構成に限定されず、本実施形態の回路装置100は静電容量型(シリコンMEMS型)ジャイロセンサーや、加速度センサーや圧力センサー、温度センサー等の種々の物理量センサーに適用できる。
図20、図21は、本実施形態の回路装置100を含む電子機器、移動体の例である。本実施形態の回路装置100は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。
12…第1の遅延回路、14…第1の入力信号生成回路、15…第1の計測回路、
16…第1のラッチ回路、17…第1の立ち下がりエッジ遅延回路、
18…第1の立ち上がりエッジ遅延回路、19…第1の出力回路、
20…第2の電圧時間変換回路、21…第4の入力信号生成回路、
22…第2の遅延回路、24…第2の入力信号生成回路、25…第2の計測回路、
26…第2のラッチ回路、27…第2の立ち下がりエッジ遅延回路、
28…第2の立ち上がりエッジ遅延回路、29…第2の出力回路、30…判定回路、
50…コンパレーター、100…回路装置、120…制御部、
121…比較レジスター、130…サンプルホールド回路、
140…D/A変換回路、204…ジャイロセンサー、206…自動車(移動体)、
207…車体、208…車体姿勢制御装置、209…車輪、300…電子機器、
310…処理部、320…記憶部、330…操作部、340…インターフェース部、
350…表示部、400…物理量センサー、410…振動子、420…駆動回路、
430…検出回路、432…アナログフロントエンド回路、
434…A/D変換回路、436…処理回路、
DEA…第1の遅延バッファー、DEB…第2の遅延バッファー、
DEC…第3の遅延バッファー、DED…第4の遅延バッファー、
EN…イネーブル信号、NDLIN…第1の遅延回路の入力信号、
NDLQ…第1の遅延回路の出力信号、NIN…第2の入力信号、
NOUT…第1の電圧時間変換回路の出力信号、
PDLIN…第2の遅延回路の入力信号、
PDLQ…第2の遅延回路の出力信号、PIN…第1の入力信号、
POUT…第2の電圧時間変換回路の出力信号、SQA…第1の遅延出力信号、
SQB…第2の遅延出力信号、TDN…遅延時間、TDP…遅延時間、
TNA…第1の第2導電型トランジスター、TNB…第2の第2導電型トランジスター、
TNC…第3の第2導電型トランジスター、TND…第4の第2導電型トランジスター、
TPA…第1の第1導電型トランジスター、TPB…第2の第1導電型トランジスター、
TPC…第3の第1導電型トランジスター、TPD…第4の第1導電型トランジスター、
UA1…第1の遅延ユニット、UB1…第2の遅延ユニット
Claims (13)
- 第1の遅延回路を有し、第1の入力信号と第2の入力信号とが入力される第1の電圧時間変換回路と、
第2の遅延回路を有し、前記第1の入力信号と前記第2の入力信号とが入力される第2の電圧時間変換回路と、
前記第1の電圧時間変換回路の出力信号と前記第2の電圧時間変換回路の出力信号とに基づいて、前記第1の入力信号と前記第2の入力信号との大小を判定する判定回路と、
を含み、
前記第1の遅延回路が有する第1の遅延ユニットは、
前記第1の入力信号に基づいて、前記第1の遅延ユニットの入力信号の立ち下がりエッジを遅延させる第1の立ち下がりエッジ遅延回路と、
前記第2の入力信号に基づいて、前記第1の遅延ユニットの入力信号の立ち上がりエッジを遅延させる第1の立ち上がりエッジ遅延回路と、
前記第1の立ち下がりエッジ遅延回路の出力信号と、前記第1の立ち上がりエッジ遅延回路の出力信号とに基づいて、第1の遅延出力信号を生成する第1の出力回路と、
を有し、
前記第2の遅延回路が有する第2の遅延ユニットは、
前記第2の入力信号に基づいて、前記第2の遅延ユニットの入力信号の立ち下がりエッジを遅延させる第2の立ち下がりエッジ遅延回路と、
前記第1の入力信号に基づいて、前記第2の遅延ユニットの入力信号の立ち上がりエッジを遅延させる第2の立ち上がりエッジ遅延回路と、
前記第2の立ち下がりエッジ遅延回路の出力信号と、前記第2の立ち上がりエッジ遅延回路の出力信号とに基づいて、第2の遅延出力信号を生成する第2の出力回路と、
を有し、
前記第1の立ち下がりエッジ遅延回路は、
前記第1の遅延ユニットの入力信号が入力される第1の遅延バッファーと、
第1の電源電圧のノードと前記第1の遅延バッファーとの間に設けられ、前記第1の入力信号に基づき電流が制御される第1の第1導電型トランジスターと、
を有し、
前記第1の立ち上がりエッジ遅延回路は、
前記第1の遅延ユニットの入力信号が入力される第2の遅延バッファーと、
第2の電源電圧のノードと前記第2の遅延バッファーとの間に設けられ、前記第2の入力信号に基づき電流が制御される第1の第2導電型トランジスターと、
を有し、
前記第2の立ち下がりエッジ遅延回路は、
前記第2の遅延ユニットの入力信号が入力される第3の遅延バッファーと、
前記第1の電源電圧のノードと前記第3の遅延バッファーとの間に設けられ、前記第2の入力信号に基づき電流が制御される第2の第1導電型トランジスターと、
を有し、
前記第2の立ち上がりエッジ遅延回路は、
前記第2の遅延ユニットの入力信号が入力される第4の遅延バッファーと、
前記第2の電源電圧のノードと前記第4の遅延バッファーとの間に設けられ、前記第1の入力信号に基づき電流が制御される第2の第2導電型トランジスターと、
を有することを特徴とするコンパレーター。 - 請求項1に記載されたコンパレーターにおいて、
前記第1の出力回路は、
前記第1の遅延ユニットの出力ノードと前記第2の電源電圧のノードとの間に設けられ、前記第1の遅延バッファーの出力信号がゲートに入力される第3の第2導電型トランジスターと、
前記第1の電源電圧のノードと前記第1の遅延ユニットの出力ノードとの間に設けられ、前記第2の遅延バッファーの出力信号がゲートに入力される第3の第1導電型トランジスターと、
を有し、
前記第2の出力回路は、
前記第2の遅延ユニットの出力ノードと前記第2の電源電圧のノードとの間に設けられ、前記第3の遅延バッファーの出力信号がゲートに入力される第4の第2導電型トランジスターと、
前記第1の電源電圧のノードと前記第2の遅延ユニットの出力ノードとの間に設けられ、前記第4の遅延バッファーの出力信号がゲートに入力される第4の第1導電型トランジスターと、
を有することを特徴とするコンパレーター。 - 請求項1又は2に記載されたコンパレーターにおいて、
前記第1の遅延バッファーは、
前記第1の第1導電型トランジスターに流れる電流に基づき遅延時間が制御され、
前記第2の遅延バッファーは、
前記第1の第2導電型トランジスターに流れる電流に基づき遅延時間が制御され、
前記第3の遅延バッファーは、
前記第2の第1導電型トランジスターに流れる電流に基づき遅延時間が制御され、
前記第4の遅延バッファーは、
前記第2の第2導電型トランジスターに流れる電流に基づき遅延時間が制御されることを特徴とするコンパレーター。 - 請求項1乃至3のいずれか一項に記載されたコンパレーターにおいて、
前記第1の電圧時間変換回路は、
前記第1の遅延回路からの出力信号のパルス数を計測する第1の計測回路を有し、
前記第1の電圧時間変換回路の出力信号は、前記第1の計測回路の計測結果に基づいて生成され、
前記第2の電圧時間変換回路は、
前記第2の遅延回路からの出力信号のパルス数を計測する第2の計測回路を有し、
前記第2の電圧時間変換回路の出力信号は、前記第2の計測回路の計測結果に基づいて生成されることを特徴とするコンパレーター。 - 請求項4に記載されたコンパレーターにおいて、
前記第1の電圧時間変換回路は、
前記第1の遅延回路を有し、前記第1の遅延回路の出力信号が入力信号に帰還される第1のリングオシレーターを含み、
前記第2の電圧時間変換回路は、
前記第2の遅延回路を有し、前記第2の遅延回路の出力信号が入力信号に帰還される第2のリングオシレーターを含むことを特徴とするコンパレーター。 - 請求項5に記載されたコンパレーターにおいて、
前記第1の電圧時間変換回路は、
イネーブル信号と前記第1の遅延回路の出力信号に基づく信号とが入力され、前記第1の遅延回路の入力信号を生成する第3の入力信号生成回路を有し、
前記第2の電圧時間変換回路は、
前記イネーブル信号と前記第2の遅延回路の出力信号に基づく信号とが入力され、前記第2の遅延回路の入力信号を生成する第4の入力信号生成回路を含むことを特徴とするコンパレーター。 - 第1の遅延回路を有し、第1の入力信号と第2の入力信号とが入力される第1の電圧時間変換回路と、
第2の遅延回路を有し、前記第1の入力信号と前記第2の入力信号とが入力される第2の電圧時間変換回路と、
前記第1の電圧時間変換回路の出力信号と前記第2の電圧時間変換回路の出力信号とに基づいて、前記第1の入力信号と前記第2の入力信号との大小を判定する判定回路と、
を含み、
前記第1の遅延回路が有する第1の遅延ユニットは、
前記第1の入力信号に基づいて、前記第1の遅延ユニットの入力信号の立ち下がりエッジを遅延させる第1の立ち下がりエッジ遅延回路と、
前記第2の入力信号に基づいて、前記第1の遅延ユニットの入力信号の立ち上がりエッジを遅延させる第1の立ち上がりエッジ遅延回路と、
前記第1の立ち下がりエッジ遅延回路の出力信号と、前記第1の立ち上がりエッジ遅延回路の出力信号とに基づいて、第1の遅延出力信号を生成する第1の出力回路と、
を有し、
前記第2の遅延回路が有する第2の遅延ユニットは、
前記第2の入力信号に基づいて、前記第2の遅延ユニットの入力信号の立ち下がりエッジを遅延させる第2の立ち下がりエッジ遅延回路と、
前記第1の入力信号に基づいて、前記第2の遅延ユニットの入力信号の立ち上がりエッジを遅延させる第2の立ち上がりエッジ遅延回路と、
前記第2の立ち下がりエッジ遅延回路の出力信号と、前記第2の立ち上がりエッジ遅延回路の出力信号とに基づいて、第2の遅延出力信号を生成する第2の出力回路と、
を有し、
前記第1の電圧時間変換回路は、
前記第1の遅延回路の入力信号を生成する第1の入力信号生成回路と、
前記第1の遅延回路の出力信号に基づいて動作する第1のラッチ回路と、
をさらに含み、
前記第2の電圧時間変換回路は、
前記第2の遅延回路の入力信号を生成する第2の入力信号生成回路と、
前記第2の遅延回路の出力信号に基づいて動作する第2のラッチ回路と、
をさらに含むことを特徴とするコンパレーター。 - 請求項7に記載されたコンパレーターにおいて、
前記第1の入力信号生成回路は、
前記第1の遅延回路の入力信号を第1論理レベルから第2論理レベルに変化させ、
前記第1の遅延回路の出力信号が前記第1論理レベルから前記第2論理レベルに変化した場合に、前記第1の遅延回路の入力信号を前記第2論理レベルから前記第1論理レベルに変化させ、
前記第1のラッチ回路は、
前記第1の遅延回路の出力信号が前記第2論理レベルから前記第1論理レベルに変化した場合に、前記第2論理レベルから前記第1論理レベルに出力信号が変化し、
前記第2の入力信号生成回路は、
前記第2の遅延回路の入力信号を前記第1論理レベルから前記第2論理レベルに変化させ、
前記第2の遅延回路の出力信号が前記第1論理レベルから前記第2論理レベルに変化した場合に、前記第2の遅延回路の入力信号を前記第2論理レベルから前記第1論理レベルに変化させ、
前記第2のラッチ回路は、
前記第2の遅延回路の出力信号が前記第2論理レベルから前記第1論理レベルに変化した場合に、前記第2論理レベルから前記第1論理レベルに出力信号が変化することを特徴とするコンパレーター。 - 請求項1乃至8のいずれか一項に記載されたコンパレーターにおいて、
前記第1の遅延回路及び前記第2の遅延回路の各遅延回路は、直列に接続される複数の遅延ユニットを有することを特徴とするコンパレーター。 - 請求項1乃至9のいずれか一項に記載されたコンパレーターを含むことを特徴とする回路装置。
- 請求項10に記載された回路装置を含むことを特徴とする物理量センサー。
- 請求項10に記載された回路装置を含むことを特徴とする電子機器。
- 請求項10に記載された回路装置を含むことを特徴とする移動体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016145093A JP6819115B2 (ja) | 2016-07-25 | 2016-07-25 | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 |
CN201710569256.8A CN107659294B (zh) | 2016-07-25 | 2017-07-13 | 比较器、电路装置、物理量传感器、电子设备以及移动体 |
US15/653,826 US10291219B2 (en) | 2016-07-25 | 2017-07-19 | Comparator, circuit device, physical quantity sensor, electronic device, and vehicle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016145093A JP6819115B2 (ja) | 2016-07-25 | 2016-07-25 | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018019119A JP2018019119A (ja) | 2018-02-01 |
JP2018019119A5 JP2018019119A5 (ja) | 2019-06-27 |
JP6819115B2 true JP6819115B2 (ja) | 2021-01-27 |
Family
ID=60988932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016145093A Active JP6819115B2 (ja) | 2016-07-25 | 2016-07-25 | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10291219B2 (ja) |
JP (1) | JP6819115B2 (ja) |
CN (1) | CN107659294B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112162259B (zh) * | 2020-09-15 | 2024-02-13 | 中国电子科技集团公司第四十四研究所 | 脉冲激光时间电压转换电路及其控制方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0413305A (ja) * | 1990-05-02 | 1992-01-17 | Toshiba Corp | 遅延回路 |
JP3547984B2 (ja) * | 1998-03-26 | 2004-07-28 | 三洋電機株式会社 | パルス幅制御回路及びディスク記録制御回路 |
JP3745123B2 (ja) * | 1998-08-24 | 2006-02-15 | 三菱電機株式会社 | デューティ比補正回路及びクロック生成回路 |
US6255878B1 (en) * | 1998-09-18 | 2001-07-03 | Lsi Logic Corporation | Dual path asynchronous delay circuit |
KR100512935B1 (ko) * | 2002-05-24 | 2005-09-07 | 삼성전자주식회사 | 내부 클럭신호 발생회로 및 방법 |
US7525360B1 (en) * | 2006-04-21 | 2009-04-28 | Altera Corporation | I/O duty cycle and skew control |
KR101081366B1 (ko) * | 2009-09-23 | 2011-11-08 | 포항공과대학교 산학협력단 | 아날로그 디지털 변환기의 시간영역 전압 비교기 |
JP5209066B2 (ja) * | 2011-01-12 | 2013-06-12 | シャープ株式会社 | センサ装置及び電子機器 |
JP5872493B2 (ja) * | 2012-06-13 | 2016-03-01 | 株式会社東芝 | 発振周波数調整回路 |
US9467638B2 (en) * | 2013-08-13 | 2016-10-11 | The Hong Kong University Of Science And Technology | Sensory array with non-correlated double sampling random access-reset pixel and multi-channel readout |
JP6241246B2 (ja) * | 2013-12-10 | 2017-12-06 | セイコーエプソン株式会社 | 検出装置、センサー、電子機器及び移動体 |
JP2016010004A (ja) * | 2014-06-24 | 2016-01-18 | マイクロン テクノロジー, インク. | リングオシレータ及びこれを備える半導体装置 |
JP6726844B2 (ja) * | 2015-04-13 | 2020-07-22 | パナソニックIpマネジメント株式会社 | 駆動回路、物理量センサ及び電子機器 |
-
2016
- 2016-07-25 JP JP2016145093A patent/JP6819115B2/ja active Active
-
2017
- 2017-07-13 CN CN201710569256.8A patent/CN107659294B/zh active Active
- 2017-07-19 US US15/653,826 patent/US10291219B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180026615A1 (en) | 2018-01-25 |
CN107659294A (zh) | 2018-02-02 |
CN107659294B (zh) | 2023-06-02 |
US10291219B2 (en) | 2019-05-14 |
JP2018019119A (ja) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107659313B (zh) | 电路装置、电子设备、物理量传感器和移动体 | |
JP6369086B2 (ja) | 物理量センサー、センサーユニット、電子機器及び移動体 | |
US6466151B2 (en) | A/D converter | |
JP6299322B2 (ja) | 物理量検出センサー、電子機器、移動体および電子回路 | |
CN106092360A (zh) | 电路装置、电子设备以及移动体 | |
JP2019027843A (ja) | 回路装置、物理量測定装置、電子機器及び移動体 | |
CN107592114A (zh) | 电路装置、物理量检测装置、电子设备和移动体 | |
JP6819115B2 (ja) | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 | |
JP2015083946A (ja) | 磁気センサ回路 | |
JP6819114B2 (ja) | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 | |
JP5891811B2 (ja) | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 | |
JP2017103660A (ja) | 回路装置、発振器、電子機器及び移動体 | |
TWI779147B (zh) | 電路裝置、振動器、電子機器及移動體 | |
JP2010258949A (ja) | 増幅回路、集積回路装置及び電子機器 | |
JP2019020204A (ja) | 回路装置、発振器、物理量測定装置、電子機器及び移動体 | |
JP6157483B2 (ja) | Ad変換器及び受信装置 | |
JP6036330B2 (ja) | ジッタモニタ回路 | |
JP2009236605A (ja) | 温度センサ、温度センサの製造方法、電気泳動装置、および電子機器 | |
US8228079B2 (en) | Voltage detecting circuit and voltage detecting method | |
JP2019174368A (ja) | 回路装置、物理量測定装置、電子機器、移動体及び位相調整方法 | |
JP2005061921A (ja) | 信号電圧−時間変換回路及びそれを用いたセンサ装置 | |
CN116678510A (zh) | 一种数字温度转换电路、方法、芯片及电子设备 | |
JP2010166200A (ja) | 比較回路、ad変換回路及び比較回路を備えた電子装置 | |
JPH1185403A (ja) | データ入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190517 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6819115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |