TWI499199B - 自動校正振盪訊號的方法及其裝置 - Google Patents

自動校正振盪訊號的方法及其裝置 Download PDF

Info

Publication number
TWI499199B
TWI499199B TW102110980A TW102110980A TWI499199B TW I499199 B TWI499199 B TW I499199B TW 102110980 A TW102110980 A TW 102110980A TW 102110980 A TW102110980 A TW 102110980A TW I499199 B TWI499199 B TW I499199B
Authority
TW
Taiwan
Prior art keywords
signal
dynamic adjustment
value
dynamic
static
Prior art date
Application number
TW102110980A
Other languages
English (en)
Other versions
TW201345139A (zh
Inventor
Song Sheng Lin
Chia Yi Chu
Original Assignee
Silicon Integrated Sys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Sys Corp filed Critical Silicon Integrated Sys Corp
Publication of TW201345139A publication Critical patent/TW201345139A/zh
Application granted granted Critical
Publication of TWI499199B publication Critical patent/TWI499199B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Electric Clocks (AREA)

Description

自動校正振盪訊號的方法及其裝置
本發明是關於一種提供一輸出時脈訊號至一處理器的振盪電路,特別是一種自動校正振盪訊號的方法及其裝置。
精準的時脈產生器或計時參考值通常都是使用晶體振盪器,例如石英振盪器來實現,以提供具有一工作頻率的一機械式共振振盪。然而,這些晶體振盪器無法被製作在由晶體振盪器提供的時脈訊號所驅動的積體電路(IC)中。舉例來說,微處理器需要一個獨立的時脈IC。因此,為了獲得一精準的時脈訊號,電路中就需要額外地設置一時脈產生器。
然而,上述非整合的作法需要外加一顆IC。外加IC將使得印刷電路板(PCB)甚至是產品的空間和體積增加,如此將對行動裝置的設計造成不利。此外,當外加的IC必須與其他主要電路(例如一微處理器)組裝在一起時,這些外加的元件將會提高製造的成本。
一般來說,與其他電路一同製作成積體電路的其他類型的時脈產生器都不是很精確,尤其是在其製造過程、電壓和溫度(PVT)的變化。舉例來說,環狀振盪器、弛張振盪器和相移振盪器較適合提供一時脈訊號給一些低敏感度的應用裝置,但卻無法應付高精密電子電路(例如:需要有效處理能力的應用裝置)對高精確度的要求。再者,這些時脈產生器或時脈振盪器經常會有相當程度的頻率飄移、抖動以及較低的Q值等問題,並且容易受雜訊和其他干擾的影響而失真。
因此,一個能自動校正振盪訊號的裝置乃是目前科技發展的目標。
鑒於以上的問題,本發明在於提供一種自動校正振盪訊號的方法及其裝置,藉以解決習用外加時脈產生器IC所產生的問題。
本發明所揭露之一種用以自動校正振盪訊號的裝置,適用於一處理器,且包含一靜態調整表、一動態調整表、一處理單元、一訊號轉換電路和一振盪電路。靜態調整表儲存有複數個靜態調整值。這些靜態調整值包含一對應於此裝置的一可調目標頻率的目標靜態調整值。動態調整表儲存有複數個動態調整值。每一個動態調整值係根據其中一個靜態調整值所產生。這些動態調整值包含一參考動態調整值。此參考動態調整值對應目標靜態調整值。振盪電路根據 目標靜態調整值,輸出輸出時脈訊號。每隔一預設時間,訊號轉換電路將輸出時脈訊號轉換成一第一數位訊號。處理單元將第一數位訊號轉換成一目前動態調整值,然後控制振盪電路根據一偏差值,自動校正輸出時脈訊號,使輸出時脈訊號的頻率符合可調目標頻率。此偏差值係由目前動態調整值和參考動態調整值的比較結果,或者由目前動態調整值和插入動態調整值的比較結果所產生。插入動態調整值是對應參考動態調整值所產生。
藉此,處理單元控制此裝置運作在一正常運作模式,以根據偏差值,自動校正輸出時脈訊號,使輸出時脈訊號符合目標頻率。
此外,本發明另提供一自動校正振盪訊號的方法,適用於一裝置,使一輸出時脈訊號的頻率維持在一可調目標頻率。首先,提供一靜態調整表和一動態調整表,其中靜態調整表包含複數個靜態調整值。這些靜態調整值包含一目標靜態調整值。目標靜態調整值對應於可調目標頻率。動態調整表包含複數個動態調整值,且動態調整值對應靜態調整值。
接著,每隔一預設時間,根據輸出時脈訊號,獲得一目前動態調整值,以及藉由查找動態調整表,獲得對應目標靜態調整值的一參考動態調整值,或者獲得一插入動態調整值。插入動態調整值係根據參考動態調整所產生。藉 由比較目前動態調整值和參考動態調整值,或者藉由比較目前動態調整值和插入動態調整值,以產生一偏差值。最後,利用此偏差值,補償輸出時脈訊號。
透過上述的靜態調整表和動態調整表,本發明可自動校正裝置的輸出時脈訊號的頻率,使輸出時脈訊號的頻率維持在一可調目標頻率。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
10‧‧‧用以自動校正振盪訊號的裝置
110‧‧‧參考訊號產生電路
111‧‧‧參考時脈單元
112‧‧‧閂鎖迴路單元
120‧‧‧校正電路
121‧‧‧選擇單元
122‧‧‧計數器
130‧‧‧處理單元
140‧‧‧靜態調整表
150‧‧‧振盪電路
160‧‧‧轉換電路
161‧‧‧頻率轉換器
162‧‧‧類比數位轉換器
170‧‧‧動態調整表
180‧‧‧計時器
第1圖係為根據本發明之用以自動校正振盪訊號的裝置的方塊示意圖。
第2A圖係為當第1圖之用以自動校正振盪訊號的裝置在一初始模式下的方塊示意圖。
第2B圖係為當第1圖之用以自動校正振盪訊號的裝置在一動態模式下的方塊示意圖。
第2C圖係為當第1圖之用以自動校正振盪訊號的裝置在一正常運作模式下的方塊示意圖。
第3圖係為根據第2A圖和第2B圖之自動校正振盪訊號的方法的流程圖。
第4圖係為根據第2C圖之自動校正振盪訊號的方法的流 程圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
本提案在於提供一自動校正振盪訊號的方法及其裝置。此方法和裝置可應用於一電子裝置的一處理器。
第1圖係為根據本發明之用以自動校正振盪訊號的裝置的方塊示意圖。用以自動校正振盪訊號的裝置10包含一參考訊號產生電路110、一校正電路120、一處理單元130、一靜態調整表140、一振盪電路150、一轉換電路160、一動態調整表170和一計時器180。
處理單元130電性連接裝置10中的每一個元件,並且控制這些元件的運作,以進一步控制裝置10運作在一初始模式、一動態模式以及一正常運作模式。初始模式係指裝置10剛被驅動,並建立靜態調整表140的階段。動態模式係指在初始模式之後,裝置10進一步建立動態調整表170的階段。正常運作模式係指在動態模式之後,裝置10根據靜 態調整表140和動態調整表170運作的階段。
在一實施例中,處理單元130可以為一處理器的韌體。在其他實施例中,處理單元130可以為一設置在處理器中的一硬體裝置。而關於上述初始模式、動態模式和正常運作模式下的運作記載如下。
第2A圖係為當第1圖之用以自動校正振盪訊號的裝置在一初始模式下的方塊示意圖。在初始模式下,參考訊號產生電路110、校正電路120、靜態調整表140和振盪電路150根據處理單元130的控制開始運作。被處理單元130啟動的每一元件間的訊息傳輸通道以實線表示。其他未被處理器130啟動的元件間的訊息傳輸通道則以虛線表示。
參考訊號產生電路110包含一參考時脈單元111和一閂鎖迴路單元112。參考時脈單元111電性連接於處理單元130和閂鎖迴路單元112。參考時脈單元111提供一初始時脈訊號至閂鎖迴路單元112。閂鎖迴路單元112電性連接於校正電路120。閂鎖迴路單元112根據初始時脈訊號產生複數個參考訊號。閂鎖迴路單元112例如為一鎖相迴路(phase-locked loop,PLL)或一延遲閂鎖迴路(delay locked loop,DLL)。
校正電路120包含一選擇單元121和一計數器122。選擇單元121電性連接於閂鎖迴路單元112、計數器122和處理單元130。選擇單元121根據處理單元130的控制,選擇其中一個參考訊號作為一目標參考訊號。計數器122電 性連接於處理單元130和振盪電路150,用以根據一輸出時脈訊號,計數目標參考訊號。此輸出時脈訊號由振盪電路150所輸出。選擇單元121例如可為一多工器或其他電路。
此外,處理單元130將計數器122計數的結果轉換成一靜態調整值,以進一步建立靜態調整表140。在一實施例中,此靜態調整值表示在初始模式下,輸出時脈訊號的一頻率值。靜態調整表140可為例如一表單,或是其他型態的整合性資料。靜態調整表140儲存於處理器的例如一暫存器或一儲存裝置中。暫存器或儲存裝置電性連接於處理單元130和振盪電路150。
藉此,處理單元130控制振盪電路150,使振盪電路150根據靜態調整值,輸出一輸出時脈訊號。透過此過程,輸出時脈訊號可透過靜態調整值來被更新,使得輸出時脈訊號的頻率符合the operation target requirement based on process variation。振盪電路150可為例如一LC振盪器、一弛張(relaxation)振盪器、一相移(phase shift)振盪器、或其他型態的可調自由(free-running)時脈產生器。
一般來說,輸出時脈訊號容易受環境改變,例如溫度改變、電壓改變或壽命下降等的影響而產生偏移。為了克服上述狀況,處理單元130可進一步控制裝置10運作在一動態模式,其運作方法如下。
如第2B圖所示,在動態模式下,參考訊號產生 電路110、靜態調整表140、振盪電路150、訊號轉換電路160和動態調整表170根據處理單元130的控制而被啟動並開始運作。在處理單元130所啟動的每一元件間的訊息傳輸通道係以實線標示。其餘未啟動的元件間的訊息傳輸通道則以虛線標示。
訊號轉換電路160包含一頻率轉換器161和一類比數位轉換器162。頻率轉換器161電性連接於振盪電路150和類比數位轉換器162。頻率轉換器161將輸出時脈訊號轉換成一類比訊號。類比數位轉換器162電性連接於閂鎖迴路單元112,以及根據目標參考訊號,將類比訊號轉換成一數位訊號。頻率轉換器161可為例如一頻率轉電壓轉換器、一頻率轉電流轉換器或其他類似的轉換器。
因此,處理單元130轉換數位訊號,以產生一動態調整值,以進一步根據每一個或多個可調設定,建立動態調整表170。在一實施例中,此動態調整值表示在動態模式下,輸出時脈訊號的一頻率值。動態調整表170例如為一表單,或其他型態的整合性資料。動態調整表170可儲存於處理器中的例如一暫存器或一儲存裝置。此暫存器或儲存裝置電性連接於處理單元130。
在完成建立靜態調整表140和動態調整表170後,處理單元130進一步控制裝置10運作在正常運作模式下。裝置10內的每一元件間的運作如下所示。
如第2C圖所示,在正常運作模式下,靜態調整表140、振盪電路150、訊號轉換電路160、動態調整表170和計時器180根據處理單元130的控制而被啟動並開始運作。在處理單元130所啟動的元件間的訊息傳輸通道係以實線標示。其餘未啟動的元件間的訊息傳輸通道則以虛線標示。
計時器180電性連接於處理單元130、頻率轉換器161和類比數位轉換器162。處理單元130控制計時器180,使計時器180計時一預設時間,以進一步啟動頻率轉換器161和類比數位轉換器162。當頻率轉換器161和類比數位轉換器162被啟動時,頻率轉換器161將輸出時脈訊號轉換成一類比訊號,而類比數位轉換器162將類比訊號轉換成一數位訊號。
處理單元130轉換數位訊號,以產生一目前動態調整值。然後,處理單元130比較目前動態調整值和一參考動態調整值,或是比較目前動態調整值和一插入動態調整值,以產生一偏差值。參考動態調整值係根據一目標靜態調整值所產生,並且記錄於動態調整表170中。目標靜態調整值對應於處理器的可調目標頻率。插入動態調整值係指當在動態調整表中找不到目前動態調整值時,在兩個相鄰的動態調整值之間所插入的一數值。因此,處理單元130可根據上述偏差值來補償目前動態調整值,以控制振盪電路150更新輸出時脈訊號,進而使更新後的輸出時脈訊號的頻率符合處理器的可調目標頻率。
第3圖係為根據第2A圖和第2B圖之自動校正振盪訊號的方法的流程圖。首先,提供複數個參考訊號(步驟S310)。當裝置10剛啟動時,處理單元130控制裝置10運作在一初始模式下。處理單元130啟動參考訊號產生電路110,使參考訊號產生電路110提供一初始時脈訊號。同時,處理單元130也控制閂鎖迴路單元112,使閂鎖迴路單元112產生這些參考訊號。
接著,選擇其中一個參考訊號作為一目標參考訊號(步驟S320)。也就是說,處理單元130控制選擇單元121,使選擇單元121根據處理器的一可調目標頻率,從上述的參考訊號中選擇其中一個作為目標參考訊號。
計數具有一初始頻率的一輸出時脈訊號,以產生一靜態調整值(步驟S330)。也就是說,處理單元130啟動振盪電路150,使振盪電路150輸出此輸出時脈訊號。處理單元130啟動計數器122,使計數器122根據目標參考訊號,計數輸出時脈訊號,以產生靜態調整值。此初始頻率可根據振盪電路150的規格而調整。接著,儲存上述靜態調整值,以建立一靜態調整表140,如步驟S340。藉此,根據此靜態調整值,更新輸出時脈訊號,使更新後的輸出時脈訊號符合可調目標頻率,如步驟S350。
轉換上述更新的輸出時脈訊號,以產生一動態調整值(步驟S360)。換句話說,當上述靜態調整值被用來更新 輸出時脈訊號後,處理單元130啟動訊號轉換電路160,使訊號轉換電路160轉換此更新的輸出時脈訊號,以產生一數位訊號。接著,處理單元130轉換此數位訊號,以產生一動態調整值。最後,動態調整值將被儲存,以建立一動態調整表170(步驟S370)。
第4圖係為根據第2C圖之自動校正振盪訊號的方法的流程圖。首先,根據一目標靜態調整值,提供具有一可調目標頻率的一輸出時脈訊號(步驟S410)。在靜態調整表140和動態調整表170根據「第3圖」所提供的方法建立完成後,處理單元130控制裝置10運作在一正常運作模式。處理單元130啟動振盪電路150,使振盪電路150根據記錄於靜態調整表140中的目標靜態調整值,提供輸出時脈訊號。
然後,計時一預設時間(步驟S420)。換句話說,在根據目標靜態調整值提供輸出時脈訊號後,處理單元130啟動計時器180。計時器180計時一預設時間。每當此預設時間計時完畢,處理單元130啟動訊號轉換電路160,使訊號轉換電路160轉換輸出時脈訊號,以產生一數位訊號。然後,處理單元130轉換數位訊號,以產生一目前動態調整值。
接著,比較目前動態調整值和一參考動態調整值,或者比較目前動態調整值和一插入動態調整值,以產生一偏差值(步驟S430)。參考動態調整值係記錄於動態調整表170中,且係根據一目標靜態調整值所產生。此目標靜態調整 值係對應處理器的可調目標頻率。插入動態調整值係指當動態調整表170中找不到目前動態調整值時,在兩相鄰的動態調整值之間所插入的一數值。在一實施例中,處理單元130將參考動態調整值或插入動態調整值減去目前動態調整值,以獲得偏差值。然而,上述實施例不為本案之限制。
因此,根據上述偏差值,補償輸出時脈訊號,以更新輸出時脈訊號(步驟S440)。如此一來,輸出時脈訊號的頻率即可符合可調目標頻率。
透過上述的靜態調整表140和動態調整表170,本提案可自動校正裝置10的輸出時脈訊號的頻率,使輸出時脈訊號的頻率維持在一可調目標頻率。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10‧‧‧用以自動校正振盪訊號的裝置
110‧‧‧參考訊號產生電路
111‧‧‧參考時脈單元
112‧‧‧閂鎖迴路單元
120‧‧‧校正電路
121‧‧‧選擇單元
122‧‧‧計數器
130‧‧‧處理單元
140‧‧‧靜態調整表
150‧‧‧振盪電路
160‧‧‧轉換電路
161‧‧‧頻率轉換器
162‧‧‧類比數位轉換器
170‧‧‧動態調整表
180‧‧‧計時器

Claims (15)

  1. 一種用以自動校正振盪訊號的裝置,其適用於一處理器,且包含:一靜態調整表,用以儲存複數個靜態調整值,該些靜態調整值包含對應於該裝置的一可調目標頻率的一目標靜態調整值;一動態調整表,用以儲存複數個動態調整值,每一該動態調整值係對應該些靜態調整值的其中一者所產生,該些動態調整值包含對應於該目標靜態調整值的一參考動態調整值;一振盪電路,用以根據該目標靜態調整值,輸出一輸出時脈訊號;一訊號轉換電路,其係每隔一預設時間,將該輸出時脈訊號轉換成一第一數位訊號;以及一處理單元,用以將該第一數位訊號轉換成一目前動態調整值,並且根據一偏差值,控制該振盪電路自動地校正該輸出時脈訊號,使該輸出時脈訊號符合該可調目標頻率,該偏差值係由比較該目前動態調整值與該參考動態調整值所產生,或是由比較該目前動態調整值與一插入動態調整值所產生,該插入動態調整值係對應該參考動態調整值所產生; 其中,在進入一正常運作模式之前,該靜態調整表中的該些靜態調整值與該動態調整表中的該些動態調整值已被定義,以及在該正常運作模式期間,該靜態調整表中的該些靜態調整值與該動態調整表中的該些動態調整值不變。
  2. 如請求項第1項所述之用以自動校正振盪訊號的裝置,其中該訊號轉換電路包含:一頻率轉換器,其係每隔該預設時間,將該輸出時脈訊號轉換成一類比訊號;以及一類比數位轉換器,用以將該類比訊號轉換成該第一數位訊號。
  3. 如請求項第1項所述之用以自動校正振盪訊號的裝置,其中該裝置在一初始模式下定義該靜態調整表中的該些靜態調整值,以建立該靜態調整表;當該靜態調整表建立後,該裝置在一動態模式下定義該動態調整表中的該些動態調整值,以建立該動態調整表;並且當該靜態調整表和該動態調整表建立完成後,該裝置進入該正常運作模式,該處理單元每隔該預設時間控制該振盪電路自動校正該輸出時脈訊號。
  4. 如請求項第3項所述之用以自動校正振盪訊號的裝置,其中該訊號轉換電路包含:一頻率轉換器,用以當該裝置運作在該動態模式時, 將該輸出時脈訊號轉換成一第一類比訊號,以及用以當該裝置運作在該正常運作模式時,每隔該預設時間將該輸出時脈訊號轉換成一第二類比訊號;以及一類比數位轉換器,用以在該動態模式下,將該第一類比訊號轉換成一第二數位訊號,以及用以在該正常運作模式下,將該第二類比訊號轉換成該第一數位訊號;其中,該處理單元在該動態模式下,將該第二數位訊號轉換成儲存在該動態調整表中的該些動態調整值的其中一者。
  5. 如請求項第3項所述之用以自動校正振盪訊號的裝置,更包含:一參考訊號產生電路,用以根據該處理單元的控制,在該初始模式下提供複數個參考訊號,以及用以在該動態模式下提供該些參考訊號的其中一者作為一目標參考訊號;以及一校正電路,該處理單元只在該初始模式下啟動並控制該校正電路,使該校正電路選擇該些參考訊號的其中一者作為該目標參考訊號,以及根據該目標參考訊號和該輸出時脈訊號,提供該輸出時脈訊號的一頻率值,並且在該初始模式下的該處理單元將該頻率值轉換成一目前靜態調整值,並將該目前靜態調整值儲存於該靜態調整表中,以 及根據該目前靜態調整值,控制該振盪電路更新該輸出時脈訊號。
  6. 如請求項第5項所述之用以自動校正振盪訊號的裝置,其中該參考訊號產生電路包含:一參考時脈單元,當該處理單元在該初始模式和該動態模式下啟動該參考時脈單元時,該參考時脈單元提供一初始時脈訊號;以及一閂鎖迴路單元,用以根據該初始時脈訊號,產生該些參考訊號,並在該初始模式下提供該些參考訊號至該校正電路,以及在該動態模式下提供該些參考訊號中的該目標參考訊號至該訊號轉換電路。
  7. 如請求項第5項所述之用以自動校正振盪訊號的裝置,其中該校正電路包含:一選擇單元,該處理單元控制該選擇單元,使該選擇單元根據該可調目標頻率,從該些參考訊號中選擇該目標參考訊號;以及一計數器,用以根據該目標參考訊號,計數該輸出時脈訊號,以產生該頻率值。
  8. 一種自動校正振盪訊號的方法,適用於一裝置,使該裝置的一輸出時脈訊號的頻率維持在一可調目標頻率,該方法 包含:提供一靜態調整表和一動態調整表,該靜態調整表包含複數個靜態調整值,該些靜態調整值包含對應於該可調目標頻率的一目標靜態調整值,該動態調整表包含複數個對應該些靜態調整值的動態調整值;每隔一預設時間,根據該輸出時脈訊號,取得一目前動態調整值;查找該動態調整表,以取得對應於該目標靜態調整值的一參考動態調整值,或是取得一插入動態調整值,該插入動態調整值係根據該參考動態調整值所產生;比較該目前動態調整值與該參考動態調整值,或是比較該目前動態調整值與該插入動態調整值,以產生一偏差值;以及利用該偏差值來補償該輸出時脈訊號;其中,在進入一正常運作模式之前,該靜態調整表中的該些靜態調整值與該動態調整表中的該些動態調整值已被定義,以及在該正常運作模式期間,該靜態調整表中的該些靜態調整值與該動態調整表中的該些動態調整值不變。
  9. 如請求項第8項所述之自動校正振盪訊號的方法,其中取得該目前動態調整值的該步驟包含: 在該提供該靜態調整表和該動態調整表的步驟以後,根據該些靜態調整值的其中一者,更新該輸出時脈訊號;將該更新的輸出時脈訊號轉換成一數位訊號;以及將該數位訊號轉換成該目前動態調整值。
  10. 如請求項第9項所述之自動校正振盪訊號的方法,其中將該更新的輸出時脈訊號轉換成該數位訊號的該步驟包含:將該更新的輸出時脈訊號轉換成一類比訊號;以及將該類比訊號轉換成該數位訊號。
  11. 如請求項第8項所述之自動校正振盪訊號的方法,其中提供該靜態調整表的該步驟包含:提供一目標參考訊號;根據該目標參考訊號,計數該輸出時脈訊號,以產生該輸出時脈訊號的一頻率值;將該頻率值轉換成該靜態調整值;以及將該靜態調整值儲存於該靜態調整表中。
  12. 如請求項第11項所述之自動校正振盪訊號的方法,其中提供該目標參考訊號的該步驟包含:提供一初始訊號; 根據該初始訊號,產生複數個參考訊號;以及根據該可調目標頻率,選擇該些參考訊號的其中一者作為該目標參考訊號。
  13. 如請求項第8項所述之自動校正振盪訊號的方法,其中提供該動態調整表的該步驟係在提供該靜態調整表的該步驟之後執行,且提供該動態調整表的該步驟包含:根據該些靜態調整值的其中一者,更新該輸出時脈訊號;轉換該更新的輸出時脈訊號,以產生一數位訊號;將該數位訊號轉換成該動態調整值;以及將該動態調整值儲存於該動態調整表中。
  14. 如請求項第13項所述之自動校正振盪訊號的方法,其中轉換該更新的輸出時脈訊號的該步驟包含:將該更新的輸出時脈訊號轉換成一類比訊號;以及將該類比訊號轉換成該數位訊號。
  15. 如請求項第8項所述之自動校正振盪訊號的方法,其中該偏差值由該參考動態調整值減去該目前動態調整值所產生,或是由該插入動態調整值減去該目前動態調整值所產生。
TW102110980A 2012-04-26 2013-03-27 自動校正振盪訊號的方法及其裝置 TWI499199B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/456,441 US8698568B2 (en) 2012-04-26 2012-04-26 Automatic self-calibrated oscillation method and apparatus using the same

Publications (2)

Publication Number Publication Date
TW201345139A TW201345139A (zh) 2013-11-01
TWI499199B true TWI499199B (zh) 2015-09-01

Family

ID=49463473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110980A TWI499199B (zh) 2012-04-26 2013-03-27 自動校正振盪訊號的方法及其裝置

Country Status (3)

Country Link
US (1) US8698568B2 (zh)
CN (1) CN103378856B (zh)
TW (1) TWI499199B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105577185B (zh) * 2014-10-09 2018-06-19 上海华虹宏力半导体制造有限公司 Osc频率自动校准电路及自动校准方法
CN104331340B (zh) * 2014-11-20 2016-05-04 苏州富欣智能交通控制有限公司 看门狗电路
US10264396B2 (en) 2015-01-15 2019-04-16 Mediatek Inc. Method of distance measurement between wireless communication devices in wireless communication system
CN106059579B (zh) * 2016-06-28 2019-01-04 上海华虹宏力半导体制造有限公司 一种osc频率自动校准及测试的电路结构和方法
CN108872733B (zh) * 2018-04-17 2022-03-04 中铁电气化(武汉)设计研究院有限公司 一种无绝缘轨道电路调整表确定方法及装置
TWI668962B (zh) * 2018-10-02 2019-08-11 新唐科技股份有限公司 時脈調整裝置及其傳輸系統和方法
CN110365335A (zh) * 2019-08-12 2019-10-22 兆讯恒达微电子技术(北京)有限公司 一种用于工艺过程中的片内时钟校准方法和校准电路
CN110504959A (zh) * 2019-08-12 2019-11-26 兆讯恒达微电子技术(北京)有限公司 一种片内时钟的校准方法和校准电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686804B1 (en) * 2001-03-19 2004-02-03 Cisco Systems Wireless Networking (Australia) Pty. Limited Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof
TW200715700A (en) * 2005-10-06 2007-04-16 Novatek Microelectronics Corp Calibration circuit and operation method for voltage-controlled oscillator
US7746182B2 (en) * 2007-11-02 2010-06-29 Texas Instruments Incorporated Systems and methods for voltage controlled oscillator calibration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526363A1 (de) * 1985-07-19 1987-01-22 Siemens Ag Verfahren zum herstellen eines einstellbaren frequenzgenerators
FI95334C (fi) * 1992-04-02 1996-01-10 Nokia Telecommunications Oy Oskillaattoriyksikkö digitaalisen solukkoradioverkon tukiasemaa tai vastaavaa varten
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop
US6297705B1 (en) * 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US7103337B2 (en) * 2002-05-31 2006-09-05 Hitachi, Ltd. PLL circuit having a multi-band oscillator and compensating oscillation frequency
CN1567710A (zh) * 2003-07-10 2005-01-19 立积电子股份有限公司 一种振荡器特性曲线校正系统与装置
US7856212B2 (en) * 2007-08-07 2010-12-21 Intel Corporation Millimeter-wave phase-locked loop with injection-locked frequency divider using quarter-wavelength transmission line and method of calibration
US7609122B2 (en) * 2007-10-05 2009-10-27 Silicon Storage Technology, Inc. Method and system for calibration of a tank circuit in a phase lock loop
US8130046B2 (en) * 2009-03-19 2012-03-06 Qualcomm Incorporated Frequency calibration of radio frequency oscillators
US8004367B2 (en) * 2009-04-22 2011-08-23 Freescale Semiconductor, Inc. VCO control and methods therefor
JP5533030B2 (ja) * 2010-03-01 2014-06-25 セイコーエプソン株式会社 発振回路及び周波数補正型発振回路
US8130047B2 (en) * 2010-04-30 2012-03-06 Texas Instruments Incorporated Open loop coarse tuning for a PLL

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686804B1 (en) * 2001-03-19 2004-02-03 Cisco Systems Wireless Networking (Australia) Pty. Limited Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof
TW200715700A (en) * 2005-10-06 2007-04-16 Novatek Microelectronics Corp Calibration circuit and operation method for voltage-controlled oscillator
US7746182B2 (en) * 2007-11-02 2010-06-29 Texas Instruments Incorporated Systems and methods for voltage controlled oscillator calibration

Also Published As

Publication number Publication date
TW201345139A (zh) 2013-11-01
US8698568B2 (en) 2014-04-15
CN103378856B (zh) 2015-12-23
CN103378856A (zh) 2013-10-30
US20130285753A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
TWI499199B (zh) 自動校正振盪訊號的方法及其裝置
KR101754728B1 (ko) 고속 위상 고정을 위한 장치와 방법
US8471619B2 (en) Circuit and method for generating a clock signal
TWI474623B (zh) 內部振盪器對外部頻率參考之自動同步化
JP2007288647A (ja) 発振器制御装置
US9024693B2 (en) Crystal-less clock generator and operation method thereof
KR20200093012A (ko) 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법
JP2012129789A (ja) Pll回路
JP2011139436A (ja) 位相同期ループのジッタ検出方法及び装置
KR20090026146A (ko) 발진 주파수 제어 회로
US20110156821A1 (en) Circuit and method for generating a clock signal
US10581378B1 (en) Apparatus and method for shortening start-up time of a crystal oscillator
US10812090B2 (en) Ultra-low power, real time clock generator and jitter compensation method
US9825587B1 (en) Mitigation of long wake-up delay of a crystal oscillator
TWI613890B (zh) 數位控制振盪器的頻率校正方法及其頻率校正裝置
JP2009177771A (ja) 発振回路装置の経年劣化補償方法及び制御モジュール
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
US7786780B2 (en) Clock doubler circuit and method
JP6312197B2 (ja) クロック生成回路
JP2008249529A (ja) ジッタ判定回路およびジッタ判定方法
WO2021241268A1 (ja) Pll回路
JP2004072244A (ja) デジタルvco及びそのデジタルvcoを用いたpll回路
US20240137197A1 (en) Push-start crystal oscillator, associated electronic device and push-start method for performing start-up procedure of crystal oscillator
JP2004258868A (ja) クロック発生回路
JP2018074231A (ja) 位相同期ループ