JP2018074231A - 位相同期ループ - Google Patents
位相同期ループ Download PDFInfo
- Publication number
- JP2018074231A JP2018074231A JP2016208371A JP2016208371A JP2018074231A JP 2018074231 A JP2018074231 A JP 2018074231A JP 2016208371 A JP2016208371 A JP 2016208371A JP 2016208371 A JP2016208371 A JP 2016208371A JP 2018074231 A JP2018074231 A JP 2018074231A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- voltage
- vco
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】制御電圧に応じた周波数の信号を出力する電圧制御発振器と、電圧制御発振器から出力される信号を分周して帰還信号を生成する分周器と、入力信号と前記帰還信号との位相を比較する位相比較器と、位相比較器から出力される信号に応じた電流を出力するチャージポンプと、チャージポンプから出力される電流に応じて前記制御電圧を発生させるループフィルタと、を有するPLLにおいて、ループフィルタを、高電位電源線と制御電圧を電圧制御回路へ伝達する信号線との間に直列に介挿された第1の容量および抵抗と、高電位電源線と低電位電源線との間に直列に介挿された第2および第3の容量であって、両者の共通接続点に前記信号線が接続されている第2および第3の容量とにより構成する。
【選択図】図3
Description
(A:本発明の原理)
VCOの電源電圧変動に起因する影響を低減する為、本発明ではVCOに与える制御信号の電源電圧依存性を利用する。具体的には、VCOの前段に位置するループフィルタを用いて、VCO130に動作電力を供給する2本の電源線のうちの低電位電源線側から受ける影響(図1(b)参照)と高電位電源線側から受ける影響(図2(b)参照)とを相殺させる。この点に本発明の特徴がある。
図3は、上記原理を踏まえた本発明の一実施形態によるPLL10Aの構成例を示す図である。図3では、図7におけるものと同一の構成要素には同一の符号が付されている。図3と図7とを対比すれば明らかなように、本実施形態のPLL10Aの構成とPLL10の構成の相違点は、ループフィルタ120に代えてループフィルタ120Aを設けた点のみである。ループフィルタ120Aは、2次ループフィルタであり、この点に本実施形態の特徴が現れている。図4は、一般的に用いられる2次ループフィルタの構成例を示す図であり、このような構成については非特許文献2或いは特許文献1に記載されている。
、高電位側基準=−34.75MHz/Vであったとする。この場合、容量1203の静電容量C3および容量1204の静電容量C4は以下のように求まる。
C3:C4=179.78:34.75≒5:1
C2=C3+C4=15pF
したがって、
C3=15pF×5÷6=12.6pF
C4=15pF×1÷6=2.64pF
上記の計算通り容量を分割することで、図6のようにジッタを低減できる。
の異なる複数種のインバータを組み合わせて構成するといった複雑な回路構成とする必要が無く、ループフィルタ120Aに含まれる容量の一部を分割するのみである為、「チップサイズの増大」や「回路構成の複雑化」、「回路規模増大によるジッタの増加」といった点も考慮する必要がない。このように本実施形態によれば、複雑な回路構成のVCOを用いること無く、電源電圧変動に起因するPLLのジッタを改善することが可能になる。
Claims (2)
- 第1および第2の電源線の電位差を動作電圧とし、制御信号の電圧に応じた周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力される信号を分周して帰還信号を生成する分周器と、
入力信号と前記帰還信号との位相を比較する位相比較器と、
前記位相比較器から出力される信号に応じた電流を出力するチャージポンプと、
前記チャージポンプから出力される電流に応じて前記制御信号を発生させるループフィルタと、を有し、
前記ループフィルタは、
前記制御信号を前記電圧制御回路へ伝達する信号線と前記第1の電源線との間に直列に介挿された第1の容量および抵抗と、
前記第1の電源線と前記第2の電源線との間に直列に介挿された第2および第3の容量であって、両者の共通接続点に前記信号線が接続されている第2および第3の容量と、
を含むことを特徴とする位相同期ループ。 - 前記ループフィルタは、
前記信号線と前記第2の電源線との間に直列の介挿された第2の抵抗および第4の容量をさらに含む
ことを特徴とする請求項1に記載の位相同期ループ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016208371A JP2018074231A (ja) | 2016-10-25 | 2016-10-25 | 位相同期ループ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016208371A JP2018074231A (ja) | 2016-10-25 | 2016-10-25 | 位相同期ループ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018074231A true JP2018074231A (ja) | 2018-05-10 |
Family
ID=62115887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016208371A Pending JP2018074231A (ja) | 2016-10-25 | 2016-10-25 | 位相同期ループ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018074231A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11190193B2 (en) * | 2019-03-26 | 2021-11-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
-
2016
- 2016-10-25 JP JP2016208371A patent/JP2018074231A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11190193B2 (en) * | 2019-03-26 | 2021-11-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
US11728815B2 (en) | 2019-03-26 | 2023-08-15 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5461587B2 (ja) | 対称性負荷遅延セル発振器(symmetricloaddelaycelloscillator) | |
US5847617A (en) | Variable-path-length voltage-controlled oscillator circuit | |
JP5448870B2 (ja) | Pll回路 | |
CN110808734B (zh) | 多个不同相位的振荡信号的产生方法及电路、本地振荡器 | |
CN107634759B (zh) | 一种自适应环路带宽的锁相环电路 | |
JP5876368B2 (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
US7154352B2 (en) | Clock generator and related biasing circuit | |
KR101252048B1 (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
US8786328B2 (en) | RF logic divider | |
US10340929B2 (en) | Voltage controlled oscillator and phase locked loop comprising the same | |
KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
JP2018074231A (ja) | 位相同期ループ | |
US11757457B2 (en) | Phase synchronization circuit, transmission and reception circuit, and semiconductor integrated circuit | |
CN110572151B (zh) | 一种锁相环电路 | |
US9407137B2 (en) | Charge pump circuit and PLL circuit | |
JP4510039B2 (ja) | 位相同期回路 | |
KR101538537B1 (ko) | 차지 펌프 및 이를 이용한 위상 동기 루프 회로 | |
US6806741B2 (en) | Phase comparator capable of performing stable phase comparison for high frequency band | |
US9337818B1 (en) | Buffer circuit for voltage controlled oscillator | |
US20150028957A1 (en) | Pll device | |
Arya et al. | Design and analysis of a symmetric phase locked loop for low frequencies in 180 nm technology | |
US9432027B1 (en) | Power generating circuit, frequency generating circuit and frequency control system | |
KR101624639B1 (ko) | 대칭루프를 구비한 위상고정 루프장치 | |
JP2015015572A (ja) | 発振回路、発振装置および発振方法 | |
JP2013016995A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191010 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20191003 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20191211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210119 |