KR20090026146A - 발진 주파수 제어 회로 - Google Patents

발진 주파수 제어 회로 Download PDF

Info

Publication number
KR20090026146A
KR20090026146A KR1020087030507A KR20087030507A KR20090026146A KR 20090026146 A KR20090026146 A KR 20090026146A KR 1020087030507 A KR1020087030507 A KR 1020087030507A KR 20087030507 A KR20087030507 A KR 20087030507A KR 20090026146 A KR20090026146 A KR 20090026146A
Authority
KR
South Korea
Prior art keywords
voltage
information
circuit
reference signal
pulse generation
Prior art date
Application number
KR1020087030507A
Other languages
English (en)
Other versions
KR101077730B1 (ko
Inventor
나오키 오니시
Original Assignee
니혼 뎀파 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 뎀파 고교 가부시키가이샤 filed Critical 니혼 뎀파 고교 가부시키가이샤
Publication of KR20090026146A publication Critical patent/KR20090026146A/ko
Application granted granted Critical
Publication of KR101077730B1 publication Critical patent/KR101077730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal

Abstract

본 발명은 자체의 주파수를 보정하여, 고안정 기준 신호의 입력없이, 프리 러니징(자주(自走))시에도 발진 주파수를 안정적으로 유지할 수 있는 발진 주파수 제어 회로를 제공한다. 전압 제어 발진기(15)와, 분주기(16)와, 위상 비교기(12)와, 루프 필터(14)와, 외부 기준 신호를 검파하는 검파 회로(17)와, 펄스 생성의 정보가 입력되면 펄스를 생성하여 루프 필터(14)에 출력하는 PWM 회로(22)와, 전압 정보와 대응하는 펄스 생성의 정보를 기억하는 메모리(21)와, 위상 비교기(12)와 루프 필터(14)의 접속을 온/오프하는 스위치(13)와, 검파 회로(17)에서 검출된 외부 기준 신호의 레벨이 적정 범위 내이면 스위치(13)를 온으로 하고, 레벨이 적정 범위 밖이면 스위치(13)를 오프로 하여 메모리(21)에 기억된 펄스 생성의 정보를 PWM 회로(22)에 출력하는 CPU(20)를 갖는 발진 주파수 제어 회로이다.

Description

발진 주파수 제어 회로{OSCILLATION FREQUENCY CONTROL CIRCUIT}
본 발명은 발진기의 발진 주파수 제어 회로에 관한 것으로, 특히, 출력 신호에 동기시키며, 자기의 주파수를 보정하여, 매우 안정된 기준 신호가 없을 때에도 일정 기간 안정적으로 유지할 수 있는 발진 주파수 제어 회로에 관한 것이다.
차세대 이동 통신 및 지상 디지털 방송 등의 기지국에서는, 주파수 기준 신호에 대한 요구 정밀도는 점점 높아지고 있다.
주파수 기준 신호원으로서, 세슘 주파수 기준 발진기, 루비슘 주파수 기준 발진기, GPS 신호에 의한 주파수 동기형의 기준 발진기 등이, 방송, 통신 분야의 시스템에서 이용되고 있다.
그러나, 이들 발진기는 일반적으로 고가이기 때문에, 이들 발진기로부터의 기준 신호는 분배되어 장치의 기준 신호원으로서 사용된다.
분배된 기준 신호는 통신 시스템의 기준 클록에 사용된다.
구체적으로는, PLL(Phase Locked Loop) 회로의 위상 비교의 레퍼런스 신호, DSP(Digital Signal Processor), FPGA(Field Programmable Gate Array) 등의 기준 클록 신호, DA(Digital/Analog) 컨버터, AD(Analog/Digital) 컨버터의 샘플링 클록으로서 사용된다.
[종래의 PLL 회로: 도 6]
다음에, 종래의 PLL 회로에 대해서 도 6을 참조하면서 설명한다. 도 6은 일반적 PLL 회로의 구성 블록도이다.
PLL 회로는 도 6에 도시하는 바와 같이, 외부 기준 신호(Fref)와 1/N 분주된 신호를 비교하여, 위상차 신호를 출력하는 위상 비교기(Phase Comparator)(32)와, 위상차를 펄스폭의 전압으로 출력하는 차지 펌프(Charge Pump)(33)와, 차지 펌프(33)로부터의 출력 전압을 평활화하는 루프 필터(Loop Filter)(34)와, 루프 필터(34)로부터의 제어 전압에 의해 주파수를 변경하여 희망하는 주파수(내부 기준 신호: Output Frequency)를 발진 출력하는 전압 제어 기능 부착 수정(水晶) 발진기(VCXO: Voltage Controlled Crystal Oscillator)(35)와, VCXO(35)의 출력(내부 기준 신호)을 1/N로 분주하는 분주기(Divider)(36)를 구비하고 있다.
또한, 내부 기준 신호는 N×Fref의 신호이다.
PLL 회로는 외부로부터 입력된 기준 신호와 내부의 VCXO(35)의 위상차가 일정하게 되도록, 내부의 VCXO(35)에 대하여 피드백 제어를 행함으로써 기준 신호에 동기한 발진기 출력을 얻는 것이다.
구체적으로는, 위상 비교기(32)는 고안정 외부 기준 신호와, 입력 전압에 의해 주파수 제어하는 VCXO(35)로부터의 출력 신호의 위상을 비교하며, 위상 비교 결과를 평활화한 직류 전압이 VCXO(35)에 피드백되는 PLL 제어를 행함으로써, 고정밀도의 신호 생성을 행하는 것이다.
PLL 회로는 통신, 방송 장치 등에서 널리 사용되고 있다.
또한, 종래의 발진기에 있어서의 발진 주파수 제어 회로에 관한 선행 기술로서, 일본 특허 공개 제2000-083003호 공보(특허문헌 1), 일본 특허 공개 제2003-179489호 공보(특허문헌 2)가 있다.
특허문헌 1에는, 주파수 카운터가 펄스폭에 대응하는 시간 내에 입력되는 VCO(Voltage Controlled Oscillator)의 출력 신호에 동기한 계수 동작을 행하고 있으며, VCO의 발진 주파수에 대응한 계수값이 래치 회로에 유지되고, CPU는 계수값이 소정 범위 내로부터 벗어나 있는 경우에는, VCO의 인가 전압을 변화시켜 프리 러닝 주파수가 소정 범위가 되도록 조정하는 프리 러닝 주파수 조정 방식이 기재되어 있다.
또한, 특허문헌 2에는, 마이크로 컴퓨터가, 위상 비교기의 출력이 소정 레벨에 있는 기간 중에 VCO의 출력 펄스 신호의 펄스를 카운트하며, 그 카운트값에 따라 제어용 데이터를 갱신하고, 그 데이터를 DAC(Digital Analog Converter)로 아날로그 신호로 하여 LPF(Low Pass Filter)로부터의 신호와 결합시켜 VCO의 주파수 제어 신호로 하는 전압 제어 발진기의 자주(自走) 주파수의 자동 조정 기능을 갖는 위상 록 루프 회로가 기재되어 있다.
[특허문헌 1] 일본 특허 공개 제2000-083003호 공보
[특허문헌 2] 일본 특허 공개 제2003-179489호 공보
그러나, 상기 종래의 PLL 회로에서는, 기준 신호의 입력이 없어졌을 때는, 위상 비교를 할 수 없게 되기 때문에, 다른 외부 기준 신호로의 전환을 행하거나, 또는 전압 제어 발진기의 프리 러닝(자주)으로 동작하게 되지만, 예비계의 다른 외부 기준 신호로의 전환 시는, 재차 PLL 제어가 행하여지기 때문에, 기준 신호의 편차가 외부 기준 신호에 의존하기 때문에 문제가 되지 않지만, 프리 러닝시에는 전환 시의 위상 비교 결과에 의해 주파수가 지나치게 제어되며, 상한 또는 하한의 주파수에서 벗어나 주파수 어긋남이 커진다고 하는 문제점이 있었다.
프리 러닝시에도, 단기적인 문제 해결로서, 전압 제어 발진기로서 온도 보상형의 고안정 수정 발진기(VC-TCXO)가 사용되는 경우가 있다.
그러나, 이 경우, 예컨대, ±0.5 ppm의 주파수 안정도에서 동작하지만, 경년 변화가 있기 때문에, 장기간 성능을 만족시킬 수는 없는 것이다.
예컨대, 에이징 특성으로서 연 ±1 ppm 정도의 변동이 있다고 가정하면, 10년 경과하면 최대 10.5 ppm의 주파수 편차가 발생한다. 이는, 통신하고 있는 반송파 출력 주파수가 800 ㎒라고 하면, 기준 주파수의 주파수 편차와 마찬가지로, 8.4 ㎑의 주파수 어긋남이 발생한다. 이러한 주파수 편차는 시스템으로서 허용할 수 없다.
또한, 전압 제어 기능 부착형 항온조 수정 발진기(VC-OCXO)가 사용되는 고안정 시스템의 경우에도, 에이징 특성으로서 장기간에서는 주파수 편차가 발생하기 때문에, 일정 기간마다 교정 작업이 발생하며, 교정 작업이 번거롭다는 문제점이 있었다.
또한, 특허문헌 1, 특허문헌 2에서는, VCO의 출력을 카운트하여, 혹은 위상 비교기의 출력을 카운트하여 자주 주파수의 조정을 행하는 것이지만, 외부 기준 신호의 이상을 직접 검출하여 주파수 조정을 행하는 것이 아니며, 또한 경년 변화에 충분히 대응할 수 있는 것으로는 되어 있지 않았다.
[VCXO의 제어 전압 특성: 도 7]
또한, VCXO의 제어 전압 특성을 도 7에 도시한다. 도 7은 전압 제어 기능 부착 수정 발진기의 제어 전압 특성예를 도시하는 도면이다. 도 7에서 횡축은 제어 전압이며, 종축은 주파수 편차이다.
도 7의 예의 VCXO에서는, 제어 전압이 0 V∼4 V이면, 동작 가능하지만, 4 V 이상에서는 동작 불능이 된다.
VCXO의 경우에도, 시간의 경과에 따라, 주파수 편차가 상승하기 때문에, 적정한 제어 전압이 변화하는 것이다.
본 발명은 상기 실정을 감안하여 이루어진 것으로, 자체의 주파수를 보정하여, 고안정 기준 신호의 입력없이,프리 러닝시에도 발진 주파수를 안정적으로 유지할 수 있는 발진 주파수 제어 회로를 제공하는 것을 목적으로 한다.
상기 종래예의 문제점을 해결하기 위한 본 발명은, 발진 주파수 제어 회로에 있어서, 전압 제어 발진기와, 전압 제어 발진기로부터의 출력을 분주하는 분주기와, 외부 기준 신호와 분주기로부터의 출력의 위상을 비교하여, 위상차 신호를 출력하는 위상 비교기와, 위상 비교기로부터의 출력을 평활화하여 출력하는 루프 필터와, 외부 기준 신호를 검파하는 검파 회로와, 펄스 생성의 정보가 입력되면 펄스를 생성하여 루프 필터에 출력하는 펄스 생성 회로와, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 메모리와, 위상 비교기와 루프 필터의 접속을 온/오프하는 스위치와, 검파 회로에서 검출된 외부 기준 신호의 레벨이 적정 범위 내이면 스위치를 온으로 하며, 레벨이 적정 범위 밖이면 스위치를 오프로 하여 메모리에 기억된 펄스 생성의 정보를 펄스 발생 회로에 출력하는 제어부를 갖는 발진 주파수 제어 회로로 하고 있다.
본 발명은 상기 발진 주파수 제어 회로에 있어서, 메모리에 기억된 규정의 전압 정보를, 전압 제어 발진기를 제어 가능한 제어 전압에 있어서 중심 제어 전압으로 한 발진 주파수 제어 회로로 하고 있다.
본 발명은 상기 발진 주파수 제어 회로에 있어서, 메모리에는, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 대신에, 경년 변화의 시간에 대한 적정한 제어 전압과 그에 대응하는 펄스 생성의 정보를 기억하는 경년 변화 특성 테이블을 기억하고, 제어부가 내부에 타이머를 구비하여 시간을 계측하며, 외부 기준 신호의 레벨이 적정 범위 밖일 때에, 메모리의 경년 변화 특성 테이블로부터 계측한 시간에 따른 제어 전압을 검색하고, 검색한 제어 전압에 대응하는 펄스 생성의 정보을 판독하여, 펄스 생성 회로에 출력하는 발진 주파수 제어 회로로 하고 있다.
본 발명은 상기 발진 주파수 제어 회로에 있어서, 루프 필터로부터의 출력에 대해서 전압 레벨을 검출하여 최신의 전압 정보를 제어부에 출력하는 레벨 검출 회로를 마련하며, 메모리에는, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 대신에, 최신의 전압 정보와, 복수의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 전압·펄스 생성의 정보 테이블을 기억하고, 제어부가 레벨 검출 회로로부터 입력된 최신의 전압 정보로 메모리의 최신의 전압 정보를 갱신하며, 외부 기준 신호의 레벨이 적정 범위 밖일 때에, 메모리의 전압·펄스 생성의 정보 테이블로부터 최신의 전압 정보에 대응하는 펄스 생성의 정보을 판독하여, 펄스 생성 회로에 출력하는 발진 주파수 제어 회로로 하고 있다.
본 발명은 상기 발진 주파수 제어 회로에 있어서, 전압 제어 발진기 대신에, 전압 제어 기능 부착 수정 발진기, 온도 보상형의 수정 발진기 또는 전압 제어 기능 부착 항온조 수정 발진기를 이용한 발진 주파수 제어 회로로 하고 있다.
본 발명은 상기 발진 주파수 제어 회로에 있어서, 펄스 발생 회로가 펄스폭 변조 회로이며, 제어부로부터 출력되는 펄스 생성의 정보가 펄스폭 변조 듀티 사이클의 정보인 발진 주파수 제어 회로로 하고 있다.
본 발명은 상기 발진 주파수 제어 회로의 교정 방법에 있어서, 외부 기준 신호를 입력시키지 않은 상태로 하여, 특정한 타이밍에 기준 신호를 입력하며, 그 후, 기준 신호의 입력을 정지함으로써, 제어부가 중심 제어 전압에 따라 프리 러닝 제어하여, 교정을 행하는 발진 주파수 제어 회로의 교정 방법으로 하고 있다.
본 발명은 상기 발진 주파수 제어 회로의 교정 방법에 있어서, 외부 기준 신호를 입력시키지 않은 상태로 하여, 특정한 타이밍에 기준 신호를 입력하며, 그 후, 기준 신호의 입력을 정지함으로써, 제어부가 경년 변화 특성 테이블을 참조하여, 계측한 시간에 따른 제어 전압에 따라 자주 제어하여, 교정을 행하는 발진 주파수 제어 회로의 교정 방법으로 하고 있다.
[발명의 효과]
본 발명에 따르면, 전압 제어 발진기와, 전압 제어 발진기로부터의 출력을 분주하는 분주기와, 외부 기준 신호와 분주기로부터의 출력의 위상을 비교하여, 위상차 신호를 출력하는 위상 비교기와, 위상 비교기로부터의 출력을 평활화하여 출력하는 루프 필터와, 외부 기준 신호를 검파하는 검파 회로와, 펄스 생성의 정보가 입력되면 펄스를 생성하여 루프 필터에 출력하는 펄스 생성 회로와, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 메모리와, 위상 비교기와 루프 필터의 접속을 온/오프하는 스위치와, 검파 회로에서 검출된 외부 기준 신호의 레벨이 적정 범위 내이면 스위치를 온으로 하며, 레벨이 적정 범위 밖이면 스위치를 오프로 하여 메모리에 기억된 펄스 생성의 정보를 펄스 발생 회로에 출력하는 제어부를 갖는 발진 주파수 제어 회로로 하고 있기 때문에, 자체의 주파수를 보정하여, 고안정 기준 신호의 입력없이, 프리 러닝시에도 발진 주파수를 안정적으로 유지할 수 있는 효과가 있다.
본 발명에 따르면, 메모리에 기억된 규정의 전압 정보를, 전압 제어 발진기를 제어 가능한 제어 전압에 있어서 중심 제어 전압으로 한 상기 발진 주파수 제어 회로로 하고 있기 때문에, 자기의 주파수를 보정하여, 발진 주파수를 안정적으로 유지할 수 있는 효과가 있다.
본 발명에 따르면, 메모리에는, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 대신에, 경년 변화의 시간에 대한 적정한 제어 전압과 그에 대응하는 펄스 생성의 정보를 기억하는 경년 변화 특성 테이블을 기억하고, 제어부가 내부에 타이머를 구비하여 시간을 계측하며, 외부 기준 신호의 레벨이 적정 범위 밖일 때에, 메모리의 경년 변화 특성 테이블로부터 계측한 시간에 따른 제어 전압을 검색하고, 검색한 제어 전압에 대응하는 펄스 생성의 정보을 판독하여, 펄스 생성 회로에 출력하는 상기 발진 주파수 제어 회로로 하고 있기 때문에, 주파수 보정을 경년 변화에 대응시킬 수 있는 효과가 있다.
본 발명에 따르면, 루프 필터로부터의 출력에 대해서 전압 레벨을 검출하여 최신의 전압 정보를 제어부에 출력하는 레벨 검출 회로를 마련하며, 메모리는, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 대신에, 최신의 전압 정보와, 복수의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 전압·펄스 생성의 정보 테이블을 기억하고, 제어부가 레벨 검출 회로로부터 입력된 최신의 전압 정보로 메모리의 최신의 전압 정보를 갱신하며, 외부 기준 신호의 레벨이 적정 범위 밖일 때에, 메모리의 전압·펄스 생성의 정보 테이블로부터 최신의 전압 정보에 대응하는 펄스 생성의 정보을 판독하여, 펄스 생성 회로에 출력하는 상기 발진 주파수 제어 회로로 하고 있기 때문에, 기준 신호의 입력없이, 프리 러닝시에도 그때까지의 상태를 이어받아 발진 주파수를 안정적으로 유지할 수 있는 효과가 있다.
본 발명에 따르면, 외부 기준 신호를 입력시키지 않은 상태로 하여, 특정한 타이밍에 기준 신호를 입력하며, 그 후, 기준 신호의 입력을 정지함으로써, 제어부가 중심 제어 전압에 따라 프리 러닝 제어하여, 교정을 행하는 상기 발진 주파수 제어 회로의 교정 방법으로 하고 있기 때문에, 특별한 장치를 이용하지 않아도 교정할 수 있는 효과가 있다.
본 발명에 따르면, 외부 기준 신호를 입력시키지 않은 상태로 하여, 특정한 타이밍에 기준 신호를 입력하며, 그 후, 기준 신호의 입력을 정지함으로써, 제어부가 경년 변화 특성 테이블을 참조하여, 계측한 시간에 따른 제어 전압에 따라 자주 제어하여, 교정을 행하는 상기 발진 주파수 제어 회로의 교정 방법으로 하고 있기 때문에, 특별한 장치를 이용하는 일 없이, 경년 변화에 대응한 교정을 할 수 있는 효과가 있다.
도 1은 본 발명의 실시형태에 따른 발진 주파수 제어 회로의 구성 블록도이다.
도 2는 전압·PWM 듀티 사이클 테이블의 개략도이다.
도 3은 교정 시의 특성을 도시하는 도면이다.
도 4는 경년 변화·제어 전압 특성을 도시하는 도면이다.
도 5는 경년 변화 특성 테이블의 개략도이다.
도 6은 일반적 PLL 회로의 구성 블록도이다.
도 7은 전압 제어 기능 부착 수정 발진기의 제어 전압 특성예를 도시하는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11: 필터
12: 위상 비교기
13: 스위치
14: 루프 필터
15: 전압 제어 발진기
16: 분주기
17: 검파 회로
18: 증폭기
20: CPU
21: 메모리
22: PWM 회로
23: 레벨 검출 회로
24: AD 컨버터
25: AD 컨버터
32: 위상 비교기
33: 차지 펌프
34: 루프 필터
35: VCXO
36: 분주기
[실시형태의 개요]
본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
본 발명의 실시형태에 따른 발진 주파수 제어 회로는, 전압 제어 발진기와, 전압 제어 발진기로부터의 출력을 분주하는 분주기와, 외부 기준 신호와 분주기로부터의 출력의 위상을 비교하여, 위상차 신호를 출력하는 위상 비교기와, 위상 비교기로부터의 출력을 평활화하여 출력하는 루프 필터와, 외부 기준 신호를 검파하는 검파 회로와, 펄스 생성의 정보가 입력되면 펄스를 생성하여 루프 필터에 출력하는 펄스 생성 회로와, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 메모리와, 위상 비교기와 루프 필터의 접속을 온/오프하는 스위치와, 검파 회로에서 검출된 외부 기준 신호의 레벨이 적정 범위 내이면 스위치를 온으로 하며, 레벨이 적정 범위 밖이면 스위치를 오프로 하여 메모리에 기억된 펄스 생성의 정보를 펄스 발생 회로에 출력하는 제어부를 갖는 것으로, 자체의 주파수를 보정하여, 고안정 기준 신호의 입력없이, 프리 러닝시에도 발진 주파수를 안정적으로 유지할 수 있는 것이다.
또한, 본 발명의 실시형태에 따른 발진 주파수 제어 회로는, 상기 발진 주파수 제어 회로에 있어서, 메모리에 경년 변화의 시간에 대한 적정한 제어 전압과 그에 대응하는 펄스 생성의 정보를 기억하는 경년 변화 특성 테이블을 기억하고, 제어부가 내부에 타이머를 구비하여 시간을 계측하며, 외부 기준 신호의 레벨이 적정 범위 밖일 때에, 메모리의 경년 변화 특성 테이블로부터 계측한 시간에 따른 제어 전압을 검색하고, 검색한 제어 전압에 대응하는 펄스 생성의 정보을 판독하여, 펄스 생성 회로에 출력하는 것으로, 주파수 보정을 경년 변화에 대응시킬 수 있는 것이다.
또한, 본 발명의 실시형태에 따른 발진 주파수 제어 회로는, 상기 발진 주파 수 제어 회로에 있어서, 루프 필터로부터의 출력에 대해서 전압 레벨을 검출하여 최신의 전압 정보를 제어부에 출력하는 레벨 검출 회로를 마련하며, 메모리에 최신의 전압 정보와, 복수의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 전압·펄스 생성의 정보 테이블을 기억하고, 제어부가 레벨 검출 회로로부터 입력된 최신의 전압 정보로 메모리의 최신의 전압 정보를 갱신하며, 외부 기준 신호의 레벨이 적정 범위 밖일 때에, 메모리의 전압·펄스 생성의 정보 테이블로부터 최신의 전압 정보에 대응하는 펄스 생성의 정보을 판독하여, 펄스 생성 회로에 출력하는 것으로, 기준 신호의 입력없이, 자주하였을 때에도 그때까지의 상태를 이어받아 발진 주파수를 안정적으로 유지할 수 있는 것이다.
[발진 주파수 제어 회로: 도 1]
본 발명의 실시형태에 따른 발진 주파수 제어 회로에 대해서 도 1을 참조하면서 설명한다. 도 1은 본 발명의 실시형태에 따른 발진 주파수 제어 회로의 구성 블록도이다.
본 발명의 실시형태에 따른 발진 주파수 제어 회로(본 회로)는, 도 1에 도시하는 바와 같이, 필터(11)와, 위상 비교기(12)와, 스위치(13)와, 루프 필터(14)와, 전압 제어 발진기(15)와, 분주기(16)와, 검파 회로(17)와, 증폭기(18)와, CPU(Central Processing Unit)(20)와, 메모리(21)와, PWM(Pulse Width Modulation) 회로(22)와, 레벨 검출 회로(23)와, AD 컨버터(24)와, AD 컨버터(25)로 구성되어 있다.
[본 회로의 각부]
필터(11)는 예컨대 10 ㎒의 외부 기준 신호를 대역 제한하는 필터이다. 기본 구성으로서 필수적이지 않지만, 외부 기준 신호의 고주파 성분을 제거하는 기능이 있다.
위상 비교기(12)는 필터(11)로부터 출력된 기준 신호와, 분주기(16)로 분주된 신호의 위상을 비교하여, 위상차 신호를 출력한다.
또한, 위상 비교기(12)는 외부 기준 신호와 분주 신호의 위상을 비교하여 동기(록)를 검출한 경우는, CPU(20)에 록 검출 신호를 출력하며, 비동기(언록)를 검출한 경우는, CPU(20)에 언록 검출 신호를 출력한다.
스위치(13)는 CPU(20)로부터의 전환 지시에 따라, 위상 비교기(12)와 루프 필터(14)의 접속의 온/오프를 전환한다. 즉, CPU(20)로부터 온의 지시가 입력되면, 위상 비교기(12)로부터의 출력을 루프 필터(14)에 공급하며, CPU(20)로부터 오프의 지시가 입력되면, 위상 비교기(12)와 루프 필터(14)의 접속을 절단으로 하는 것이다.
루프 필터(14)는 위상 비교기(12)로부터의 출력 전압을 평활화하는 필터이며, 즉, 전압 제어 발진기(15)에 입력되는 제어 전압을 평활화하는 것이다.
전압 제어 발진기(15)는 루프 필터(14)로부터의 제어 전압에 의해 주파수를 변경하여 희망하는 주파수(내부 기준 신호)를 발진 출력한다.
또한, 전압 제어 발진기(VCO) 대신에, 전압 제어부 수정 발진기(VCXO), 전압 제어 기능 부착 항온조 수정 발진기(VC-OCXO) 등을 이용하여도 좋다.
분주기(16)는 전압 제어 발진기(15)로부터 출력되는 내부 기준 신호를 1/N로 분주한다.
검파 회로(17)는 필터(11)로부터의 출력 신호의 레벨 검파를 행한다.
증폭기(18)는 검파 회로(17)에서 검파된 신호를 증폭한다.
CPU(20)는 AD 컨버터(25)로부터의 제어 전압 정보를 입력하여, 최신의 제어 전압 정보로서 메모리(21)에 기억한다. 구체적으로는, CPU(20)는 AD 컨버터(25)로부터 제어 전압 정보가 항시 입력되며, 지난번 입력한 제어 전압 정보와 변경이 없으면 메모리(21)의 갱신은 행하지 않고, 변경이 있으면 메모리(21)의 제어 전압 정보를 갱신한다.
또한, CPU(20)는 AD 컨버터(24)로부터의 외부 기준 신호(외부 REF)의 검출된 레벨을 입력하여, 메모리(21)에 기억된 적정 범위(제1 경계값에서 제2 경계값 사이의 범위) 내인지 여부를 판정하여, 적정 범위 내이면 스위치(13)에는 온의 지시를 출력하며, 적정 범위 밖이면 스위치(13)에는 오프의 지시를 출력한다.
또한, CPU(20)는 외부 REF의 검출 레벨이 적정 범위 밖이면, 메모리(21) 내에 저장된 전압·PWM 듀티 사이클 테이블을 참조하여, 현재(최신)의 제어 전압의 전압 정보에 기초하는 PWM 듀티 사이클에 따른 펄스폭의 정보를 PWM 회로(22)에 출력한다.
메모리(21)에는 최신의 제어 전압 정보, 외부 REF의 검출 레벨에 대하여 적정 범위의 기준이 되는 제1 경계값 및 제2 경계값, 또한, 전압·PWM 듀티 사이클 테이블이 기억되어 있다.
제어 전압 정보는 레벨 검출 회로(23)에서 검출되며, 변경이 된 경우에 메모 리(21)에서 갱신되어, 최신의 값으로서 유지된다.
[전압·PWM 듀티 사이클 테이블: 도 2]
여기서, 전압·PWM 듀티 사이클 테이블에 대해서 도 2를 참조하면서 설명한다. 도 2는 전압·PWM 듀티 사이클 테이블의 개략도이다.
전압·PWM 듀티 사이클 테이블은, 도 2에 도시하는 바와 같이, 전압 정보에 대하여 펄스폭을 특정하기 위한 PWM 듀티 사이클(％)이 기억되어 있다.
여기서, 전압 정보는 루프 필터(14)로부터의 제어 전압의 값(제어 전압 정보)을 유지하기 위해, PWM 회로(22)로부터 루프 필터(14)에 출력되는 펄스의 PWM 듀티 사이클을 미리 정한 것으로 되어 있다.
따라서, 레벨 검출 회로(23)에서 검출된 제어 전압 정보에 대응하는 PWM 듀티 사이클을 전압·PWM 듀티 사이클 테이블로부터 판독하며, 그 사이클에 따른 펄스를 PWM 회로(22)가 루프 필터(14)에 출력하면, 루프 필터(14)로부터 이전과 동일한 제어 전압이 전압 제어 발진기(15)에 출력된다.
PWM 회로(22)는 CPU(20)로부터 입력되는 PWM 듀티 사이클의 데이터를 펄스폭 변조하여 원하는 펄스 신호를 루프 필터(14)에 출력한다. CPU(20)로부터 전압 정보의 데이터가 출력되는 것이면, PWM 회로 대신에 DA(Digital/Analog) 컨버터를 이용할 수 있다.
레벨 검출 회로(23)는 루프 필터(14)로부터 출력되는 직류 전압을 검출하여 제어 전압 정보로서 AD 컨버터(25)에 출력한다.
AD 컨버터(24)는 증폭기(18)로부터 출력된 외부 REF의 검출 레벨을 아날로그 신호에서 디지털 신호로 변환하여 CPU(20)에 출력한다.
AD 컨버터(25)는 레벨 검출 회로(23)로부터의 제어 전압 정보를 아날로그 신호에서 디지털 신호로 변환하여 CPU(20)에 입력한다.
또한, 본 회로에 있어서, 외부 기준 신호의 입력 이상에 대해서는, 검파 회로(17) 및 증폭기(18)로부터 출력되는 외부 REF의 검출 레벨에 의해 CPU(20)는, 인식할 수 있기 때문에, 위상 비교기(12)로부터의 언록 검출 신호는 이용하고 있지 않다.
[본 회로의 동작]
본 회로에 있어서의 동작에 대해서 설명한다.
본 회로는 정상 시, 스위치(13)는 온이며 위상 비교기(12)와 루프 필터(14)는 접속된 상태로 되어 있다. 그리고, 위상 비교기(12)는 외부 기준 신호와 분주기(16)로부터의 신호의 위상차의 신호를, 루프 필터(14)를 통해 전압 제어 발진기(15)에 출력하여, 전압 제어 발진기(15)에서의 발진 주파수를 제어하고 있다. 이 때, 레벨 검출 회로(23)는 최신의 제어 전압을 검출하여, AD 컨버터(25)를 통해 CPU(20)에 출력하며, CPU(20)는 제어 전압 정보에 변경이 있으면, 메모리(21)에서 최신의 제어 전압 정보를 갱신한다.
그리고, 본 회로에 있어서, 외부 기준 신호는 검파 회로(17)에서 검파되며, 증폭기(18)에서 증폭되어, 외부 REF의 레벨이 검출되고, AD 컨버터(24)를 통해 CPU(20)에 출력된다.
CPU(20)에서는 입력된 외부 REF의 검출 레벨이 적정 범위 내인지 여부를 판 정한다. 구체적으로는, 메모리(21)에 기억된 적정 범위를 나타내는 제1 경계값과 제2 경계값 사이에 외부 REF의 검출 레벨의 값이 있으면 적정 범위 내라고 판정하며, 제1 경계값과 제2 경계값 사이에 외부 REF의 검출 레벨의 값이 없으면 적정 범위 밖이라고 판정한다.
판정 결과, CPU(20)는, 적정 범위 내이면, 정상 상태로서 스위치(13)를 온 상태로 유지하며, 적정 범위 밖이면, 이상 상태로서 스위치(13)를 오프 상태로 하여, 위상 비교기(12)와 루프 필터(14)의 접속을 단절시킨다.
또한, 이상 상태에서는, CPU(20)는 메모리(21)에 기억된 최신의 제어 전압 정보을 판독하며, 그 전압 정보에 대응하는 PMW 듀티 사이클을 전압·PMW 듀티 사이클 테이블로부터 판독하고, 그 PWM 듀티 사이클이 되는 펄스를 형성하기 위한 정보(데이터)를 PWM 회로(22)에 출력한다.
PWM 회로(22)는 CPU(20)로부터 입력된 펄스 형성의 정보에 따라 펄스를 생성하며, 루프 필터(14)를 통해 전압 제어 발진기(15)에 제어 전압을 출력한다.
이에 따라, 외부 기준 신호에 이상이 발생한 경우, 특히, 외부 기준 신호의 입력이 없는 경우(프리 러닝의 경우) 등에, CPU(20)는 검파 회로(17), 증폭기(18)로부터의 출력에 의해 즉시 이상을 검출하며, 위상 비교기(12)의 출력을 단절하여, 지금까지 전압 제어 발진기(15)를 제어하고 있었던 제어 전압과 동일한 펄스를 PWM 회로(22)로부터 출력하는 것이다.
즉, 위상 비교기(12)의 출력 대신에, PWM 회로(22)로부터의 출력을 이용함 으로써 지금까지의 상태를 이어받아 전압 제어 발진기(15)에서의 주파수 발진을 적 정화할 수 있는 것이다.
[별도의 실시형태 1]
또한, 상기 예에서는, PWM 회로(22)로부터 출력되는 펄스를, 레벨 검출 회로(23)에서 검출된 최신의 제어 전압 정보에 기초하여 생성하도록 하였지만, 디폴트의 전압 정보를 기억하여, 그 디폴트의 전압 정보에 대응하는 PWM 듀티 사이클에 기초하여 펄스 생성의 정보를 출력하도록 하여도 좋다.
구체적으로는, 메모리(21)에는 전압 제어 발진기(15)에 대한 제어 전압에 있어서, 그 적정 범위 내의 중심 전압값을 기억해 두어, 그에 대응하는 PWM 듀티 사이클은 50％가 되기 때문에, 전압 제어 발진기(14)의 제어 전압이 0 V∼3.3 V에서 동작하는 것이면, 3.3/2 V의 제어 전압으로 설정한다. 또한, 중심 전압값 이외의 임의의 전압값을 기억하여 대응하는 제어 전압을 설정하여도 좋다.
디폴트의 전압 정보를 이용하면, 레벨 검출 회로(23) 및 AD 컨버터(25)의 부품, 메모리(21) 내의 전압·PMW 듀티 사이클 테이블이 불필요할 수 있다.
[교정]
본 회로에 있어서의 교정에 대해서 도 3을 참조하면서 설명한다. 도 3은 교정 시의 특성을 도시하는 도면이다.
본 회로에 있어서, 도 3에 도시하는 바와 같이, 외부 기준 신호가 입력되지 않은 상태로 시간이 경과하면, 주파수 편차가 상승 또는 하강한다. 도면에서는 상승을 나타내고 있다. 그래서, 특정한 타이밍에 적정한 기준 신호를 입력하며, 그 후, 기준 신호의 입력을 정지하면, 프리 러닝 제어에 의해 주파수 편차가 중심 주 파수로 되돌아 와 교정을 할 수 있게 되어 있다. 도 3에서는 교정을 2회 반복하고 있다.
이 교정에서는, 전압 제어 발진기(15)에 대한 제어 전압의 제어 범위 내에서의 중심 전압값을 이용하여 주파수 제어를 행하고 있다.
본 회로에 의하면, 교정 시에 특별한 회로를 접속하지 않아도, 교정 작업을 행할 수 있는 효과가 있다.
[경년 변화의 전압 특성: 도 4]
다음에, 본 회로에 있어서의 경년 변화에 대한 최적의 제어 전압 특성예를 도 4에 도시한다. 도 4는 경년 변화·제어 전압 특성을 도시하는 도면이다.
도 4에 도시하는 바와 같이, 본 회로에 있어서는, 시간의 경과와 함께, 최적의 제어 전압이 작아지고 있다(단, 주파수 편차로서 상승하는 경우를 나타내고 있다).
[별도의 실시형태 2]
또한, 별도의 실시형태(별도의 실시형태2)로서, 본 회로를 상기 경년 변화에 대응한 구성으로 하는 것이다. 이 별도의 실시형태 2에 대해서 도 5를 참조하면서 설명한다. 도 5는 경년 변화 특성 테이블의 개략도이다.
본 회로에 있어서, 메모리(21)에는 전압·PMW 듀티 사이클 테이블이 저장되어 있지만, 그 테이블 대신에, 도 5의 경년 변화 특성 테이블을 이용하는 것이다.
도 5의 경년 변화 특성 테이블은 전압 정보와 PWM 듀티 사이클의 관계에, 시간의 팩터(factor)를 더 마련하고 있다.
구체적으로는, 시간의 경과에 대하여 적정한 전압 정보가 설정되며, 또한 그 전압 정보에 대응하여 PWM 듀티 사이클이 설정되어 테이블로서 기억되어 있다.
CPU(20)는 내부에 타이머를 구비하여, 시간의 경과를 측정하고 있다.
별도의 실시형태 2에서는, 외부 기준 신호의 검출 레벨이 적정 범위 밖일 때에, CPU(20)가 스위치(13)를 오프로 하며, 내부의 타이머에서 측정하고 있는 시간을 참조하여, 이 시간에 대응하는 전압 정보로부터 PWM 듀티 사이클을 검색하고, 이 PWM 듀티 사이클에 따른 펄스를 생성하기 위한 정보를 PWM 회로(22)에 출력하며, PWM 회로(22)에서 원하는 펄스를 생성하여 루프 필터(14)를 통해 전압 제어 발진기(15)에 제어 전압을 출력하는 것이다.
이에 따라, 별도의 실시형태 2에서는, CPU(20)가 외부 기준 신호의 이상 시에 경년 변화에 대응한 전압 정보, 그에 따른 PWM 듀티 사이클에 따라 생성한 펄스에 의해 발진 주파수의 보정을 행하도록 하고 있기 때문에, 주파수 제어 회로를 경년 변화에 대응시킬 수 있는 효과가 있다.
또한, 별도의 실시형태 2에서의 회로 구성에 있어서, 교정을 행하도록 하여도 좋다. 이 경우, CPU(20)는 시간 경과를 계측하고 있으며, 교정 작업 시는 경년 변화 특성 테이블을 참조하여 시간 경과에 대응한 전압값을 이용하여 주파수 제어를 행한다. 이에 따라, 교정 작업을 주파수 제어 회로의 경년 변화에 대응시킬 수 있는 효과가 있다.
본 발명은 자기의 주파수를 보정하여, 고안정의 기준 신호의 입력없이, 프리 러닝시에도 발진 주파수를 안정적으로 유지할 수 있는 발진 주파수 제어 회로에 적합하다.

Claims (8)

  1. 전압 제어 발진기와, 상기 전압 제어 발진기로부터의 출력을 분주하는 분주기와, 외부 기준 신호와 상기 분주기로부터의 출력의 위상을 비교하여 위상차 신호를 출력하는 위상 비교기와, 상기 위상 비교기로부터의 출력을 평활화하여 출력하는 루프 필터와, 외부 기준 신호를 검파하는 검파 회로와, 펄스 생성의 정보가 입력되면 펄스를 생성하여 상기 루프 필터에 출력하는 펄스 생성 회로와, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 메모리와, 상기 위상 비교기와 상기 루프 필터의 접속을 온/오프하는 스위치와, 상기 검파 회로에서 검출된 외부 기준 신호의 레벨이 적정 범위 내이면 상기 스위치를 온으로 하며, 상기 레벨이 적정 범위 밖이면 상기 스위치를 오프로 하여 상기 메모리에 기억된 펄스 생성의 정보를 상기 펄스 발생 회로에 출력하는 제어부를 갖는 발진 주파수 제어 회로.
  2. 제1항에 있어서, 메모리에 기억된 규정의 전압 정보를, 전압 제어 발진기를 제어 가능한 제어 전압에 있어서 중심 제어 전압으로 하는 것인 발진 주파수 제어 회로.
  3. 제1항에 있어서, 메모리는, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 대신에, 경년 변화의 시간에 대한 적정한 제어 전압과 그에 대응하는 펄스 생성의 정보를 기억하는 경년 변화 특성 테이블을 기억하고,
    제어부는 내부에 타이머를 구비하여 시간을 계측하며, 외부 기준 신호의 레벨이 적정 범위 밖일 때에, 상기 메모리의 경년 변화 특성 테이블로부터 계측한 시간에 따른 제어 전압을 검색하고, 검색한 제어 전압에 대응하는 펄스 생성의 정보를 판독하여, 펄스 생성 회로에 출력하는 것인 발진 주파수 제어 회로.
  4. 제1항에 있어서, 루프 필터로부터의 출력에 대해서 전압 레벨을 검출하여 최신의 전압 정보를 제어부에 출력하는 레벨 검출 회로를 마련하고,
    메모리는, 규정의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 대신에, 최신의 전압 정보와, 복수의 전압 정보와 그에 대응하는 펄스 생성의 정보를 기억하는 전압·펄스 생성의 정보 테이블을 기억하며,
    제어부는 상기 레벨 검출 회로로부터 입력된 최신의 전압 정보로 상기 메모리의 최신의 전압 정보를 갱신하며, 외부 기준 신호의 레벨이 적정 범위 밖일 때에, 상기 메모리의 전압·펄스 생성의 정보 테이블로부터 최신의 전압 정보에 대응하는 펄스 생성의 정보을 판독하여, 펄스 생성 회로에 출력하는 것인 발진 주파수 제어 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 전압 제어 발진기 대신에, 전압 제어 기능 부착 수정(水晶) 발진기, 온도 보상형의 수정 발진기 또는 전압 제어 기능 부착 항온조 수정 발진기를 이용하는 발진 주파수 제어 회로.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 펄스 발생 회로는 펄스폭 변조 회로이며, 제어부로부터 출력되는 펄스 생성의 정보는 펄스폭 변조 듀티 사이클의 정보인 것인 발진 주파수 제어 회로.
  7. 제2항에 기재된 발진 주파수 제어 회로를 이용하는 교정 방법에 있어서, 외부 기준 신호를 입력시키지 않은 상태로 하여, 특정 타이밍에 기준 신호를 입력하고, 그 후, 기준 신호의 입력을 정지함으로써, 제어부가 중심 제어 전압에 따라 자주(自走) 제어하여, 교정을 행하는 발진 주파수 제어 회로의 교정 방법.
  8. 제3항에 기재된 발진 주파수 제어 회로를 이용하는 교정 방법에 있어서, 외부 기준 신호를 입력시키지 않은 상태로 하여, 특정 타이밍에 기준 신호를 입력하고, 그 후, 기준 신호의 입력을 정지함으로써, 제어부가 경년 변화 특성 테이블을 참조하여, 계측한 시간에 따른 제어 전압에 따라 자주(自走) 제어하여, 교정을 행하는 발진 주파수 제어 회로의 교정 방법.
KR1020087030507A 2006-12-26 2007-10-31 발진 주파수 제어 회로 KR101077730B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006349519A JP4374463B2 (ja) 2006-12-26 2006-12-26 発振周波数制御回路
JPJP-P-2006-349519 2006-12-26

Publications (2)

Publication Number Publication Date
KR20090026146A true KR20090026146A (ko) 2009-03-11
KR101077730B1 KR101077730B1 (ko) 2011-10-27

Family

ID=39562246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030507A KR101077730B1 (ko) 2006-12-26 2007-10-31 발진 주파수 제어 회로

Country Status (7)

Country Link
US (1) US20090134946A1 (ko)
EP (1) EP2066035B1 (ko)
JP (1) JP4374463B2 (ko)
KR (1) KR101077730B1 (ko)
CN (1) CN101490960B (ko)
BR (1) BRPI0717254A2 (ko)
WO (1) WO2008078452A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309872B2 (en) 2016-11-21 2022-04-19 Sony Semiconductor Solutions Corporation Oscillator apparatus and oscillation method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651456B (zh) 2008-08-12 2012-03-21 博通集成电路（上海）有限公司 时钟信号恢复的电路
JP5277919B2 (ja) * 2008-12-10 2013-08-28 株式会社Ｊｖｃケンウッド 基準信号発振装置及び基準信号発振方法
JP5198316B2 (ja) * 2009-02-19 2013-05-15 富士通セミコンダクター株式会社 Ｐｌｌ回路及び発振装置
US20100220006A1 (en) * 2009-02-27 2010-09-02 Amir Arab Global positioning systems based disciplined reference clock
CN101841329A (zh) * 2010-06-12 2010-09-22 中兴通讯股份有限公司 锁相环、压控装置及方法
CN104467123B (zh) * 2014-12-31 2017-08-08 展讯通信（上海）有限公司 充电方法、装置、充电器、电子装置及设备
JP2017194789A (ja) 2016-04-19 2017-10-26 ローム株式会社 クロック発生装置、電子回路、集積回路、及び電気機器
EP3573241B1 (fr) * 2018-05-24 2022-08-03 The Swatch Group Research and Development Ltd Oscillateur de référence à rapport cyclique variable, synthétiseur de fréquence et récepteur de signaux avec l'oscillateur de référence
JP6826165B1 (ja) * 2019-08-06 2021-02-03 株式会社京三製作所 パルス化高周波モニタ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222519A (ja) * 1988-03-01 1989-09-05 Toyo Commun Equip Co Ltd 発振回路の制御方式
JPH0450935U (ko) * 1990-09-06 1992-04-28
FI91821C (fi) 1991-02-22 1994-08-10 Nokia Mobile Phones Ltd Radiopuhelimen automaattinen taajuudensäätökytkentä
JPH04369927A (ja) * 1991-06-19 1992-12-22 Hitachi Ltd Ｐｌｌ発振器
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop
JP2581398B2 (ja) * 1993-07-12 1997-02-12 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
IL120119A0 (en) 1997-01-31 1997-04-15 Binder Yehuda Method and system for calibrating a crystal oscillator
US6345079B1 (en) * 1997-10-29 2002-02-05 Victor Company Of Japan, Ltd. Clock signal generation apparatus
US6313708B1 (en) 2000-07-26 2001-11-06 Marconi Communications, Inc. Analog phase locked loop holdover
US6914489B2 (en) * 2002-09-26 2005-07-05 Koninklijke Philips Electronics N.V. Voltage-controlled oscillator presetting circuit
US7015762B1 (en) * 2004-08-19 2006-03-21 Nortel Networks Limited Reference timing signal apparatus and method
JP2006121171A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 周波数補正機能付きクロック供給装置
US8022773B2 (en) * 2004-12-17 2011-09-20 Mitsubishi Electric Corporation Clock signal generation device, and wireless base station
JP4424546B2 (ja) * 2005-01-13 2010-03-03 Ｏｋｉセミコンダクタ株式会社 パルス幅変調回路
JP4625494B2 (ja) * 2007-12-25 2011-02-02 日本電波工業株式会社 発振周波数制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309872B2 (en) 2016-11-21 2022-04-19 Sony Semiconductor Solutions Corporation Oscillator apparatus and oscillation method

Also Published As

Publication number Publication date
EP2066035B1 (en) 2012-09-12
CN101490960A (zh) 2009-07-22
EP2066035A1 (en) 2009-06-03
CN101490960B (zh) 2013-01-02
KR101077730B1 (ko) 2011-10-27
JP2008160677A (ja) 2008-07-10
EP2066035A4 (en) 2010-09-29
US20090134946A1 (en) 2009-05-28
WO2008078452A1 (ja) 2008-07-03
BRPI0717254A2 (pt) 2013-10-08
JP4374463B2 (ja) 2009-12-02

Similar Documents

Publication Publication Date Title
KR101077730B1 (ko) 발진 주파수 제어 회로
JP4625494B2 (ja) 発振周波数制御回路
US7332979B2 (en) Low noise reference oscillator with fast start-up
JP4355350B2 (ja) 発振周波数制御回路
JP2015082815A (ja) 発振器
US8766736B2 (en) Methods of frequency versus temperature compensation of existing crystal oscillators
US8115527B2 (en) PLL apparatus
US7151414B2 (en) Method and circuit for frequency synthesis using a low drift current controlled oscillator with wide output frequency range
JP5145398B2 (ja) 発振周波数制御回路
US20170019111A1 (en) Oscillator
WO2011001497A1 (ja) 発振回路および電流補正方法
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
KR101364843B1 (ko) 자동 주파수 교정회로 및 이를 포함한 주파수 합성장치
JP2002151956A (ja) 周波数校正機能付き圧電発振器
US11829198B2 (en) Clock circuit portions
WO2004013968A1 (ja) デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路
JP2004172686A (ja) 基準信号発生器
JPH09321621A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee