JP4374463B2 - 発振周波数制御回路 - Google Patents

Description

本発明は、発振器の発振周波数制御回路に係り、特に、出力信号に同期させ、自己の周波数を補正し、高安定な基準信号がないときでも一定期間安定に保つことができる発振周波数制御回路に関する。

次世代移動体通信及び地上デジタル放送などの基地局では、周波数基準信号に対する要求精度は益々高まっている。
周波数基準信号として、セシウム周波数基準発振器、ルビシウム周波数基準発振器、ＧＰＳ信号による周波数同期型の基準発振器などが、放送、通信分野のシステムで利用されている。

しかしながら、これらの発振器は、一般的に高価であるため、それら発振器からの基準信号は分配して装置の基準信号源として使用される。

分配された基準信号は、通信システムの基準クロックに使用される。
具体的には、ＰＬＬ（Phase Locked Loop）回路の位相比較のリファレンス信号、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）などの基準クロック信号、ＤＡ（Digital/Analog）コンバータ、ＡＤ（Analog/Digital）コンバータのサンプリングクロックとして使用される。

［従来のＰＬＬ回路：図６］
次に、従来のＰＬＬ回路について図６を参照しながら説明する。図６は、一般的ＰＬＬ回路の構成ブロック図である。
ＰＬＬ回路は、図６に示すように、外部基準信号（Ｆref ）と１／Ｎ分周された信号を比較し、位相差信号を出力する位相比較器（Phase Comparator）３２と、位相差をパルス幅の電圧で出力するチャージポンプ（Charge Pump）３３と、チャージポンプ３３からの出力電圧を平滑化するループフィルタ（Loop Filter）３４と、ループフィルタ３４からの制御電圧によって周波数を変更して希望する周波数（内部基準信号：Output Frequency）を発振出力する電圧制御機能付き水晶発振器（ＶＣＸＯ：Voltage Controlled Crystal Oscillator）３５と、ＶＣＸＯ３５の出力（内部基準信号）を１／Ｎに分周する分周器（Divider）３６とを備えている。
尚、内部基準信号は、Ｎ×Ｆref の信号である。

ＰＬＬ回路は、外部より入力された基準信号と内部のＶＣＸＯ３５の位相差が一定になるよう、内部のＶＣＸＯ３５に対してフィードバック制御をかけることで、基準信号に同期した発振器出力を得るものである。

具体的には、位相比較器３２は、高安定な外部基準信号と、入力電圧により周波数制御するＶＣＸＯ３５からの出力信号との位相を比較し、位相比較結果を平滑化した直流電圧がＶＣＸＯ３５にフィードバックされるＰＬＬ制御を行うことで、高精度の信号生成を行うものである。
ＰＬＬ回路は、通信、放送装置などにおいて広く使用されている。

尚、従来の発振器における発振周波数制御回路に関する先行技術として、特開２０００−０８３００３号公報（特許文献１）、特開２００３−１７９４８９号公報（特許文献２）がある。

特許文献１には、周波数カウンタがパルス幅に対応する時間内に入力されるＶＣＯ（Voltage Controlled Oscillator）の出力信号に同期した計数動作を行っており、ＶＣＯの発振周波数に対応した計数値がラッチ回路に保持され、ＣＰＵは係数値が所定範囲内から外れている場合には、ＶＣＯの印加電圧を変化させてフリーラン周波数が所定範囲になるよう調整するフレーラン周波数調整方式が記載されている。

また、特許文献２には、マイクロコンピュータが、位相比較器の出力が所定レベルにある期間中にＶＣＯの出力パルス信号のパルスをカウントし、そのカウント値に応じて制御用のデータを更新し、そのデータをＤＡＣ（Digital Analog Converter）でアナログ信号としてＬＰＦ（Low Pass Filter）からの信号と結合させてＶＣＯの周波数制御信号とする電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路が記載されている。

特開２０００−０８３００３号公報 特開２００３−１７９４８９号公報

しかしながら、上記従来のＰＬＬ回路では、基準信号の入力がなくなったときは、位相比較ができなくなるため、他の外部基準信号への切り替えを行うか、または電圧制御発振器のフリーラン（自走）で動作することになるが、予備系の他の外部基準信号への切り替え時は、再びＰＬＬ制御が行われるので、基準信号の偏差が外部基準信号に依存するので問題とならないが、自走したときには切り替え時の位相比較結果により周波数が過剰に制御され、上限又は下限の周波数に張り付いて周波数ズレが大きくなるという問題点があった。

自走した時でも、短期的な問題解決として、電圧制御発振器として温度補償型の高安定な水晶発振器（ＶＣ−ＴＣＸＯ）が使われることがある。
しかしながら、この場合、例えば、±０．５ｐｐｍの周波数安定度で動作するが、経年変化があるため、長期間性能を満足させることはできないものである。

例えば、エージング特性として年±１ｐｐｍ程度の変動があると仮定すると、１０年経過すると最大で１０．５ｐｐｍの周波数偏差が発生する。これは、通信している搬送波出力周波数が８００ＭＨｚとすると、基準周波数の周波数偏差と同様に、８．４ｋＨｚの周波数ズレが発生する。このような周波数偏差はシステムとして許容できない。

また、電圧制御機能付き恒温槽水晶発振器（ＶＣ−ＯＣＸＯ）が使用される高安定なシステムの場合でも、エージング特性として長期間では周波数偏差が発生するため、一定期間毎に校正作業が発生し、校正作業が面倒であるとの問題点があった。

また、特許文献１，２では、ＶＣＯの出力をカウントして、若しくは位相比較器の出力をカウントして自走周波数の調整を行うものであるが、外部基準信号の異常を直接検出して周波数調整を行うものではなく、更に経年変化に十分対応できるものとはなっていなかった。

［ＶＣＸＯの制御電圧特性：図７］
尚、ＶＣＸＯの制御電圧特性を図７に示す。図７は、電圧制御機能付き水晶発振器の制御電圧特性例を示す図である。図７において、横軸は制御電圧であり、縦軸は周波数偏差である。
図７の例のＶＣＸＯでは、制御電圧が０〜４Ｖであれば、動作可能であるが、４Ｖ以上では動作不能となる。
ＶＣＸＯの場合でも、時間の経過に伴って、周波数偏差が上昇するため、適正な制御電圧が変化するものである。

本発明は上記実情に鑑みて為されたもので、自己の周波数を補正し、高安定な基準信号の入力がなく、自走したときでも発振周波数を安定に保つことができる発振周波数制御回路を提供することを目的とする。

上記従来例の問題点を解決するための本発明は、発振周波数制御回路において、電圧制御発振器と、前記電圧制御発振器からの出力を分周する分周器と、外部基準信号と分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、位相比較器からの出力を平滑化して電圧制御発振器に制御電圧を出力するループフィルタと、ループフィルタからの出力について電圧レベルを検出して最新の制御電圧情報を出力するレベル検出回路と、外部基準信号を検波する検波回路と、パルス生成の情報が入力されるとパルスを生成してループフィルタに出力するパルス生成回路と、電圧制御発振器に出力される制御電圧の値を制御電圧情報として、複数の制御電圧情報とそれに対応するパルス生成の情報を記憶する電圧・パルス生成の情報テーブルを記憶し、レベル検出回路で検出された電圧レベルを最新の制御電圧情報として記憶するメモリと、位相比較器とループフィルタとの接続をオン／オフするスイッチと、レベル検出回路で検出された電圧レベルを入力し、当該電圧レベルを最新の制御電圧情報としてメモリに記憶されている最新の制御電圧情報を更新すると共に、検波回路で検出された外部基準信号のレベルが適正範囲内であればスイッチをオンとし、レベルが適正範囲外であればスイッチをオフとしてメモリに記憶された更新された最新の制御電圧情報を読み取り、当該最新の制御電圧情報に対応するパルス生成の情報を電圧・パルス生成の情報テーブルから読み取り、当該パルス生成の情報をパルス生成回路に出力する制御部とを有し、パルス生成回路は、パルス幅変調回路であり、制御部から出力されるパルス生成の情報は、パルス幅変調デューティーサイクルの情報であることを特徴とする。

本発明は、上記発振周波数制御回路において、メモリに記憶された制御電圧情報を、電圧制御発振器を制御可能な制御電圧において中心制御電圧の値としたことを特徴とする。

本発明は、上記発振周波数制御回路において、メモリには、経年変化の時間に対する適正な制御電圧情報とそれに対応するパルス生成の情報を記憶する経年変化特性テーブルを記憶し、制御部は、内部にタイマーを備えて時間を計測し、外部基準信号のレベルが適正範囲外であるときに、メモリの経年変化特性テーブルから計測した時間に応じた制御電圧情報を検索し、検索した制御電圧情報に対応するパルス生成の情報を読み取り、パルス生成回路に出力することを特徴とする。

本発明は、上記発振周波数制御回路において、電圧制御発振器の代わりに、電圧制御機能付き水晶発振器、温度補償型の水晶発振器又は電圧制御機能付き恒温槽水晶発振器を用いたことを特徴とする。

本発明は、上記発振周波数制御回路を用いた校正方法において、外部基準信号が入力される端子から外部基準信号を入力させない状態とし、周波数偏差が上昇又は下降するタイミングで前記端子から外部基準信号を入力し、その後、外部基準信号の入力を停止することで、制御部が、中心制御電圧の値に従って自走制御し、周波数偏差が中心周波数に戻ってきて校正が為されることを特徴とする。

本発明は、上記発振周波数制御回路を用いた校正方法において、外部基準信号が入力される端子から外部基準信号を入力させない状態とし、周波数偏差が上昇するタイミングで前記端子から外部基準信号を入力し、その後、外部基準信号の入力を停止することで、制御部が、経年変化特性テーブルを参照し、計測した時間に応じた制御電圧の値に従って自走制御し、周波数偏差が中心周波数に戻ってきて校正が為されることを特徴とする。

本発明によれば、電圧制御発振器と、前記電圧制御発振器からの出力を分周する分周器と、外部基準信号と分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、位相比較器からの出力を平滑化して電圧制御発振器に制御電圧を出力するループフィルタと、ループフィルタからの出力について電圧レベルを検出して最新の制御電圧情報を出力するレベル検出回路と、外部基準信号を検波する検波回路と、パルス生成の情報が入力されるとパルスを生成してループフィルタに出力するパルス生成回路と、電圧制御発振器に出力される制御電圧の値を制御電圧情報として、複数の制御電圧情報とそれに対応するパルス生成の情報を記憶する電圧・パルス生成の情報テーブルを記憶し、レベル検出回路で検出された電圧レベルを最新の制御電圧情報として記憶するメモリと、位相比較器とループフィルタとの接続をオン／オフするスイッチと、レベル検出回路で検出された電圧レベルを入力し、当該電圧レベルを最新の制御電圧情報としてメモリに記憶されている最新の制御電圧情報を更新すると共に、検波回路で検出された外部基準信号のレベルが適正範囲内であればスイッチをオンとし、レベルが適正範囲外であればスイッチをオフとしてメモリに記憶された更新された最新の制御電圧情報を読み取り、当該最新の制御電圧情報に対応するパルス生成の情報を電圧・パルス生成の情報テーブルから読み取り、当該パルス生成の情報をパルス生成回路に出力する制御部とを有し、パルス生成回路は、パルス幅変調回路であり、制御部から出力されるパルス生成の情報は、パルス幅変調デューティーサイクルの情報である、発振周波数制御回路としているので、自己の周波数を補正し、高安定な基準信号の入力がなく、自走したときでも発振周波数を安定に保つことができる効果がある。

本発明によれば、上記発振周波数制御回路において、メモリに記憶された制御電圧情報を、電圧制御発振器を制御可能な制御電圧において中心制御電圧の値とした上記周波数発振回路としているので、自己の周波数を補正し、発振周波数を安定に保つことができる効果がある。

本発明によれば、メモリには、経年変化の時間に対する適正な制御電圧情報とそれに対応するパルス生成の情報を記憶する経年変化特性テーブルを記憶し、制御部は、内部にタイマーを備えて時間を計測し、外部基準信号のレベルが適正範囲外であるときに、メモリの経年変化特性テーブルから計測した時間に応じた制御電圧情報を検索し、検索した制御電圧情報に対応するパルス生成の情報を読み取り、パルス生成回路に出力する上記発振周波数制御回路としているので、周波数補正を経年変化に対応させることができる効果がある。

本発明によれば、外部基準信号が入力される端子から外部基準信号を入力させない状態とし、周波数偏差が上昇又は下降するタイミングで前記端子から外部基準信号を入力し、その後、外部基準信号の入力を停止することで、制御部が、中心制御電圧の値に従って自走制御し、周波数偏差が中心周波数に戻ってきて校正が為される上記発振周波数制御回路を用いた校正方法としているので、特別の装置を用いなくても校正できる効果がある。

本発明によれば、外部基準信号が入力される端子から外部基準信号を入力させない状態とし、周波数偏差が上昇するタイミングで前記端子から外部基準信号を入力し、その後、外部基準信号の入力を停止することで、制御部が、経年変化特性テーブルを参照し、計測した時間に応じた制御電圧の値に従って自走制御し、周波数偏差が中心周波数に戻ってきて校正が為される上記発振周波数制御回路を用いた校正方法としているので、特別の装置を用いることなく、経年変化に対応した校正ができる効果がある。

［実施の形態の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る発振周波数制御回路は、電圧制御発振器と、電圧制御発振器からの出力を分周する分周器と、外部基準信号と分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、位相比較器からの出力を平滑化して出力するループフィルタと、外部基準信号を検波する検波回路と、パルス生成の情報が入力されるとパルスを生成してループフィルタに出力するパルス生成回路と、規定の電圧情報とそれに対応するパルス生成の情報を記憶するメモリと、位相比較器とループフィルタとの接続をオン／オフするスイッチと、検波回路で検出された外部基準信号のレベルが適正範囲内であればスイッチをオンとし、レベルが適正範囲外であればスイッチをオフとしてメモリに記憶されたパルス生成の情報をパルス発生回路に出力する制御部とを有するものであり、自己の周波数を補正し、高安定な基準信号の入力がなく、自走したときでも発振周波数を安定に保つことができるものである。

また、本発明の実施の形態に係る発振周波数制御回路は、上記発振周波数制御回路において、メモリに経年変化の時間に対する適正な制御電圧とそれに対応するパルス生成の情報を記憶する経年変化特性テーブルを記憶し、制御部が、内部にタイマーを備えて時間を計測し、外部基準信号のレベルが適正範囲外であるときに、メモリの経年変化特性テーブルから計測した時間に応じた制御電圧を検索し、検索した制御電圧に対応するパルス生成の情報を読み取り、パルス生成回路に出力するものであり、周波数補正を経年変化に対応させることができるものである。

また、本発明の実施の形態に係る発振周波数制御回路は、上記発振周波数制御回路において、ループフィルタからの出力について電圧レベルを検出して最新の電圧情報を制御部に出力するレベル検出回路を設け、メモリに最新の電圧情報と、複数の電圧情報とそれに対応するパルス生成の情報を記憶する電圧・パルス生成の情報テーブルを記憶し、制御部が、レベル検出回路から入力された最新の電圧情報でメモリの最新の電圧情報を更新し、外部基準信号のレベルが適正範囲外であるときに、メモリの電圧・パルス生成の情報テーブルから最新の電圧情報に対応するパルス生成の情報を読み取り、パルス生成回路に出力するものであり、基準信号の入力がなく、自走したときでもそれまでの状態を引き継いで発振周波数を安定に保つことができるものである。

［発振周波数制御回路：図１］
本発明の実施の形態に係る発振周波数制御回路について図１を参照しながら説明する。図１は、本発明の実施の形態に係る発振周波数制御回路の構成ブロック図である。
本発明の実施の形態に係る発振周波数制御回路（本回路）は、図１に示すように、フィルタ１１と、位相比較器１２と、スイッチ１３と、ループフィルタ１４と、電圧制御発振器１５と、分周器１６と、検波回路１７と、増幅器１８と、ＣＰＵ（Central Processing Unit）２０と、メモリ２１と、ＰＷＭ（Pulse Width Modulation）回路２２と、レベル検出回路２３と、ＡＤコンバータ２４と、ＡＤコンバータ２５とから構成されている。

［本回路の各部］
フィルタ１１は、例えば、１０ＭＨｚの外部基準信号を帯域制限するフィルタである。基本構成として必須ではないが、外部基準信号の高周波成分を除去する働きがある。
位相比較器１２は、フィルタ１１から出力された基準信号と、分周器１６で分周された信号の位相を比較し、位相差信号を出力する。
尚、位相比較器１２は、外部基準信号と分周信号との位相を比較して同期（ロック）を検出した場合は、ＣＰＵ２０にロック検出信号を出力し、非同期（アンロック）を検出した場合は、ＣＰＵ２０にアンロック検出信号を出力する。

スイッチ１３は、ＣＰＵ２０からの切替指示により、位相比較器１２とループフィルタ１４との接続のオン／オフを切り替える。つまり、ＣＰＵ２０からオンの指示が入力されると、位相比較器１２からの出力をループフィルタ１４に供給し、ＣＰＵ２０からオフの指示が入力されると、位相比較器１２とループフィルタ１４との接続を断とするものである。

ループフィルタ１４は、位相比較器１２からの出力電圧を平滑化するフィルタである。つまり、電圧制御発振器１５の制御入力端子の電圧が平滑化されるものである。
電圧制御発振器１５は、ループフィルタ１４からの制御電圧によって周波数を変更して希望する周波数（内部基準信号）を発振出力する。
尚、電圧制御発振器（ＶＣＯ）の代わりに、電圧制御付き水晶発振器（ＶＣＸＯ）、電圧制御機能付き恒温槽水晶発振器（ＶＣ−ＯＣＸＯ）等を用いてもよい。

分周器１６は、電圧制御発振器１５から出力される内部基準信号を１／Ｎに分周する。
検波回路１７は、フィルタ１１からの出力信号のレベル検波を行う。
増幅器１８は、検波回路１７で検波された信号を増幅する。

ＣＰＵ２０は、ＡＤコンバータ２５からの制御電圧情報を入力し、最新の制御電圧情報としてメモリ２１に記憶する。具体的には、ＣＰＵ２０は、ＡＤコンバータ２５から制御電圧情報が常時入力され、前回入力した制御電圧情報と変更がなければメモリ２１の更新は行わず、変更があればメモリ２１の制御電圧情報を更新する。

また、ＣＰＵ２０は、ＡＤコンバータ２４からの外部基準信号（外部ＲＥＦ）の検出されたレベルを入力し、メモリ２１に記憶された適正範囲（第１のしきい値から第２のしきい値の間の範囲）内であるか否かを判定し、適正範囲内であればスイッチ１３へはオンの指示を出力し、適正範囲外であればスイッチ１３へはオフの指示を出力する。

また、ＣＰＵ２０は、外部ＲＥＦの検出レベルが適正範囲外であれば、メモリ２１内に格納された電圧・ＰＷＭデューティーサイクルテーブルを参照し、現在（最新）の制御電圧の電圧情報に基づくＰＷＭデューティーサイクルに従ったパルス幅の情報をＰＷＭ回路２２に出力する。

メモリ２１は、最新の制御電圧情報、外部ＲＥＦの検出レベルに対して適正範囲の基準となる第１のしきい値及び第２のしきい値、更に、電圧・ＰＷＭデューティーサイクルテーブルが記憶されている。
制御電圧情報は、レベル検出回路２３で検出され、変更となった場合にメモリ２１で更新され、最新の値として保持される。

［電圧・ＰＷＭデューティーサイクルテーブル：図２］
ここで、電圧・ＰＷＭデューティーサイクルテーブルについて図２を参照しながら説明する。図２は、電圧・ＰＷＭデューティーサイクルテーブルの概略図である。
電圧・ＰＷＭデューティーサイクルテーブルは、図２に示すように、電圧情報に対してパルス幅を特定するためのＰＷＭデューティーサイクル（％）が記憶されている。

ここで、電圧情報は、ループフィルタ１４をからの制御電圧の値（制御電圧情報）を維持するために、ＰＷＭ回路２２からループフィルタ１４に出力されるパルスのＰＷＭデューティーサイクルを予め定めたものとなっている。
従って、レベル検出回路２３で検出された制御電圧情報に対応するＰＷＭデューティーサイクルを電圧・ＰＷＭデューティーサイクルテーブルから読み取り、そのサイクルに応じたパルスをＰＷＭ回路２２がループフィルタ１４に出力すると、ループフィルタ１４から以前と同様の制御電圧が電圧制御発振器１５に出力される。

ＰＷＭ回路２２は、ＣＰＵ２０から入力されるＰＷＭデューティーサイクルのデータをパルス幅変調して所望のパルス信号をループフィルタ１４に出力する。ＣＰＵ２０から電圧情報のデータが出力されるのであれば、ＰＷＭ回路に代えてＤＡ（Digital/Analog）コンバータを用いることができる。

レベル検出回路２３は、ループフィルタ１４から出力される直流電圧を検出して制御電圧情報としてＡＤコンバータ２５に出力する。
ＡＤコンバータ２４は、増幅器１８から出力された外部ＲＥＦの検出レベルをアナログ信号からデジタル信号に変換してＣＰＵ２０に出力する。
ＡＤコンバータ２５は、レベル検出回路２３からの制御電圧情報をアナログ信号からデジタル信号に変換してＣＰＵ２０に入力する。

尚、本回路において、外部基準信号の入力異常については、検波回路１７及び増幅器１８から出力される外部ＲＥＦの検出レベルによってＣＰＵ２０は、認識できるため、位相比較器１２からのアンロック検出信号は用いていない。

［本回路の動作］
本回路における動作について説明する。
本回路は、正常時、スイッチ１３はオンで位相比較器１２とループフィルタ１４は接続された状態となっている。そして、位相比較器１２は、外部基準信号と分周器１６からの信号の位相差の信号を、ループフィルタ１４を介して電圧制御発振器１５に出力し、電圧制御発振器１５における発振周波数を制御している。この際、レベル検出回路２３は、最新の制御電圧を検出し、ＡＤコンバータ２５を介してＣＰＵ２０に出力し、ＣＰＵ２０は、制御電圧情報に変更があれば、メモリ２１で最新の制御電圧情報を更新する。

そして、本回路において、外部基準信号は、検波回路１７で検波され、増幅器１８で増幅されて、外部ＲＥＦのレベルが検出され、ＡＤコンバータ２４を介してＣＰＵ２０に出力される。

ＣＰＵ２０では、入力された外部ＲＥＦの検出レベルが適正範囲内であるか否かを判定する。具体的には、メモリ２１に記憶された適正範囲を示す第１のしきい値と第２のしきい値との間に外部ＲＥＦの検出レベルの値があれば適正範囲内と判定し、第１のしきい値と第２のしきい値との間に外部ＲＥＦの検出レベルの値がなければ適正範囲外と判定する。

判定結果、ＣＰＵ２０は、適正範囲内であれば、正常状態としてスイッチ１３をオン状態に維持し、適正範囲外であれば、異常状態としてスイッチ１３をオフ状態として、位相比較器１２とループフィルタ１４との接続を断とする。

更に、異常状態では、ＣＰＵ２０は、メモリ２１に記憶された最新の制御電圧情報を読み取り、その電圧情報に対応するＰＭＷデューティーサイクルを電圧・ＰＭＷデューティーサイクルテーブルから読み取り、そのＰＷＭデューティーサイクルとなるパルスを形成するための情報（データ）をＰＷＭ回路２２に出力する。
ＰＷＭ回路２２は、ＣＰＵ２０から入力されたパルス形成の情報に従ってパルスを生成し、ループフィルタ１４を介して電圧制御発振器１５に制御電圧を出力する。

これにより、外部基準信号に異常が発生した場合、特に、外部基準信号の入力がなくなった場合（自走の場合）等に、ＣＰＵ２０は、検波回路１７、増幅器１８からの出力により直ちに異常を検出し、位相比較器１２の出力を切断して、これまで電圧制御発振器１５を制御していた制御電圧と同様のパルスをＰＷＭ回路２２から出力するものである。
つまり、位相比較器１２の出力に代えて、ＰＷＭ回路２２からの出力を用いることで、これまでの状態を引き継いで電圧制御発振器１５での周波数発振を適正化できるものである。

［別の実施の形態１］
尚、上記例では、ＰＷＭ回路２２から出力されるパルスを、レベル検出回路２３で検出された最新の制御電圧情報に基づいて生成するようにしたが、デフォルトの電圧情報を記憶し、そのデフォルトの電圧情報に対応するＰＷＭデューティーサイクルに基づいてパルス生成の情報を出力するようにしてもよい。

具体的には、メモリ２１には、電圧制御発振器１５に対する制御電圧において、その適正範囲内の中心電圧値を記憶しておき、それに対応するＰＷＭデューティーサイクルは、５０％となるから、電圧制御発振器１４の制御電圧が０〜３．３Ｖで動作するのであれば、３．３／２Ｖの制御電圧に設定する。尚、中心電圧値以外の任意の電圧値を記憶して対応する制御電圧を設定してもよい。
デフォルトの電圧情報を用いれば、レベル検出回路２３及びＡＤコンバータ２５の部品、メモリ２１内の電圧・ＰＭＷデューティーサイクルテーブルを不要とすることができる。

［校正］
本回路における校正について図３を参照しながら説明する。図３は、校正時の特性を示す図である。
本回路において、図３に示すように、外部基準信号が入力されない状態で時間が経過すると、周波数偏差が上昇又は下降する。図では上昇を示している。そこで、特定のタイミングで、適正な基準信号を入力して、その後、基準信号の入力を停止すると、自走制御により周波数偏差が中心周波数に戻ってきて校正が為されるようになっている。図３では、校正を２回繰り返している。

この校正では、電圧制御発振器１５に対する制御電圧の制御範囲内における中心電圧値を用いて周波数制御を行っている。
本回路によれば、校正時に特別な回路を接続しなくても、校正作業を行うことができる効果がある。

［経年変化の電圧特性：図４］
次に、本回路における経年変化に対する最適な制御電圧特性例を図４に示す。図４は、経年変化・制御電圧特性を示す図である。
図４に示すように、本回路においては、時間の経過と共に、最適な制御電圧が小さくなっている（但し、周波数偏差として上昇する場合を示している）。

［別の実施の形態２］
更に、別の実施の形態（別の実施の形態２）として、本回路を上記経年変化に対応した構成とするものである。この別の実施の形態２について図５を参照しながら説明する。図５は、経年変化特性テーブルの概略図である。
本回路において、メモリ２１には、電圧・ＰＭＷデューティーサイクルテーブルが格納されているが、そのテーブルの代わりに、図５の経年変化特性テーブルを利用するものである。

図５の経年変化特性テーブルは、電圧情報とＰＷＭデューティーサイクルの関係に、更に時間のファクタを設けている。
具体的には、時間の経過に対して適正な電圧情報が設定され、更にその電圧情報に対応してＰＷＭデューティーサイクルが設定されてテーブルとして記憶されている。
ＣＰＵ２０は、内部にタイマーを備え、時間の経過を測定している。

別の実施の形態２では、外部基準信号の検出レベルが適正範囲外であるときに、ＣＰＵ２０が、スイッチ１３をオフにし、内部のタイマーで測定している時間を参照し、当該時間に対応する電圧情報からＰＷＭデューティーサイクルを検索し、当該ＰＷＭデューティーサイクルに従ったパルスを生成するための情報をＰＷＭ回路２２に出力し、ＰＷＭ回路２２で所望のパルスを生成してループフィルタ１４を介して電圧制御発振器１５に制御電圧を出力するものである。

これにより、別の実施の形態２では、ＣＰＵ２０が、外部基準信号の異常時に経年変化に対応した電圧情報、それに応じたＰＷＭデューティーサイクルに従って生成したパルスにより発振周波数の補正を行うようにしているので、周波数制御回路を経年変化に対応させることができる効果がある。

また、別の実施の形態２における回路構成において、校正を行うようにしてもよい。
この場合、ＣＰＵ２０は時間経過を計測しており、校正作業のときは経年変化特性テーブルを参照して時間経過に対応した電圧値を用いて周波数制御を行う。これにより、校正作業を周波数制御回路の経年変化に対応させることができる効果がある。

本発明は、自己の周波数を補正し、高安定な基準信号の入力がなく、自走したときでも発振周波数を安定に保つことができる発振周波数制御回路に好適である。

本発明の実施の形態に係る発振周波数制御回路の構成ブロック図である。 電圧・ＰＷＭデューティーサイクルテーブルの概略図である。 校正時の特性を示す図である。 経年変化・制御電圧特性を示す図である。 経年変化特性テーブルの概略図である。 一般的ＰＬＬ回路の構成ブロック図である。 電圧制御機能付き水晶発振器の制御電圧特性例を示す図である。

符号の説明

１１…フィルタ、 １２…位相比較器、 １３…スイッチ、 １４…ループフィルタ、 １５…電圧制御発振器、 １６…分周器、 １７…検波回路、 １８…増幅器、 ２０…ＣＰＵ、 ２１…メモリ、 ２２…ＰＷＭ回路、 ２３…レベル検出回路、 ２４…ＡＤコンバータ、 ２５…ＡＤコンバータ、 ３２…位相比較器、 ３３…チャージポンプ、 ３４…ループフィルタ、 ３５…ＶＣＸＯ、 ３６…分周器

Claims (6)

1. 電圧制御発振器と、前記電圧制御発振器からの出力を分周する分周器と、
   外部基準信号と前記分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、
   前記位相比較器からの出力を平滑化して前記電圧制御発振器に制御電圧を出力するループフィルタと、
   前記ループフィルタからの出力について電圧レベルを検出して最新の制御電圧情報を出力するレベル検出回路と、
   外部基準信号を検波する検波回路と、
   パルス生成の情報が入力されるとパルスを生成して前記ループフィルタに出力するパルス生成回路と、
   前記電圧制御発振器に出力される制御電圧の値を制御電圧情報として、複数の制御電圧情報とそれに対応するパルス生成の情報を記憶する電圧・パルス生成の情報テーブルを記憶し、前記レベル検出回路で検出された電圧レベルを最新の制御電圧情報として記憶するメモリと、
   前記位相比較器と前記ループフィルタとの接続をオン／オフするスイッチと、
   前記レベル検出回路で検出された電圧レベルを入力し、当該電圧レベルを最新の制御電圧情報として前記メモリに記憶されている最新の制御電圧情報を更新すると共に、前記検波回路で検出された外部基準信号のレベルが適正範囲内であれば前記スイッチをオンとし、前記レベルが適正範囲外であれば前記スイッチをオフとして前記メモリに記憶された更新された最新の制御電圧情報を読み取り、当該最新の制御電圧情報に対応するパルス生成の情報を前記電圧・パルス生成の情報テーブルから読み取り、当該パルス生成の情報を前記パルス生成回路に出力する制御部とを有し、
   前記パルス生成回路は、パルス幅変調回路であり、前記制御部から出力されるパルス生成の情報は、パルス幅変調デューティーサイクルの情報であることを特徴とする発振周波数制御回路。
2. メモリに記憶された制御電圧情報を、電圧制御発振器を制御可能な制御電圧において中心制御電圧の値としたことを特徴とする請求項１記載の発振周波数制御回路。
3. メモリには、経年変化の時間に対する適正な制御電圧情報とそれに対応するパルス生成の情報を記憶する経年変化特性テーブルを記憶し、
   制御部は、内部にタイマーを備えて時間を計測し、外部基準信号のレベルが適正範囲外であるときに、前記メモリの経年変化特性テーブルから計測した時間に応じた制御電圧情報を検索し、検索した制御電圧情報に対応するパルス生成の情報を読み取り、パルス生成回路に出力することを特徴とする請求項１記載の発振周波数制御回路。
4. 電圧制御発振器の代わりに、電圧制御機能付き水晶発振器、温度補償型の水晶発振器又は電圧制御機能付き恒温槽水晶発振器を用いたことを特徴とする請求項１乃至３のいずれか記載の発振周波数制御回路。
5. 請求項２記載の発振周波数制御回路を用いた校正方法において、外部基準信号が入力される端子から外部基準信号を入力させない状態とし、周波数偏差が上昇又は下降するタイミングで前記端子から外部基準信号を入力し、その後、外部基準信号の入力を停止することで、制御部が、中心制御電圧の値に従って自走制御し、周波数偏差が中心周波数に戻ってきて校正が為されることを特徴とする発振周波数制御回路の校正方法。
6. 請求項３記載の発振周波数制御回路を用いた校正方法において、外部基準信号が入力される端子から外部基準信号を入力させない状態とし、周波数偏差が上昇するタイミングで前記端子から外部基準信号を入力し、その後、外部基準信号の入力を停止することで、制御部が、経年変化特性テーブルを参照し、計測した時間に応じた制御電圧の値に従って自走制御し、周波数偏差が中心周波数に戻ってきて校正が為されることを特徴とする発振周波数制御回路の校正方法。

Images